Logiche programmabili Logiche programmabili

Stratix DeviceStratix Device

Device Family Device Family SIZE KLaBsSIZE KLaBs

Pin (I/O)Pin (I/O)

Speed GradesSpeed Grades

Stratix Architecture Stratix Architecture

Logic Array Blocks (LABs)Logic Array Blocks (LABs)

Logica Combinatoria

(4 input 1 output)Logica Combinatoria

(4 input 1 output)

RegistroRegistro

Interconnessioni con

i lab adiacentiInterconnessioni con

i lab adiacenti

TriMatrix MemoryTriMatrix Memory

DSP BlockDSP Block

Clock ManagementClock Management

Nios Processor Nios Processor Nios II Processors for I/O Processing Nios II Processors for I/O Processing

Implementing complex state machines Performing I/O and data-processing tasks Configuring FPGAs remotely Accelerating DSP - algorithms

Implementing complex state machines Performing I/O and data-processing tasks Configuring FPGAs remotely Accelerating DSP - algorithms

Nios II Processors: Complete SOPC SolutionNios II Processors: Complete SOPC Solution

Interrupt controllers Direct memory access (DMA) Parallel I/O blocks Serial interfaces Memory interfaces

Interrupt controllers Direct memory access (DMA) Parallel I/O blocks Serial interfaces Memory interfaces

Prodotto Matrice x Matricebasato su logiche programmabili

Prodotto Matrice x Matricebasato su logiche programmabili

dcba

3 d3 c3 b3 a2 d2 c2 b2 a1 d1 c1 b1 a

2 h2 g2 f2 e1 h1 g1 f1 e

hgfe

Martice Input -------- FIFO doppia porta Martice Input -------- FIFO doppia porta

Matrice Risultati ---- RAM doppia portaMatrice Risultati ---- RAM doppia porta

Moltiplicatore 3x3 + Albero di sommaMoltiplicatore 3x3 + Albero di somma

Shift Register (profondità 12 elementi)Shift Register (profondità 12 elementi)

Albero di somma a 3 ingressiAlbero di somma a 3 ingressi

Matrice dei Pesi ----- ROMMatrice dei Pesi ----- ROM

Ha

rdw

are