Thesis Montone Piazzi Slide IT
15
Politecnico di Milano Politecnico di Milano YaRA: un’architettura riconfigurabile basata sull’approccio monodimensionale 27 luglio, 2006 27 luglio, 2006 Politecnico di Milano Politecnico di Milano Alessio Montone [email protected] Relatore: Prof. Donatella SCIUTO Relatore: Prof. Donatella SCIUTO
Transcript of Thesis Montone Piazzi Slide IT
Politecnico di MilanoPolitecnico di Milano
YaRA: un’architettura riconfigurabile basata
sull’approccio monodimensionale
27 luglio, 200627 luglio, 2006Politecnico di MilanoPolitecnico di Milano
Alessio Montone [email protected]
Relatore: Prof. Donatella SCIUTORelatore: Prof. Donatella SCIUTO
- - 22 - -DRESD ProjectDRESD Project
SommarioSommario
ObiettiviPanoramica su CaronteYaRA
Parte fissaModuli riconfigurabiliInfrastruttura di comunicazione
Cenni al flusso che porta alla generazione di YaRASistema di provaConclusioniSviluppi futuriDomande
- - 33 - -DRESD ProjectDRESD Project
ObiettiviObiettivi
Presentare una nuova architettura: YaRAObiettivi generali
ModulareDinamicamente riconfigurabile
Obiettivi specificiEliminare i problemi di comunicazione tra i moduli presenti in architetture precedenti
.:: Obiettivi
.:: Caronte
.:: YaRA> Parte fissa> Moduli
riconf.>
Infrastruttura
di comunicaz.
.:: Acheronte
.:: Test
.:: Conclusioni
.:: Sviluppi futuri
.::Domande
- - 44 - -DRESD ProjectDRESD Project
Caronte - ICaronte - I
Architettura per riconfigurabilità
ParzialeDinamicaInternaApproccio Monodimensionale
Parte fissaArch. IBM CoreConnectPower-PC 405ICAP (Riconf. Interna)
Moduli riconfigurabiliInterfaccia slave OPB
Comunicazione punto - punto
.:: Obiettivi
.:: Caronte
.:: YaRA> Parte fissa> Moduli
riconf.>
Infrastruttura
di comunicaz.
.:: Acheronte
.:: Test
.:: Conclusioni
.:: Sviluppi futuri
.::Domande
- - 55 - -DRESD ProjectDRESD Project
Caronte - IICaronte - II
Risolvere i seguenti limiti:
Interruzione comunicazione durantericonfigurazioneduplicazione dei segnalisuperare limite di 2 moduli
.:: Obiettivi
.:: Caronte
.:: YaRA> Parte fissa> Moduli
riconf.>
Infrastruttura
di comunicaz.
.:: Acheronte
.:: Test
.:: Conclusioni
.:: Sviluppi futuri
.::Domande
- - 66 - -DRESD ProjectDRESD Project
YaRA: Yet another Reconfigurable YaRA: Yet another Reconfigurable ArchitectureArchitecture
Architettura per riconfigurabilità
ParzialeDinamicaApproccio Monodimensionale
Comunicazione tra i moduli
Bus Wishbone (standard)Bridge OPB (CoreConnect) - Wishbone
.:: Obiettivi
.:: Caronte
.:: YaRA> Parte fissa> Moduli
riconf.>
Infrastruttura
di comunicaz.
.:: Acheronte
.:: Test
.:: Conclusioni
.:: Sviluppi futuri
.::Domande
- - 77 - -DRESD ProjectDRESD Project
YaRA: parte fissaYaRA: parte fissa
.:: Obiettivi
.:: Caronte
.:: YaRA> Parte fissa> Moduli
riconf.>
Infrastruttura
di comunicaz.
.:: Acheronte
.:: Test
.:: Conclusioni
.:: Sviluppi futuri
.::Domande
- - 88 - -DRESD ProjectDRESD Project
YaRA: moduli YaRA: moduli riconfigurabiliriconfigurabili
Interfaccia Slave WishboneIntercambiabili Riconfigurabilità dinamica
Possono essere rilocatiN° di moduli contemporaneamente istanziabili dipende solo
dalla larghezza dei modulidalla dimensione della FPGA
.:: Obiettivi
.:: Caronte
.:: YaRA> Parte fissa> Moduli
riconf.>
Infrastruttura
di comunicaz.
.:: Acheronte
.:: Test
.:: Conclusioni
.:: Sviluppi futuri
.::Domande
- - 99 - -DRESD ProjectDRESD Project
YaRA: infrastruttura di YaRA: infrastruttura di comunicazionecomunicazione
Wishbone busStandardizzato (OpenCores.org)Sincrono32 bit dati4 bit indirizziNon arbitratoImplementato con Macro Hardware
BridgeCicli più semplici (lettura e scrittura)Bidirezionale
.:: Obiettivi
.:: Caronte
.:: YaRA> Parte fissa> Moduli
riconf.>
Infrastruttura
di comunicaz.
.:: Acheronte
.:: Test
.:: Conclusioni
.:: Sviluppi futuri
.::Domande
- - 1010 - -DRESD ProjectDRESD Project
Acheronte: il flusso per la creazione Acheronte: il flusso per la creazione di YaRAdi YaRA
.:: Obiettivi
.:: Caronte
.:: YaRA> Parte fissa> Moduli
riconf.>
Infrastruttura
di comunicaz.
.:: Acheronte
.:: Test
.:: Conclusioni
.:: Sviluppi futuri
.::Domande
- - 1111 - -DRESD ProjectDRESD Project
Sistema di Prova - ISistema di Prova - I
Un solo “slot” riconfigurabileBus Wishbone degenera in connessione punto - punto
Il software controllaCorretto funzionamento dei moduliCorretta esecuzione della riconfigurazione
.:: Obiettivi
.:: Caronte
.:: YaRA> Parte fissa> Moduli
riconf.>
Infrastruttura
di comunicaz.
.:: Acheronte
.:: Test
.:: Conclusioni
.:: Sviluppi futuri
.::Domande
- - 1212 - -DRESD ProjectDRESD Project
Sistema di Prova - IISistema di Prova - II
Clock
Modulo Riconf.
Macro HW
PPC-405
BRAM e Moltiplicatori 18x18
Parte Fissa
.:: Obiettivi
.:: Caronte
.:: YaRA> Parte fissa> Moduli
riconf.>
Infrastruttura
di comunicaz.
.:: Acheronte
.:: Test
.:: Conclusioni
.:: Sviluppi futuri
.::Domande
CLB x
CLB y
Layer
- - 1313 - -DRESD ProjectDRESD Project
ConclusioniConclusioni
Caronte YaRARiconfigurabilità Parziale e Dinamica
Riconfigurabilità Interna
N° di moduli 2 Anche diverse decine
Continuazione della comunicazione durante la riconfigurazione
Intercambiabilità dei moduli
Utilizzo tecnologie standard
.:: Obiettivi
.:: Caronte
.:: YaRA> Parte fissa> Moduli
riconf.>
Infrastruttura
di comunicaz.
.:: Acheronte
.:: Test
.:: Conclusioni
.:: Sviluppi futuri
.::Domande
- - 1414 - -DRESD ProjectDRESD Project
Sviluppi futuriSviluppi futuri
Introdurre driver per ICAP Riconfigurabilità InternaEstendere supporto a Slice Macro HardwareSostituire PowerPC con soft-processor (MicroBlaze)Testare l’architettura con sistemi realistici Implementare un arbitro per Wishbone
.:: Obiettivi
.:: Caronte
.:: YaRA> Parte fissa> Moduli
riconf.>
Infrastruttura
di comunicaz.
.:: Acheronte
.:: Test
.:: Conclusioni
.:: Sviluppi futuri
.::Domande
- - 1515 - -DRESD ProjectDRESD Project
Domande?Domande?
.:: Obiettivi
.:: Caronte
.:: YaRA> Parte fissa> Moduli
riconf.>
Infrastruttura
di comunicaz.
.:: Acheronte
.:: Test
.:: Conclusioni
.:: Sviluppi futuri
.::Domande
