CircuitiLogici. x1x1 x2x2 f x1x1 x2x2 f(x 1,x 2 ) 000 011 101 111 f(x 1,x 2 ) = x 1 +x 2 = x 1 x 2...

Post on 02-May-2015

221 views 0 download

Transcript of CircuitiLogici. x1x1 x2x2 f x1x1 x2x2 f(x 1,x 2 ) 000 011 101 111 f(x 1,x 2 ) = x 1 +x 2 = x 1 x 2...

Circuiti Circuiti LogiciLogici

x1

x2

f

x1 x2 f(x1,x2)

0 0 0

0 1 1

1 0 1

1 1 1

f(x1,x2) = x1+x2 = x1 x2 OR

Proprietà della funzione ORProprietà della funzione OR

Commutativa: x1 + x2 = x2 + x1

Estesa a più variabili

x1 + x2 + x3 + … + xn = 1 se xi = 1 (i=1,…,n)

1 + x = 10 + x = x

Associativa: (x1 + x2 )+ x3 = x1 + (x2 + x3)

Inoltre:

x1 x2

f

x1 x2 f(x1,x2)

0 0 0

0 1 0

1 0 0

1 1 1

f(x1,x2) = x1•x2 = x1 x2 AND

Proprietà della funzione ANDProprietà della funzione AND

Commutativa: x1 • x2 = x2 • x1

Estesa a più variabili

x1 • x2 • x3 • … • xn = 1 xi = 1 (i=1,…,n)

1 • x = x0 • x = 0

Associativa: (x1 • x2 ) • x3 = x1 • (x2 • x3)

Inoltre:

x1 x2

f

x1 x2 f(x1,x2)

0 0 0

0 1 1

1 0 1

1 1 0

f(x1,x2) = x1 x2 Exclusive OR

1 1

Proprietà della funzione Exclusive ORProprietà della funzione Exclusive OR

Commutativa: x1 x2 = x2 x1

Estesa a più variabili

x1 x2 x3 … xn = 1 se xi = 1 e xk = 0 ik (i,k=1,…,n)

1 x = x0 x = x

Associativa: (x1 x2 ) x3 = x1 (x2 x3)

Inoltre:

x1

f

x1 f(x1)

0 1

1 0

f(x) = x

NOT

1

V ingresso < Vlim V uscita = V alim.

V ingresso > Vlim V uscita = Vmassa

V uscita

V massa

V alimentazione

TransistorBipolare (BJT)

collettore

emettitore

base

resistenza

V ingresso

V

AND

x1

x2

f

y

x1 y x2 f

0 1 0 0

0 1 1 0

1 0 0 0

1 0 1 1

V

OR

x1

x2

f

y

x1 y x2 z f

0 1 0 1 0

0 1 1 0 1

1 0 0 0 1

1 0 1 0 1

z

Tecnologie microelettronicheTecnologie microelettroniche

Transistor bipolari (o a giunzione) o Transistor BJT (Bipolar Junction Transistor)

Tecnologia TTL (Transistor Transistor Logic)

Tecnologia ECL ( Emitter Couple Logic)

Transistor ad effetto di inversione o Transistor MOS (Metal Oxide Semiconductor)

Tecnologia CMOS (Complementary Metal Oxide Semiconductor)

Simboli standard per porte logicheSimboli standard per porte logiche

x1

x2

x1

x2

x1

x2

x

x1 + x2

x1 • x2

x

x1 x2

OR

AND

NOT

EX-OR

x2

x1

f

f = x1 • x2 + x1 •x2

x1 x2 x1• x2 x1•x2 f

0 0 0 0 0

0 1 1 0 1

1 0 0 1 1

1 1 0 0 0

x1 x2 x3 f

0 0 0 1

0 0 1 1

0 1 0 0

0 1 1 1

1 0 0 0

1 0 1 0

1 1 0 0

1 1 1 1

f = x1x2x3 + x1x2 x3 +x1 x2 x3 + x1 x2 x3

x2

x1

f

f = x1x2x3 + x1x2 x3 +x1 x2 x3 + x1 x2 x3

x3

x2

x1

f

f = x1x2 + x2 x3 x1 x2 x3 f

0 0 0 1

0 0 1 1

0 1 0 0

0 1 1 1

1 0 0 0

1 0 1 0

1 1 0 0

1 1 1 1

x3

Minimizzazione di funzioni logicheMinimizzazione di funzioni logiche

OR AND

Commutativa x+y=y+x xy=yx

Associativa (x+y)+z=x+(y+z) (xy)z=x(yz)

Distributiva x+yz=(x+y)(x+z) x(y+z)=xy+xz

Idempotenza x+x=x xx=x

Involuzione x = x

Complemento x +x= 1 xx= 0

De Morgan x+y =xy xy =x +y

1+x=1 0 x=0

0+x=x 1 x=x

Minimizzazione di funzioni logicheMinimizzazione di funzioni logiche

x1 x2 x3 f

0 0 0 1

0 0 1 1

0 1 0 1

0 1 1 0

1 0 0 1

1 0 1 1

1 1 0 0

1 1 1 0

f = x1x2x3 + x1x2 x3 +x1 x2x3 + x1x2x3 + x1x2 x3

x1 x2 x3 f

0 0 0 1

0 0 1 1

0 1 0 0

0 1 1 1

1 0 0 0

1 0 1 0

1 1 0 0

1 1 1 1

1 0 0 0

1 1 1 0

x1x2

x3 00 01 11 10

0

1

Mappa diKarnaugh

Minimizzazione di funzioni logicheMinimizzazione di funzioni logiche

1 0 0 0

1 1 1 0

x1x2

x3 00 01 11 10

0

1

x1x2 x2 x3

f =x1x2 + x2 x3

1 1 0 1

1 0 0 1

x1x2

x3 00 01 11 10

0

1

x1 x2 x3 f

0 0 0 1

0 0 1 1

0 1 0 1

0 1 1 0

1 0 0 1

1 0 1 1

1 1 0 0

1 1 1 0

Minimizzazione di funzioni logicheMinimizzazione di funzioni logiche

x2 x1 x3

f =x2 + x1x3

1 1 0 1

1 0 0 1

x1x2

x3 00 01 11 10

0

1

0 0 1 1

0 0 0 0

1 0 0 1

0 0 1 1

00 01 11 10

00

01

11

10

x1x2

x3x4

x1x4x2 x3 x4

f =x2 x3 x4 + x1x4

1 0 1 1

0 1 1 1

1 0 0 1

1 0 0 1

00 01 11 10

00

01

11

10

x1x2

x3x4

x2x3 x4x2x4

f = x2x4 + x1x3 + x2x3 x4

x1x3

0 1 1 0

1 1 1 1

1 1 1 1

0 0 0 0

00 01 11 10

00

01

11

10

x1x2

x3x4

x2x3 x4

f = x4 + x2x3

1 0 0 0

1 1 0 0

0 1 1 0

0 0 0 0

00 01 11 10

00

01

11

10

x1x2

x3x4

x2x3x4x1x2x3

1 0 0 0

1 1 0 0

0 1 1 0

0 0 0 0

00 01 11 10

00

01

11

10

x1x2

x3x4

x2x3x4x1x2x3

x1x3 x4

1 0 0 0

1 1 0 0

0 1 1 0

0 0 0 0

00 01 11 10

00

01

11

10

x1x2

x3x4

x2x3x4x1x2x3

x1 x2 x4

Altre Porte logicheAltre Porte logiche

x1

x2

x1 x2NAND

x1 x2 x1•x2 x1x2

0 0 0 1

0 1 0 1

1 0 0 1

1 1 1 0

Altre Porte logicheAltre Porte logiche

x1 x2 x1+x2 x1x2

0 0 0 1

0 1 1 0

1 0 1 0

1 1 1 0

x1

x2

x1 x2NOR

x1 x2 = x1x2= x1 +x2

ProprietàProprietà

x1 x2 = x1+x2= x1x2

x1 x2 … xn = x1x2 … xn= x1 +x2 +…+ xn

x1 x2 … xn = x1+x2+ …+ xn = x1x2 … xn

Non vale la proprietà associativa

Circuiti logici solo con porte NANDCircuiti logici solo con porte NAND

(x1 x2 ) (x3 x4 ) = (x1 x2 ) (x3 x4 ) = x1 x2 + x3 x4

= x1 x2 + x3 x4

x2

x1

x4

x3

x2

x1

x4

x3

AssociativitàAssociatività

Associativa (x+y)+z=x+(y+z) (xy)z=x(yz)

x2

x1

x3

x2

x1

x3

Non AssociativitàNon Associatività

x2

x1

x3

x2

x1

x3

Realizzazione di Porte LogicheRealizzazione di Porte Logiche

Nei circuiti elettronici per rappresentare le variabili logicheSono utilizzati sia livelli di tensione che di corrente

Per stabilire una corrispondenza tra livelli di tensione evalori logici si usa una soglia (threshold)

Vmax

Vmin

Soglia

V0

V1

Vin V0 Vout > V1

Vin V1 Vout < V0

Vout

Vs

NOT

Vin

Vs

R

Vout

AND

V

x1

V

x1

x2

fy

x2

f

NAND

OR

V

x1

x2

f

y

z

V

x1x2

f

NOR

Criteri per la realizzazione di P.L.Criteri per la realizzazione di P.L.

Velocità ( Ritardo di propagazione e tempo di transizione)

Potenza

Densità di packaging

Immunità al rumore

Caratteristica di carico

Capacità di carico

fan-in

fan-out

Definizione di Circuiti Definizione di Circuiti

Circuiti il cui stato dipende solo dagli ingressi

Circuiti Combinatori

Circuiti il cui stato dipende non solo dagli ingressi ma dalleconfigurazioni precedenti

Circuiti Sequenziali

S R Qn+1

0 0 Qn

0 1 0

1 0 1

1 1 X

Memorie: Bistabile (Flip-Flop)Memorie: Bistabile (Flip-Flop)

R

S

Qa

Qb

S R Qa Qb

0 0 0/1 1/0

0 1 0 1

1 0 1 0

1 1 0 0

Bistabile RS

Memorie: Bistabile (Flip-Flop)Memorie: Bistabile (Flip-Flop)

R

S

Qa

Qb

0

0

0

0

1

1

1

1

Bistabile SincroniBistabile Sincroni

R

S

Qa

Qb

Cl

S R Qn+1

0 0 Qn

0 1 0

1 0 1

1 1 X

Memorie: Bistabile SincronoMemorie: Bistabile Sincrono

S

R

Qa

Qb

0

0

0

0

1

1

1

1

Cl0

1

Bistabile SincroniBistabile Sincroni

R

S

Qa

Qb

Cl

D Bistabile D

Altri Bistabili RSAltri Bistabili RS

Master-Slave (Bistabili JK)

Edge-Triggered (Bistabili D)

Bistabili JK

J K Qn+1

0 0 Qn

0 1 0

1 0 1

1 1 Qn

S=JQ R=KQ

Shift RegisterShift Register

F1 F2 F3 F4

J

K

Q

Q

J

K

Q

Q

J

K

Q

Q

J

K

Q

Q

In

Cl

Out

Shift RegisterShift Register

F1 F2 F3 F4

J

K

Q

Q

J

K

Q

Q

J

K

Q

Q

J

K

Q

Q

Clock

In

Shift/Load

ContatoriContatori

F1 F2 F3 F4

J

K

Q

Q

J

K

Q

Q

J

K

Q

Q

J

K

Q

QCl

1

Ripple

DecodificatoriDecodificatori

x1

x2

0

1

2

3

MultiplexerMultiplexer

x1

x4

x2

x3

w1 w2

z

Dispositivi Logici ProgrammabiliDispositivi Logici Programmabili

Array di elementi combinatori che possono essere programmatiPer realizzare funzioni logiche esprimibili come somma di prodotti

PLD Programmable Logic Devices

x1

xn

f1

fm

In Buff.E invert.

Array di AND

Array di OR Out Buff.

.

.

.

.

.

.

.

.

.

.

.

.

. . . . .

Dispositivi Logici ProgrammabiliDispositivi Logici Programmabili

PLA : Programmable Logic Array

Dispositivi in cui sia le connessioni delle porte ANDche quelle delle porte OR sono programmabili

PAL : Programmable Array Logic

Dispositivi in cui sono programmabili solo le porte AND

FPGA : Field Programmable Gate Array

Blocchi logici interconnessi da una rete di commutazioneprogrammabile

FPGA Implementation

ALTERA Stratix Dalsa-Coreco ANACONDA

(XILINX)

Stratix III L Family Variants

Device EP3SL50

EP3SL70

EP3SL110

EP3SL150

EP3SL200

EP3SE260

EP3SL340

Adaptive Logic Modules (ALMs)

19,000 27,000 42,600 56,800 79,560 101,760 135,200

Equivalent Logic Elements (LEs)

47,500 67,500 106,500

142,000

198,900

254,400 338,000

Registers 38,000 54,000 85,200 113,600

159,120

203,520 270,400

M9K Memory Blocks 108 150 275 355 468 864 1,144

M144K Memory Blocks 6 6 12 16 24 48 48

Embedded Memory (Kbits)

1,836 2,214 4,203 5,499 7,668 14,688 17,208

MLAB (Kbits) 594 844 1,331 1,775 2,486 3,180 4,225

18x18 Multipliers 216 288 288 384 576 768 576

FPGA ALTERA