Mems Progetto di un condesatore a capacità variabile

Facoltà di Ingegneria

Condensatore a capacità variabile

Tesina di

Sistemi Microelettromeccanici

Docente: Studenti:

Prof. Marco Balucani Luca Pizzato

Francesco Coppola

Fausto Pasqualitto

Stefano Barbieri

22/1/2009

Condensatore a Capacità Variabile

Tesina Sistemi microelettromeccanici

Pagina 2

Indice

1 Introduzione ................................................................................ 2

2 Principi di funzionamento ........................................................... 7

3 Dimensionamento della struttura .............................................. 10

3.1 Dimensione delle armature .................................................. 11

3.2 Travi di sostegno dell’armatura .......................................... 11

4 Processi costruttivi .................................................................... 16

4.1 Passi di processo ................................................................. 16

4.2 Struttura Completa .............................................................. 32

5 Posizionamento dei Marker ...................................................... 34

6 Analisi dei costi ......................................................................... 38

6.1 Costo Singoli passi di processo ........................................... 38

6.2 Analisi conclusiva dei costi ................................................ 46

Bibliografia ……………………………...…………………….. 47



Pagina 3

Capitolo 1

Introduzione

Per la realizzazione del condensatore a capacità variabile si è scelto di usare un particolare tipo di

tecnica per la realizzazione dei dispositivi MEMS (Micro Electro Mechanic System), Tale tecnica

MEMSCAP™

va sotto il nome di Processo MUMPs® ossia Multi User MEMS Process .

1.1 Processi Standard MUMPs®

La casa produttrice propone in commercio tre tipi di processi MUMPs standard:

MetalMUMPs: Struttura realizzata attraverso spessi piatti in nickel (18-20 um) costruiti

sopra strati di polisilicio e nitrato. Il nickel è usato come materiale principale per la

realizzazione del dispositivo e per le interconnessioni. Polisilicio drogato viene sfruttato per

realizzare eventuali resistenze e ulteriori strutture meccaniche. Il PSG viene utilizzato

sempre come stato sacrificale per creare spazi tra i livelli della struttura. Questo processo

può essere usato per produrre relé, interruttori magnetici o dispositivi a radiofrequenza.

1. Il nikel è usato come materiale principale e layer di connessione elettrica con i pad e

l‟esterno

2. polisilicio drogato può essere usato per resistenze, ulteriori strutture meccaniche

oppure linee di connessione elettrica (cross-over elettrical routing)

3. il nitrato è depositato come superficie isolante con il substrato

4. PSG come materiale sacrificale

5. Un trench nel substrato di silicio può essere incorporato per aumentare l‟isolamento

termico e elettrico

6. Uno strato d‟oro viene depositato per avere una bassa resistenza elettrica



Pagina 4

SOIMUMPs: Questo tipo di lavorazione comincia con un wafer di tipo SOI (Silicon On

Insulator). Usando un processo litografico per ogni lato del wafer è possibile creare un

pattern in ogni faccia fino al livello fino a raggiungere il livello dell‟ossido permettendo la

connessione dei dispositivi anche tra lati diversi. I dispositivi realizzati con questa

tecnologia sono principalmente giroscopi, optical device o circuiti di controllo per display

PolyMUMPs: che verrà analizzato in dettaglio nel paragrafo successivo è un processo di

microfabbricazione superficiale a tre strati di polisilicio, alternati a due strati di ossido

sacrificale, con metallizzazione finale.

1.2 Processo polyMUMPs®

Nella realizzazione del nostro dispositivo avendo scelto di usare come materiale base per la struttura

il polisilicio, si seguirà pertanto il processo di tipo polyMUMPs vediamo quindi nel dettaglio tale

tecnica.



Pagina 5

Il processo polyMUMPs permette di realizzare dispositivi tramite micromaching su tre strati di

polisilicio: normalmente il processo viene sviluppato su un wafer di diametro di 100 mm di silicio

monocristallino (100) drogato n con una resistività pari a 1-2 Ωcm.

Il wafer viene drogato in un forno attraverso una diffusione di POCl3 trasformando il

semiconduttore intrinseco in uno drogato di tipo n. Lo strato successivo sono 600 nm di nitruro di

silicio depositati attraverso LPCVD (Low Preasure Chemical Vapor Deposition); tale tecnica

permette di depositare uno strato a basso stress residuo.

Sopra il nitruro di silicio viene depositato attraverso LPCVD uno strato di polisilicio (Poly0) con

uno spessore di 500 nm. Si utilizza la fotolitografia assieme ad un attacco chimico adeguato per

poter realizzare delle strutture in Poly0. L‟attacco chimico viene usato accoppiato alla tecnica RIE

(Reaction Ion Etch) che permette una rimozione del materiale con pareti laterali molto verticali.

Al di sopra dello strato Poly0 viene depositato tramite tecnica LPCVD 2μm di un vetro fosfosilicato

(PSG) che poi viene ricotto a 1050 °C per un ora in atmosfera di argon. Questo strato ha uno scopo

molteplice, quello di isolare elettricamente tra i due strati successivi di polisilicio, quello di essere

uno strato sacrificale per rilasciare le strutture di silicio ed in fine quello di apportare sostanze

droganti in diffusione nel silicio per trasformarlo da semiconduttore intrinseco a drogato n.

Il layer successivo è costituito da uno strato di polisilicio (Poly1) con uno spessore di 2 μm

depositato attraverso LPCVD. Prima della ricottura a 1050 °C in argon, viene depositato uno strato

di 200 nm di PSG che garantisce il drogaggio al silicio. Successivamente alla ricottura viene

depositato con la stessa tecnica uno strato di ossido sacrificale PSG con uno spessore complessivo

di 750 nm, anche questo subisce una ricottura a 1050°C in argon.

Un altro strato di polisilicio (poly2) viene depositato sopra il secondo ossido con uno spessore di

1,5 μm e con la stessa tecnica del precedente viene drogato durante la ricottura.

L‟ultimo strato che viene depositato è formato da un pre-layer di cromo e da uno strato di oro dello

spessore di 500 nm. Il pre-layer di cromo serve a incrementare l‟adesione dello strato di oro che

viene accresciuto attraverso evaporazione. La fotolitografia sull‟oro viene affiancata da una tecnica

di rimozione chiamata lift-off. Il lift-off consiste nella rimozione dello strato metallico attraverso

uno stripping dell‟oro adeso su una maschera fotolitografia. Tale processo è molto delicato ed è

possibile utilizzarlo solo dove l‟adesione dello strato metallico risulta adeguato.

Nella figura (Fig. 1.1) si riporta gli strati depositati che vanno a formare il dispositivo.

Fig 1.1 Esempio di un processo polyMUMPs®



Pagina 6

I passi fondamentali fissi per i processi di tipo polyMUMPs sono riassunti in Tabella1.1:

Ordine Nome Descrizione funzione

1 Nitride Isolamento tra il substrato e gli strati elettrici

sovrastanti

2 Poly0

Layer elettrico di polisilicio per il piano di massa

e la formazione del primo elettrodo. Sta al di

sotto del primo livello meccanico della struttura

3 First Oxide

Primo strato sacrificale di ossido (PSG). Permette

di costruire uno spazio tra il successivo strato di

polisilicio e il substrato

4 Poly1 Primo livello meccanico di polisilicio

5 Second

Oxide

Secondo strato sacrificale, permette di creare un

gap tra il secondo strato di poly ed il secondo

6 Poly2 Terzo strato elettrico di polisilicio

7 Metal Permette una connessione elettrica all‟intero

circuito



Pagina 7

Capitolo 2

Principio di funzionamento

Un condensatore a capacità variabile è un dispositivo che varia il valore della propria capacità

sfruttando la regola che la determina:

)( 0 hh

AC

(2.1)

dove la 12

0 10859.8 air indica la costante dielettrica assoluta ed A la superficie delle

armature parallele. Variando meccanicamente la distanza h tra le due armature, essendo e A

fissati, è possibile modificare il valore della capacità C.

Le capacità variabili in tecnologia MEMS hanno la potenzialità per prendere il posto dei

convenzionali diodi varactor in molte applicazioni come variatori di fase, oscillatori, dispositivi per

la sintonia radio, etc.. Nonostante vi siano numerose configurazioni per realizzare capacità MEMS,

quella ad armature parallele consente di ottenere un fattore di merito Q relativamente alto ed è

inoltre semplice da realizzare data la facilità di fabbricazione. Capacità di questo tipo, tuttavia,

hanno teoricamente un tuning range massimo pari al 50% a causa del collasso della struttura

qualora la tensione applicata superi il valore di pull-in, come verrà esposto in seguito.

In figura 2.1 è mostrato lo schema di un condensatore convenzionale a capacità variabile.

Fig. 2.1

L‟armatura inferiore è fissata al substrato, mentre quella superiore è sospesa tramite delle travi

schematizzate come elementi elastici (molle) aventi costante elastica km. Imponendo una tensione

continua 0DCV e sfruttando l‟attrazione elettrostatica che agisce sulle due armature poste a

potenziali diversi si ottiene una variazione della distanza tra l‟armatura superiore e quella inferiore,

e di conseguenza una variazione della capacità.

h0-h C VDC

km km

+

-



Pagina 8

La forza elettrostatica risulta pari a:

hh

VC

hh

AVV

hh

A

h

CV

h

CF DCDC

DCDCe

0

2

2

0

2

2

0

2

2

1

2

1

2

1

2

1 (2.2)

questa la si può pensare come la forza elastica proporzionale alla variazione della distanza h tra le

armature mediante la costante elastica ke:

hhkF ee 0 (2.3)

dove ke è determinata nel modo seguente:

2

2

0

DCe

e Vhh

C

h

Fk

(2.4)

L‟armatura superiore incernierata mobile, è soggetta ad una forza elastica di richiamo generata dalle

molle stesse pari a:

hkF mm (2.5)

L‟armatura superiore, soggetta ad entrambe le forze, si trova in posizione di equilibrio quando la Fm

e la Fe si bilanciano. Per trovare il punto di equilibrio è allora sufficiente eguagliare le due

equazioni (1.2) e (1.5):

hhkhh

VChk e

DCm

0

0

2

2

1

2

1 (2.6)

da cui si ricava il valore di ke rispetto a km:

hh

hkk m

e

0

2 (2.7)

Imponendo l‟uguaglianza della costante elastica km con quella elettrostatica ke si ha che l‟escursione

massima è

3

0max

hh (2.8)

Oltre questo punto, quando lo spostamento dell‟armatura centrale dalla posizione di riposo

0DCV supera 30h , si ha il fenomeno chiamato pull-in: la forza elettrostatica prevale su quella

elastica imposta dalle travi e l‟armatura centrale collassa su quella superiore creando un



Pagina 9

cortocircuito che elimina la differenza di potenziale tra le armature, facendo tornare l‟armatura

superiore in posizione di riposo (probabilmente con delle oscillazioni).

Naturalmente questo è un comportamento indesiderato, pertanto il condensatore a capacità variabile

verrà dimensionato in modo che non si verifichi una variazione di distanza tra le armature maggiore

di un terzo della distanza a riposo.

Quando l‟armatura sospesa si sposta di una lunghezza maxh da quella di equilibrio 0h si ottiene un

intervallo di variazione della capacità maxC pari a:

max0

max

0

0max0

0

0max

max

))(

hh

h

hA

hAhhA

C

CCC

(2.9)

Sostituendo 30max hh nella relazione precedente si ottiene una variazione percentuale massima

della capacità del 50%.



Pagina 10

Capitolo 3

Dimensionamento della struttura

In questo capitolo si riportano i calcoli e le considerazioni fatte sulle dimensioni del componente

realizzato in questo lavoro di tesina.

La struttura da noi proposta per realizzare un condensatore con capacità elettromeccanicamente

variabile, è composta da tre differenti armature, in cui sia l‟armatura superiore che quella inferiore

sono fisse, mentre l‟armatura centrale è sospesa tra le due risulta mobile. In figura 3.1 è mostrato lo

schema della capacità variabile che si vuole realizzare.

Fig. 3.1

Indichiamo con E1 l‟armatura centrale, con E2 l‟armatura superiore, e con E3 l‟armatura inferiore.

In condizioni di riposo, cioè quando non viene applica nessuna tensione al dispositivo, la distanza

tra i piatti risulta essere pari a 0h . Imponendo ora una tensione continua 01 DCV sull‟armatura

superiore E2, e una tensione 02 DCV sull‟armatura inferiore E3, viene generata una forza attrattiva

tra le armature E1, E2 che ne riduce la distanza, analogamente se si applica una tensione continua

02 DCV sull‟armatura inferiore E3 e una tensione nulla 01 DCV sull‟armatura superiore E2, il

piatto sospeso si verrà attratto verso l‟armatura inferiore E3.

Come è facile intuire l‟utilizzo sfruttando questo semplice meccanismo si riesce ad incrementare la

variazione della massima distanza possibile tra le armature, a parità dimensioni delle armature e

tensioni applicate, rispetto al caso convenzionale aumentando così di fatto il tuning range del

condensatore. La capacità massima che questo condensatore può raggiungere è ancora 3

2𝐶0

h0

h0

C0

VDC2

VDC1

E2

E1

E3

km km

+

-

+

-



Pagina 11

contemporaneamente la capacità minima può essere modificata fino a 3

4 del valore nominale se le

distanze tra i piatti sono uguali. Con questa struttura è possibile raggiungere un tuning range

massimo teorico del 100% (2:1). Vediamo quindi nel dettaglio il dimensionamento della struttura.

3.1 Dimensione delle armature

Il condensatore che ci proponiamo di progettare dovrà avere una capacità fFC 5500 . Per ottenere

tale valore di capacità è necessario dimensionare opportunamente la superficie delle varie armature

tenendo presente anche il fenomeno del pull-in.

Le armature (quadrate) sono scelte di dimensioni m250 per m250 , le armature avranno un area

pari a :

2

321 62500 mAAA EEE (3.1)

Con tali dimensioni per avere una capacità a riposo di fFC 5500 le armature E1 e E2 devono

essere distanziate

mC

Ah

1100061.1

105.5

)1025.6()10859.8( 6

13

812

0

0

(3.2)

3.2 Travi di sostegno dell’armatura

Le molle di figura 3.1 schematizzano le travi che mantengono la struttura E1 sospesa. Il primo passo

per il dimensionamento della struttura consisterà nel calcolo della massima escursione percorribile

dall‟armatura E1. Dato che applicando una tensione 01 DCV , tra le due armature viene generato un

campo elettrico il quale dà origine ad una forza elettrostatica pari a :

hh

VCV

h

CF DC

DCe

0

2

2

2

1

2

1 (3.3)



Pagina 12

Eseguendo quindi un bilancio delle forze cioè uguagliando la forza elettrostatica a quella elastica di

richiamo delle molle (2.5) che modellizzano le travi di sostegno si ottiene che:

mmh

h 34.0103538.33

70max (3.4)

Una volta determinato il valore di maxh la capacità massima risulterà essere:

fFFhh

AC 8251025.8

)1036.310(

)1025.6()10859.8(

)(

13

76

812

max0

max

(3.5)

Il massimo della forza elettrostatica si avrà quando si applica la tensione massima cioè VVDC 3.31

:

N

hh

VCF DC

MAXe

6

76

13

max0

2

max)( 1069.6

)1036.310(

)89.10()1025.8(

2

1

2

1

(3.6)

Sull‟armatura E1, agisce inoltre anche la forza peso dell‟armatura stessa, che risulta esser pari a:

gVFp (3.7)

dove V è il volume della dell'armatura E1, g l'accelerazione gravitazionale ( 281.9 smg ), ρ la

densità di massa del polisilicio che vale di 32300 mKg . Ora tenendo presente che lo spessore

scelto per l‟armatura è mb 2 , allora il volume del piatto vale:

31368

11 1025.1)102()1025.6( mbAV EE

(3.8)

Pertanto la forza peso che agisce sulla struttura, si ricava dunque sarà:

NFp

913 108175.2)1025.1()8.9(2300 (3.9)

Come si può notare, la forza peso risulta essere circa tre ordini di grandezza più piccola rispetto alla

forza elettrostatica (formula 3.6) e quindi per questo motivo verrà trascurata nei calcoli che

seguiranno. La capacità minima minC , è misurata sull‟armatura centrale quando si applica una

tensione nulla 01 DCV all‟armatura superiore e una tensione continua VVDC 3.32 sull‟armatura

inferiore, e risulta essere:



Pagina 13

fFFhh

AC 4121012.4

)1036.310(

)1025.6()10859.8(

)(

13

76

812

max0

min

(3.10)

la variazione percentuale della capacità risulta essere quindi:

75.04

34

3

2

3

0

00

0

minmax

max

C

CC

C

CCC (3.11)

Si ha dunque teoricamente un „tuning range‟ massimo del 75% .

Passiamo quindi passare a calcolare la lunghezza delle travi di sostegno, per far ciò utilizzando

l‟equazione generale della trave:

qdx

wdEI

4

4

(3.12)

dove:

)(xww è lo spostamento lungo l'asse z del generico punto x della trave,

E è il modulo di Young del materiale,

I è il momento di inerzia della trave

q rappresenta la forza peso distribuita sulla trave (che verrà considerata nulla).

Ne deriva quindi che:

04

4

dx

wdEI (3.13)

Da questa equazione, tramite opportune derivazioni e condizioni al contorno, si ricava la lunghezza

L della trave tale che garantisca l'equilibrio tra le forze:

3

3

1)( L

EI

FLw (3.14)

dove F è la forza applicata all‟estremità della trave. Invertendo questa relazione, è possibile ricavare

il valore della lunghezza della trave in funzione degli altri parametri:

3)(3

F

EILwL (3.15)



Pagina 14

Da questa equazione è possibile determinare il valore di L in funzione della forza e della

deformazione massima che la trave dovrà sopportare. Considerando che la struttura è composta da

quattro travi ed ipotizzando che ciascuna trave sia sottoposta alla stessa forza elettrostatica si ha:

4

eFF (3.16)

Per la geometria della struttura si assume quindi che ogni trave sia sottoposta ad 1/4 della forza

elettrostatica complessiva, e l'escursione massima w (L) è pari ad maxh . Sotto queste condizioni la

lunghezza della trave è data dalla seguente relazione:

3max

12h

F

EIL

e

(3.17)

Per calcolare il momento di inerzia si considera la sezione della trave che viene assunta rettangolare

di dimensioni a x b sulla quale, considerando il sistema di riferimento scelto in figura 3.1 ed y come

un asse neutro, è presente un momento di inerzia pari a:

12

32

2

3 abdzazI

b

b

yy

(3.18)

Fig. 3.2

Il momento d‟inerzia dipende dallo spessore della trave nonché dalla larghezza della stessa. Lo

spessore è, come detto sopra, la quantità di polisilicio depositata: b = 2μm. Sostituendo il valore del

momento d‟inerzia nell‟espressione di L (3.16), si ottiene:

3max

3

hF

abEL

e

(3.19)

z

y

b =2 m Neutral surface

x

z

a = 4 m



Pagina 15

Il valore di a viene fissato in base ad una relazione empirica per cui 5ba . Imponiamo ma 4

considerando che il modulo di Young per il polisilicio vale 160 GPa, la lunghezza della trave

risulta essere:

mmL 401041069.6

)1036.3()108()104()10160( 536

71869

(3.20)

Lo sforzo sopportato dalla trave è massimo nel punto in di incastro e quando la quota z è massima

ossia per 2bz , ne risulta che lo sforzo massimo vale quindi :

MPaI

LbFeMAX 12.25

)10667.2(8

)102()104()1069.6(

8 24

656

(3.21)

Per rimanere all'interno di margini di sicurezza è opportuno che tale valore non superi i 2/3 del

punto di snervamento del materiale ( σpolyMAX = 1200 MPa ).

polyMAXpoly 3

2 (3.22)

La tensione di snervamento o punto di snervamento, è definita come il valore della tensione in

corrispondenza della quale il materiale inizia a deformarsi plasticamente, passando da un

comportamento elastico reversibile ad un comportamento plastico caratterizzato dallo sviluppo di

deformazioni irreversibili che non cessano al venir meno della causa sollecitante. Nella situazione

in esame i 2/3 del punto di snervamento del polisilicio corrispondono a 800 MPa (si osservi la

figura 3.2); pertanto la deformazione della trave sarà di tipo elastica, permettendo alla struttura di

tornare alla posizione di riposo al termine dell'applicazione della forza elettrostatica

Fig. 3.2

strain

stress

campo elastico

campo plastico

polyMAX 1200 MPa

snervamento

carico di rottura ~2500 MPa

(2/3)polyMax 800 MPa



Pagina 16

Capitolo 4

Processi costruttivi

Per realizzazione il componente verranno utilizzate le tecniche tipiche di creazione di un dispositivo

MEMS. Come substrato sul quale realizzare il componenti si è scelto un wafer di vetro in quanto,

essendo quest'ultimo un isolante, permette di minimizzare le correnti parassite presenti. La

realizzazione del condensatore a capacità variabile prevede processi di deposizione, di etching, e

processi fotolitografici, per quest‟ultimi si utilizzeranno diverse maschere di tipo soda lime (per un

totale di otto), ed una particolare attenzione si porrà durante la realizzazione delle stesse al

posizionamento dei marker, ossia riferimenti geometriche che permettono di allineare con estrema

precisione le maschere sulla superficie del wafer (vedi Capitolo 5).

4.1 Passi di processo

Diamo ora quindi la descrizione in sequenza dei passi di processo necessari per la fabbricazione del

nostro componente, fornendo per meglio capire, anche una rappresentazione grafica di una sezione

della struttura (figura 4)

Fig 4



Pagina 17

1) Wafer Cleaning Prima di compiere qualunque azione sul wafer, lo si pulisce per eliminare eventuali impurità, che

indebolirebbero l'adesione della seguente deposizione.

2) Deposizione del Nitrato

Il passo successivo consiste nel depositare tramite evaporazione un sottile strato di 0.6µm di nitrato,

allo scopo di passivare il substrato in quanto tale materiale risulta essere una barriera contro la

diffusione degli ioni.

3) Deposizione del Polisicio 0

Questa prima deposizione di 0.5µm di polisicio serve per costruire la piastra inferiore del

condensatore, la base per i „pad‟ dove andare ad applicare i morsetti della tensione e di misura, e le

piste e di interconnessione agli stessi.

4) Fotolitografia

A questo punto seguono una serie di processi standard che accorperemo per semplicità sotto il nome

fotolitografia, tali processi sono necessari ogni volta che si vuole andare a sagomare

opportunamente la struttura per riuscire ad avere il pattern da noi desiderato. Tutti i processi

litografici devono essere condotti in un ambiente il privo di impurità: per tale ragione si effettuano

in una camera pulita che non contiene più di cento particelle di impurità per piede cubo.

La fotolitografia è dunque il trasferimento di un pattern ad un materiale fotosensibile per

esposizione selettiva ad una sorgente di radiazioni quale ad esempio la luce. Nei dispositivi MEMS

il materiale fotosensibile utilizzato è il photoresist che non è altro che un polimero organico che

varia la propria solubilità in base all'azione della luce su di esso. Se il photoresist è positivo allora la

parte illuminata risulta più solubile di quella non esposta e può essere selettivamente rimossa nella

successiva fase di sviluppo, altrimenti il photoresist è negativo ed il comportamento risulta essere

invertito.



Pagina 18

Fig. 4.1

In figura 4.1 è mostrato un tipico esempio di processo fotolitografico.

a) Sulla superficie della fetta viene depositato uniformemente uno strato di metallo;

b) Sopra lo strato di metallo viene deposto uno strato di photoresist positivo;

c) La fetta viene esposta selettivamente alla radiazione elettromagnetica a cui il resist è

sensibile mediante l'utilizzo di un'opportuna maschera sulla quale è riportata la figura

geometrica desiderata (la maschera è trasparente su tutta la sua superficie all'infuori di una

regione di forma e posizione corrispondenti a quelle richieste);

d) Il photoresist viene sviluppato e lavato in modo tale da rimuovere la parte di photoresist

impressionata;

e) Il metallo non protetto dal photoresist viene attaccato con un opportuno agente;

f) Viene quindi asportato anche il resist di protezione, ottenendo così l'aspetto desiderato del

wafer.



Pagina 19

4.1)Passi del processo fotolitografico

I passi di un generico processo fotolitografico sono:

1) Deposizione del photoresist AZ1518: mediante la tecnica dello spinning, ovvero attraverso

la deposizione di una goccia di polimero organico al centro del wafer che, in seguito, inizia a

ruotare (in questo modo il photoresist si distribuisce uniformemente su tutto il piano).

2) Soft baking: il wafer viene inserito in un forno per 5-10 minuti a circa 80°, per indurire il

photoresist, in modo tale da garantire una buona tenuta sul wafer.

3) Esposizione 1 X Contact Aligner : viene allineata per contatto la maschera .

4) Sviluppo AZ del photoresist: il photoresist è soggetto ad attacchi bagnati di agenti chimici

(swelling) che rimuovono le zone illuminate dai raggi UV.

5) Hard-baking: il wafer viene reinserito in un forno per 20-30 minuti ad una temperatura

compresa tra i 100°C e 150°C.

6) Etching bagnato: con tale operazione si asporta il materiale nelle regioni non coperte da

resist, attacco viene detto „bagnato‟ perché prevede l'immersione del wafer in una soluzione

acida che attacca ed elimina (per reazione chimica) il materiale nei punti dove è stato

appena rimosso il resist.

7) Stripping organico del photoresist: il photoresist rimasto viene incenerito in un forno a

400°C.

8) Pulizia piranha: viene eseguito un ulteriore attacco bagnato per rimuovere eventuali residui

lasciati dai passi precedenti.

4.2) Etching del polisicio

Nel caso occorra rimuovere del polisilicio, nel processo fotolitografico non si userà un attacco di

tipo bagnato,punto f della sequenza dei passi al punto 4.1, bensì si utilizzerà per questo tipo di

etching, il così detto RIE cioè Reactive Ion Etching. Si tratta di una tecnica di etching a secco che

rientra nella tipologia dei plasma-etching systems, in cui particelle cariche di un plasma si

scontrano con la superficie del wafer e rimuovono strato dopo strato il materiale. L'etching a ioni

reattivi viene applicato in particolare per le strutture anisotrope del silicio, per dielettrici organici e

inorganici, materiali barriera metallici e polimeri per applicazioni elettroniche e optoelettroniche.

Per esempio nella rimozione di silicio o di strati contenenti silicio vengono utilizzati in primo

luogo gas etching a base di fluoro, quali CF4 e SF6, mentre invece l'etching di molecole organiche

o la pulizia di strati inorganici da residui organici viene eseguito attraverso del plasma di ossigeno o

gas composti da O2 e CF4.



Pagina 20

4.3) Prima Maschera

Fig. 4.2 Prima Maschera



Pagina 21

5) Deposizione PSG

Dopo il primo processo fotolitografico si procede con una successiva deposizione di uno strato

sacrificale PSG acronimo che sta per PhosphoSilicate Glass dello spessore di 1.5µm per creare uno

spessore su cui andare a costruire il piatto flottante della struttura. Questo materiale è un silicato

drogato con del fosforo, largamente usato per questi scopi dato la facilita di etching del materiale. Il

PSG si deposita attraverso il processo di LPCVD, Si tratta del processo di deposizione chimica,

Chemical Vapor Deposition a bassa pressione che permette di ottenere strati con eccellente

uniformità di spessore e caratteristiche del materiale.

6) Reflow

Dopo la deposizione del PSG, si esegue un reflow ossia si effettua un riscaldamento del wafer per

planarizzare la deposizione del materiale sacrificale e far si che la superficie della struttura risulti

liscia ed uniforme.

7) Fotolitografia: Si ripercorrono tutti i passi del punto 4.1 che per brevità omettiamo di ripetere



Pagina 22

7.1) Seconda Maschera

Fig. 4.3 Seconda Maschera

Da ora in poi illustreremo velocemente i successivi passi di fabbricazione in quanto per la maggior

parte sono ripetizioni cicliche di passi precedentemente visti:

8) Deposizione Polisicio1: Deposizione di 3.5 µm di polisicio serve per costruire la piastra intermedia del condensatore

9) Fotolitografia: Si ripercorrono tutti i passi del punto 4.1 che per brevità omettiamo di ripetere usando del

photoresis Positivo.



Pagina 23

9.1) Terza Maschera (serve a sagomare la struttura centrale)

Fig. 4.4 Terza Maschera



Pagina 24

9.2) Quarta Maschera (serve a portare allo spessore di 2 µm il piatto centrale e le travi)

Fig. 4.5 quarta Maschera



Pagina 25

10) Deposizione PSG Si deposita quindi nuovamente del PSG per uno spessore pari a 1 µm

11) Reflow

Si effettua nuovamente la procedura del reflow.

12) Fotolitografia Si ripercorrono tutti i passi del punto 3.4.1 che per brevità omettiamo di ripetere, usando però del

photoresis Negativo

12.1) Quinta Maschera

Fig. 4.6 Quinta Maschera



Pagina 26

13) Deposizione di Polisilicio2 Si deposita quindi nuovamente del PSG per uno spessore pari a 5.0µm

14) Fotolitografia Si ripercorrono tutti i passi del punto 3.4.1 che per brevità omettiamo di ripetere, usando del

photoresis Positivo

14.1) Etching del polisicio

Attraverso il Rie si fa un etch di uno strato di spessore pari a 4.5 µm.



Pagina 27

14.2) Sesta Maschera

Fig. 4.7 Sesta Maschera



Pagina 28


photoresis Positivo.

15.1) Settima Maschera

Fig. 4.8 Settima Maschera



Pagina 29

16) Deposizione Oro

Mediante l'evaporazione di uno strato di 0.5 µm di oro e il conseguente etching per aumentare la

conducibilità del top plate, delle piste e dei pad. In questo modo si cerca di ridurre le componenti

parassite che possono influire nel tuning range della capacità.


photoresis Positivo:



Pagina 30

17.1) Ottava Maschera

Fig. 4.9 Ottava Maschera



Pagina 31

4.1.1 Riassunto dei passi di processo

In tabella 4.1 troviamo riassunti i passi di processo necessari alla realizzazione della struttura.

Ordine Passo di processo

1 Wafer Cleaning

2 Deposizione Nitrato

3 Deposizione Poly0

4 Processi Fotolitografici *

5 Deposizione PSG

6 Reflow


8 Deposizione Poly1


10 Deposizione PSG

11 Reflow


13 Deposizione Poly2



16 Deposizione Oro


Tabella 4.1

* Il passo di processo che va sotto il nome di processi fotolitografici comprende al suo interno una

serie di passi intermedi che sono riportati in tabella 4.2

Ordine Passi del processo Fotolitografico

1 Deposizione del photoresist (AZ1518)

2 Soft baking

3 Esposizione 1 X Contact Aligner

4 Sviluppo AZ del photoresist

5 Hard-baking

6 Etching

7 Stripping organico del photoresist

8 Pulizia piranha

Tabella 4.2



Pagina 32

4.2 Struttura Completa

Diamo ora una rappresentazione tridimensionale della struttura realizzate seguendo i passi di cui al

punto 4.1

Fig. 4.10 Visione 3d della struttura

Per una migliore comprensione forniamo in figura 4.12 anche un visione 3D non in scala della

struttura in cui sono state enfatizzate le dimensioni e si sono stati usati differenti colori per meglio

evidenziare le differenti parti di cui la struttura è composta, in figura 4.14 si vede invece un

dettaglio della stessa.



Pagina 33

Fig. 4.12 Visione 3d non in scala della struttura

Fig. 4.13 Dettaglio 3d non in scala della struttura



Pagina 34

Capitolo 5

Posizionamento dei Marker

Nella realizzazione delle maschere un ruolo importante, per il loro corretto utilizzo, è rivestito da

dei riferimenti chiamati marker. Questi sono strutture geometriche che permettono il preciso

allineamento delle maschere sul wafer, sovrapponendo i marker del wafer con quelli della maschera

si ottiene il corretto trasferimento delle strutture dall'uno all'altro.

Possono essere di varie forme a seconda della precisione richiesta:

I marker della prima maschera sono di riferimento per l'allineamento delle successive. La zona dove

sono inseriti i marker è illustrata in figura 5.1

Fig. 5.1 Posizionamento dei marker sul wafer



Pagina 35

Per riuscire a vedere dove si trovano, i marker vanno inseriti in un quadrato di circa 3mm di lato di

colore diverso rispetto al resto del substrato. Su ognuna delle maschere successive alla prima sono

state fatte delle aperture della stessa forma del marker che si intende utilizzare, ma leggermente più

grandi (circa 4µm per ogni lato), a causa delle deposizioni che creano degli strati di metallo sopra i

marker. I marker sono dunque 7 per 8 maschere ed il loro posizionamento su

ciascuna maschera è illustrato in figure seguenti

In ogni reticolo vanno inseriti dei marker per riuscire ad allineare tra loro le varie maschere. La

zona del reticolo dove vanno inseriti ` e indicata in figura 5.2. Per permettere all‟operatore di vedere

dove si trovano vanno messi in un quadrato di 2 − 3mm di lato di colore diverso rispetto al resto del

substrato. Quindi, li inseriremo in un quadrato vuoto di 3mm di lato.

Fig 5.2

Nel primo reticolo, quello del primo strato di polisilicio, inseriamo tutti il primo marker a forma di

croce che poi verrà utilizzato per allineare tutte le altre maschere alla prima. Considerando anche

l‟underetching, sul substrato otterremo una croce di dimensioni pari a 150μm di larghezza e 150μm

di altezza. Per effettuare l‟allineamento delle tre maschere successive, useremo ogni volta una croce

diversa. Ognuna di esse metteremo un‟apertura con la forma del marker che vogliamo usare, ma

leggermente più grande. In teoria per effettuare l‟allineamento basterebbe allargare i marker di

2÷3μm su ogni lato. In realtà dobbiamo ingrandirle un po‟ di più, fino a 4†5μm.Questo

accorgimento serve a fare in modo che i processi effettuati tra l‟utilizzo delle due maschere non ci

rendano ciechi rispetto ai marker stessi. Infatti, per esempio, quando l‟operatore andrà ad allineare

la maschera successiva il marker sarà completamente ricoperto da uno strato del materiale deposto.

Il marker sarà ancora visibile con un microscopio ottico da parte dell‟operatore, poiché in

corrispondenza di esso si crea uno scalino del materiale deposto. In figura 5.3 da sinistra a destra e

dall‟alto verso il basso sono collocati tutti i marker per ogni maschera che verranno utilizzati per



Pagina 36

ogni procedura di allineamento. Le successive maschere (figura 5.4÷5.10) avranno delle croci

posizione all‟altezza della croce corrispondente con una grandezza maggiorata ad ogni processo.

Quindi la seconda maschera avrà una croce di altezza e larghezza pari a 155um e così via, fino ad

arrivare alla ottava maschera dell‟oro che avrà una dimensione di 185um x 185um, i valori delle

dimensioni dei marker di ogni maschera è riportata in tabella 5.1.

Fig 5.3 – Marker prima maschera Fig 5.4 – Marker seconda maschera

Fig 5.5 – Marker terza maschera Fig 5.6 – Marker quarta maschera

Fig 5.7 – Marker quinta maschera Fig 5.8 – Marker sesta maschera

Fig 5.9 – Marker settima maschera Fig 5.10 – Marker ottava maschera



Pagina 37

Maschera Dimensioni marker

Width (µm) Legnth (µm)

Prima 150 150

Seconda 155 155

Terza 160 160

Quarta 165 165

Quinta 170 170

Sesta 175 175

Settima 180 180

Ottava 185 185

Tabella 5.1



Pagina 38

Capitolo 6

Analisi dei costi

Il problema del costo di un dispositivo elettronico è un problema essenziale nella realizzazione del

componente stesso; infatti, oltre ad essere performante, questo deve avere un costo ridotto per poter

fronteggiare la concorrenza.

Nel seguito verranno esaminati i vari passi di processo e, di ognuno di questi, verrà fornito il costo

di realizzazione in base alle varie tecniche adottate e tecnologie sfruttate. Per l'analisi che segue, si è

fatto uso del prezzario fornito dalla Integrated Micromachines Incorporated e sono stati considerati

wafer dal diametro di 100mm: l'area complessiva risulta quindi essere pari a 7.85*109 µm

2.

6.1 Costo Singoli passi di processo

Illustriamo ora i costi che dovremmo sostenere per ogni singolo passo di processo:

1) Substrato:

Come prima realizzazione del componente sviluppato, si è pensato di commissionare alla fonderia

la produzione di 25 wafer di vetro, sui quali è stato possibile integrare 190775 componenti. Il costo

di ciascun wafer è di 15,00 dollari, nei quali sono incluse le spese per la pulizia preventiva del

materiale.

2) Deposizione del nitrato: La fonderia prevede un costo di 35,00 dollari per una deposizione iniziale di 1000 Å di nitrato

(prezzo considerato per un wafer). Per ogni Å successivo è previsto un costo di 0,005 dollari.

Per quanto riguarda la deposizione effettiva, dal momento che è stato deciso, in fase di progetto, di

deporre 0.6 μm di nitrato, si avrà un costo di 60,00 dollari a wafer. Di conseguenza, il costo totale

per il processo di deposizione è di 1500 dollari.

In tabella 1 sono illustrate in dettaglio le fasi suddette.

Descrizione Costo per wafer Costo per lotto

Costi di fonderia(deposizione)

Primi 1000 Å $ 35,00 $ 875

Å addizionali $ 0,005*5000 $ 625

TOTALE $ 1500 Tabella 1



Pagina 39

3) Deposizione del primo strato di polisilicio:

La fonderia prevede un costo di 220,00 dollari per una deposizione iniziale di 1000 Å di nitrato

(prezzo considerato per un lotto di 25 wafer). Per ogni Å successivo è previsto un costo di 0,04

dollari.

Per quanto riguarda la deposizione effettiva, dal momento che è stato deciso, in fase di progetto, di

deporre 0.5 μm di polisilicio, si avrà un costo di 380,00 dollari a lotto.

In tabella 2 sono illustrate in dettaglio le fasi suddette.

Descrizione Costo per lotto

Costi di fonderia(deposizione)

Primi 1000 Å $220

Å addizionali $ 0,04*4000


4) Litografia per il polisilicio: . Il processo prevede l'applicazione del resist AZ1518, offerta a 5,00 dollari a wafer. Il costo totale,

essendo stati commissionati 25 wafer, è dunque di 125,00 dollari.

Successivamente si esegue un'esposizione di tipo 1X Contact Aligner dal costo di 7,00 dollari a

wafer; per questo passo di sviluppo, la spesa prevista è quindi di 175,00 dollari.

Segue quindi uno sviluppo AZ dal costo di 20,00 dollari a wafer (500,00 dollari per l‟intero lotto),

che comprende anche la fase di soft baking (il wafer è inserito in un forno per 5-10 minuti a circa

80°, per indurire il photoresist, in modo tale da garantire una buona tenuta sul wafer).

Fatto ciò si passa all‟Hard Baking il cui costo è 25,00 dollari a lotto.

E‟ necessario rimuovere il polisilicio in eccesso: quest'operazione si esegue mediante un

procedimento di etching ionico avente un costo di 25,00 dollari a wafer (il costo per il lotto totale

sarà quindi di 625 dollari).

Per rimuovere il resist si esegue uno Stripping Organico al costo di 50, 00 dollari. Si provvede

quindi alla pulizia dei wafer tramite tecnica Piranha dal costo di 50,00 dollari.

Il costo totale per la prima litografia è quindi di 1550,00 dollari; tutti i precedenti passi sono

riassunti in tabella 3.

Descrizione Costo per wafer Costo per lotto Costo totale

Passo di processo

Maschera 1 $ 450 $ 450

Applicazione Photoresist

positivo

$ 5 $ 125

Esposition (1x Contact Aligner) $ 7 $ 175

Sviluppo AZ $ 20 $ 500

Baking over bake $ 25 $ 25

Etching polisilicio $ 25 $ 625

Stripping del photoresist $ 50 $ 50

Pulizia Piranha $ 50 $ 50




Pagina 40

5) Deposizione del psg:

Una volta che è stato creato il piatto alla base del condensatore, si provvede a creare uno spessore

su cui andare a costruire il secondo piatto a una distanza di 1 µm da quello in basso: per fare ciò si

depone uno strato di psg. Considerando un costo per i primi 1000 Å di 220 dollari (per 25 wafer) e

per ogni Å successivo di 0,04 dollari, il costo totale per questo processo è di 980 dollari.

Descrizione

Costo per lotto Costi di fonderia(deposizione LPCVD)

Primi 1000 Å $220


TOTALE $ 580 Tabella4

6) Litografia del psg:

Una volta creato lo spessore necessario si devono creare le strutture di sostegno del condensatore,

per questo si provvede a un etching del psg.


Passo di processo

Maschera 2 $ 450 $ 450

Applicazione Photoresist negativo $ 5 $ 125

Esp (1x Contact Aligner) $ 7 $ 175



Etching polisilicio $ 25 $ 625




7) Deposizione del secondo strato di polisilicio:

E‟ necessario adesso depositare 3,5 µm di polisilicio per creare le strutture di sostegno e la parte del

piatto centrale.

Considerando sempre un costo per i primi 1000 Å di 220 dollari (per 25 wafer) e per ogni Å

successivo di 0,04 dollari, il costo totale per questo processo è di 980 dollari.


Costi di fonderia (deposizione)

Primi 1000 Å $220





Pagina 41

8) Litografia del secondo strato di polisilicio:

Deposto il secondo strato di polisilicio, si dovrà sagomare il piatto centrale del condensatore: per

fare questo è necessario un nuovo processo di litografia in cui l‟attacco RIE è di 3,5 µm .


Passo di processo

Maschera 3 $ 450 $ 450

Applicazione Photoresist positivo $ 5 $ 125




Etching polisilicio di 3, 5 µm (RIE) $ 25 $ 625




9) Litografia secondo strato di polisilicio per eliminare parti in eccesso:

Deposto il secondo strato di polisilicio, dopo aver creato e sagomato il piatto centrale del

condensatore e le strutture di sostegno del piatto stesso si deve fare in modo che il piatto e le travi

siano spesse 2 µm: per fare questo è necessario un nuovo processo di litografia e un attacco RIE di

1,5 µm.


Passo di processo

Maschera 4 $ 450 $ 450


positivo

$ 5 $ 125




Etching polisilicio di 1,5 µm

(RIE)

$ 25 $ 625




10) Deposizione del psg:

Una volta che è stato creato la struttura di sostegno e il piatto centrale, si provvede a creare uno

spessore su cui andare a costruire il piatto finale a una distanza di 1 µm da quello di mezzo: per fare



Pagina 42

ciò si depone uno strato di psg di 1,5 µm . Considerando un costo per i primi 1000 Å di 220 dollari

(per 25 wafer) e per ogni Å successivo di 0,04 dollari, il costo totale per questo processo è di 980

dollari.


Costi di fonderia (deposizione LPCVD)

Primi 1000 Å $220



11) Litografia dello strato di psg:

Deposto lo strato sacrificale di psg, si dovrà provvedere ad attaccarlo laddove voglio costruire il

piatto superiore del condensatore.


Passo di processo

Maschera 5 $ 450 $ 450

Applicazione Photoresist negativo $ 5 $ 125




Etching polisilicio (RIE) $ 25 $ 625




12) Deposizione del terzo strato di polisilicio:

E‟ necessario adesso depositare 5,0µm di polisilicio per creare la piastra superiore del condensatore

e le pareti di sostegno della struttura.

Considerando sempre un costo per i primi 1000 Å di 220 dollari (per 25 wafer) e per ogni Å

successivo di 0,04 dollari, il costo totale per questo processo è di 980 dollari.



Primi 1000 Å $220





Pagina 43

13) Litografia del terzo strato di polisilicio:

Deposto il terzo strato di polisilicio, si dovrà sagomare il piatto superiore del condensatore: per fare

questo è necessario un nuovo processo di litografia e un attacco RIE di 4,5 µm perché lo spessore

del piatto è di 0,5 µm.


Passo di processo

Maschera 6 $ 450 $ 450


positivo

$ 5 $ 125




Etching polisilicio di 3,5 µm

(RIE)

$ 25 $ 625




14) Litografia terzo strato di polisilicio per eliminare parti in eccesso:

Deposto il terzo strato di polisilicio, dopo aver creato e sagomato il piatto superiore del

condensatore e le strutture di sostegno del piatto stesso si devono eliminare le parti in eccesso: per

fare questo è necessario un nuovo processo di litografia e un attacco RIE di 0,5 µm.


Passo di processo

Maschera 7 $ 450 $ 450





Etching polisilicio di 0,5 µm (RIE) $ 25 $ 625






Pagina 44

15) Deposizione di uno strato di oro:

La fonderia prevede un costo di 100 dollari per una deposizione iniziale di 1000 Å di oro (per tutti i

25 wafer). Per ogni Å successivo è previsto un costo di 0,065 dollari.



Primi 1000 Å $100



16) Litografia dello strato d‟oro:

Deposto lo strato d‟oro, si dovrà rimuovere l‟oro in eccesso per creare le piste dei contatti: per fare

questo è necessario un nuovo processo di litografia e un attacco bagnato di 0,5 µm.


Passo di processo

Maschera 8 $ 450 $ 450





Etching bagnato di 0,5 µm $ 35 $ 875



Costo di setup $ 150 $ 150


17) Dicing:

Si è ultimata la preparazione dei wafer; a questo punto, occorre tagliarli, mediante il dicing al fine

di ottenere il singolo componente.

Questo passo consiste di un costo fisso di set-up di 50 dollari. Il processamento di un singolo wafer

costa 35 dollari, mentre per il dicing vero e proprio esiste un costo a taglio di 0,30 dollari. Per il

calcolo del numero di tagli da eseguire è necessario fare le seguenti considerazioni:



Pagina 45

a) Il numero di die per wafer è dato dalla seguente formula:

2 2

/ __ 2* _

r rdies wafer test dies

die area die area

Dove con die_area si indica l'area del dispositivo, con r il raggio del wafer e con test_dies un

certo numero di dispositivi ad hoc che vengono integrati sul wafer al solo scopo di testare la

qualità dello stesso (in quanto molto pochi, nei calcoli successivi verranno trascurati). Date

le dimensioni del wafer (100mm di diametro) e del dispositivo (1mm di lato), si hanno circa

7631 componenti per wafer.

b) Dal momento che parte dell'area del wafer viene sprecata, se ne considera per l'utilizzo

effettivo il 90%, dal quale si ricava il raggio effettivo;

c) Il numero di tagli effettuati è pari alla somma dei tagli orizzontali e verticali, ottenuti

dividendo il diametro del wafer per le dimensioni orizzontale e verticale del die del

componente realizzato. In definitiva, si ottengono complessivamente 200 tagli.

Il costo per wafer ammonta a 95 dollari. Dal momento che si sta considerando un lotto di 25 wafer,

il dicing effettivo viene a costare, complessivamente, per questo passo di processo, 2425 dollari.

Tutte le fasi per questo passo di analisi sono illustrate in tabella.

Descrizione

Costo per wafer Costo totale Costi di fonderia(deposizione )

Costi di setup $ 50

Processamento $ 35 $ 875

Dicing($ 0,30 a taglio) $ 60 $ 1500




Pagina 46

6.2 Analisi conclusiva dei costi

In tabella 17 si riporta un‟analisi conclusiva dei costi di lavorazione per realizzare il nostro

componente per un lotto di 25 wafer.

Descrizione Costo totale

Wafers di vetro $ 375

Deposizione nitrato $ 1500

1° deposizione di polisilicio (0,5 µm) $ 380

1° litografia del polisilicio $ 2000

1° deposizione del psg (1 µm) $ 580

1° litografia del psg $ 2000

2° deposizione del polisilicio (3,5 µm) $ 1580


Litografia per eliminare parti in eccesso $ 2000

2° deposizione del psg (1µm) $ 580

2° litografia del psg $ 2000

3° deposizione del polisilicio (5 µm) $ 2180


Litografia per eliminare parti in eccesso $ 2000

Deposizione dell‟oro (0,5 µm) $ 360

Litografia dell‟oro $ 2400

Dicing $ 2425

TOTALE $ 26360

Tabella 17

Considerando che il numero di condensatori variabili realizzabili per un singolo lotto è 190775 e

che costo totale per realizzarli ammonta a 26360 $ segue che ogni singolo componente realizzato

pertanto verrebbe a costare ≈ 0.14 $ (per la precisione 0.1382$)

Numero di componenti Totali Costi Totali

190775 23360 $

Costo Singolo pezzo

0.1382 $

Tabella 18



Pagina 47

Bibliografia

1) A. Dec, K. Suyama, “Micromachined electro-mechanically

tunable capacitors and their applications to RF IC‟s” in IEEE

Transactions on microwave theory and techniques Vol 46, NO 12,

Decemeber 1998.

2) www.memscap.com

3) J. Carter, A. Cowen and others, “polyMumps design handbook

ver11”.

4) N. Maluf, “An introduction to microelectromechanical systems

engineering”.

5) Foundry services, www.micromachines.com

http://www.micromachines.com/

Mems Progetto di un condesatore a capacità variabile

Technology

Transcript of Mems Progetto di un condesatore a capacità variabile