La comunicazione nei Network-On-Chip

28
Consorzio per la formazione e la ricerca in Ingegneria dell'Informazione Consorzio per la formazione e la ricerca in Ingegneria dell'Informazione La comunicazione nei Network-On-Chip La comunicazione nei Network-On-Chip Esame corso ESD Esame corso ESD Cristiano Ressi di Cervia Cristiano Ressi di Cervia

description

La comunicazione nei Network-On-Chip. Esame corso ESD Cristiano Ressi di Cervia. Una sguardo verso il futuro: tecnologie Deep Sub Micron. Il futuro prossimo delle tecnologia VLSI secondo la National Technology Roadmap for Semiconductors 2010. Frequenza di lavoro >10 GHz. - PowerPoint PPT Presentation

Transcript of La comunicazione nei Network-On-Chip

Page 1: La comunicazione nei Network-On-Chip

Consorzio per la formazione e la ricerca in Ingegneria dell'InformazioneConsorzio per la formazione e la ricerca in Ingegneria dell'Informazione

La comunicazione nei Network-La comunicazione nei Network-On-ChipOn-Chip

Esame corso ESDEsame corso ESD

Cristiano Ressi di CerviaCristiano Ressi di Cervia

Page 2: La comunicazione nei Network-On-Chip

Una sguardo verso il futuro: Una sguardo verso il futuro: tecnologie Deep Sub Microntecnologie Deep Sub Micron

Il futuro prossimo delle tecnologia VLSI secondo la National Technology Roadmap for Semiconductors

2010Dimensioni Transistor

<50 nmNumero Transistor

> 4 Bilioni

Frequenza di lavoro

>10 GHz

Costi produzione delle sole maschere

> 1 Milione di dollari

Page 3: La comunicazione nei Network-On-Chip

La sfida economica delle La sfida economica delle tecnologie DSMtecnologie DSM

“What do you do with a billion transistors?”Jacob A. Abraham Computer-Aided IC Design, Fall 2002

Le tecnologie DSM forniscono le potenzialità per la realizzazione di sistemi complessi.

Le tecnologie DSM necessitano di:

• Abbattere i costi di sviluppo non ricorrenti

• Ridurre il time-to-market

• Aumentare i volumi di produzione

per divenire una reltà commercialmente vantaggiosa

Riutilizzo delle Intellectual Property (IP)

Piattaforme flessibili e facilmente riadattabili

Piattaforme capaci di integrare IP fornite da terzi

Network

On

Chip

Page 4: La comunicazione nei Network-On-Chip

Network-On-Chip:Network-On-Chip:comunicazione e computazionecomunicazione e computazione

E’ fondamentale lo sviluppo di metodologie e tool

che tengano conto delle

Modello fisico delle tecnologie DSM

Unione di molteplici IP eterogeneeconcorrenti

Frequenze di lavorodimensioni delle piattaforme

Ortogonalizzazione tra computazione e comunicazione

Page 5: La comunicazione nei Network-On-Chip

Modello OSI per i NOCModello OSI per i NOC

Adozione del modello OSI per affrontare in modo sistematico e modulare il

problema della comunicazione nei NOC

1 Physical

2 Data link

3 Network

4 Transport

5 Session

6 Presentation

7 Application

Page 6: La comunicazione nei Network-On-Chip

Physical LayerPhysical Layer

I modelli classici per transistor e connessioni non sono più validi

Tecnologie DSM Frequenze di lavoroDimensioni delle connessioni

•Problemi di segnalazione

•Distinzione tra connessioni in base alla lunghezza

•Problemi di Interferenza Elettromagnetica (EMI)

•Problemi di Cross-talk

•Problemi di rumore

Il mezzo trasmissivo non è più affidabile

Page 7: La comunicazione nei Network-On-Chip

Transistor (1)Transistor (1)

• Transistor

dipendenza lineare tensione-corrente

fenomeni di Hard e Soft Breakdown

tgsoxsatdsat VVCWvI

Diminuizione tensioni d’alimentazione

)(ATOX )(VVdd )(VVthProcesso (m)

0.25 45-50 2.5 0.625

0.18 30-40 1.8 0.450

0.13 25-30 1.5 0.375

0.10 20-25 1.2 0.3

0.07 15-20 0.9 0.225

0.05 12-15 0.7 0.175Problemi di comunicazione legati al ridotto swing di tensione

disponibile.

Page 8: La comunicazione nei Network-On-Chip

Transistor (2)Transistor (2)

Livello fisico: sviluppando tecnologie DSM capaci di massimizzare le tensioni sopportabili e/o le correnti generabili (Tecnologia SiGE o HP, Dual Gate MOSFETs).

Livello circuitale: adottando topologie circuitali che permettano di essere pilotate livelli ridotti di tensione o correnti:

•Segnalazione differenziale e pseudo-differenziale (DIFF-PDIFF)

• Pulse Controlled Driver (PCD)

•Charge Intershared Bus (CISB)

•Charge Recycling bus (CRB)

•Asymmetric Source-Follower Driver + Level Converter (ASDLC)

•Level Converter + Low Vt device (LCLVD)

•Capacitive-Coupled Level Converter (CCLC)

•Level Converter Register (LCR)

Soluzioni proposte

Page 9: La comunicazione nei Network-On-Chip

Transistor (3)Transistor (3)

Page 10: La comunicazione nei Network-On-Chip

Connessioni (1)Connessioni (1)

Il modello della connessione è una linea di trasmissione distribuita caratterizata dai parametri R L C

L – funzione del:

•Lunghezza

•Frequenze di lavoro

C – funzione del:

•Materiale

•Lunghezza

•Sezione

•Contributi dovuti ad effetto miller, capacità di fringe e laterali

R – funzione del:

•Materiale

•Lunghezza

•Sezione

Page 11: La comunicazione nei Network-On-Chip

Connessioni (2)Connessioni (2)

Le linee di connessione non sono isolate elettromagneticamente

Accoppiamento CapacitivoAccoppiamento

Induttivo

Page 12: La comunicazione nei Network-On-Chip

Connessioni (3)Connessioni (3)

Effetti legati alla natura distribuita delle connessioni

Ritardi di propagazione e fenomeni oscillatori, trascurare la componente induttiva può portare ad errori grossolani di valutazione.

Cross-talk tra linee di connessione adiacenti per accoppiamento induttivo e capacitivo che nel secondo caso per effetto miller è influenzato dalle condizioni di transizione del segnale.

Cross-talk dovuto all’accoppiamento induttivo tra linee non adiacenti.

Cadute di tensione dovute alla componente resistiva non più trascurabili rispetto ai valori di alimentazione disponibili

Elettromigrazione

Page 13: La comunicazione nei Network-On-Chip

Connessioni (4)Connessioni (4)

- Ripetitori opportunamente inseriti lungo la linea – unidirezionali e contribusicono al delay totale

- Booster opportunamente inseriti lungo la linea – bidirezionali e non contribusicono al delay totale

Soluzioni proposte

Page 14: La comunicazione nei Network-On-Chip

Data LinkData LinkUna Questione di AffidabilitàUna Questione di Affidabilità

-Probabilità di errore non nulla-Presenza di rumore

- Minime tensioni d’alimentazione- Vincoli sul consumo di energia

Opportuna codifica dell’informazione

Protocolli e codifiche per rendere affidabile la trasmissione

Page 15: La comunicazione nei Network-On-Chip

Data link (2)Data link (2)

Molteplici soluzioni proposte in ambito dei macro network

•Identificazione errore e ritrasmissione dell’informazione

•Codifiche per l’individuazione e la correzione dell’errore

•Codifica per maggiore robustezza del segnale rispetto al rumore

Occorre definire opportune metriche e metodologie di confronto dal punto di vista energetico

Soluzioni proposte

Page 16: La comunicazione nei Network-On-Chip

“Route Packets, Not Wires”William J. Dally and Brian Towles

Computer Systems LaboratoryStanford University

Network layerNetwork layerEnergia Complessità ScalabilitàEnergia Complessità Scalabilità

Network di connessione tra IP

Predirre il comportamento elettrico ed ottimizzare le

connessione

Facilitare l’intermodularità

introducendo interfaccie di comunicazione standard

Condividere le connessioni tra IP aumentando le

performance

Page 17: La comunicazione nei Network-On-Chip

NOC vs Dedicate WiringNOC vs Dedicate Wiring

Dedicated Wiring On-Chip Network “Spaghetti” wiring Wiring regolare

Variazioni rendono difficile prevedere crosstalk, lunghezza, R L & C.

Parametri fissi R L C delle connessioni, prevedibile impatto crosstalk

Drivers dimensionati per ‘wire model’ – 99% troppo grandi large, 1% troppo piccoli

Drivers dimensionati per il collegamento

Page 18: La comunicazione nei Network-On-Chip

NOC vs BUSNOC vs BUS

Comunicazione broadcast energeticamente non efficiente

Intrinsecamente non scalabile oltre certe dimensioni

Page 19: La comunicazione nei Network-On-Chip

Network layerNetwork layerMetriche di qualità (1)Metriche di qualità (1)

Introdurre oltre alle metriche classiche l’area come funzione costo nei NOC e la scalabiltà come parametro di confronto

ScalabilityScalability

LatencyLatency

BandwidthBandwidth

Page 20: La comunicazione nei Network-On-Chip

Misure di qualità (2)Misure di qualità (2)

Page 21: La comunicazione nei Network-On-Chip

Topologie generiche (1)Topologie generiche (1) N = 1024

Type Degree Diameter Ave Dist Bisection Diam Ave D

1D mesh < 2 N-1 N/3 1

2D mesh < 4 2(N1/2 - 1) 2N1/2 / 3 N1/2 63 21

3D mesh < 6 3(N1/3 - 1) 3N1/3 / 3 N2/3 ~30 ~10

nD mesh < 2n n(N1/n - 1) nN1/n / 3 N(n-1) / n

(N = kn)

Ring 2 N / 2 N/4 2

2D torus 4 N1/2 N1/2 / 2 2N1/2 32 16

k-ary n-cube 2n n(N1/n) nN1/n/2 15 8 (3D) (N = kn) nk/2 nk/4 2kn-1

Hypercube n n = LogN n/2 N/2 10 5

Cube-Connected Cycles

Hypercube 23

Page 22: La comunicazione nei Network-On-Chip

N = 1024

Type Degree Diameter Ave Dist Bisection Diam Ave D

2D Tree 3 2Log2 N ~2Log2 N 1 20 ~20

4D Tree 5 2Log4 N 2Log4 N - 2/3 1 10 9.33

kD k+1 Logk N

2D fat tree 4 Log2 N N

2D butterfly 4 Log2 N N/2 20 20

Topologie generiche (2)Topologie generiche (2)

CM-5 Thinned Fat Tree

Fat Tree

Page 23: La comunicazione nei Network-On-Chip

Topologie gerarchiche Topologie gerarchiche

Network regolari di IP eterogenee

Migliori prestazioni energetiche

Scalabilità

Distribuzione modulare delle risorse di connesione

Agevola la distribuzione della computazione!

Page 24: La comunicazione nei Network-On-Chip

Struttura concettuale Struttura concettuale connesioniconnesioni

Connessione di IP Nodo di Connessione

Isole sincrone in un mare asincrono

Page 25: La comunicazione nei Network-On-Chip

Protocolli di instradamentoProtocolli di instradamento

Source-based routing: il messaggio specifica il percorso verso la destinazione

Virtual Circuit: percorso determinato in fase di instaurazione della comunicazione

Destination-based routing: il messaggio specifica solo la destinazione, percorso determinato dagli switch in modo

deterministico: il percorso è sempre lo stesso

adattivo: scelta del percorso migliore per evitare congestioni od errori

Randomico: scelta di uno a caso fra I percorsi disponibili

-Routing Statico – Percorsi determinati in fase di compilazione Data delivery garantito e delay noti a priori

-Routing dinamicoNecessari metodi dinamici di determinazione del percorso

Page 26: La comunicazione nei Network-On-Chip

Tecniche di attraversamentoTecniche di attraversamento

Store-and-forward : ogni switch aspetta che sia ricevuto interamente il pacchetto prima di ritrasmetterloCut-through routing e worm hole routing: lo switch

esamina l’header del pacchetto e decide dove instradarlo trasmettendolo immediatamente al prossimo

worm hole routing, quando l’head del messaggio è bloccata il resto rimane distibuito nel network bloccanto potenzialmente altri messaggi

Cut through routing quando l’head è bloccata la trasmissione continua fino a quando il messaggio è interamente bufferizzato nello switch

Page 27: La comunicazione nei Network-On-Chip

MIT MIT Raw Raw Architechture WorkstationArchitechture Workstation

        Un router statico         Due router dinamici che sfruttano la tecnica Wormhole.        CPU unit        Quattro unità a virgola mobile munite di pipeline        32-Kbyte di data cache        96 Kbytes cache per le istruzioni

Inizialmente solo NetwokStaticoNecessaria aggiunta del Network dinamico

Network direttoIP omogenee

Page 28: La comunicazione nei Network-On-Chip

Performance

CostVariability

SystemQuality

Capacity

Energyconsumption

Implementation

Development

ModifiabilityVolume

Flexibility

Complexity

Functionality

Modularity

Cohesion

Coupling

Configurability

Programmability

Applicability

StructuralFunctional

Control

LifetimeManufacturability

Usability

EffortTimeRisk

MaterialsLicencingProduction

ComputationStorage

CommunicationFault toleranceResult quality (accuracy)Responsiveness

ScalabilityEfficiencyUtilisation

FigurFiguraa di di Merit Meritoo perper NOC NOC