Davide Badoni – INFN Roma Tor Vergata Collaborazione Altcriss-Sirad

24
Front-End VLSI CMOS 0.35mm Front-End VLSI CMOS 0.35mm per dispositivi SiPM mirato per dispositivi SiPM mirato ad applicazioni TOF con ad applicazioni TOF con soglia regolabile ed ampio soglia regolabile ed ampio range dinamico. range dinamico. Davide Badoni – INFN Roma Tor Vergata Davide Badoni – INFN Roma Tor Vergata Collaborazione Altcriss-Sirad Collaborazione Altcriss-Sirad 1 1 st st Workshop su “Photon Detection” 13-14 Workshop su “Photon Detection” 13-14 giugno 2007 giugno 2007

description

Front-End VLSI CMOS 0.35mm per dispositivi SiPM mirato ad applicazioni TOF con soglia regolabile ed ampio range dinamico. Davide Badoni – INFN Roma Tor Vergata Collaborazione Altcriss-Sirad 1 st Workshop su “Photon Detection” 13-14 giugno 2007. Sommario. - PowerPoint PPT Presentation

Transcript of Davide Badoni – INFN Roma Tor Vergata Collaborazione Altcriss-Sirad

Page 1: Davide Badoni – INFN Roma Tor Vergata Collaborazione Altcriss-Sirad

Front-End VLSI CMOS Front-End VLSI CMOS 0.35mm per dispositivi SiPM 0.35mm per dispositivi SiPM mirato ad applicazioni TOF mirato ad applicazioni TOF con soglia regolabile ed con soglia regolabile ed ampio range dinamico.ampio range dinamico.

Davide Badoni – INFN Roma Tor VergataDavide Badoni – INFN Roma Tor Vergata

Collaborazione Altcriss-SiradCollaborazione Altcriss-Sirad

11stst Workshop su “Photon Detection” 13-14 Workshop su “Photon Detection” 13-14 giugno 2007giugno 2007

Page 2: Davide Badoni – INFN Roma Tor Vergata Collaborazione Altcriss-Sirad

I.N.F.N. Roma2 Davide Badoni

SommarioSommario

L’ idea generale del presente progetto.L’ idea generale del presente progetto.

Caratterizzazione, studio e realizzazione del modello del SiPM Caratterizzazione, studio e realizzazione del modello del SiPM (MEPHI 3x3 - 5625 pixels)(MEPHI 3x3 - 5625 pixels) finalizzato alla simulazione in un finalizzato alla simulazione in un ambiente di simulazione analogica (Spectre-Cadence) (SiPM ambiente di simulazione analogica (Spectre-Cadence) (SiPM del MEPHI)del MEPHI)

Considerazioni sulla scelta del circuito di ingresso.Considerazioni sulla scelta del circuito di ingresso.

Il chip pilota.Il chip pilota.

Il canale analogico.Il canale analogico.

Risultati di simulazione.Risultati di simulazione.

Conclusioni.Conclusioni.

Page 3: Davide Badoni – INFN Roma Tor Vergata Collaborazione Altcriss-Sirad

I.N.F.N. Roma2 Davide Badoni

L’ idea generale del presente L’ idea generale del presente progettoprogetto

Generare un trigger quando un gruppo di fotoni colpisce Generare un trigger quando un gruppo di fotoni colpisce il SiPM.il SiPM.

Trigger generato quando il segnale supera una soglia Trigger generato quando il segnale supera una soglia prefissata regolabile.prefissata regolabile.

Il range di regolazione della soglia copre tutto il range Il range di regolazione della soglia copre tutto il range dinamico del SiPM.dinamico del SiPM.

In caso di arrivo di gruppi di fotoni con rate bassa, In caso di arrivo di gruppi di fotoni con rate bassa, vengono selezionati gli eventi con intensità maggiore o vengono selezionati gli eventi con intensità maggiore o uguale alla corrispondente soglia.uguale alla corrispondente soglia.

Page 4: Davide Badoni – INFN Roma Tor Vergata Collaborazione Altcriss-Sirad

I.N.F.N. Roma2 Davide Badoni

Modello semplificato del SiPM Modello semplificato del SiPM (1)(1)

IIdark-pixdark-pix tiene conto della corrente termica tiene conto della corrente termica temperatura e tensione di bias temperatura e tensione di bias VVbb..

CCd-pixd-pix: capacità di giunzione : capacità di giunzione VVbb profondità profondità dello strato di svuotamento.dello strato di svuotamento.

La La RRs-pixs-pix: resistenza ohmica per la limitazione : resistenza ohmica per la limitazione nel geiger mode.nel geiger mode.

Generatore di corrente Generatore di corrente IIdark-pixdark-pix: effetto del : effetto del fotone incidente: è stato scelto una forma fotone incidente: è stato scelto una forma quadra con una fissata durata temporale T quadra con una fissata durata temporale T (molto breve).(molto breve).

Scegliendo differenti ampiezze IScegliendo differenti ampiezze I siamo in grado siamo in grado di simulare diverse produzioni di carica di simulare diverse produzioni di carica Q(t)=I*T Q(t)=I*T guadagno del SiPM. guadagno del SiPM.

Singolo pixel

Page 5: Davide Badoni – INFN Roma Tor Vergata Collaborazione Altcriss-Sirad

I.N.F.N. Roma2 Davide Badoni

Modello semplificato del SiPM Modello semplificato del SiPM (2)(2)

Le misure per ricavare i parametri possibili solo Le misure per ricavare i parametri possibili solo sull’array completo di pixels.sull’array completo di pixels.

Ipotesi:Ipotesi:approssimazione e riduzione: Parametri identici tra approssimazione e riduzione: Parametri identici tra pixels. Stessa struttura: parametri riscalati linearmente.pixels. Stessa struttura: parametri riscalati linearmente.

Modello globale

ModelloArray

Page 6: Davide Badoni – INFN Roma Tor Vergata Collaborazione Altcriss-Sirad

I.N.F.N. Roma2 Davide Badoni

Modello semplificato del SiPM Modello semplificato del SiPM (3)(3)

Misure al buio: i contributi Misure al buio: i contributi dei generatori di corrente dei generatori di corrente sono piccoli e si sono piccoli e si considerano globalmente considerano globalmente come una corrente media.come una corrente media.

Risposta al gradino per Risposta al gradino per stimare stimare RRSS e e CCdd

L’andamento trovato è L’andamento trovato è del tipo:del tipo:

b

d

VC

1

Page 7: Davide Badoni – INFN Roma Tor Vergata Collaborazione Altcriss-Sirad

I.N.F.N. Roma2 Davide Badoni

Modello semplificato del SiPM Modello semplificato del SiPM (4)(4)

MODELLO Array:MODELLO Array:Impulso da singolo Impulso da singolo fotone equivalente: fotone equivalente: caricato su 50 caricato su 50 caricato su 500 caricato su 500

MODELLO Globale:MODELLO Globale:Impulso da singolo Impulso da singolo fotone equivalente: fotone equivalente: caricato su 50 caricato su 50 caricato su 500 caricato su 500

Page 8: Davide Badoni – INFN Roma Tor Vergata Collaborazione Altcriss-Sirad

I.N.F.N. Roma2 Davide Badoni

Parametri: linearitàParametri: linearità

Linearità dell’ampiezza di picco del segnale rispetto a n Linearità dell’ampiezza di picco del segnale rispetto a n fotoni incidenti: dipende dal numero M di pixels e n<M. fotoni incidenti: dipende dal numero M di pixels e n<M.

Il SiPM trattato M=5625 è lineare fino a circa 1000 Il SiPM trattato M=5625 è lineare fino a circa 1000 pixels.pixels.

Guadagno tipico 10Guadagno tipico 1066 Fissiamo 400 000 eFissiamo 400 000 e-- ovvero ovvero 64 fC/pixel.64 fC/pixel.

FISSATA l’ impedenza di ingresso del preamplificatore FISSATA l’ impedenza di ingresso del preamplificatore che né determina la costante di tempoche né determina la costante di tempo il valore di picco del segnale in corrente per 1 pixel il valore di picco del segnale in corrente per 1 pixel vale è una quantita’ K (vale è una quantita’ K (volt o amperevolt o ampere) fissata.) fissata.

Page 9: Davide Badoni – INFN Roma Tor Vergata Collaborazione Altcriss-Sirad

I.N.F.N. Roma2 Davide Badoni

Parametri: range dinamicoParametri: range dinamico

t

Peak current (I) / k

123

10

20

40

n = 2 n = 2

n = 40 n = 40

Page 10: Davide Badoni – INFN Roma Tor Vergata Collaborazione Altcriss-Sirad

I.N.F.N. Roma2 Davide Badoni

Circuito di ingresso Circuito di ingresso dell’amplificatore per SiPM: dell’amplificatore per SiPM: vincoli e sceltevincoli e scelte

Range dinamico --Range dinamico -- scelta di amplificatore in corrente scelta di amplificatore in corrente

Velocità di risposta al fronte di salita.Velocità di risposta al fronte di salita.

Riduzione al minimo del recovery time del sistema:Riduzione al minimo del recovery time del sistema:

Costante di tempo del circuito d’ingresso più bassa possibile.Costante di tempo del circuito d’ingresso più bassa possibile.

Bassa impedenzaBassa impedenza Amplificatore di correnteAmplificatore di corrente

Stadio di ingressoPreamplifi catoreBassa impedenza

di ingresso

Esempio di possibile accoppiamento

R

C

Page 11: Davide Badoni – INFN Roma Tor Vergata Collaborazione Altcriss-Sirad

I.N.F.N. Roma2 Davide Badoni

Chip prototipo pilota Chip prototipo pilota (1)(1)

Implementazione in VLSI full-custom in tecnologia CMOS AMS Implementazione in VLSI full-custom in tecnologia CMOS AMS 0.350.35μμm 4 metalli di un front-and analogico per i SiPM.m 4 metalli di un front-and analogico per i SiPM.

Scopo del chip pilota è anche quello di verificare le Scopo del chip pilota è anche quello di verificare le caratteristiche della catena analogica di preamplificazione-caratteristiche della catena analogica di preamplificazione-amplificazione.amplificazione.

Alcune peculiarità da mettere in evidenza:Alcune peculiarità da mettere in evidenza: Capacità di rivelazione di singolo fotone.Capacità di rivelazione di singolo fotone.

Range dinamico e linearità, legati alla saturazione del numero di Range dinamico e linearità, legati alla saturazione del numero di pixel colpiti (es. 1-1000 per il 3x3).pixel colpiti (es. 1-1000 per il 3x3).

Elevate caratteristiche di timing (risoluzione temporale < 300 ps).Elevate caratteristiche di timing (risoluzione temporale < 300 ps).

Guadagno elevato (ordine 10Guadagno elevato (ordine 1066))

Page 12: Davide Badoni – INFN Roma Tor Vergata Collaborazione Altcriss-Sirad

I.N.F.N. Roma2 Davide Badoni

Preamplificatore low-voltage Preamplificatore low-voltage “Fully differential” in corrente“Fully differential” in corrente (1)(1)

Aumento Aumento della banda della banda passante.passante.

Diminuzione Diminuzione dell’impedenzdell’impedenza di ingresso.a di ingresso.

Immunità al Immunità al rumore di rumore di modo modo comune comune esterno.esterno.

Differenziale A

Differenziale B

In +

In -

Out +

Out -

SiPM

FeedbackVb RL

Page 13: Davide Badoni – INFN Roma Tor Vergata Collaborazione Altcriss-Sirad

I.N.F.N. Roma2 Davide Badoni

Preamplificatore low-voltage Preamplificatore low-voltage differenziale in corrente: schematico differenziale in corrente: schematico semplificato di un lato del circuitosemplificato di un lato del circuito

Idea di base: Current amplifier Idea di base: Current amplifier “fully balanced”“fully balanced” con current mirror. con current mirror.

Riduzione degli effetti negativi del mismatch tra i mosfets Riduzione degli effetti negativi del mismatch tra i mosfets

Vdd

I bI b

Vdd

Current I n I bfI bfOutput f eedback

VoltageOut

Page 14: Davide Badoni – INFN Roma Tor Vergata Collaborazione Altcriss-Sirad

I.N.F.N. Roma2 Davide Badoni

Preamplificatore low-voltage Preamplificatore low-voltage differenziale in correntedifferenziale in corrente

Page 15: Davide Badoni – INFN Roma Tor Vergata Collaborazione Altcriss-Sirad

I.N.F.N. Roma2 Davide Badoni

Circuito di accoppiamento: Circuito di accoppiamento: coppia differenzialecoppia differenziale

E’ necessario ritornare al E’ necessario ritornare al single-ended perchè il single-ended perchè il current comparator è current comparator è uno zero crossing single uno zero crossing single ended.ended.

Si sfrutta la seconda Si sfrutta la seconda uscita in tensione per uscita in tensione per prelevare il segnale da prelevare il segnale da inviare ai buffer di uscita.inviare ai buffer di uscita.

Page 16: Davide Badoni – INFN Roma Tor Vergata Collaborazione Altcriss-Sirad

I.N.F.N. Roma2 Davide Badoni

Fast current comparatorFast current comparator

E’ uno zero crossing molto E’ uno zero crossing molto veloce.veloce.

Lavora egregiamente con Lavora egregiamente con piccole correnti ma anche piccole correnti ma anche per correnti elevate.per correnti elevate.

La versione implementata La versione implementata è più complessa ed è più complessa ed elaborata di questa di basa elaborata di questa di basa illustrata, per ottenere illustrata, per ottenere maggiori prestazioni in maggiori prestazioni in timing per basse correnti.timing per basse correnti.

Page 17: Davide Badoni – INFN Roma Tor Vergata Collaborazione Altcriss-Sirad

I.N.F.N. Roma2 Davide Badoni

Pulse extenderPulse extender

Durata impulso in uscita regolabile.Durata impulso in uscita regolabile.

Page 18: Davide Badoni – INFN Roma Tor Vergata Collaborazione Altcriss-Sirad

I.N.F.N. Roma2 Davide Badoni

Chip prototipo pilota – schema Chip prototipo pilota – schema generalegenerale

Lo schema a blocchi Lo schema a blocchi rappresenta l’attuale rappresenta l’attuale progetto di progetto di front-end front-end analogico per i SiPM analogico per i SiPM in cui ciascun in cui ciascun canale consiste di:canale consiste di:

Preamplificatore fully Preamplificatore fully differential in differential in correntecorrente

Buffer di uscita in Buffer di uscita in tensionetensione

Generatore di soglia Generatore di soglia programmabileprogrammabile

Discriminatore in Discriminatore in corrente.corrente.

Bias generators

Registri soglia

DIGITALE

InterfacciaControlli

x1 x10Double buff erIn+

Preamplificatorediff erenzialein correnteIn- Accoppiamento

Discriminatorea soglia

DAC in corrente

Out triggerPulse Extender

Page 19: Davide Badoni – INFN Roma Tor Vergata Collaborazione Altcriss-Sirad

I.N.F.N. Roma2 Davide Badoni

Simulazioni: risultati Simulazioni: risultati preliminari: prestazioni e preliminari: prestazioni e parametri sensibili parametri sensibili (1)(1)

Effettuate simulazioni complete: TIPICA – CORNERS - MONTECARLO

Range dinamico di regolazione soglia: 160 uA per il massimo di 1000 pixels equivalenti regolabile a step di 1 pixels (160 nA) con un valore minimo di 3 pixels.

Offset sulla soglia

Tempi di salita del segnale in ingresso al comparatore: circa 2 ns.

Delay (tra attraversamento soglia e start trigger)

Potenza dissipata: 16 mW

Jitter intrinseco stimato

Page 20: Davide Badoni – INFN Roma Tor Vergata Collaborazione Altcriss-Sirad

I.N.F.N. Roma2 Davide Badoni

Simulazioni: risultati Simulazioni: risultati preliminari: preliminari: offset sulla sogliaoffset sulla soglia

Poiché l’offset può essere regolato indipendentemente Poiché l’offset può essere regolato indipendentemente per ciascun canale e non c’è eccessivo drift in per ciascun canale e non c’è eccessivo drift in temperatura la regolazione è efficace.temperatura la regolazione è efficace.

Montecarlo Corners: variazione temperatura 0-80 gradi C

Page 21: Davide Badoni – INFN Roma Tor Vergata Collaborazione Altcriss-Sirad

I.N.F.N. Roma2 Davide Badoni

Simulazioni: risultati Simulazioni: risultati preliminari: jitter intrinseco.preliminari: jitter intrinseco.

x1 x10Double bufferIn+

Preamplificatoredifferenzialein correnteIn- Accoppiamento

Discriminatorea soglia

DAC in corrente

Out triggerPulse Extender

Il jitter intrinseco è stato stimato con una analisi Il jitter intrinseco è stato stimato con una analisi spettrale del rumore intrinseco riportato in ingresso spettrale del rumore intrinseco riportato in ingresso al comparatore (al comparatore (~ 270 nA equivalenti~ 270 nA equivalenti))

Inoise

Il risultato è un valore massimo compreso tra 20ps e 50ps Il risultato è un valore massimo compreso tra 20ps e 50ps nelle varie condizioni di simulazione nelle varie condizioni di simulazione

Page 22: Davide Badoni – INFN Roma Tor Vergata Collaborazione Altcriss-Sirad

I.N.F.N. Roma2 Davide Badoni

Simulazioni: risultati Simulazioni: risultati preliminari: Soglia massima preliminari: Soglia massima impostata vs. segnale rivelatoimpostata vs. segnale rivelato

Soglia massima impostata Soglia massima impostata per ottenere il trigger in per ottenere il trigger in funzione dell’ampiezza funzione dell’ampiezza dell’impulso di corrente dell’impulso di corrente (n. di pixels).(n. di pixels).

Page 23: Davide Badoni – INFN Roma Tor Vergata Collaborazione Altcriss-Sirad

I.N.F.N. Roma2 Davide Badoni

LayoutLayout

Page 24: Davide Badoni – INFN Roma Tor Vergata Collaborazione Altcriss-Sirad

I.N.F.N. Roma2 Davide Badoni

Conclusioni e prossimi passiConclusioni e prossimi passi

Il chip implementa 8 canali con un minimo di elettronica di Il chip implementa 8 canali con un minimo di elettronica di readout. readout.

I risultati della simulazione schematico sono soddisfacenti.I risultati della simulazione schematico sono soddisfacenti.

Il disegno del layout è appena terminato.Il disegno del layout è appena terminato.

Si utilizza il circuito EUROPRACTICE (Multiwafer projects), Si utilizza il circuito EUROPRACTICE (Multiwafer projects), l’area di silicio prevista è di 10 mmql’area di silicio prevista è di 10 mmq

Il run previsto è quello di luglio.Il run previsto è quello di luglio.

I test che sarI test che sarà possibile attuare su questo prototipo à possibile attuare su questo prototipo permetteranno di aggiustare e consolidare il tiro sulle scelte permetteranno di aggiustare e consolidare il tiro sulle scelte circuitali in atto.circuitali in atto.