Capitolo VI Conversione A/D e D/A. elettronici/CAP6.pdf · Capitolo VI Conversione A/D e D/A 212 In...

Capitolo VIConversione A/D e D/A

209

Capitolo VIConversione A/D e D/A.

6.1) Introduzione.

Nei moderni sistemi di misura e controllo le informazioni possono presentarsi in una di duediverse forme. Nella prima la misura di una quantita' fisica (ad esempio una temperatura o unavelocita', etc.) si presenta su una singola linea sotto forma di una grandezza analogica (tensione,corrente, frequenza, etc.), la cui ampiezza rappresenta la misura della grandezza fisica stessa. Nellaseconda invece la misura, e’ presentata (sia in forma seriale su un'unica linea, che in forma parallelasu piu' linee) con un numero finito di bit di informazione, che costituiscono una parola digitale cui e'possibile associare il numero che rappresenta la misura della grandezza di interesse sulla base diun'opportuna unita' di misura.

E' evidente che nel secondo caso la misura risulta discretizzata e la massima risoluzione che sipuo' ottenere e' determinata dal passo di quantizzazione, che coincide con il valore associato al bitmeno significativo della parola.

Ad esempio utilizzando una parola da tre bit in numerazione binaria posizionale e associandoal bit meno significativo ( o in altre parole adottando quale passo di quantizzazione) un volt, lamassima risoluzione sara' appunto di un volt e potranno venir misurate tensioni comprese tra 0 e 7volt in passi incrementali di un volt. Aggiungendo un ulteriore bit prima del piu' significativo, chein qualche modo rappresenti il segno, si potranno evidentemente rappresentare sia grandezzepositive che negative, come illustrato in fig. 6.1

E' immediato osservare che rispetto alla forma analogica (di tipo continuo) larappresentazione digitale (discreta) introduce un errore, detto errore di quantizzazione, la cuiampiezza massima e' pari alla meta' del passo di quantizzazione e la cui distribuzione di probabilita'puo' essere ritenuta uniforme. Questo errore puo' essere ridotto unicamente riducendo il passo diquantizzazione o, in altre parole, aumentando il numero di bit della parola rappresentativa a parita'di ampiezza della grandezza da misurare.

Valore analogico

parola digitale

+ 7

+ 6

+ 5

+ 4

+ 3

+ 2

+ 1

- 1

- 2

- 3

- 4

- 5

- 6

- 7

1111 1110 1101 1100 1011 1010 1001 1000

0000 0001 0010 0011 0100 0101 0110 0111

fig. 6.1

Molti sono i motivi per cui una grandezza viene rappresentata in forma numerica. Uno diquesti e' senza dubbio l'enorme diffusione dei sistemi di eleborazione, che vanno dalla


210

strumentazione basata sui microprocessori ai mainframe di elevatissime prestazioni, disponibilituttavia con una certa facilita' ad una larghissima utenza. Tuttavia la motivazione piu' convincente,che ha portato alla digitalizzazione anche in quei campi che fino a pochi anni or sono sembravanodominio incontrastato della strumentazione analogica, risiede nel fatto che l'elaborazionedell'informazione per via analogica degrada l'accuratezza del dato a ciascun passo di elaborazione eche questa degradazione e' tanto piu' marcata quanto piu' elevata e' la velocita' di elaborazionerichiesta, prevalentemente per l'inevitabile presenza del rumore e per l'imprecisione dei dispositiviadottati.

Con le tecniche digitali invece l'accuratezza del dato e' funzione unicamente del numero di bitutilizzato per rappresentare l'informazione e, qualora si prendano le dovute precauzioni, nondegrada ad ogni passo dell'elaborazione.

E' ovvio che in un sistema, in cui convivano ambedue le forme di rappresentazione, devonoesistere dei dispositivi che permettano il passaggio dall'una all'altra forma in ambedue i versi.Devono cioe' esistere quei dispositivi che vengono chiamati convertitore D/A e A/D.

6.2) Il campionamento.

Come si e’ gia’ accennato i segnali continui, o analogici, possono venir descritti da unafunzione continua del tempo. Al contrario i segnali discreti (o digitali) sono rappresentabili con unasuccessione di numeri, che altro non sono se non la misura del corrispondente segnale analogicosecondo un’opportuna unita’ di misura. E’ evidente pertanto che un segnale discreto non potra’essere definito per qualsiasi valore di t, ma la sua descrizione funzionale sara’ valida solo indeterminati istanti T1, T2, …., Tn nei quali rappresentera’ l’ampiezza del segnale analogico.

Da queste considerazioni discende immediatamente che per passare da una grandezzaanalogica alla sua rappresentazione digitale la prima operazione da eseguire e’ quella di prelevarenegli istanti T1, T2, …., Tn tale grandezza, eseguendo quello che viene chiamato campionamentodel segnale.

Nell’eseguire il campionamento, tuttavia, vanno adottate opportune precauzioni per consentiredi ricostruire a posteriori il segnale. In altre parole la frequenza di campionamento non puo’ esserequalsiasi, ma e’ legata alla massima frequenza contenuta nel segnale da campionare.

Si prenda in considerazione un segnale s(t) (figura 6.2 a) e si supponga che esso abbia unabanda limitata come illustrato in figura 6.2 (b).

s(t)

t

T

s(f)

f-B B

figura 6.2

(a) (b)

c


211

Dalla teoria dei segnali si sa che il segnale campionato, ottenuto prelevando un campione ogniTc secondi, ha uno spettro che si ottiene da quello di s(t) multiplando tale spettro lungo l’asse dellefrequenze a distanza fc = 1/Tc, secondo quanto illustrato in figura 6.3.

s(f)

figura 6.3

0f

f 2 f-f-2 f c c c c

Considerazioni anche intuitive permettono di affermare che per ricostruire il segnale s(t) isingoli spettri non devono sovrapporsi in lacuna loro parte. In altre parole la frequenza dicampionamento fc deve soddisfare la condizione

fc ≥ 2B

In caso contrario si avrebbe il cosiddetto fenomeno dell’aliasing, con distorsioni anchenotevoli del segnale ricostruito.

Per assicurare che le condizioni espresse siano rispettate, all’ingresso dei sistemi diconversione A/D viene di solito introdotto un filtro passa-basso, detto filtro antialiasing, che ha loscopo di limitare superiormente la massima frequenza del segnale analogico che deve’esserecampionato.

Il circuito di campionamento vero e proprio puo’ venir realizzato nella sua forma piu’semplice con un interruttore e un condensatore, come illustrato in figura 6.4.

S

Cv (t) vs o

figura 6.4


212

In questo circuito la tensione ai capi del condensatore, coincidente con la tensione di uscita,segue il segnale vs(t) quando il tasto S e’ chiuso. Quando il tasto S viene aperto la tensione vodiviene costante con un valore pari a quello di vs(t) all’istante di apertura e a tale valore rimane finoalla successiva chiusura.

Un sistema di questo genere, tuttavia, non e’ esente da critiche. In primo luogo la carica delcondensatore C dipende dall’impedenza interna del generatore di segnale vs(t). In secondo luogo ilcondensatore C mantiene l’informazione solo se il circuito a valle ha un’impedenza di ingressoinfinita.

Per ovviare almeno in parte a questi inconvenienti il circuito campionatore puo’ venirrealizzato, ad esempio, secondo lo schema di figura 6.5.

-

+

-

+

Cv (t)

v

tensione di controllodel gate

AA

12

s

o

figura 6.5

L’interruttore in tal caso e’ realizzato con un NMOS e quando un segnale positivo applicato algate lo porta in conduzione il condensatore si carica al valore istantaneo di vs(t). L’inseguitore ditensione A1 ha una duplice funzione. Da un lato non carica il circuito da cui viene prelevato ilsegnale in virtu’ della sua elevatissima impedenza di ingresso. Dall’altro permette al condensatore Cdi caricarsi molto velocemente in quanto la costante di tempo relativa e’ Ro.C, dove con Ro si e’indicata l’impedenza di uscita di A1, che, come si sa, e’ estremamente piccola. Il secondoinseguitore A2 ha il compito di separare il condensatore C dal carico presente in uscita, permettendouna ritenzione dell’informazione per tempi notevolmente elevati.

E’ bene che i condensatori utilizzati siano condensatori a policarbonato, polietilene,polistirolo, mylar o teflon; abbiano cioe’ dielettrico con basse perdite. Tipi diversi di dielettricocauserebbero infatti un rapido decadimento della tensione memorizzata con costanti di tempodell’ordine di alcuni secondi. Inoltre il fenomeno detto di assorbimento dielettrico, per effetto delquale un condensatore “ricorda” una frazione della sua carica precedente quando c’e’ una variazionedella tensione ai suoi capi, introdurrebbe un errore nella grandezza memorizzata.

Quand’anche polarizzazione del dielettrico e assorbimento non avessero importanza, il tempodi tenuta dell’informazione e’ limitato in quanto la corrente di perdita del MOS in condizioni diinterdizione (< 1 nA) e la corrente di polarizzazione di ingresso di A2 (< 1 nA) fluiscono in C.Supponendo pertanto di utilizzare per C un condensatore da 0,5 µF, la tensione ai suoi capipresentera’ una deriva dell’ordine dei 2 mV/sec.

E’ necessario poi tener conto che l’interruttore non si apre istantaneamente. C’e’ sempre untempo, detto tempo di apertura, dell’ordine di 100 nsec e definito come il tempo che intercorre tral’istante in cui viene applicato il comando sul gate e l’istante in cui il MOS effettivamentecommuta. A questo si aggiunge il tempo di acquisizione, cioe’ il tempo necessario affinche ilcondensatore C si carichi dal vecchio al nuovo valore.


213

Se Ro e la resistenza rDS(on) del MOS fossero trascurabili, il tempo di acquisizione sarebbedeterminato dallo slew-rate di A1. Indicando con I la massima corrente che A1 puo’ fornire, lavariazione della tensione vc ai capi del condensatore sarebbe:

CI

dtdvc =

Tutti gli amplificatori operazionali hanno correnti massime d’uscita relativamente limitate(dell’ordine di 25 mA) e quindi il tempo di acquisizione diviene non trascurabile.

Per ovviare a questo inconveniente si puo’ ricorrere a circuiti del tipo di quello illustrato infigura 6.6.

-

+

-

+

Cv (t)

v

porta di controllo

AA

1

2

s

o

figura 6.6

+ V

- V

cc

cc

npn

pnp

In questo circuito la tensione di uscita viene riportata all’ingresso invertente di A1. Cio’ fa si’che durante l’intervallo di campionamento vs(t) = vo. Nell’intervallo di mantenimento vo rimaneinvece al valore raggiunto da vs(t) alla fine dell’intervallo di campionamento, a meno della derivadovuta alla corrente di polarizzazione di A2 e alla corrente di perdita dell’insieme che funge dainterruttore.

Quanto maggiore e’ il valore di C e tanto minore e’ la deriva. Tuttavia un aumento di C faaumentare il tempo di acquisizione. Inoltre la presenza di un polo nel guadagno d’anello puo’generare problemi di stabilita’ del sistema. C pertanto viene scelto come soluzione di compromessotra queste tre esigenze.

E’ opportuno rimarcare che il tempo di tenuta si rende necessario al fine di permettere alconvertitore A/D che si trova a valle di eseguire le sue operazioni avendo in ingresso una tensionecostante.

6.3) I convertitori D/A.

Prima di prendere in esame la struttura dei convertitori A/D e’ opportuno soffermarsi su queicircuiti che effettuano l’operazione inversa, cioe’ sui convertitori D/A. Molto spesso infatti iconvertitori A/D si avvalgono di un convertitore D/A in un loop di reazione.

Un convertitore D/A e' essenzialmente un dispositivo che accetta come ingresso un segnaledigitale D e un riferimento analogico R e genera un'uscita analogica A legata all'ingresso dallarelazione:


214

A R D= .

Il numero rappresentato da D si considera sempre minore dell'unita'. D cioe' e' essererappresentato nella forma:

D a a a (a )nn

i= + + + =− − −1

12

22 2 2 1 0. . ........... . ,

Pertanto l'uscita del convertitore D/A e' data da:

( ) )1.3.6(2.a...........2.a2.a.RA nn

22

11

−−− +++=

Da un punto di vista elementare e puramente qualitativo un convertitore D/A potrebbe venirvisto come un potenziometro digitale in cui R e' la tensione applicata ai capi del potenziometro el'angolo di rotazione Θ del cursore (fig. 6.7) e' rappresentato dal numero D.

D/AD

R

A

V

V

ΘΘΘΘ

R

0

fig. 6.7

In tutte le considerazioni finora svolte, tuttavia, non si e' affatto preso in considerazione ilsegno del numero D, che e' stato implicitamente preso come positivo, al pari di R e di A. Cio' non e'sempre vero. Ritornando all'analogia con il potenziometro e' evidente che per farlo operare con am-bedue i segni, ottenendo nel contempo anche un'uscita bipolare, e' necessario prendere opportuniprovvedimenti. La fig. 6.8 illustra due possibili modi con cui si puo' ottenere quanto voluto.

In fig. 6.8 (a) il potenziometro e' connesso tra due tensioni di riferimento, + VR e - VR, e ilriferimento rispetto al quale si misurano le rotazioni e' posto a mezza corsa, in modo che quando Θ= 0 le tensione di uscita V0 sia anch'essa nulla. Per rotazioni positive la tensione di uscita sara'positiva, per rotazioni negative, negativa.

Con riferimento alla fig. 6.7 (b) il segnale Θ e' rappresentato in ampiezza e segnoseparatamente. Un lato del potenziometro e' connesso a massa, l'altro e' commutato, in funzione delsegno di Θ, sui riferimenti +VR e - VR rispettivamente. L'uscita di tale circuito e' evidentemente lastessa di quella del circuito di fig. 6.7 (a), ma per ottenere la stessa tensione di uscita la corsa delcursore dev'essere doppia.


215

+V

V

-V

+V -V

V

R

0

R

R R

0

ΘΘΘΘΘΘΘΘ

ΘΘΘΘ

polarizzato

ampiezza

segno

(a) (b)fig. 6.7

I convertitori D/A operano in modo del tutto simile; in altre parole e' la codifica del segnaledigitale che determina la configurazione del convertitore. Il progetto e la scelta del convertitore piu'adatto ad un sistema non e' affatto semplice. Normalmente un convertitore non soddisfa tutte lespecifiche ed e' necessario ricorrere a soluzioni di compromesso. I principali fattori, comuni a tutti iconvertitori, da tener presenti per ottenere la migliori prestazioni in rapporto alla dimensione, alpeso e al costo sono:

1. Prestazioni.Le prestazioni di un convertitore D/A devono sempre essere commisurate al costo, alle

dimensioni e al peso. Ad esempio il costo di un resistore aumenta esponenzialmente in funzionedella sua precisione. Da un altro punto di vista vi e' sempre un punto nella curva prestazioni-costo diun convertitore, al di sopra del quale qualsiasi miglioramento delle prestazioni, anche piccolo,comporta un costo irragionevolmente alto.

Questo punto nei convertitori D/A di normale impiego si puo' ritenere situato nell'intornodella precisione dello 0.05% (pari a un numero binario di ingresso da 12 bit) su tutto il campo ditemperatura di esercizio.

2. Alimentazioni di riferimento.Tutti i convertitori D/A a funzionamento bipolare richiedono delle tensioni di riferimento

positive e negative, che devono essere stabili e precise entro lo 0.01% del loro valore nominale, se ilconvertitore deve essere preciso entro lo 0.05% del fondo scala. Tali alimentazioni di riferimentodevono avere una bassa impedenza d'uscita, bassa ondulazione residua e basso rumore. In diversicasi inoltre esse devono avere la capacita' di fornire o assorbire rilevanti correnti.

3. Alimentazioni di potenza.Nella maggior parte dei convertitori D/A le alimentazioni di potenza sono necessarie solo per

gli amplificatori (di norma operazionali) presenti. Pertanto il loro valore e' normalmente compresotra ± 12 V e ± 18V.

Le alimentazioni sono di regola uguali in ampiezza e stabili entro l'uno per cento, con bassaondulazione residua, rumore e impedenza d'uscita.

4. Buffers.


216

All'ingresso dei convertitori sono di solito presenti dei buffers digitali in quanto i segnali diingresso si possono ritenere validi solo in determinati istanti. Quando inoltre si operi conconvertitori D/A seriali o con tecniche multiplex anche sull'uscita dovranno venir inseriti dei buffersanalogici.

5. Amplificatori.Nella realizzazione dei convertitori D/A viene di solito usato almeno un amplificatore

operazionale, che somma le varie componenti di corrente e le converte in una tensione di uscita abassa impedenza. Caratteristiche essenziali di un amplificatore operazionale sono gli offset ditensione e corrente e la loro dipendenza dalla temperatura, il guadagno di tensione o di corrente, larisposta di frequenza, la velocita' di salita della tensione di uscita (slew rate) e l'ampiezza massimadell'uscita.

Nei convertitori D/A solamente l'offset rappresenta un reale problema, in particolare se ilconvertitore deve avere una precisione dello 0.05% del fondo scala nel campo di temperatura anorme MIL (-55° C / 125° C). Cio' implica che la tensione di uscita deve mantenersi stabile entro lo0.01% del fondo scala o entro ± 1 mV del valore desiderato.

Nemmeno i piu' sofisticati amplificatori differenziali possono soddisfare queste caratteristichee si devono quindi impiegare delle tecniche di correzione dell'offset e della deriva.

Nel seguito si supporra' che tutti i convertitori che verranno presi in considerazionecorrispondano alle seguenti caratteristiche, quando non verra' altrimenti specificato.

• I segnali analogici di uscita saranno limitati a tensioni continue comprese, se possibile, tra +10 e - 10 volt. I convertitori con uscita in alternata verranno trattati a parte.

• I segnali digitali sanno numeri in forma seriale o parallela, codificati in complemento a 2 obinario offset, come verra' illustrato in un successivo paragrafo.

• Per convenzione si fara' riferimento alla logica positiva. Pertanto nelle realizzazioni contransistori bipolari o CMOS uno zero logico sara' rappresentato da una tensione nulla, un uno logicoda una tensione positiva, mentre nelle realizzazione PMOS uno zero logico sara' rappresentato dauna tensione negativa, un uno logico da una tensione nulla.

• Il campo di temperatura su cui il convertitore dovra' mantenere le sue caratteristiche sara'quello a norme MIL (-55° C / 125° C).

• Gli amplificatori operazionali eventualmente presenti saranno corretti rispetto all'offset e alladeriva entro il ± 0.01% del loro fondo scala. Si assumera' inoltre che tutti gli altri parametriessenziali dell'amplificatore siano tali da non introdurre errori significativi.

6.3.1) Codici di ingresso.

Prima di passare all'esame, sia pure sommario, di alcuni aspetti relativi alla conversione D/Ae' opportuno dare un cenno sui piu' comuni codici utilizzati. E' abbastanza evidente, da quanto gia'visto, che usando la rappresentazione binaria posizionale si possono manipolare solo grandezzeunipolari. Per rappresentare grandezze sia positive che negative e' necessario ricorrere a codicibipolari, in cui a uno dei bit sia attribuito il significato di segno.

I codici piu' diffusi sono:

• Complemento a 2• Binario offset• Complemento a 1• Segno e ampiezza


217

anche se non sono infrequenti altri codici, quali ad esempio il decimale codificato in binario (BCD)o il codice di Gray. In fig. 6.8 sono riportati i diversi codici citati con riferimento a un fondo scalapari a 7.

Numeroriferimento riferimento

e ampiezza Comp. a 2 Comp. a 1 Binario offsetpositivo negativoSegno

765432100

-1-2-3-4-5-6-7-8

7/86/85/84/83/82/81/80+0-

-1/8-2/8-3/8-4/8-5/8-6/8-7/8-8/8

-7/8-6/8-5/8-4/8-3/8-2/8-1/8

0-0+1/82/83/84/85/86/87/88/8

0111011001010100001100100001000010001001101010111100110111101111------

01110110010101000011001000010000

11111110110111001011101010011000

(0000)

01110110010101000011001000010000(1111)1110110111001011101010011000------

11111110110111001011101010010000(1000)0111011001010100001100100001(0000)

fig. 6.8

CODICI

6.3.2) Codice complemento a 2.

Si supponga di voler rappresentare un numero N con n bit. Il massimo numero rappresentabilein numerazione binaria posizionale e' ovviamente il valore 2 1n − .

Nel codice complemento a 2 si limitano i numeri positivi rappresentabili al valore 2n -1 - 1,che puo' venir rappresentato con n-1 bit, in modo che il piu' grande numero positivo rappresentatocontenga sempre uno 0 al rango piu' significativo e degli 1 o degli 0 in tutte le altre posizioni.

Rappresentando allora i numeri negativi con il complemento a 2n, cioe' rappresentando ilnumero -N (N>0) con la quantita' 2n -N e ricordando che N < 2n-1 si deduce che larappresentazione complementata di -N sara' un valore maggiore di 2n-1 e minore di 2n. Cio'significa che nella stringa di n bit, rappresentativa del numero negativo considerato, la posizionepiu' significativa, detta bit di segno, sara' sempre riempita da un 1.

Uno dei vantaggi della rappresentazione complemento a 2 risiede nel fatto che talecomplemento si ottiene con notevole facilita'. Dato il valore assoluto del numero (0 < N ≤ 2n -1 - 1)il complemento a 2 si ottiene semplicemente per negazione di ciascun bit della stringa, sommandopoi un'unita' al risultato ottenuto. Analoga operazione va compiuta quando da un valore negativo sivuol passare al suo valore assoluto.

Va notato a questo proposito che al campo dei numeri negativi rappresentabili appartieneanche quello formato da un 1 nel rango piu' significativo, seguito da tutti 0, pari al valore - 2n -1 ,ma che, con le convenzioni assunte, il suo valor assoluto non e' rappresentabile su n bit.

La diffusione di tale codice e' dovuta al fatto che l'uscita di molti circuiti di controllo e dicalcolo e' in tale forma. La rappresentazione complemento a 2 ha infatti come ulteriore vantaggio ilfatto che la differenza N1 - N2 si ottiene semplicemente sommando a N1 la rappresentazionecomplementata di - N2. Si ha infatti:

( ) ( )21n

2n

1 NN2N2N −+=−+

Se ( ) 0NN 21 ≥− allora il risultato dell'operazione e' maggiore o uguale a 2n e perrappresentare tale valore sarebbe necessaria una stringa di n + 1 bit. Pertanto il bit rappresentativo


218

del rango 2n va perso e nella stringa dei rimanenti n bit rimane pertanto rappresentata proprio lastringa N N1 2− . Se viceversa N N1 2− < 0 allora si puo' scrivere che:

( ) ( )12n

21n NN2NN2 −−=−+

e ricordando che N N n1 2

12 1− < −− nella stringa di n bit si ha proprio la rappresentazionecomplementata del risultato.

Infine con questo codice la rappresentazione dello zero non e' ambigua. Applicando leoperazioni di complementazione descritte ad una stringa formata da tutti zero si ottiene ancora unastringa formata da tutti zero.

E' evidente che se la parola di comando X del convertitore e' nella forma complemento a 2, ilbit piu' significativo dovra' connettere il relativo ingresso ad un generatore di riferimento di segnoopposto a quello degli altri bit.

Uno svantaggio che tuttavia il codice complemento a 2 presenta risiede nel fatto che passandodal valore 0 (00......0) a quello -1 (11......1) tutti i bit della parola commutano. Con riferimento allarealizzazione circuitale dei convertitori paralleli, cio' puo' causare sia dei picchi di assorbimentodalle alimentazioni, siano esse di riferimento che di potenza, sia dei tempi di transitorio rilevanti acausa delle differenti velocita' con cui i vari bit commutano.

6.3.3) Codice binario offset.

Il codice binario offset e' molto simile alla rappresentazione complemento a 2 ed e' il codice diingresso piu' conveniente per un convertitore D/A parallelo. L’unica differenza riscontrabile rispettoal codice complemento a 2 risiede nel fatto che il bit di segno risulta negato.

Da un altro punto di vista si potrebbe dire che l'offset binario e' una numerazione binariaposizionale il cui 0 coincide con il fondo scala negativo della grandezza rappresentata.

Questo codice risulta particolarmente conveniente quando il convertitore debba venirutilizzato sia per grandezze unipolari che bipolari. Si passa infatti dall'uno all'altro tipo difunzionamento con semplici operazioni di spostamento dell'offset.

Con riferimento alla fig. 6.9, che riporta una possibile realizzazione circuitale di principio diun convertitore D/A, risulta evidente che per lavorare in modalita' bipolare il convertitore deve venirpolarizzato. Cio' puo' essere fatto semplicemente connettendo un resistore di polarizzazione Rb trauna sorgente di riferimento -VR e la giunzione somma dell'amplificatore operazionale che provvedea sommare le varie componenti di corrente e a convertirle in una tensione di uscita. Il resistore dipolarizzazione viene aggiustato in modo che la corrente che lo attraversa sia in valor assoluto parialla corrente del rango piu' significativo. In tal caso in presenza di un ingresso binario rap-presentante lo zero (10......0) le correnti di polarizzazione e di ingresso hanno somma nulla, dandopercio' luogo ad una tensione d'uscita nulla.

Per ottenere la modalita' di funzionamento unipolare e' sufficiente non polarizzare ilconvertitore. E' ovvio che per avere lo stesso fondo scala sia in modalita' unipolare che bipolare e'necessario nel primo caso raddoppiare la resistenza di reazione dell'amplificatore operazionale; intal caso tuttavia raddoppia anche il passo di quantizzazione.


219

Ingresso digitaleparallelo

a

a

a

a

+V

-V

R

R

1

2

3

12

20 k

20 k

40 k

80 k

40.96 M

20 k

Vo

-I/2

I/2

I/4

I/8

I/212

fig. 6.9

Uno svantaggio del codice binario offset e' che nel caso di ingresso nullo si puo' avereun'uscita non nulla se la corrente del rango piu' significativo non e' perfettamente bilanciata dallacorrente di polarizzazione. Inoltre anche con tale codice il passaggio dal valore zero (10......0) aquello -1 (01......1) porta ad una massiccia commutazione con tutti gli inconvenienti gia' descritti nelcaso del codice complemento a 2.

6.3.4) Codice segno e ampiezza.

Come lo stesso nome lascia intuire, in questo codice la parola e' divisa in due parti, segno eampiezza. In altre parole la codifica per i numeri negativi e' la stessa che per i numeri positivieccetto che per il bit di segno.

L'utilizzo di questo codice risulta conveniente quando si abbia a che fare con grandezze cheoscillano nell'intorno dello zero, in quanto nel passaggio da valori positivi a negativi e viceversa siha la commutazione di uno o al piu' di qualche bit.

E' tuttavia opportuno notare che questa rappresentazione si rivela poco adatta all'elaborazionenumerica con sistemi di calcolo, che di solito adottano un'aritmetica complemento a 2. Esiste inoltreun'ambiguita' nella rappresentazione dello zero (00.....0 o 10.....0).

6.3.5) Codice complemento a 1.

Il codice complemento a 1 e' molto simile a quello complemento a 2, ma in questo caso ilcomplemento viene realizzato rispetto al valore 2n - 1 anziche' rispetto 2n. Esso presenta ilvantaggio che un numero negativo si ottiene semplicemente negando i singoli bit del corrispondentepositivo. Le operazioni aritmetiche sono tuttavia piu' difficoltose ed esistono due possibilirappresentazioni per lo zero (00......0 e 11......1).


220

da

aSegno e ampiezza Complemento a 2 Binario offset Complemento a 1

nessuna operazioneSe il bit piu' signifi-cativo vale 1 comple-mentare gli altri bit

e sommare 1

Complementare il bit piu' significati-vo e se il nuovo va-lore e' 1 sommare 1

Se il bit piu' signifi-cativo vale 1 comple-mentare gli altri bitSegno e ampiezza

Se il bit piu' signifi-cativo vale 1 comple-mentare gli altri bit

e sommare 1

nessuna operazione

Complementare il

vobit piu' significati-

Se il bit piu' signifi-cativo vale 1 somma-

re 1Complemento a 2

nessuna operazione

Complementare il

vobit piu' significati-

Complementare il bit piu' significati-vo e se il nuovo va-lore e' 0 sommare 1

Complementare il bit piu' significati-vo e se il nuovo va-lore e' 0 comple-mentare gli altri bit e sommare 1

Binario offset

Se il bit piu' signifi-cativo vale 1 comple-mentare gli altri bit

Se il bit piu' signifi-cativo vale 1 somma-

re 11......1

Complementare il bit piu' significati-vo e se il nuovo va-lore e' 1 sommare

11.....1

nessuna operazioneComplemento a 1

TABELLA 6.1Conversione tra codici

Questa sommaria disamina non esaurisce ovviamente tutti i possibili codici.Esistono codici modificati, autocomplementanti, di Gray, etc, i cui vantaggi generalmente

risiedono nelle semplificazioni che permettono di apportare alle reti di commutazione deiconvertitori o nella maggior velocita' di conversione conseguibile.

In tabella 6.1 sono riassunte le operazioni che permettono di passare dall'uno all'altro deicodici descritti.

6.4) I convertitori D/A paralleli.

Si definisce convertitore D/A parallelo quello che accetta come ingresso un segnale binario Xpin forma parallela e utilizza tanti interruttori analogici quanti sono i bit di Xp. Ciascuna linea diingresso di Xp aziona un interruttore che collega una tensione di riferimento VR o la massa adun'opportuna rete resistiva, come illustrato in fig. 6.10.

La rete resistiva normalmente converte la tensione presente su ciascuna linea di ingresso inuna corrente di opportuna ampiezza, che viene sommata con le altre correnti, generate dagli altriinterruttori e resistori. La corrente totale viene poi convertita in tensione, ad esempio facendoricorso a un amplificatore operazionale.

E' ovvio che se il convertitore fosse di tipo bipolare sono necessarie due tensioni diriferimento, l'una positiva e l'altra negativa.

I convertitori paralleli sono i piu' veloci in quanto sono in grado di fornire la tensione di uscitanon appena il segnale digitale di ingresso viene applicato. La velocita' di risposta e' limitataunicamente dalla velocita' degli interruttori analogici, dalle reattanze parassite associate ai resistoridella rete e dalla velocita' di salita degli amplificatori eventualmente presenti.


221

Ingresso

parallelo

a

a

a

a

VR

1

2

3

12

Vo

I/2

I/4

I/8

I/212

fig. 6.10

digitale

Per contro i convertitori paralleli richiedono che il segnale di ingresso sia presente in manieracontinuativa. Poiche' molti circuiti digitali di controllo forniscono l'uscita solo a certi specificiintervalli di tempo, spesso e' necessario prevedere dei circuiti in grado di memorizzare il segnaledigitale tra la presentazione di un dato e l'altro.

Comando dicaricamento

Ingresso parallelo

Uscita parallela

FF 1 FF 2 FF 3 FF n

FF 1 FF 2 FF 3 FF n

FF 1 FF 2 FF 3 FF n

FF 1 FF 2 FF 3 FF n

(a)Comando discorrimento

Ingressoseriale

Uscita parallela(b)

Comando discorrimento

Ingressoseriale

Comando dicaricamento

Uscita parallela

(c)

fig. 6.11

Per segnali che pervengono al circuito in forma parallela la memoria consiste in un flip-flopper ciascun bit (fig. 6.11 (a)) della parola binaria di ingresso. Normalmente non e' prevista alcunatecnica di interlacciamento per il caricamento dei dati, poiche' tale operazione e' pressocche'istantanea e richiede tempi che di solito sono trascurabili rispetto al tempo di conversione.

Per segnali di ingresso che pervenissero invece in forma seriale, viene invece previsto uninsieme di n flip-flop connessi a formare un registro a scorrimento (fig. 6.11 (b)) e vi deveevidentemente essere un clock sincronizzato con i bit della parola seriale. E' essenziale che sia ilnumero degli impulsi di avanzamento che la loro temporizzazione siano esatti.


222

La parola binaria di uscita in forma parallela e' disponibile dopo che il processo dimemorizzazione e' stato completato; e' evidente che durante le operazioni di conversione da serialea parallelo l'uscita del convertitore D/A fornira' delle tensioni errate.

Se l'uscita analogica viene usata come ingresso di sistemi a lunga costante di tempo, taleerrore, generalmente di breve durata, e' di solito tollerato. In caso contrario l'uscita del registro ascorrimento viene accumulata in un buffer parallelo (fig. 6.11 (c)) in modo da evitare tale errore. Ilcomando di caricamento del buffer parallelo viene dato non appena l'operazione di memorizzazionenel registro a scorrimento e' terminata.

6.4.1) Convertitore D/A a resistenze pesate.

Il piu' semplice e diretto metodo di conversione e' quello a resistenze pesate che fa uso di unresistore per bit, secondo lo schema di fig. 6.12 (a).

Le resistenze hanno ciascuna un valore inversamente proporzionale al peso del bit cuirisultano collegate.

R

2R

4R

R

V

+V

-V

R

R 0A

L

R

2R

4R

R

V

4R

+V

-VR

R

M.S.B.0A

L

resistore diterminazione

L.S.B. L.S.B.

M.S.B.

(a)(b)

fig. 6.12

La resistenza di uscita R0 della rete, supponendo che i generatori di riferimento approssiminosufficientemente dei generatori di tensione, e' evidentemente:

1 1 12

14

740R R R R

R= + + =

cioe'

R R047

=

Generalizzando al caso di n bit si ottiene:

1 1 12

12

2 120

1 1R R R RRn

n

n= + + + = −− −......


223

R Rn

n0

122 1

=−

−.

e quindi all'aumentare di n R0 tende al valore R/2.La tensione di uscita e' ovviamente funzione della parola binaria di ingresso. E' facile vedere

che con l'i-esimo bit posto a 1 e tutti gli altri a 0 la tensione di uscita, con resistenza di caricoinfinita, vale :

V Vi

n

n R0 1

112

22 1

=−−

−. .

e quindi per sovrapposizione degli effetti

Rn

1n

n1n3210 V.12

2.b.21......b.

41b.

21bV

−

++++=

−

−

Qualora non si possa trascurare l'effetto del resistore di carico RL la tensione di uscita sara':

V V RR R

L

L0 0

0

' .=+

Spesso la rete viene modificata con l'aggiunta di un resistore di valore pari a quello del bitmeno significativo, come illustrato in fig. 6.12 (b). In tal caso l'impedenza d'uscita e' sempre pari aR/2, indipendentemente dal numero di bit della parola digitale. Anche l'espressione della tensionedi uscita ne risulta semplificata. Si ha che:

Rnn3210 V.b.21......b.

81b.

41b.

21V

++++=

Un vantaggio della rete a resistori pesati risiede nel fatto che la corrente che il generatore diriferimento deve fornire diminuisce con il diminuire della significativita' del relativo bit. D'altraparte all'aumentare del numero di bit della parola digitale il valore dei relativi resistori cresceesponenzialmente e resistori molto precisi di elevato valore sono difficili sia da realizzare che moltocostosi, anche quando non si volesse tener conto delle costanti di tempo introdotte dalle capacita'parassite, che limitano la velocita' operativa, e delle conduttanze parassite fonte di errore.

Non e' ovviamente pensabile di superare questi inconvenienti riducendo oltre un certo limitela resistenza relativa la bit piu' significativo.

Pertanto la realizzazione a resistori pesati non viene in pratica utilizzata quando la paroladigitale ha un numero di bit superiore a otto.

La precisione dei convertitori a resistenze pesate e' migliore dello 0.1% del fondo scala se siassume che la tensione di riferimento abbia una tolleranza massima dello 0.01%, che la tolleranzadei resistori sia inferiore allo 0.05% e che l'errore introdotto dagli interruttori sia limitato allo0.05%. La velocita' di conversione e' limitata, come gia' osservato, dai tempi di commutazione degliinterruttori e dalle reattanze parassite.

Gli interruttori usati sono di solito serie-parallelo, come quello illustrato in fig. 6.13. I duegate sono pilotati in controfase in modo che ci sia sempre uno dei due MOS in conduzione e che


224

l’impedenza vista dall’ingresso della rete di conversione sia approssimativamente costante sia nellostato ON che in quello OFF dell’interruttore.

C

C

VR

figura 6.13

6.4.2) Convertitore D/A con rete resistiva a scala.

I convertitori D/A con rete resistiva a scala (resistor ladder D/A converter), malgrado usino unnumero di componenti maggiore che non i convertitori con resistenze pesate, sono il tipo diconvertitore piu' largamente diffuso.

In fig. 6.14 (a) e' riportata la rete di conversione di un convertitore da quattro bit (fondo scala ± 7). Si puo' notare che vengono usati solamente due valori di resistenza, R e 2R.

E' facile calcolare la resistenza di uscita, pari a R, di tale rete, supponendo che tutti gliinterruttori siano connessi a massa. In tal caso infatti il circuito equivalente e' quello illustrato in fig.6.14 (b). Questo valore di impedenza di uscita si conserva anche quando gli interruttori non sonocommutati a massa, purche' l'impedenza interna dei generatori di riferimento sia trascurabile rispettoR.

1

2

3

4

R

R

2R

2R

2R

2R

b

b

b R

b

+V

-V

R

R4

3

2

1

L

R

R

2R 2R 2R 2R

uscita4

5

6

123

5

6

(a)

(b)

fig. 6.14

Il valore scelto per R dipende dal valore del carico RL, dalle variazioni che tale carico puo'subire e dalla precisione del sistema. Solo nel caso in cui il carico sia di valore molto elevato, al


225

limite un circuito aperto, il valore di R e' determinato essenzialmente da considerazioni di velocita'operativa. Quanto piu' bassa e' R tanto minore sara' l'impedenza di uscita e di conseguenza tantomeno sensibili saranno gli effetti delle capacita' e delle conduttanze parassite.

La tensione di uscita a vuoto e' anche in questo caso calcolabile per sovrapposizione deglieffetti considerando che solo un bit alla volta valga 1 (a parte il bit di segno che determinaunivocamente il segno della tensione di uscita). Con riferimento alla fig. 6.14 (a), indicando conb4b3b2b1 la parola binaria di ingresso e supponendo di operare a circuito aperto si ottiene:

con b3b2b1= 100

V VR012

=

con b3b2b1= 010

V VR014

=

con b3b2b1= 001

V VR018

=

In definitiva:

R1230 V.b.81b.

41b.

21V

++=

La tensione di uscita sara' quindi compresa tra 0 e i 7/8 della tensione di riferimento VR. Larete pertanto quantizza la tensione di riferimento in un appropriato numero di passi uguali, messi inrelazione con il numero rappresentato dalla parola binaria di ingresso. Estendendo quanto esposto aparole di n bit, il passo di quantizzazione diviene ovviamente 1/2n , mentre il fondo scala e'determinato dal massimo valore rappresentabile sugli n bit. Si ha cioe':

( ) nRn

fs0 2V.12V −=

In generale la tensione di uscita sara':

Rnn210 V.b.21......b.

41b.

21V

+++=

avendo indicato con b1 il bit piu' significativo della parola digitale di ingresso.Se la resistenza RL di carico non fosse infinita la tensione di uscita che si ottiene e'

ovviamente:

V V RR R

L

L0 0' .=

+


226

6.4.2) Altri tipi di convertitori D/A.

Oltre i tipi di convertitore D/A visti ne esistono ovviamente altri con strutture circuitalidiverse.

Tra essi puo’ venir citato il convertitore D/A a correnti pesate illustrato in figura 6.15, distruttura particolarmente semplice.

4/7 I

2/7 I

1/7 I

V0A

R L

fig. 6.15

Esso si avvale di generatori di corrente comandati, che in caso di uscita unipolare sono moltofacili da realizzare. Qualche difficolta’ si puo’ avere per quanto riguarda l’accuratezza dello zero acausa delle correnti di perdita in particolare quando si operi ad alta temperatura. Inoltre, quando laresistenza di carico RL assume elevati valori, puo’ diventare alquanto problematico realizzaresorgenti che abbiano resistenza d’uscita molto maggiore di quella di carico.

Di conseguenza la conversione a correnti pesate risulta conveniente solo in sistemi diconversione di precisione medio-bassa in cui tuttavia si desiderino velocita’ di conversione elevate.

Un’ulteriore tipologia di convertitore D/A e’ quella detta a tensioni pesate, il cui schema diprincipio e’ riportato in figura 6.16.

fig. 6.16

R

R

R

R

R

R

R

R

RR/2

R/6

R/(2n- 2)a

a

a

a

VR

1

2

3

n

V0

ingressobinarioparallelo


227

In esso vengono generate frazioni binarie di corrente I/2, I/4, ...., I/2n dividendo la tensione diriferimento in frazioni binarie con divisori resistivi del tutto convenzionali e sommando tali frazionialla giunzione somma di un amplificatore operazionale. Viene usato un interruttore per ciascun bitdel segnale di ingresso, controllato ciascuno da una separata linea di comando. Quando il livello delsegnale di controllo e' basso (zero logico) l'interruttore e' aperto e una corrente fluisce attraverso laresistenza di ingresso fino alla giunzione somma, mentre quando e' il segnale di controllo e’ allivello alto l'interruttore e' chiuso cortocircuitando a massa il resistore di ingresso.

Un convertitore D/A a tensioni pesate da 12 bit consiste pertanto di 48 resistori, di cui 36 diprecisione, di dodici transistori e di un amplificatore operazionale. I dodici transistori sono pilotatidirettamente dalle 12 linee che rappresentano il segnale binario di ingresso. Tali transistori sonoconnessi in configurazione inversa in modo da dar luogo a basse tensioni di offset. A titolo diesempio si puo' dire che con una corrente di base di 2 mA e una corrente di carico di 0.25 mA lamassima tensione di offset e' minore di 1 mV sull'intero campo di temperatura.

Il valore delle resistenze serie deve venir scelto come soluzione di compromesso tra l'esigenzadi avere basse correnti di carico nel transistore di commutazione e quella di mantenere le resistenzele piu' basse possibili. Un valore che soddisfa abbastanza bene tali esigenze di aggira sui 40 kΩ.

Le due esigenze si potrebbero in effetti conciliare diminuendo la tensione di riferimento, macio' introdurrebbe altri problemi, facendo aumentare il rapporto tra le tensioni da commutare e latensione di offset.

Il valore delle resistenze da inserire in parallelo puo' venir calcolato dalla relazione:

22RR ipi −

= i = 1, 2, ...., n

che si ricava immediatamente qualora si consideri che al punto di inserzione dell'interruttore, ainterruttore aperto, deve essere presente una tensione pari a:

VRi2

6.4.3) Pilotaggio di una giunzione somma.

L'uscita di uno qualsiasi dei convertitori descritti in precedenza, con l’eccezione di quello atensioni pesate, in cui tale provvedimento e’ gia’ presente nella struttura base, puo' essere connessaad una giunzione a somma nulla che si puo' ottenere facendo si' che la corrente fornita dalconvertitore D/A sia uguale ed opposta a quella fornita da altre sorgenti. Operando in tal modo si fasi' che la giunzione somma sia sempre a tensione nulla, come se l'uscita del convertitore fossecortocircuitata a massa.

Un possibile esempio e' riportato in fig. 6.17, in cui l'uscita di un convertitore a resistenzepesate e' collegata alla giunzione somma di un amplificatore operazionale.

E' opportuno ricordare che se il guadagno a catena aperta dell'amplificatore e' sufficientementeelevato, la tensione presente alla giunzione somma e' praticamente nulla (massa virtuale) indipen-dentemente dalla tensione V0A presente all'uscita dell'amplificatore stesso.

In tali condizioni ciascun bit della parola digitale di ingresso che si trovi al valore logico 1opera come una sorgente di corrente e alla giunzione somma deve essere soddisfatta la condizione:

I b I b I b I b IF1 1 2 2 3 3 4 4 0. . . .+ + + − =


228

avendo indicato con Ii la corrente entrante alla giunzione somma per effetto del bit i-esimo e con IFla corrente uscente lungo la resistenza RF.

R

2R

4R

R

V

+V

-V

R

R

0A

F

8R

massa virtuale

giunzione somma

K

fig. 6.17

b

b

b

b

1

2

3

4

Trasportando il tutto al caso di n bit si ottiene:

+++= − R.2

b......R.2

bRb.VI 1n

n21RF

Poiche' V0A = - IF.RF, si ha in definitiva:

+++−= − R.2

b......R.2

bRb.R.VV 1n

n21FRA0

e il fondo scala e' dato da:

0

FRFS0 R

R.VV −=

dove R0 rappresenta l'impedenza di uscita della rete di conversione.In sostanza la relazione trovata e' formalmente identica a quella che era stata ricavata in

assenza dell'amplificatore operazionale. In questo caso tuttavia si consegue il vantaggio di poterscegliere entro certi limiti il valore della tensione di fondo scala scegliendo opportunamente ilvalore di RF e di rendere la tensione di uscita indipendente dal valore della resistenza di carico. E'bene osservare tuttavia che nelle realizzazioni integrate dei convertitori D/A molto spesso laresistenza di reazione viene essa stessa integrata nel dispositivo.

E' infine opportuno illustrare un uso non del tutto convenzionale dei convertitori D/A presi inesame. Con alcune semplici considerazione si ottiene che un convertitore connesso alla giunzionesomma di un amplificatore operazionale fornisce in uscita dello stesso la tensione:

+++=− n

n21FR0 2

b......4b

2b.

RR.VV


229

avendo indicato con RF la resistenza di reazione e con R l'impedenza di uscita della rete diconversione. Considerato che:

b b b b b b Bnn

n nn

n n1 2 1

12

2 0

2 4 22 2 2

2 2+ + + = + + + =

− −...... . . ...... .

dove con B si e' indicato il valore rappresentato dalla parola binaria di ingresso, risulta evidente che,se all'ingresso viene applicato un segnale Vi anziche' una sorgente di riferimento VR, in uscita siottiene una tensione:

V V R BRi

Fn0 2

= − . ..

Si ottiene cioe' un amplificatore invertente il cui guadagno puo' essere controllato, con laprecisione propria dei convertitori D/A, attraverso l'uso di una parola digitale B da n bit tra unvalore nullo, quando B = 0, e il valore:

RR

Fn

n.2 12

−

quando B e' tutta formata da 1. Il guadagno puo' essere controllato in passi discreti di ampiezza:

RR

Fn. 1

2

In sostanza il convertitore puo' essere visto come una resistenza variabile di valore

RB

n.2

E' ovvio che il convertitore D/A puo' essere inserito anche nel loop di reazione. Il tal casol'espressione del guadagno e':

VV

RB

Ri

n

i

0

2

= −.

Anche in questo caso si ottiene un amplificatore il cui guadagno e' controllabile attraverso unaparola binaria, ma il legame tra il guadagno e B e' di proporzionalita' inversa. Per questo motivomolto spesso in parallelo al convertitore viene connessa una resistenza fissa RF e il convertitoreviene utilizzato unicamente per ottenere piccole variazioni del guadagno nell'intorno del valorenominale.

Quale ultima considerazione relativa ai convertitori che fanno uso di amplificatorioperazionali (in sostanza tutti i convertitori reperibili in commercio) e' necessario far notare che lecaratteristiche dell'amplificatore condizionano le prestazioni globali.

Le caratteristiche essenziali da prendere in considerazione in questo caso sono, come gia'accennato, gli offset di tensione e di corrente e la loro dipendenza dalla temperatura, il guadagno, larisposta di frequenza, lo slew rate e la massima ampiezza dall'uscita.


230

Nella maggior parte dei casi tuttavia solo l'offset costituisce un reale problema, in particolarese il convertitore deve avere una precisione dello 0.05% del fondo scala nella gamma di temperaturaa norme MIL (-55° - 125° C). Cio' implica infatti che la tensione di uscita si debba mantenerestabile entro il ± 0.01% del fondo scala o entro ± 1 mV del valore desiderato.

Nemmeno i piu' sofisticati amplificatori differenziali possono soddisfare questi requisiti e sidevono quindi applicare opportune tecniche di correzione dell'offset e della deriva.

Infine anche le alimentazioni degli amplificatori rivestono la loro importanza. Esse sonogeneralmente duali e nonostante il buon PSRR (Power Supply Rejection Ratio) degli amplificatoricorrentemente disponibili e' necessario che esse siano uguali in ampiezza, stabili entro il ± 1%, abasso rumore, a bassa ondulazione residua con un'impedenza d'uscita la piu' bassa possibile.

6.4.3) Il convertitore D/A con rete a scala invertita.

Tutti i convertitori presi in esame fino a questo momento presentano una rete di resistori postatra gli interruttori analogici e l'amplificatore operazionale (fig. 6.18 (a)). Questa disposizionecircuitale da' luogo a parecchi inconvenienti. E' necessario infatti commutare tensioni relativamenteelevate rendendo necessari dei piloti a tensione elevata, che sono complessi e lenti. Le correnti cheattraversano i resistori variano al passaggio degli interruttori dallo stato ON a quello OFF eviceversa. Poiche' tutti i resistori presentano elementi parassiti induttivi e capacitivi, le correnti chevi fluiscono vanno a regime in un tempo che dipende dall'entita' degli elementi parassiti. Infine,come si e' gia' detto, per aumentare la velocita' i resistori dovrebbero essere di basso valore, mentreper ottenere la massima precisione tale valore dovrebbe essere elevato, in particolare rispettoall'impedenza di conduzione degli interruttori.

Tutti questi problemi possono essere evitati, senza avere alcun inconveniente, se la posizionedella rete resistiva e degli interruttori viene invertita come illustrato in fig. 6.18 (b).

ingressodigitale

V

V

Interruttori

analogici

di tensione

Interruttori

analogici

di tensione

Rete

resistiva

Rete

resistiva

ingressodigitale

V

V0

0

R

R

(a)

(b)

fig. 6.18


231

Se, ad esempio, nel convertitore con rete resistiva a scala la posizione degli interruttori e deiresistori venisse invertita, come illustrato in fig. 6.19, dal punto di vista del funzionamento noncambierebbe nulla tranne che per le specifiche che gli interruttori dovrebbero soddisfare.

Nella configurazione normale gli interruttori connettono i resistori di ingresso a una tensionedi riferimento VR o a massa. Nella configurazione invertita lo stesso interruttore, posto tra resistoree giunzione somma dell'amplificatore operazionale, permette di inviare la relativa corrente o allagiunzione somma citata o di richiuderla a massa. Connettendo la tensione di riferimento a quella chenormalmente e' l'uscita della rete a scala e connettendo a massa (eventualmente alla massa virtualedell'amplificatore operazionale) quelli che normalmente sono gli ingressi, nei resistori di ingressocircoleranno delle correnti che sono delle frazioni binarie e che vengono poi opportunamentesommate alla giunzione somma dell'operazionale.

R

R

R

2R

2R

2R

2R

VR

2R 2R

V0

fig. 6.19

In relazione agli interruttori si possono fare due considerazioni; innanzi tutto l'interruttorediviene un commutatore di corrente, di piu' facile realizzazione. In secondo luogo le resistenze dellarete a scala possono essere grandi quanto si vuole poiche' le reattanze parassite perdono di impor-tanza in quanto la corrente che circola sui resistori e' costante.

Un convertitore del tipo descritto richiede un interruttore e due resistori di precisione perciascun bit. Gli interruttori tuttavia risultano notevolmente meno complessi di quelli dellarealizzazione tradizionale. Infatti, poiche' le resistenze della rete a scala possono essererelativamente alte non e' necessario usare interruttori con impedenze di conduzione molto basse.L'unico fattore che limita il valore delle resistenze della rete e' il loro ingombro che in una certamisura puo' essere considerato proporzionale al valore resistivo. Un buon compromesso siraggiunge di solito con R = 25 ÷ 50 kΩ.

Con questi valori resistivi un interruttore che abbia un'impedenza di conduzione di 75 Ωintroduce un errore di non linearita' di solo lo 0.03%. Questo errore inoltre puo' essere facilmentecorretto con un piccolo resistore di compensazione in serie con il resistore di reazione.

6.4.4) Precisione e accuratezza di conversione.

Le relazioni, che si sono trovate per i vari tipi di convertitore descritti ai paragrafi precedenti,sono state ricavate nell'ipotesi di interruttori e resistori ideali. Nella pratica le cose vannodiversamente in quanto i valori resistivi presenteranno sempre una certa tolleranza rispetto ai lorovalori nominali e gli interruttori, normalmente allo stato solido, avranno una resistenza di con-duzione non nulla e una corrente di perdita anch'essa non nulla quando si troveranno nello statoOFF.


232

C'e' inoltre da osservare che anche il segnale di pilotaggio degli interruttori puo' in una certamisura presentarsi in uscita, introducendo un ulteriore errore.

In fig. 6.20 (a), nella quale si e' fatta l'ipotesi che il bit piu' significativo della parola binaria siaal valore logico 1 mentre quello immediatamente successivo sia al valore logico 0, sono illustrati iparametri tipici che contribuiscono a diminuire la precisione di conversione.

Le relazioni che sono state trovate in precedenza per la tensione di uscita erano funzione didue sole quantita'; il valore della tensione di riferimento commutata da interruttori ideali postiall'ingresso della rete resistiva ed i valori nominali dei resistori stessi.

Introducendo nelle relazioni i valori reali anziche' quelli ideali per VR e R si possono valutaregli effetti sulla precisione.

E' bene notare che tutte le cause di errore possono esser fatte rientrare o nella tensioneequivalente di riferimento o nel valore relativo al resistore associato ad un particolare bit.Nell'esempio, che si sta trattando, gli errori che possono essere associati alla rete resistiva sono letolleranze ±∆R e l'impedenza dinamica rs dell'interruttore definita come:

r vis

ac

ac=

con vac tensione presente ai capi dell'interruttore in presenza di una corrente iac (a piccoli segnali),nelle condizioni di funzionamento previste.

fig. 6.20

VR r∆VR

g±±±±

V rswitch on

±±±± ∆∆∆∆R R

IPilota dello switch

OF s

R switch off

V0A

agli altri bit

±±±± ∆∆∆∆ 2R 2RI R

switch off

rs

VOF

switch onPilota dello

switch

I D

ID

bit piu' significativo(1)

bit immediatamente successivo(0)

V±±±±∆∆∆∆ RV

R(ID + IN).rg

VOF rs ±±±± ∆∆∆∆R R

±±±± ∆∆∆∆ 2R 2RVOF rs

agli altri bit

(b)

(a)

VOF, detta tensione di offset, e' invece la tensione che esiste ai capi di diversi tipi di interrut-tore analogico anche in assenza di corrente. In altre parole VOF non e' funzione della corrente che


233

fluisce attraverso l'interruttore verso la rete resistiva, ma e' generata all'interno del circuito a causadel segnale di pilotaggio e si presenta ai suoi terminali in condizioni ON.

Se ad esempio come interruttore venisse utilizzato un normale diodo al silicio, commutandoloin conduzione con una corrente di 1 mA, si avrebbe una tensione di offset VOFapprossimativamente di 0.6 volt. Tale tensione va algebricamente sommata alla tensione diriferimento.

Anche l'impedenza della sorgente rg deve venir tenuta in considerazione, soprattutto quando lacommutazione dell'interruttore fa circolare su rg una corrente, dando luogo ad un errore nellatensione di riferimento.

±∆VR rappresenta le variazioni di VR con il tempo, la temperatura, etc.La corrente di perdita dell'interruttore OFF il piu' delle volte si puo' invece trascurare in

quanto e' di modestissima entita' e circola su rs e rg che normalmente sono di basso valore.In fig. 6.20 (b) e' riportato un circuito equivalente semplificato dell'esempio precedente, in cui

sono state eliminate le sorgenti di errore meno significative, come ad esempio IR. rg e' statasostituita da una tensione equivalente di errore pari a (ID + IN).rg in serie con il riferimento.

Si tenga ora presente che il bit piu' significativo contribuisce all'uscita per circa la meta' dellatensione di fondo scala. Pertanto qualsiasi errore in serie con la tensione di riferimento contribuiscein uscita con un errore pari alla meta' del suo valore. Il bit successivo contribuisce con peso 1/4 ecosi' via fino al bit meno significativo, che contribuisce con un peso pari a 1/2n.

E' quindi evidente che e' necessario curare al massimo tutti i circuiti relativi al bit piu'significativo per mantenere piccolo l'errore in uscita, mentre l'esigenza di elementi precisi e stabili siva via via riducendo man mano che si procede verso i bit meno significativi.

Queste considerazioni sono vere anche per i resistori della rete a scala e per le resistenze seriedegli interruttori, che connettono la sorgente di riferimento alla rete stessa.

Per meglio chiarire le cose si supponga di avere a che fare con un convertitore da 10 bit. Ilpeso del bit meno significativo e' 1/1024 e quindi anche se il resistore relativo ha una tolleranza del10% esso determina in uscita un errore che e' solamente lo 0.01% del fondo scala. Sulla base diqueste considerazioni e' intuibile che l'accuratezza totale e' dello stesso ordine di grandezza di quelladei singoli resistori. Infatti, detta p l'accuratezza percentuale dei resistori e P l'accuratezzapercentuale dell'uscita rispetto il fondo scala, si ha:

p21......

41

21.pP n ≅

+++=

6.5) I convertitori D/A seriali.

Da quanto esposto ai paragrafi precedenti si puo' intuire che i convertitori paralleli sononotevolmente veloci. Essi tuttavia richiedono un considerevole numero di componenti. D'altrondespesso la loro elevata velocita' non puo' venir utilizzata poiche' il segnale di ingresso e' in formaseriale, l'amplificatore d'uscita e' lento oppure il sistema analogico che utilizza l'uscita del conver-titore ha delle costanti di tempo molto grandi e quindi non e' richiesta un'elevata velocita' operativa.

Per tali motivi sono stati sviluppati convertitori D/A seriali, ottenendo una maggiorsemplicita’ circuitale, con un minor numero di componenti e a minor costo, a spese della velocita'.Cio' non significa naturalmente che tutti i convertitori seriali siano lenti; spesse volte, come nel casodei convertitori ciclici, essi sono rapidi almeno quanto un convertitore D/A parallelo che agisca inunione con un buffer serie-parallelo.

Tutti i convertitori seriali si basano sul principio operativo illustrato in fig. 6.21. Il segnalebinario di ingresso XSB controlla il funzionamento del convertitore bit per bit. Se durante il periodo


234

attivo di clock Ti il segnale XSB e' al valore logico 1 alla tensione Vi immagazzinata in uncondensatore (rappresentato in figura dal blocco memoria analogica) viene sommata la tensione diriferimento VR e la somma risultante viene divisa per due. Se XSB e' zero allora Vi viene semplice-mente ridotta a meta'. Come risultato di queste operazioni si ha una tensione Vi+1, che vienememorizzata nella capacita' in modo da essere disponibile al successivo periodo di clock Ti+1. Si hacioe':

( )Rii1i V.aV.21V +=+

dove ai e' il bit della parola binaria XSB al tempi Ti.La tensione immagazzinata nella capacita' durante l'ultimo tempo di bit rappresenta l'uscita del

convertitore. Poiche' tale tensione e' disponibile soltanto durante un breve periodo durante ciascuntempo di parola e' necessario un circuito di ritenuta per ottenere una tensione di uscita costante.

1/2

Memoria analogica

VVi+1

i+

+V

-V

R

R

XSB (TS)

XSB (Ti )

fig. 6.21

I convertitori seriali usualmente operano ad una frequenza fc di clock pari a quella del segnaledi ingresso. In altre parole il funzionamento del convertitore e' sincronizzato dalla temporizzazionedel segnale binario di ingresso XSB. Tale segnale e' normalmente fornito direttamente al converti-tore, il bit meno significativo per primo, e l'eliminazione di qualsiasi tipo di buffer realizza unaconsiderevole economia circuitale.

All'inizio della conversione e' evidentemente necessario forzare la tensione Vi a zero e taleoperazione viene effettuata mediante un impulso di sincronizzazione immediatamente seguente ilperiodo del bit piu' significativo. Tale impulso riazzera la tensione Vi del condensatore dopo avertrasferito il valore ivi presente a un circuito di ritenuta.

I convertitori D/A seriali si prestano molto bene a tecniche di multiplazione poiche' sial'ingresso che l'uscita sono realizzati con una singola linea. Utilizzare un convertitore seriale da 12bit per 10 segnali di ingresso richiede un commutatore elettronico ad una via e 12 posizioni, doveper ottenere la stessa cosa con un convertitore parallelo sarebbe necessario un commutatore a 12 viee 10 posizioni.

Per ragioni di semplicita', pur senza togliere nulla alla generalita' della descrizione, nel seguitoverranno presi in esame solo convertitori seriali unipolari. Essi possono d'altra parte esseretrasformati in dispositivi a funzionamento bipolare con semplici tecniche, che tuttavia dipendono


235

dal tipo di rappresentazione usato per il segnale binario di ingresso; ne' la presentazione in modulo esegno, ne' la presentazione binaria offset sono molto pratiche per convertitori seriali afunzionamento bipolare e non saranno quindi prese in considerazione.

Al contrario la rappresentazione complemento a 2 o a 1 puo' essere implementata su qualsiasiconvertitore seriale con l'aggiunta di un unico interruttore analogico e di una tensione di riferimento-VR, come illustrato sempre in fig. 6.21. L'interruttore analogico commuta tale tensione di riferi-mento all'ingresso del convertitore durante il periodo di clock Ts relativo al bit di segno. In tal modola tensione VR viene sottratta dalla tensione Vi. Per operazioni bipolari quindi la relazioneprecedentemente trovata va modificata in:

( )Rii1i V.aV.21V +=+ per sii ≠

( )Risis V.aV.21Vu −= per sii =

dove is e' l'indice relativo all'ultimo bit dell'ingresso, cioe' quello piu' significativo.Con lo stesso ingresso binario l'uscita di un convertitore seriale bipolare e' sempre la meta' di

quella di un convertitore unipolare. Cio' e' ovviamente dovuto al fatto che il bit piu' significativo e'utilizzato allo scopo di realizzare operazioni bipolari.

6.5.1) Il convertitore seriale Shannon-Rack.

Il convertitore Shannon-Rack risolve il complesso problema della conversione D/A serialericorrendo a un minimo numero di componenti e sfruttando la curva esponenziale di scarica di uncondensatore.

Nello schema di principio di fig. 6.22 un generatore di corrente carica con una correntecostante Ic una capacita' C durante la prima meta' di ciascun periodo di clock quando il segnalebinario all'ingresso rappresenta un uno logico.

X

f

f

T

f

I

S

SS

C R

VS

C

V04

st

3

c

2

1

c

SB

c

c

c

s

f c

fig.6.22

G1

G

G

2

3

Durante la seconda meta' del periodo di clock la capacita' C viene scaricata sulla resistenza Rmediante l'interruttore analogico S3.


236

Se invece durante un particolare periodo di clock il segnale di ingresso XSB e' uno zero logicola capacita' C non viene caricata, non essendo abilitato il relativo gate G1, mentre la scarica durantela seconda meta' del periodo di clock avviene comunque.

La scarica esponenziale della capacita' puo' essere messa in relazione con gli impulsi dellaparola seriale di ingresso dalla relazione:

V Vc Rk= −.2

dove Vc e' la tensione ai capi della capacita' dopo il k-esimo periodo di clock e VR e la tensioneiniziale ai capi del condensatore dopo la prima meta' del primo periodo si clock.

Affinche' cio' sia vero e' sufficiente che:

R TC

lnc=2

2.

.

dove Tc rappresenta il periodo di clock.La relazione appena introdotta mostra che durante la seconda meta' di ciascun periodo di clock

la tensione ai capi della capacita' C viene dimezzata. Tenendo presente che, per ciascun uno logicopresente nel segnale di ingresso, la tensione ai capi della capacita' viene aumentata di VR durante laprima meta' del periodo di clock, ne risulta che alla fine di ciascun periodo tale tensione puo' essereespressa con una conveniente frazione di VR. Al numeratore di tale frazione si avra' il valoredecimale rappresentato dal segnale binario di ingresso pervenuto fino a quell'istante, mentre al de-nominatore si avra' la potenza di due relativa alla posizione dell'ultimo bit pervenuto. In sostanza siha:

V V aCk R ii k

i

k= − −

=∑. .2 1

1

dove con VCk si e' indicata la tensione ai capi del condensatore dopo il k-esimo periodo di clockmentre ai e' il bit al periodo i-esimo.

A titolo di esempio si consideri l'ingresso binario da 8 bit 00101011 = 4310. In fig. 6.23 sonoriportati il segnale binario di ingresso ordinato dal bit meno significativo al piu' significativo e latensione ai capi della capacita' C in funzione del tempo. L'uscita Vu e' la tensione Vc ai capi dellacapacita' durante la prima meta' del nono periodo di clock ed e' proporzionale all'ingresso digitaleXSB.

Nello schema di principio di fig. 6.22 i componenti base del convertitore Shannon-Rack sonoun generatore a corrente costante, quattro interruttori analogici, due amplificatori di separazione,due capacita' di memoria e tre gate AND.

Vi e' una grande varieta' di scelta tra gli interruttori, siano essi realizzati con transistoribipolari o a FET. La scelta piu' opportuna viene a dipendere dalla logica usata nella parte bipolare dicontrollo. In linea di massima si puo' affermare che con logiche bipolari si rivelano maggiormenteadatti i FET a giunzione, mentre con logiche MOS o CMOS vengono preferiti gli interruttori MOS


237

T T T T T

f

Sincronismo

1 1 0 1 0 1 0 0 0 1X

V

V

c

R

2

SB

c

1 2 3 9 1

VV

V V

V

V

R

R

R

R

R

R

34

38

1116

1132

4364

43128

VR43256

2 2 2 2 2-8 -7 -6 -1 -8

fig. 6.23

Ts

Le funzioni svolte dai quattro interruttori dello schema di massima riportato in fig. 6.22 sonole seguenti:

• S1 permette la carica alla corrente costante Ic della capacita' C durantela prima meta' di ciascun periodo Ti di clock nell'ipotesi che durantetale intervallo di tempo XSB valga 1.

• S2 cortocircuita C in modo da scaricarlo durante il periodo di reset Ts.

• S3 connette la capacita' C alla resistenza R durante la seconda meta' di Ti per scaricarla esponenzialmente.

• S4 trasferisce durante la prima meta' del periodo di reset la tensione Vc ad un circuito di ritenuta formato dal condensatore Cst e da un amplificatore operazionale.

Quale amplificatore di separazione tra la rete RC e il circuito di ritenuta viene impiegato uninseguitore di tensione, che presenta un'impedenza di ingresso estremamente elevata, rendendosuperfluo l'uso di uno stadio di ingresso a FET.

L'interruttore S4 in unione con Cst e un secondo inseguitore di tensione realizza il circuito diritenuta. Tale circuito non richiede particolari caratteristiche di velocita' essendo la tensione Vccostante durante la prima meta' del periodo Ts di reset.

Sebbene il convertitore Shannon-Rack sia estremamente semplice dal punto di vista circuitale,esso non e' mai stato usato in forma estensiva. La ragione risiede nel fatto che tale tipo diconvertitore non e' molto preciso. Tuttavia utilizzando dispositivi FET o MOS e amplificatori


238

operazionali di basso offset e elevata impedenza di ingresso, appare ragionevole parlare di unaprecisione dello 0.1% del fondo scala. E' necessario d'altra parte prevedere una regolazione dellarete RC in quanto la sua costante di tempo deve venir determinata sulla base della frequenza fc diclock. Inoltre e' molto discutibile quale sia la gamma di temperatura su cui la precisione citata puo'essere mantenuta, in quanto e' difficile e costoso produrre condensatori con coefficiente di tempera-tura molto basso. Infine il progetto di ogni circuito lineare e' generalmente un compromesso traprestazioni statiche e dinamiche. Cio' e' vero in modo particolare per il convertitore Shannon-Rack,in cui la temporizzazione dei vari passi operativi e' essenziale in rapporto alla precisione statica.

Per quanto riguarda la velocita' di conversione e' ovvio che essa e' determinata interamentedalla velocita' degli interruttori analogici. Ad esempio con tempi di commutazione di 300 nsec. lafrequenza del clock non deve superare approssimativamente i 10 kHz se si vuole che gli erroridovuti agli interruttori analogici non superino lo 0.1%. Cio' da' luogo a un tempo totale di con-versione di 1.2 msec. per parole digitali da 12 bit.

6.5.2) Il convertitore seriale “sample-hold”.

Un tipo diverso di convertitore seriale e' quello sample-hold o convertitore a ritenuta,realizzato con tre circuiti S/H e il cui schema di principio e' riportato in fig. 6.24.

Il principio di funzionamento di ciascuno di questi tre circuiti e' identico; quando l'interruttoreS e' chiuso il condensatore C si carica alla tensione V, combinazione lineare delle tensioni presentiall'ingresso del circuito di ritenuta stesso. Quando l'interruttore S e' aperto, l'uscita del circuito diritenuta si mantiene al valore V raggiunto.

Il primo circuito di ritenuta della figura 6.24 somma una tensione di riferimento VR all'uscitaV02 del secondo circuito di ritenuta e moltiplica tale somma per un fattore 1/2. Il secondo circuito diritenuta ha un solo ingresso, al quale e' applicata la tensione V01. Il suo fattore di amplificazione e'unitario e quindi V02 e' uguale in ampiezza a V01.

+V

X

f

T

f

T

S S C

2R

2R

R

S/H

R R S C

S/HV V

S

T

C

V0

02

2

2 24

01

1

131

SB

R

c

i

c

i

G1G2

fig. 6.24

-+

I due circuiti di ritenuta sono connessi ad anello e i due interruttori S3 e S4 vengono azionatialternativamente, uno nella prima meta' del periodo di clock, l'altro nella seconda meta', in modoche quando V01 varia V02 rimane costante e viceversa.

Il segnale digitale di ingresso XSB aziona direttamente l'interruttore S1 in modo che incorrispondenza agli 1 logici del segnale di ingresso la tensione applicata al primo Sample-Hold siapari a VR.

Poiche' l'interruttore S3 e' chiuso durante la prima meta' del periodo di clock Ti, la tensione diuscita e':


239

( )Ri0201 V.aV.21V +=

avendo indicato con ai il valore del bit della parola di ingresso presente al tempo i. La variazionerispetto al valore precedente avviene con una costante di tempo RC, dove R e C sono i valori diresistenza e capacita' inseriti sul ramo di reazione dell'amplificatore operazionale.

Durante la seconda meta' di Ti la tensione V01 e' trasferita al secondo circuito Sample-Holdcon la chiusura dell'interruttore S4 e la tensione V02 diventa uguale a V01. Si completa cosi’ unciclo operativo. Le operazioni durante tutti gli altri cicli si susseguono identiche facendo si' chel'uscita del convertitore alla fine dell'intera parola di ingresso sia proporzionale al valore darappresentato da quest’ultima.

In fig. 6.25 e' riportato l'andamento delle tensioni nei vari punti del circuito in corrispondenzaall'ingresso seriale 000000101011. Il formato di parola dura pertanto 12 periodi di clock, da T1 aT12; ciascun periodo viene poi considerato diviso in due parti, Ti e iT .

Si suppone inoltre che esista un impulso di reset (sincronizzazione), sempre nullo eccetto cheal tempo T13 e che il tempo necessario a caricare i condensatori dei circuiti S/H sia piccolo inrapporto a Ti. Si tenga infine presente che l'interruttore S3 e' chiuso durante il semiperiodo Ti,mentre S4 e' chiuso durante il semiperiodo iT .

Il circuito di un convertitore seriale Sample-Hold consiste di quattro interruttori analogici, treamplificatori operazionali, due gate AND a due ingressi ed alcuni componenti discreti.

I due interruttori S3 e S4 connessi ai circuiti di Sample-Hold devono avere una capacita'ingresso-uscita la piu' piccola possibile, poiche' operano direttamente alla giunzione sommadell'operazionale; in caso contrario l'energia che attraverso essi si trasferisce durante le operazioni dicommutazione potrebbe caricare erroneamente le due capacita' di memorizzazione C1 e C2.

Nell’applicazione presa in esame, come in molte altre in cui siano usati circuiti di ritenuta, sirichiede che l'uscita segua l'ingresso con l'errore massimo di un millivolt. Di conseguenza percaricare correttamente il condensatore di ingresso e' necessario che il periodo di clock sia parialmeno a nove costanti di tempo. In altre parole, se si volesse un periodo di clock di 10 µsec. la co-stante di tempo di carica del condensatore dovrebbe essere dell'ordine del microsecondo. Sonoquindi imposte delle specifiche abbastanza pesanti ai valori di resistenza e capacita' e inoltre anchelo slew rate degli amplificatori operazionali dev'essere di buon valore.

Ad esempio, con una costante di tempo di carica di 1 microsecondo, con R = 10 kΩ e C = 100pF, l'amplificatore deve avere una velocita' di salita di 6 V/µsec. e tale specifica e' abbastanzapesante per un buon numero di amplificatori operazionali monolitici. A cio' si aggiunge che se ilvalore assunto per R appare ragionevole quello di C e' troppo basso.

Di conseguenza si deve il piu' delle volte giungere ad un compromesso e la soluzione piu'semplice e' quella di ridurre la velocita'. A titolo di esempio, se si scegliesse un periodo di clock di50 µsec. valori ragionevoli per il circuito Sample-Hold potrebbero essere R = 10 kiloohm, C = 500picofarad e slew-rate di 1.2 V/µsec.

Un importante vantaggio del convertitore Sample-Hold rispetto a quello Shannon-Rack e' chele sue prestazioni, entro larghi limiti, non dipendono ne' dalla precisione, ne' dalla stabilita' deicondensatori. E' questo un fattore molto importante in quanto, come gia' e' stato detto, condensatoridi elevata precisione e stabilita' sono difficili da realizzare e molto costosi.


240

f

T

X

V

V

t

t

c

13

SB

01

02

1 1 0 1 0 1 0 0 0 0 0 0

T T T T T T1 2 3 12 13 1

12 VR

34 VR

38 VR

1116 VR

1132 VR

4364 VR

43128 VR

43256 VR

43512 VR 43

1024 VR

12 VR

34 VR

3 VR8

fig. 6.25

Altro importante vantaggio si ha per il fatto che i tempi di commutazione degli interruttorianalogici non sono critici, poiche' essi al massimo limitano la velocita' operativa. Le prestazionistatiche e dinamiche del convertitore dipendono in pratica solo dalle prestazioni del circuitoSample-Hold usato.

E' ragionevole pensare che la precisione del circuito illustrato schematicamente in fig. 6.24 siaalmeno dello 0.1% del fondo scala ad una frequenza di clock di 10 kHz. La risoluzione puo'raggiungere qualsivoglia valore, semplicemente variando la temporizzazione del segnale di resetT13.

Con una frequenza di clock di 10 kHz il tempo di conversione per parole binarie da 12 bit e' di1.2 msec. E' ovvio tuttavia che sulla base delle caratteristiche di componenti piu' moderni si possonoottenere delle precisioni e delle velocita' operative considerevolmente piu' alte.

6.5.3) Il convertitore seriale ciclico.

Un ulteriore tipo di convertitore D/A seriale, che evita tutti gli inconvenienti del convertitoreShannon-Rack e' quello ciclico. Esso differisce da quello Sample-Hold in quanto usa solo dueamplificatori operazionale e alcune resistenze di precisione; e' tuttavia necessario un numeromaggiore di interruttori analogici. Uno dei suoi pregi risiede nel fatto che e' notevolmente piu'veloce che non quello Sample-Hold.

Il convertitore ciclico, illustrato in fig. 6.26, usa due interruttori S1 e S2 per collegarel'ingresso di un amplificatore A1 ad una tensione di riferimento o a terra.


241

V

X

X

S

S

R

R

AV

T

S

C

S

C

S

C

S

S

T

f f

SB

R

SB

2

1

1k

12

3

c

4

st

A

5

B

7

8

1

c

f cfc

V0

fig. 6.26

Altri tre interruttori, S3, S4 e S5, sono usati per collegare l'uscita dell'amplificatore allecapacita' di memorizzazione Cst, CA e CB. Infine altri tre interruttori, S6, S7 e S8, servono aconnettere l'ingresso di A1 a CA, CB o a terra. A1 lavora come inseguitore di tensione con guadagnopari a 0.5.

Chiudendo gli interruttori S1 e S8 la tensione di uscita Vk sara':

V Vk

R=2

mentre chiudendo gli interruttori S1 e S6 si avra':

( )CARk VV21V +=

L'interruttore S1 viene azionato quando un bit dell'ingresso binario seriale XSB rappresenta ununo logico, mentre quando e' uno zero logico viene azionato l'interruttore S2. Gli interruttoriconnessi all'uscita S3, S4 e S5, sono controllati rispettivamente dal bit piu' significativo T12, dallafrequenza di clock fc e dalla sua negazione cf . Analogamente gli interruttori di controreazione S6,S7 e S8 sono commutati da cf , fc e T1, segnale di ingresso durante il primo periodo di clock.

Un 1 logico presente al bit meno significativo di XSB da' quindi luogo alla seguente sequenzaoperativa:

2VV R

k = durante T1

4VV R

k = durante T2


242

8VV R

k = durante T3

................................................

4096VV R

k = durante T12

Cio' sta ad indicare, come per i precedenti convertitori seriali, la relazione di proporzionalita’tra l'uscita analogica e il valore espresso dalla parola binaria di ingresso.

Una miglior comprensione di come il convertitore ciclico operi si puo' avere dall'esame delleforme d'onda di fig. 6.27.

f

T

X

V

V

c

12

SB

CA

CB

t

t

T T T T T T T1 2 3 11 12 1 2

1 1 0 1 0 1 0 0 0 0 0 0 1 1

non inscala

12 VR

38 VR 11

32 VR 43128VR

43512VR

432048VR

434096

VR

431024VR

43256

VR

4364 VR

1116 VR

34 VR

fig. 6.27

Si noti che il segnale seriale di ingresso e' 000000101011, il formato della parola e' di 12periodi di clock da T1 a T12, il tempo richiesto per caricare le capacita' di memorizzazione e' piccoloin rapporto a Ti, la capacita' di memorizzazione CA e' caricata sempre attraverso S4 durante i periodipari di clock, mentre quella CB nei periodi dispari attraverso S5. Inoltre quando CA si caricaattraverso S4, S6 e' aperto e viceversa, quando S6 e' chiuso per riportare in controreazione latensione VCA, S4 e' aperto; analogamente, quando CB si carica attraverso S5, S7 e' aperto e quandoS7 e' chiuso S5 e' aperto.

Dalla fig. 6.27 si vede che durante il primo periodo di clock T1 XSB e' un uno logico. Gliinterruttori S1 e S8 connettono all'ingresso rispettivamente la tensione di riferimento VR e la massa,S4 collega Vk a CA, S7 riporta all'ingresso VCB, ma poiche' anche S8 e' chiuso la capacita' CB si sca-rica istantaneamente in modo che nessuna tensione viene effettivamente riportata all'ingresso. Vkdiventa allora pari a VR/2 e carica CA a tale valore.


243

Durante T2 XSB e' a 1, gli interruttori S1 e S6 connettono ad A1 rispettivamente la tensioneVR e VCA, pari a VR/2, mentre S5 collega l'uscita dell'amplificatore A1 a CB. Vk diventa allora paria 3.VR/4 e CB si carica a tale valore.

Durante il periodo T3 XSB e a zero, gli interruttori S2 e S7 connettono all'ingresso di A1rispettivamente zero volt e VCB, pari a 3.VR/4. S4 collega l'uscita dell'amplificatore al condensatoreCA che si carica ad una tensione pari a 3.VR/8.

Il ciclo prosegue poi in maniera analoga e le operazioni successive si possono agevolmenteseguire dalla fig. 6.27 a dalla tabella 6.2.

Durante l'ultimo impulso di clock, T12, l'uscita dell'amplificatore A1 viene collegata permezzo di S3 al condensatore di memorizzazione Cst in modo da realizzare una tensione di uscitacostante durante tutto il tempo di parola. Poiche' Cst deve mantenere l'uscita fissa per 12 periodi diclock essa non deve venir assolutamente caricata e il metodo piu' semplice per far si' che cio' siarealizzato, ottenendo nel contempo una bassa impedenza d'uscita, e' quello di ricorrere ad unulteriore amplificatore di separazione.

X Interruttori chiusi V V VSB CA CB 0

TTTTTTTTTTTT

1

2

3

4

5

6

7

8

9

10

11

12

1

1

0

1

0

1

0

0

0

0

0

0

TABELLA 6.2

S S S S

S S S

S S S

2 74

S S S2 74

S S S2 74

S S S2 74

S S S2 74

1 5 6

S S S1 5 6

S S S1 5 6

S S S1 5 6

S S S1 5 6

S S S S1 5 6

1 4 7 8

3

1/2 VR

1/2 VR

3/8 VR

3/8 VR

11/32 VR

11/32 VR

43/128 VR

43/128 VR

43/512 VR

43/512 VR

43/2048 VR

43/2048 VR 43/4096 VR

43/1024 VR

43/1024 VR

43/256 VR

43/256 VR

43/64 VR

43/64 VR

11/16 VR

11/16 VR

3/4 VR

3/4 VR

0

43/4096 VR

------

------

------

------

------

------

------

------

------

------

------

In sostanza quindi il circuito di un convertitore D/A ciclico a singolo canale consiste,escludendo l'amplificatore di separazione dell'uscita, in un amplificatore, otto interruttori analogici,tre capacita' di memorizzazione e due resistenze di precisione.

La resistenza di conduzione di tutti gli interruttori, con l'eccezione di S3, deve essere almassimo di 100 Ω e quelle di S1 e S2 devono essere uguali a quelle di S6, S7 e S8 entro il 10% se sivuole che l'errore totale dovuto agli interruttori analogici sia minore dello 0.02% del fondo scala,quando per le resistenze del circuito si sceglie il valore di 50 kΩ.

La resistenza di conduzione dell'interruttore S3 non e' critica in quanto va a influire solamentesulla costante di tempo di carica di Cst.

Non e' necessario che il tempo di commutazione degli interruttori sia inferiore a 1 µsec.poiche' di solito la velocita' operativa viene limitata degli amplificatori e non dagli interruttori.

E' bene far notare che gli interruttori di reazione S6 e S7 non possono essere del tipo atransistori bipolari ad accoppiamento diretto, in cui la corrente di base fluisce verso il circuito disegnale, in quanto questo fatto potrebbe alterare il valore di tensione che viene memorizzato nei


244

condensatori. Le specifiche possono essere soddisfatte da vari tipi di interruttori serie FET o MOS,malgrado che alcuni di essi, in particolare quelli MOS, debbano venir selezionati per limitare ladispersione della resistenza di conduzione entro il 10%. Inoltre gli interruttori MOS hanno losvantaggio che l'impedenza di conduzione varia in funzione dell'ampiezza del segnale di ingresso.

Si puo' comunque affermare che la scelta finale dell'interruttore e' determinata dal tipo dilogica usata nei circuiti digitali di controllo associati al convertitore.

Quando si deve operare ad elevate velocita' di conversione l'amplificatore A1, oltre ad averebassi offset, deve avere elevato "slew rate" e deve poter fornire in uscita elevate correnti. Per unafrequenza di clock di 100 kHz la velocita' di salita deve essere almeno di 6V/µsec. e l'amplificatoredeve essere in grado di fornire almeno 10 mA.

Fattore molto importante per la precisione e l'accuratezza della conversione e' poi laprecisione del divisore di ingresso, mentre esse non sono affatto influenzate dal valore dellecapacita' di memorizzazione CA, CB e Cst . Una loro eventuale variazione cambia unicamente lacostante di tempo di carica e influisce di conseguenza solo sulla velocita' di conversione. Tuttaviaper evitare significative perdite di carica e' bene che tali capacita' siano di grande valore rispetto allacapacita' di ingresso dell'amplificatore e alle capacita' parassite del circuito.

La velocita' di conversione di un convertitore D/A ciclico puo' essere fino a 20 volte superiorea quella di un convertitore Sample-Hold. Una prima riduzione per due dei tempi si ha per il fattoche un ciclo di conversione richiede un periodo di clock lungo la meta' che non quello del con-vertitore Sample-Hold. La riduzione dei tempi di un ulteriore fattore 10 deriva dal fatto che lecapacita' vengono caricate attraverso le resistenza di conduzione di interruttori analogici anziche'l'impedenza di controreazione dell'amplificatore S/H, che si puo' appunto ritenere mediamentemaggiore di un fattore 10.

Si puo' concludere quindi che la velocita' di conversione piu' alta si ottiene a spese di unamplificatore piu' rapido, in grado di fornire elevate correnti di uscita, ma senza sacrificare laprecisione statica. Il prodotto precisione velocita' e' percio' venti volte piu' alto che non per ilconvertitore Sample-Hold e quindi per ottenere determinate prestazioni si possono usare compo-nenti di minor qualita' e minor costo. Con un progetto accurato e con una frequenza di clock di 100kHz il convertitore ciclico puo' raggiungere una precisione dello 0.05% del fondo scala.

Il tempo richiesto per una conversione completa di parole da 12 bit e' a questa frequenza di120 µsec.

6.5.4) Il convertitore seriale ad equalizzazione di carica.

Il convertitore seriale ad equalizzazione di carica e' semplice come quello Shannon-Rack, manon presenta gli stessi problemi.

Esso implementa l'equazione fondamentale, che sta alla base delle conversione seriale,basandosi sul principio che quando un condensatore scarico viene connesso in parallelo ad unocarico si ha circolazione di corrente dall'uno all'altro finche' le tensioni ai capi dei due condensatorinon siano diventate uguali.

Se i due condensatori hanno lo stesso valore di capacita', la carica finale su ciascuno d'essi e'la meta' di quella accumulata inizialmente in quello carico.

Il principio base e' implementato nel convertitore ad equalizzazione di carica come illustratonello schema di massima di fig. 6.28.

Vi sono due interruttori S1 e S2 che caricano la capacita' C1 alla tensione VR o la scaricano amassa in funzione del valore assunto dal XSB.

Un terzo interruttore S3 collega la capacita' C1 a C2 in modo da equilibrare la carica; unquarto interruttore S4 trasferisce la carica da C2 a Cst quando la conversione e' stata completata.


245

fT

Xf

V

f

X

T

SS C

S

C

S

C

V

f

0Vout

st2

43

c

12

1

c

c

c

SB

13

R

SB

13fig. 6.28

L'interruttore S4, l'amplificatore e la capacita' Cst costituiscono il circuito d'uscita di tipoSample-Hold.

Durante il normale ciclo operativo, l'interruttore S1 o quello S2 sono sempre chiusi durante laprima meta' di ciascun periodo di clock e sempre aperti durante la seconda meta'. L'interruttore S3 e'invece sempre aperto durante il primo semiperiodo e sempre chiuso durante il secondo semiperiododi Ti.

S1 e' azionato dal segnale che si ricava dal prodotto logico di XSB e della frequenza di clockfc, S2 del prodotto logico della negazione di XSB e fc, mentre S3 e' azionato direttamente dallanegazione di fc. Il ciclo operativo inizia durante il primo periodo T1, quando e' presente il bit menosignificativo di XSB.

Se questo bit e' un 1 logico, l'interruttore S1 viene chiuso durante la prima meta' di T1 e lacapacita' C1 si carica alla tensione VR. Durante la seconda meta' di T1 si chiude S3 e C2 si caricaalla tensione VR/2. Si e' assunto evidentemente che C2 sia stato completamente scaricato prima cheinizi il periodo T1.

Se il successivo bit di XSB e' ancora un 1 logico, la sequenza di azionamento dei dueinterruttori S1 e S3 gia' illustrata fa si' che dapprima C1 si carichi alla tensione VR esuccessivamente C2 raggiunga la tensione

R

RR

V43

2

V.21V

=

+

Se invece il secondo bit e' uno zero logico dapprima viene azionato S2 poi S3 in modo che C2raggiunga una tensione pari a 3.VR/4. Il ciclo si ripete poi in modo identico in tutti i successiviperiodi di clock.

Le operazioni di presentazione dell'uscita e di rimessa a zero vengono compiute durante iltredicesimo periodo di clock.

La presentazione dell'uscita e' effettuata durante la prima meta' di T13, chiudendol'interruttore S4 e caricando Cst, supposto uguale in valore a C2, al valore di VC2/2. La rimessa azero e' fatta durante la seconda meta' di T13 chiudendo simultaneamente S2 e S3 e scaricando in talmodo sia C1 che C2.

Il convertitore a equalizzazione di carica e' formato solamente da quattro interruttori analogici,quattro porte logiche, tre condensatori di memorizzazione e un amplificatore.


246

I quattro interruttori devono essere realizzati con transistori ad effetto di campo e devonoavere la possibilita' di commutare tensioni comprese tra 0 e 10 volt. Essi devono inoltre essere talida avere basse correnti di perdita nella condizione OFF e bassissime capacita' parassite tra ingressoe uscita.

Non e' necessario invece che abbiano base resistenze di conduzione, che determinanounicamente le velocita' con cui i vari condensatori si caricano.

Se, ad esempio, si assume che C1 e C2 abbiano una capacita' di 1000 pF e che per caricare conla voluta precisione tali condensatori siano necessarie 10 costanti di tempo e infine che la resistenzaRon sia di 1000 ohm, in modo tale che la relativa costante di tempo sia di 1µsec., allora ciascun pe-riodo di clock dev'essere di 20 µsec. con una frequenza di clock di 50 kHz.

Il tempo totale di conversione di una parola da 12 bit e' in questo caso di 260 µsec.I valori delle capacita' C1, C2 e Cst devono essere uguali tra loro entro lo 0.05% sull'intero

campo operativo di temperatura. Il loro valore non e' critico ed e' determinato solamente dallavelocita' di conversione desiderata e dalle capacita' parassite degli interruttori analogici.

6.6) Conversione indiretta.

I convertitori paralleli e seriali visti ai paragrafi precedenti possono essere classificati anchecome convertitori diretti in quanto convertono direttamente un segnale di tipo digitale in unagrandezza analogica. Al contrario i convertitori che verranno ora presi in considerazione devonoessere visti come dispositivi indiretti in quanto in un primo tempo convertono il segnale digitale inun segnale intermedio e successivamente quest'ultimo nel segnale analogico d'uscita.

Questo modo di operare consente di economizzare sui componenti circuitali, in modoparticolare sui resistori e gli interruttori analogici, a scapito della velocita' di conversione.

Si possono distinguere due tipi di convertitori D/A indiretti; quelli che convertono dapprima ilsegnale digitale in un treno di impulsi modulati in durata e successivamente tale segnale in unatensione e quelli che come segnale intermedio si avvalgono di un treno di impulsi modulati infrequenza.

Il vantaggio del segnale intermedio risiede nel fatto che esso puo' essere generato facilmentedal segnale digitale e facilmente poi essere trasformato in un segnale in continua. Lo svantaggio diambedue i tipi sta nel fatto che l'informazione non puo' essere presentata direttamente all'uscita, madeve essere estratta dal segnale intermedio con un procedimento di media.

Lo schema a blocchi semplificato di fig. 6.29 mostra che un convertitore D/A indiretto puo'essere considerato formato da due unita'; una sezione digitale che trasforma il segnale digitale nelsegnale intermedio e una sezione analogica che converte il segnale intermedio in una tensione conti-nua.

Per convertire l'informazione digitale in un treno di impulsi modulati in durata si usa unnormale contatore unidirezionale, che viene posizionato inizialmente al valore Xp rappresentatodall'informazione digitale. Successivamente tale contatore conta all'indietro fino a zero. Si fa si' chel'uscita sia alta per tutto il tempo di conteggio da Xp a zero.

Per convertire invece il segnale digitale in un treno di impulsi modulati in frequenza si ricorreal "binary rate multiplier" che genera uno specifico numero di impulsi stretti per intervallo di tempo.Il numero degli impulsi generati per intervallo T costante e' direttamente proporzionale all'ingressodigitale Xp.

La conversione da treno di impulsi a tensione continua viene fatta in ambedue i casi con lostesso circuito. Un interruttore analogico, con pure funzioni di formatore di impulso, viene usato perottenere degli impulsi di tensione rettangolari di ampiezza definita e costante. Il filtro passabasso nefa la media, estraendone la componente continua in modo che la tensione risultante sia proporzio-nale o alla durata o alla frequenza di ripetizione degli impulsi.


247

Poiche' sia la durata che la frequenza degli impulsi e' in ciascun caso proporzionale a Xpanche l'uscita in continua del convertitore e' proporzionale a Xp.

f

ingresso digitale parallelo

Circuiti Digitalic

Sezione digitale

modulazione di

durata

Modulazione difrequenza

T

Ttx

Sezione analogica

Interruttore

analogicoFiltro

passabassoR B

-VR

R f

fig. 6.29

V0

La conversione in impulsi e la successiva operazione di filtraggio sono operazioni lente. Adesempio, affinche' un contatore possa contare da 212 a 0 con una frequenza di clock di 1 MHz sononecessari approssimativamente 4 msec. Ne consegue che la frequenza di ripetizione degli impulsimodulati in durata in uscita di un convertitore che operi con una frequenza di clock da 1 MHz nonpotra' superare 1 250 Hz.

Cio' significa ancora che il convertitore fornira' al massimo 250 campioni di informazione alsecondo.

Per estrarre il segnale in continua sara' poi necessario un filtro con costante di tempo moltosuperiore al periodo T di ripetizione degli impulsi. Per questa ragione la massima frequenza delsegnale di uscita del filtro passabasso non sara' che una piccola frazione della frequenza diripetizione degli impulsi.

Quindi se si suppone sia essenziale che il segnale di ingresso sia campionato 100 0 piu' volteper periodo, allora con un convertitore la cui frequenza di campionamento sia 250 Hz potrannovenir trattati segnali con una frequenza massima di 2.5 Hz.

Questo semplice esempio mostra chiaramente le limitazioni di velocita' della conversioneindiretta. Tuttavia vi sono moltissime applicazioni in cui la frequenza del segnale di ingresso e'inferiore all'hertz e nelle quali la conversione indiretta puo' essere utilmente impiegata.

Se tuttavia sono necessarie velocita' di conversione elevate vi sono diversi metodi perottenerle. Un primo modo per aumentare la velocita' di un convertitore D/A indiretto e' quello diaumentare la frequenza di clock. Vi sono ovviamente delle limitazioni sulla massima frequenzautilizzabile.

Una seconda via potrebbe essere quella di usare meno bit nella parola digitale di ingresso, madi solito il progettista non puo' intervenire a questo livello, in quanto il numero di bit risulta fissatodalla risoluzione desiderata.

E' molto piu' usuale fare ricorso a convertitori a velocita' multipla ("multi-speed"); questatecnica tuttavia, come verra' illustrato piu' avanti, richiede dei circuiti addizionali e quindil'incremento di velocita' viene ottenuto con un aumento di costo, complessita', dimensioni e peso delcircuito.

Come per i convertitori visti ai paragrafi precedenti, anche i convertitori indiretti che verrannopresi in esame saranno del tipo unipolare; essi ovviamente possono essere facilmente convertiti peroperazioni bipolari.


248

Dei vari modi atti a rappresentare segnali bipolari il piu' opportuno e' quello binario offset.Infatti da un punto di vista circuitale i segnali bipolari impulsivi sono piu' convenientementerappresentati in forma binaria offset e in ciascuno dei convertitori che verranno esaminati esiste unamplificatore d'uscita che puo' venir usato allo scopo di eliminare la polarizzazione introdotta dallarappresentazione. Per rimuovere tale polarizzazione e' necessaria unicamente una resistenzaconnessa tra ingresso dell'amplificatore e una sorgente di riferimento VR (vedi fig. 6.30). Lacorrente che fluisce in tale resistenza deve essere uguale alla componente continua della correnteche fluisce quando solo il bit piu' significativo di Xp vale 1. Si noti che, in corrispondenza all'in-gresso 100000000000, la durata dell'impulso, quando il segnale intermedio e' un treno modulato indurata, e' uguale a meta' del periodo di ripetizione T. Si ha cioe':

t Tx =

2

Un segnale a modulazione di durata che presenti un'informazione bipolare nella formadescritta e' detto "polarizzato a mezza scala" o "polarizzato al 50%".

Analogamente, per lo stesso segnale di ingresso Xp, la frequenza degli impulsi, nella tecnica amodulazione di frequenza, e' meta' della massima frequenza possibile, che coincide con quella fc delclock.

6.6.1) Convertitore a modulazione di durata a singola velocita’.

Un convertitore D/A indiretto, che ha una notevole diffusione malgrado le limitazioni divelocita' che presenta, e' quello a modulazione di durata a singola velocita', il cui schema diprincipio e' riportato in fig. 6.31.

a a a a12 11 10 1

clock Contatore bidirezionale da 12 bit

load

Rivelatore di zero

X

Interruttoreanalogico

+VR

T

tx

V

0

B

VR

0

R R R

C C

3R

V0

fig. 6.31

p

Il motivo della sua diffusione puo' essere ritrovato nel fatto che esso puo' essere costruito conalcuni circuiti integrati e alcuni componenti discreti.

Nella parte digitale del convertitore, il cui schema di principio e' riportato in fig. 6.32, unsegnale di ingresso Xp parallelo viene applicato sotto il controllo di un segnale di LOAD agli in-gressi di preset di un contatore asincrono binario da 12 bit che viene azzerato all'inizio di ciascunperiodo di ripetizione T. Non appena Xp e' caricato nel contatore, l'uscita del rivelatore di zero siporta al valore logico 1 chiudendo l'interruttore che connette il clock all'ingresso di conteggio delcontatore. Quest'ultimo inizia a contare all'indietro e quando lo zero viene raggiunto l'uscita del


249

rivelatore di zero passa al valore logico 0. A questo punto l'interruttore si riapre, interrompendo ilcollegamento tra clock e ingresso del contatore, che rimane quindi nello stato raggiunto finche' nonvi viene caricato un nuovo dato Xp.

TQ

T

Q

T

Q

T

Q

clock

a a a a

load

12 11 10 1

preset preset preset preset

fig. 6.32

Si definisce larghezza tx dell'impulso che si ottiene in uscita il tempo necessario a contare daXp a zero. Il massimo valore di tx, che si ha per Xp = 111....1 e' pari al periodo di ripetizione T,mentre il minimo, per Xp = 000....0, e' tx = 0.

Per ottenere un treno continuo di impulsi modulati in durata e' necessario che all'inizio diciascun periodo di ripetizione all'ingresso del contatore venga presentato un dato binario parallelo.Si puo' utilizzare un buffer binario parallelo come memoria temporanea, se Xp in tale istante nonfosse disponibile. Allo stesso modo se l'ingresso digitale fosse in forma binaria seriale si deveprevedere un buffer ad ingresso seriale e uscita parallela agli ingressi di preset del contatore.

La porzione analogica del convertitore, illustrata nella parte destra della fig. 6.31, trasforma iltreno di impulsi in una tensione continua che varia linearmente con la durata degli impulsi stessi.Questi pilotano l'interruttore analogico, connettendo una tensione positiva di riferimento VR al filtropassabasso, mentre in loro assenza l'ingresso del filtro viene collegato a massa.

L'uscita dell'interruttore analogico e' quindi ancora un treno di impulsi modulati in durata, madi ampiezza rigorosamente limitata tra 0 e VR. Il filtro passabasso estrae il valore medio dal treno diimpulsi. Se la costante di tempo del filtro e' grande rispetto al periodo di ripetizione del segnaleimpulsivo, la tensione continua che ne risulta e' linearmente legata alla durata tx degli impulsi e diconseguenza all'ingresso digitale Xp.

In questo tipo di convertitore non e' necessario fare ricorso a contatori sincroni. Infatti quandoun contatore conta all'indietro e il bit meno significativo commuta a zero, tutti gli altri bit piu'significativi si trovano gia' a zero e quindi non vi possono essere segnali spuri dovuti ad alee.

L'interruttore analogico del convertitore in esame deve collegare il filtro passabasso allatensione VR o a massa con offset trascurabili e alla velocita' la piu' alta possibile. Il tipo diinterruttore scelto dipende dalla logica usata nella parte digitale del convertitore, non trascurando leconsiderazioni legate al costo, alle dimensioni e alla facilita' di reperimento.

Se la parte digitale fosse realizzata in tecnologia MOS, gli interruttori analogici potrebberovenir ricavati dallo stesso substrato.


250

L'implementazione piu' conveniente del filtro passabasso e' quella che fa uso di un filtro RC adue stadi le cui frequenze caratteristiche siano almeno di due ordini di grandezza inferiori dellamassima frequenza contenuta nel segnale impulsivo, in modo da ottenere un'attenuazione di almeno80 dB alla frequenza di ripetizione del treno di impulsi e una rotazione di fase minima.

Il valore delle resistenze del filtro e' scelto in modo da caricare quanto meno possibilel'interruttore analogico, non solo in continua, ma anche alle varie frequenze del segnale modulato.L'amplificatore operazionale all'uscita del filtro passabasso fa si' la tensione venga fornita in uscita abassa impedenza.

La precisione totale del convertitore a modulazione di durata a singola velocita' e' funzionedelle caratteristiche dei componenti lineari, cioe' dell'interruttore analogico, delle quattro resistenzee dell'amplificatore operazionale.

Assumendo che gli offset e la linearita' dell'amplificatore diano luogo a errori trascurabili eche il rapporto tra la somma delle resistenze di ingresso e quella di reazione sia pari a 1 entro lo0.025%, allora la precisione totale e' funzione esclusivamente delle caratteristiche dell'interruttoreanalogico. Se si usa un interruttore serie-parallelo realizzato con transistori bipolari con tempo dicommutazione minore di 100 nsec. e offset minore di 2 mV (valori del tutto ragionevoli per tale tipodi realizzazione) l'errore totale e' di solito inferiore allo 0.02% del fondo scala.

Il tempo di commutazione di 100 nsec da' luogo ad un errore dello 0.0025%, 0.005% o 0.01%rispettivamente quando la massima durata dell'impulso e' tx max = 4, 2 o 1 msec.

Si tenga presente che tx max e' funzione della frequenza di clock fc e del numero n di bit dallaparola binaria di ingresso.

tfx max

n

c= 2

Il tempo richiesto per una conversione di 12 bit e' quindi di 4 msec. con una frequenza diclock di 1.024 MHz, mentre e' di 1 msec. con una frequenza di 4.096 MHz.

6.6.2) Convertitore a modulazione di durata a doppia velocita’.

Le prestazioni del convertitore a singola velocita' possono essere notevolmente migliorate conl'aggiunta di un interruttore analogico, tre resistenze e due condensatori. Il convertitore a doppiavelocita' che ne deriva, puo' allora lavorare alla stessa velocita' di conversione di quello a singolavelocita', ma con una frequenza di clock piu' bassa, o a parita' di frequenza di clock ad una velocita'di conversione maggiore.

Questo risultato viene raggiunto, come illustrato in fig. 6.33, dividendo il contatore a 12 bit indue contatori da 6 bit ciascuno con il proprio rivelatore di zero e con il proprio controllo del clock.

I sei bit meno significativi della parola binaria Xp vengono caricati nel contatore 1, quelli piu'significativi nel contatore 2.

L'uscita della porta A1, che rivela il passaggio attraverso lo stato 0, e' un impulso tx1 modulatoin durata, funzione del tempo necessario a contare il numero rappresentato dai bit menosignificativi. L'uscita tx2 della porta A2 e' un impulso di durata proporzionale al numerorappresentato dai bit piu' significativi. In sostanza il funzionamento di ciascuno di questi duecontatori e' identico a quello da 12 bit del convertitore a singola velocita'.


251

parola binaria X

clock

t

t

V

V

V

p

a a a a a a12 11 7 6 5 1

Contatore da 6 bit Contatore da 6 bit

AA1 2x2

x1R

R

S

S1

2 C C

C C

040 k 40 k 20 k

100 k

2.56 M 2.56 M 1.28 M

fig. 6.33

Ciascuno dei due segnali tx controlla un interruttore analogico, con funzione di formatore diimpulsi. C'e' da notare, per quanto riguarda le caratteristiche di offset di questi interruttori, che essesono le stesse dell'analogo interruttore del convertitore a singola velocita'; la rapidita' dicommutazione invece deve essere notevolmente superiore in quanto la massima durata dell'impulsotx e' solamente 1/64 di quella del caso preso in esame al paragrafo precedente e se si vuole chel'errore rimanga limitato entro lo 0.05% e' necessario che le differenza tra i tempi di commutazionein salita e in discesa si mantenga molto piccola.

Il modo piu' semplice per risolvere questo problema e' ovviamente quello di diminuire lafrequenza di clock, ad esempio a 250 kHz. In tal caso la durata massima di tx e' 256 µsec. e ladifferenza massima tra i tempi di commutazione degli interruttori, tale l'errore si mantenga entro lo0.05 %, si puo' valutare in 128 nsec, specifica che puo' venir facilmente soddisfatta da diversi tipi diinterruttore analogico.

Per tener conto che a parita' di durata dell'impulso le due grandezze analogiche rappresentateda tx1 e tx2 stanno tra loro in rapporto 1:64, i valori resistivi dei due filtri passabasso devono esserediversi. Cio' fa si' che, ad esempio, per uno dei filtri l'insieme delle resistenze abbia un valore pari a100 kΩ, mentre l'altro ha un valore totale di 6.4 MΩ.

Uno dei canali cioe' e' scalato rispetto all'altro di 64, valore dato dal rapporto tra qualsiasi bitdel contatore 2 e il suo omologo nel contatore 1.

Dal punto di vista delle prestazioni e del costo dei componenti un ragionevole compromessosi ha con una frequenza di clock di 250 kHz che permette circa 4000 conversioni al secondo. Non e'difficile in tal caso raggiungere la precisione dello 0.05% anche con interruttori analogici non ec-cessivamente veloci.

6.6.3) Convertitore a modulazione di frequenza a singola velocita’.

Il convertitore D/A a modulazione di frequenza a singola velocita' impone agli interruttorianalogici delle caratteristiche molto pesanti; d'altra parte se si usano interruttori dal costoragionevole la velocita' di conversione e' notevolmente minore che nel caso del convertitore amodulazione di durata.


252

Per questi motivi il convertitore a modulazione di frequenza a singola velocita' viene inpratica usato solo in quelle applicazioni in cui il segnale modulato in frequenza e' comunquenecessario per altri circuiti.

Come illustrato nello schema di principio di fig. 6.34 la parte digitale del circuito e' realizzatamediante un "binary rate multiplier", i cui ingressi sono il segnale binario Xp e l'uscita differenziatadel contatore principale. Esso allora genera in uscita un treno di impulsi rettangolari stretti.Larghezza e altezza di questi impulsi sono costanti, ma il numero di impulsi durante un intervallo ditempo costante T varia in funzione dell'ingresso digitale Xp.

Il massimo numero di impulsi durante il periodo T e' legato alla frequenza del clock fc chealimenta il contatore principale. Il minimo numero di impulsi e' zero.

Contatore principale da 12 bit

Differenziatori digitali

Binary rate multiplier

f f f f

f f f f

a a a a

Clock f

S

V

2R 2R R

5R

VC C

1

121 2 3

c

c c c c2 4 8 212

1 2 3 12

R

0

T

tp

V

0

B

fig. 6.34

In questo tipo di convertitore il segnale di ingresso Xp deve essere presente in continuita'all'ingresso; se cio' non fosse possibile e' necessario ricorrere ad un buffer che memorizza il dato dainviare al "binary rate multiplier".

La parte analogica del convertitore e' simile a quella del convertitore a modulazione di durata,eccetto che per l'interruttore analogico che deve essere notevolmente piu' veloce. Tale esigenza e'determinata dal fatto che, mentre per il convertitore a modulazione di durata si ha un solo impulsoper periodo T con una durata massima pari al periodo di ripetizione, in quello a modulazione difrequenza delle stesse caratteristiche si possono avere fino a 4096 impulsi per periodo di ripetizioneT. Se quindi il periodo di ripetizione dei due convertitori e’ uguale, ciascun impulso del convertitorea modulazione di frequenza puo’ essere fino a 4096 volte piu' breve dell'unico impulso delconvertitore a modulazione di durata. E' d'altronde ragionevole e conveniente assumere un periododi ripetizione uguale per i due tipi di convertitore in quanto e' la massima frequenza del segnale daconvertire che determina il tempo massimo disponibile per ogni conversione.

Per ottenere la stessa precisione dai due tipi di convertitore la larghezza degli impulsi delsegnale modulato in frequenza deve essere mantenuta con la stessa precisione del segnale modulatoin durata, intendendo per precisione la variazione di larghezza dell'impulso in rapporto alla sualarghezza totale. Se, ad esempio, la larghezza totale fosse di 10 µsec ± 10 nsec allora la precisionesarebbe dello 0.1%.

Pertanto se si desiderasse realizzare un convertitore a modulazione di frequenza da 12 bit conun periodo T di ripetizione di 4.096 msec, allora la massima larghezza di ciascuno dei 4096 impulsisarebbe di 1 µsec.


253

Per ottenere la modesta precisione dello 0.1 % sarebbe necessario controllare la duratadell'impulso entro ± 1 nsec. Chiaramente questa e' una specifica molto difficile da soddisfare perqualsiasi tipo di interruttore analogico.

Piu' realisticamente, si potrebbe pensare di utilizzare interruttori analogici con erroridell'ordine di 10 ÷ 20 nsec e in tal caso per raggiungere una precisione dello 0.025% la durata diciascun impulso del segnale modulato in frequenza dovrebbe essere almeno di 80 µsec.

Ne consegue che il periodo di ripetizione per il convertitore a 12 bit sarebbe di 4096 . 80 =320 msec. Con questa bassa velocita' di conversione (circa tre conversioni al secondo) ilconvertitore a modulazione di frequenza diverrebbe usabile solo per segnali la cui frequenzamassima fosse di 0.03 Hz.

I circuiti logici limitano a loro volta la precisione del convertitore. Infatti per realizzareimpulsi entro i 20 nsec sarebbe necessaria una frequenza di clock di 50 MHz, che costringerebbe adusare famiglie a velocita' discretamente elevata.

6.6.4) Convertitore a modulazione di frequenza a tripla velocita’.

Le limitazioni operative inerenti il convertitore a modulazione di frequenza a singola velocita'possono essere superate riarrangiando il circuito pur senza complicarlo eccessivamente. Il risultatoche si ottiene e' il cosiddetto convertitore a tripla velocita'. In questo convertitore il "binary ratemultiplier" da 12 bit di fig. 6.34 e' suddiviso in tre elementi da 4 bit, come illustrato in fig. 6.35.

Clock

fContatoreprincipale

Logica di generazionedegli impulsi

f f f f1 2 3 4

f f f f1 2 3 4

f f f f1 2 3 4

f f f f1 2 3 4

B.R.M. 2

B.R.M. 1

B.R.M. 3

a a a a a a a a a a a a1 2 3 4 5 6 7 8 9 10 11 12

S

S

S3

2

1R R

C

C

16 R 16 R

C

256 R 256 R

2 R

C'

V0

fig. 6.35

c

Questo accorgimento permette di eliminare otto stadi nel contatore principale e la necessita'dei 12 derivatori digitali. Sono invece necessarie, come mostrato in fig. 6.36, tre porte logiche perprodurre a partire dal contatore principale quattro treni di impulsi non sovrapposti.


254

T

1 2 3 4 5 6 7 8

1 2 3 4

1 2

1

f

f

f

f

1

2

3

4

f /2

f /2

f /4

f /2

f /4

f /8

f /2

f /4

f /8

f /16

c

c

c

c

c

c

c

c

c

c

f /2c

f /4c

f /8c

f /16c

f

f

f

f

1

2

3

4

fig. 6.36

A ciascun "binary rate multiplier" vengono forniti i quattro treni di impulsi e quattro bitdell'ingresso parallelo Xp. Le relative uscite sono dei treni di impulsi la cui frequenza e' legata alnumero rappresentato dai quattro bit di Xp.

Il massimo numero di impulsi durante un periodo di ripetizione T e' ora solamente 16, quandotutti i bit di Xp in ingresso al "binary rate multiplier" sono degli uno logici. Il minimo numero diimpulsi e' zero quando questi quattro bit sono zero.

Per completare il convertitore sono necessari tre interruttori analogici e tre filtri passabasso.Cio' nonostante l'eliminazione di otto stadi di conteggio e dei 12 derivatori digitali fa si' che ilcircuito rimanga piu' semplice che non quello del convertitore a singola velocita'.

E' evidente che per un corretto funzionamento le correnti fornite alla giunzione sommadell'amplificatore operazionale per effetto dei bit meno significativi devono essere rispettivamentein rapporto 1/16 e 1/256 con quella derivante dai bit piu' significativi.

Infine per avere dei segnali di uscita precisamente sincronizzati e' opportuno che il contatoreprincipale sia di tipo sincrono.

Il circuito di generazione dei treni di impulsi di fig. 6.36 ha come ingressi le uscite delcontatore principale e in uscita fornisce quattro treni di impulsi f1, f2, f3 e f4 caratterizzati dal fattoche nessuno dei loro impulsi si sovrappone.

Il "binary rate multiplier", illustrato in fig. 6.37, e' realizzato con solo cinque porte logiche. Lafrequenza piu' elevata f1 e' controllata dal bit piu' significativo, quella immediatamente successiva f2dal bit piu' significativo tra i rimanenti e cosi' via.

Le uscite di ciascuna porta AND sono poi sommate su una porta OR. L'uscita finale delcircuito e' quindi un treno di impulsi definibile come:

R a f a f a f a fx = + + +1 1 2 2 3 3 4 4. . . .


255

fig. 6.37

a a a a

f f f f

R

1 2 3 4

x

1 2 3 4

oppure:

R N fx x c= .

dove Nx e' il numero rappresentato dagli specifici bit di Xp.La parte analogica del convertitore a tripla velocita' e' realizzata con tre interruttori analogici,

tre filtri passabasso a singolo stadio e un amplificatore operazionale. Ciascuno dei tre filtri consistein due parti: un primo filtro RC nello stadio di ingresso dell'amplificatore e un secondo filtro inreazione. Tale arrangiamento circuitale e' adottato in quanto si possono in tal modo eliminare treresistenze di precisione e due condensatori.

Ciascuno dei filtri deve presentare un'attenuazione di almeno 40 dB alla frequenza diripetizione, il che equivale a dire che la loro frequenza di taglio si deve trovare due decadi piu' inbasso di tale frequenza.

Come nel convertitore a modulazione di durata, le prestazioni del convertitore a triplavelocita' sono determinate esclusivamente dagli errori degli interruttori analogici, se si suppone chegli errori dovuti all'offset dell'amplificatore siano trascurabili e che i rapporti tra le resistenze sianoesatti entro lo 0.025%.

C'e' da notare tuttavia che solo l'interruttore relativo alla velocita' piu' alta deve essere moltopreciso; per le altre velocita' sono sufficienti interruttori di minori prestazioni, poiche' le correntiprodotte alla giunzione somma sono solamente 1/16 o 1/256 della corrente generata dalla catena allavelocita' piu' alta.

6.7) Conversione A/D.

6.7.1) Considerazioni generali.

Effettuare una conversione analogico-digitale (A/D) significa quantizzare l'ampiezza di unagrandezza fisica in un insieme di livelli discreti in modo da ottenere, tramite un'opportuna unita' dimisura e una codificazione, un numero rappresentante la misura della grandezza stessa.

La conversione A/D e' utilizzata negli strumenti ad indicazione numerica, nella telemetria,nella memorizzazione dei dati e soprattutto per l'elaborazione automatica.


256

Il principio della quantizzazione di un segnale analogico e' illustrato in fig. 6.38.Si osservi che per effetto della quantizzazione ogni valore *

iS del segnale analogico compresonell'intervallo Si ÷ Si+1 viene associato sempre al medesimo livello Ni.

N

Ssegnale analogico

quantizzazione

N

S SSi i*

i+1

i

fig. 6.38

L'intervallo Si+1 - Si = Q viene definito "intervallo o passo di quantizzazione"; si vedeimmediatamente che con il processo di quantizzazione si commette un errore. Se si indica con Si

* ilgenerico valore associato al livello Ni , l'errore massimo sara' pertanto pari a ± Q/2. Tale errore e'detto errore di quantizzazione.

E' ovvio che quanti piu' livelli di quantizzazione si hanno a disposizione tanto minore sara'l'errore di quantizzazione; pertanto un parametro molto importante che caratterizza un convertitoreA/D e' il numero di livelli di quantizzazione. Un altro parametro che caratterizza le prestazioni di unconvertitore e' il tempo di conversione, che permette di stabilire se il convertitore e' in grado dieffettuare le conversione di un segnale variabile nel tempo senza perdita di informazione.

Dato un segnale variabile nel tempo la sequenza delle operazioni da effettuare per convertirloin un insieme di valori discreti si puo' descrivere come segue:

• Operazione di campionamento, tramite la quale vengono prelevati i valori istantaneidel segnale analogico. La frequenza del campionamento deve essere tale da garantirela completa ricostruzione del segnale originale e pertanto, se F e' la massima frequenzacontenuta nel segnale analogico, la frequenza di campionamento minima deve esserepari almeno a 2F.

• Operazione di "ritenuta" del segnale campionato per mantenere inalterato il valore delsegnale per tutto il tempo di conversione.

• Operazione di conversione A/D propriamente detta e codificazione per larappresentazione numerica del segnale.

Oltre l'errore di quantizzazione appena definito vi sono altri errori che derivano dal fatto chela caratteristica reale di un convertitore A/D si discosta da quella ideale per tutta una serie di motivi.Tra di essi si possono citare i seguenti:


257

• Errore di zero, quando si ha in uscita una codificazione corrispondente allo zero conun segnale di ingresso non nullo.

• Errore di codificazione dei livelli discreti.

• Errore di non linearita'.

Questi tre tipi di errore sono illustrati in maniera qualitativa in fig. 6.39.

segnale digitale

segnale analogicoerrore di zero

errore dicodificazione

non linearita'

caratteristica ideale

caratteristica reale

fig. 6.39

Vi sono inoltre altre cause di errore provocate da rumore, instabilita' e derive degli elementicircuitali. Tutte queste cause costituiscono il limite fisico insuperabile dal punto di vista delleprestazioni di un convertitore A/D.

I convertitori A/D possono venir suddivisi in molti modi, in base alle loro modalita' difunzionamento e alle loro caratteristiche elettriche.

Dal punto di vista delle loro caratteristiche funzionali si puo' parlare di convertitori "ad anelloaperto", di convertitori "in controreazione" e di convertitori "veloci o flash".

6.7.1) Convertitori ad anello aperto.

Rientrano in questa categoria i convertitori tensione-frequenza e quelli a rampa semplice,doppia e multipla.

a) Convertitori tensione - frequenza.

In un convertitore tensione - frequenza la tensione Vi da convertire viene applicata ad unblocco circuitale la cui uscita e' un treno di impulsi di frequenza

F K V Fi= +. 0

dove K e' una costante di proporzionalita' che dipende dal convertitore e F0 e' la frequenza d'uscitache si ottiene quando la tensione di ingresso e' nulla.

Tale tipo di convertitore e' generalmente caratterizzato dalla semplicita' circuitale, ma la sualinearita', la precisione, la stabilita' e la rapidita' di conversione sono normalmente modeste.


258

La gamma dei possibili tipi di convertitore tensione - frequenza e' molto vasta e si va dasemplici circuiti ricavati da multivibratori astabili, in cui la frequenza di uscita ha di solito unlegame logaritmico con la tensione di ingresso e la cui precisione e' limitata, a complessi circuiti diprestazioni piu' che discrete. A titolo di esempio lo schema di principio di un convertitore ricavatodall'opportuna modifica di un multivibratore astabile e' riportato in fig. 6.40.

+V

Vi

F

fig. 6.40

R R

C C

Assumendo che la tensione di collettore dei transistori nello stato di interdizione coincida inpratica con V, cioe’ trascurando le cadute ai capi dei transistori in saturazione e le correnti diperdita, si ricava che, in prima approssimazione, il periodo T di oscillazione e':

+=

iVV1ln.RC.2T

Il legame tra tensione di ingresso e frequenza e' pertanto di tipo logaritmico; per linearizzarela dipendenza tra tensione di ingresso e frequenza di uscita si adottano configurazioni circuitali checonsentono di alimentare le basi dei transistori a corrente costante, sostituendo le resistenze R congeneratori di corrente.

Migliori caratteristiche si possono ottenere con stadi impieganti circuiti integrati linearisecondo lo schema di principio illustrato in fig. 6.41.

FVi

fig. 6.41


259

Come si puo' vedere, il primo operazionale e' utilizzato come stadio integratore in modo dagenerare una tensione a rampa la cui pendenza dipende dal valore della tensione Vi da convertire. Ilsecondo stadio realizza un comparatore con isteresi che commuta quando la tensione a ramparaggiunge i valori prefissati dalla rete di reazione positiva. La sua uscita e' utilizzata per scaricareperiodicamente il condensatore dell'integratore tramite un interruttore che di solito viene realizzatocon un FET. Quanto piu' elevata e' la tensione Vi tanto maggiore e' la frequenza di commutazione ecurando la realizzazione circuitale si riescono ad ottenere elevate linearita'.

Altri tipi di convertitore V/F si basano sull'impiego di FET, utilizzati in oscillatori RC comeresistenze variabili in funzione di una tensione, oppure sull'impiego di diodi varicap in oscillatoriLC o ancora utilizzando dei transistori unigiunzione.

A titolo di esempio in fig. 6.42 viene riportato lo schema di principio di un oscillatore RCimpiegante un amplificatore operazionale, in cui le resistenze della rete a scala sono costituite daFET.

Vi

fig. 6.42

b) Convertitore A/D a rampa semplice.

Lo schema di principio del convertitore a rampa semplice e' riportato in fig. 6.43.Per semplicita' si e' omesso in ingresso il blocco di sample and hold necessario per mantenere

costante il segnale applicato al convertitore durante il tempo di conversione e si e’ supposto che ilsegnale Vi da convertire sia esclusivamente unipolare.

S

R

Q

V

V

R

i

generatore dirampa

Clock

Fc

Contatore

Conmando di conversione

fig. 6.43

S

Un impulso di comando di conversione determina l'istante di partenza delle operazioni diconversione. Tale impulso azzera il contatore, mette nello stato "ON" il flip-flop RS, consentendo


260

pertanto che attraverso la porta AND la frequenza di clock Fc possa pervenire al contatore stesso, eda' inizio alla generazione locale di una tensione a rampa, che viene confrontata tramite un com-paratore con la tensione Vi da convertire. Finche' la tensione a rampa si mantiene inferiore a Vil'uscita del comparatore rimane bassa; non appena la tensione a rampa supera Vi il comparatorecommuta azzerando il flip-flop RS. In tal modo la porta AND viene bloccata e il conteggio degliimpulsi di clock interrotto. E' facile rendersi conto che, in condizioni ideali, il numero memorizzatonel contatore e' proporzionale alla tensione di ingresso.

Il diagramma di temporizzazione dei segnali nei vari punti del circuito e' riportato in fig. 6.44.

comando diconversione

VR

VR max

Vi

Q

S

t

t

t

t

fig.6.44

Le prestazioni di un tal tipo di convertitore sono generalmente superiori a quelle deiconvertitori V-F; la linearita' e la precisione dipendono ovviamente dall'accuratezza con cui vienerealizzato il generatore di rampa e dalla stabilita' della base dei tempi. Nel complesso tuttavia leprestazioni rimangono modeste.

Gli errori che maggiormente fanno sentire il loro effetto sono dovuti a fenomeni di nonlinearita' della tensione a rampa, alle incertezze nelle soglie del comparatore e ai ritardi da essointrodotti. C'e' inoltre da notare che vi e' un'elevata sensibilita' a disturbi e rumori provenienti siadalla rete di alimentazione sia sovrapposti alla tensione da convertire.

c) Convertitore A/D a doppia rampa.

Prestazioni nettamente superiori a quelle dei sistemi presi fin qui in considerazione si possonoottenere con il convertitore A/D a doppia rampa, il cui schema di principio e' riportato in fig. 6.45.

La tensione Vi da convertire viene applicata per un intervallo di tempo costante T0,determinato da una rete sequenziatrice in base alla frequenza di clock, ad un integratore. La tensioneall'uscita dell'integratore alla fine dell'intervallo sara':

( )∫=0T

0i1 dt.tVV

e se Vi e' costante si ottiene:


261

VR C

V Ti1 01=.

. .

V

VR

T

T

T

T

T

T

Rete

sequenziatrice

F

C

Comp.

Clock

F

Contatore

reset

T

i

R

0

2

1

0

1

2

V1

c

c

2

fig. 6.45

Al termine dell'intervallo T0 la tensione Vi viene sconnessa e l'ingresso dell'integratore vienecollegato a una tensione di riferimento costante -VR di polarita' opposta a quella della tensione Vi,che integrata da' origine ad una rampa decrescente. Durante questo secondo intervallo di tempo (T2)la porta AND risulta abilitata e gli impulsi di clock possono raggiungere il contatore. Questa fase siinterrompe non appena l'uscita dell'integratore raggiunge lo zero, condizione riconosciuta tramite ilcomparatore. A questo punto la porta AND viene bloccata, l'informazione viene trasmessa alcircuito sequenziatore che provvede ad avviare un nuovo ciclo di conversione dopo un opportunointervallo di tempo T1.

Esiste pertanto una proporzionalita' diretta tra la tensione da convertire e il numero di impulsiconteggiati. Infatti alla fine del periodo T2 e' soddisfatta la condizione:

VR C

V TR1 21 0− =.

. .

e ricordando l'espressione ricavata per V1 si ottiene infine:

T T VV

i

R2 0= .

Il numero di impulsi conteggiati e' pertanto:

N T F T F VVc c

i

R= =2 0. . .

E' opportuno osservare che l'intervallo di tempo T0 viene ottenuto conteggiando un certonumero N0 di impulsi di clock. Di conseguenza:

T NFc

00=


262

che permette finalmente di ricavare l'espressione finale:

V VN

NiR=0

.

Questo tipo di convertitore possiede una linearita' e una precisione nettamente superiore aquella dei tipi precedentemente presi in esame. Il suo pregio piu' importante risiede nel fatto che ilconteggio risulta indipendente sia dalla stabilita' del clock che da quella dei componenti della rete diintegrazione. E' sufficiente infatti, affinche' la relazione appena ricavata sia valida, che la frequenzadel clock e le caratteristiche dell'integratore rimangano stabili durante il tempo di conversione,specifica questa abbastanza facile da soddisfare. Anche le incertezze introdotte dal comparatore dizero si possono ritenere scarsamente influenti in quanto si ripercuotono alla stessa maniera siadurante la rampa ascendente che durante la rampa discendente.

A tutto cio' si aggiunge il fatto che l'operazione di integrazione permette di ridurre l'effetto deidisturbi impulsivi e che tutti i rumori a valor medio nullo, quali ad esempio il rumore di rete, il cuiperiodo sia un sottomultiplo del periodo di integrazione, vengono totalmente cancellati.

Unica caratteristica negativa, peraltro comune ai convertitori fin qui presi in esame, e' lalentezza dell'operazione di conversione, che non permette pertanto di trattare segnali di ingresso difrequenza elevata.

d) Convertitore A/D a rampa multipla.

Convertitori A/D, il cui principio di funzionamento e' simile a quello del convertitore a doppiarampa, sono quelli a rampa multipla, che nei confronti di quello a doppia rampa presentano unaserie di vantaggi. In particolare hanno, con un'opportuna scelta della frequenza di clock, unamaggior stabilita' e precisione, una maggiore rapidita' di conversione ed infine offrono un maggiorpotere filtrante nei confronti di rumori e disturbi.

Per illustrarne il principio di funzionamento si fara' riferimento a quello a tripla rampa, le cuiforme d'onda principale sono riportate in fig. 6.46.

uscita dell'integratore

t

t

intervallodi conteggio

fig. 6.46

La tensione di ingresso Vi viene integrata per un intervallo di tempo costante T0 al termine delquale all'ingresso dell'integratore viene applicata la tensione costante di riferimento -VR, che scaricail condensatore dell'integratore in modo del tutto analogo a quanto avviene nel convertitore a doppia


263

rampa. La differenza con quest'ultimo risiede nel fatto che la scarica a corrente costante non siarresta quando la tensione di uscita dell'integratore ha raggiunto lo zero, ma prosegue, diventandonegativa, fino all'istante di arrivo del successivo impulso di clock. In questo istante, quando l'uscitadell'integratore e' negativa, viene applicata all'ingresso una tensione fissa dello stesso segno di Vipari a VR/10.

In tal modo l'uscita dell'integratore tornera' a salire con una pendenza pari a un decimo diquella precedente. Il conteggio si arresta quando l'uscita dell'integratore raggiunge lo zero.

A parte qualche lieve complicazione nella codifica del dato digitale di uscita, si puo' notareche in virtu' dei due tratti a pendenza diversa si ottengono, a parita' di frequenza di clock, risoluzioninettamente superiori a quelle del convertitore a doppia rampa. Ad esempio con 20 impulsi di clock,10 per il tratto a pendenza negativa e 10 per il tratto a pendenza positiva, si ottiene una risoluzionepari a una parte su 100, che nel caso di un convertitore a doppia rampa richiederebbe 100 impulsi diclock. Da un altro punto di vista si puo' affermare che il convertitore a doppia rampa a parita' difrequenza di clock impiegherebbe per ottenere la medesima risoluzione un tempo cinque volte supe-riore.

6.7.2) Convertitori a controreazione.

Si consideri la semplice struttura circuitale illustrata in figura 6.47. Si abbia cioe’ unconvertitore D/A (realizzato nel caso in esame con una rete a scala) la cui uscita piloti unagiunzione a somma nulla.

R

R

2R

2R

2R

2R

+V

Logicadi controllo

R

R

VI

1A1A

Comparatore analogico

giunzione somma

fig. 6.47

b

b

b

1

2

n

La tensione alla giunzione somma sara’ ovviamente nulla quando:

nn2211A1 bI.....bIbII +++=

dove la generica Ii e’ il contributo fornito alla giunzione somma attraverso il ramo i dal generatoredi riferimento VR. Si ricordi che:

1n,....,2,1i2II i

1i −==+


264

Questa semplice osservazione permette di individuare una tecnica atta ad effettuare laconversione analogico-digitale. Si supponga infatti che una logica programmata applichi alconvertitore D/A parole digitali di diverso valore secondo un'opportuna politica (per incrementisuccessivi unitari, per approssimazioni successive, secondo una ricerca binaria. etc.). Solo quando latensione alla giunzione somma sara' scesa al di sotto di un'opportuna soglia, pari alla tensionefornita dal bit meno significativo, l'operazione verra' interrotta. La parola binaria cosi' realizzatasara' l'equivalente digitale della tensione V1A.

Per esaminare quantitativamente questo modo di operare si supponga che sia a 1 il bit piu'significativo, mentre tutti gli altri siano a 0. La corrente fornita alla giunzione somma e' allora:

I VRR

1 2=

Se invece e' il secondo bit ad assumere il valore 1 si ottiene, ricordando che l'impedenzad'uscita di una rete a scala R/2R vale R e che la tensione di uscita a vuoto nelle condizioni ipotizzatee' VR/4:

I VRR

2 4=

In definitiva all'equilibrio si avra':

I VR

VR

b VR

b V bAA R R R

n n11

1 22 4 2= = + + +

..

.. ...... .

cioe’

nRn

0n

2n2

1n1

Rnn21

RA1 2B.V

22.b.....2.b2.b.V

2b.....

4b

2b.VV =+++=

+++=

−−

dove con B si e’ indicato il valore rappresentato dalla parola binaria in ingresso al convertitore D/A.In definitiva si ottiene :

n

R

A1 2.VVB =

All’equilibrio quindi la parola binaria B rappresenta, nei limiti dell’errore di quantizzazione,la misura della tensione di ingresso V1A.

Nella pratica un convertitore A/D in controreazione si ottiene inserendo un convertitore D/Anell’anello di reazione di un amplificatore operazionale utilizzato come comparatore, comeillustrato in figura 6.48


265

Logicadi controllo

Vi

Comparatore analogico

fig. 6.48

Convertitore

D/A

VR

+

-

parola digitale d'uscita

Il convertitore D/A puo' essere di diverso tipo, anche se e' abbastanza comune che vengaimpiegato quello con rete a scala.

La logica di controllo determina poi le modalita’ operative del convertitore A/D, permettendodi ottenere piu’ o meno rapidamente il dato convertito. In sostanza le diverse modalita’ operativeinfluiscono solo sulla velocita’ di conversione e non sulla risoluzione e sulla precisione delconvertitore. Queste ultime risultano determinate unicamente dalla struttura e dalle caratteristichedel convertitore D/A inserito nell’anello di reazione.

La modalita' operativa piu' semplice e' quella che prevede l'incremento della parola digitale diun'unita' per periodo di clock. Ovviamente un tal modo di procedere fa si' che la logica di controllosia particolarmente semplice, ma contemporaneamente costringe ad adottare tempi di conversionelunghi, rendendo il convertitore poco adatto alla conversione di segnali variabili nel tempo. Unconvertitore A/D di tal tipo viene detto ad inseguimento.

Una maggiore efficienza si ottiene con la politica di controllo a successive approssimazioni, incui la tensione convertita e' ottenuta con successive fasi di tentativo e correzione a partire dal bit piu'significativo della parola digitale.

In sostanza viene effettuata una ricerca dicotomica del risultato ponendo inizialmente a 1 il bitpiu' significativo e osservando se la tensione ottenuta e' superiore o inferiore a quella di ingresso. Inbase al risultato di questo confronto la logica di controllo decide poi se mantenere a 1 tale bit oazzerarlo, ripetendo poi la stessa operazione per tutti i successivi bit fino ad ottenere in uscita il datoche meglio approssima la tensione di ingresso.

La tecnica a successive approssimazioni consente di accelerare in modo considerevole leoperazioni di conversione. Infatti, nella tecnica a inseguimento il tempo massimo necessario allaconversione e' 2n.T, se T e' il periodo di clock e n il numero di bit del convertitore, mentre nellatecnica a successive approssimazioni il tempo necessario e', in prima approssimazione, solamenten.T.

6.7.3) Convertitori veloci (flash).

Si definiscono convertitori veloci (flash) quelli in grado di convertire segnali analogicioccupanti una banda dell’ordine della decina o addirittura del centinaio di MHz. La loro caratteri-stica piu' importante e' il tempo di conversione definito come l'intervallo di tempo che intercorre tral'istante in cui viene applicato il comando di inizio della conversione stessa e quello in cui il dato inuscita puo' essere considerato valido.

La struttura di questo tipo di convertitori e' totalmente diversa di quella dei convertitori fin quipresi in esame. In genere il cuore di un sistema di conversione veloce e' costituito da un insieme di


266

comparatori, ciascuno con una precisa e prefissata tensione di soglia. Le uscite di tali comparatorivengono poi inviate ad un opportuno sistema di codifica che realizza la parola digitale di uscitasecondo lo schema di principio di fig. 6.49.

La velocita di questo tipo di convertitore e' limitata solamente dal tempo di assestamento deicomparatori e dalla velocita della rete di codifica. La limitazione maggiore risiede nel gran numerodi resistori da utilizzare, che nel caso di un'uscita a n bit e pari a 2n, e nel gran numero dicomparatori necessario, pari a 2n-1. Ogni bit in piu' pertanto porta al raddoppio del numero diresistenze e comparatori necessari. Per tale motivo i convertitori veloci realizzati secondo questoprincipio non hanno in genere un numero di bit superiore a 6.

Strutture piu' complesse, ottenute da gruppi di comparatori multi soglia opportunamenteraggruppati tra di loro, permettono di realizzare sistemi di conversione A/D veloci fino a 8 ÷ 10 bit.

VR V

R

R

R

R

Rete combinatoriadi

codificauscita digitale

fig. 6.49

6.8) Cenni sul dimensionamento di sistemi d’acquisizione e conversione A/D.

Dopo aver preso nei paragrafi precedenti in considerazione alcuni aspetti relativi allaconversione D/A e A/D si esamini ora un sistema completo, illustrato schematicamente nella figura6.50.

segnaleanalogico Circuiti di

protezioneAmplificatore/Attenuatore

Filtro PBantialiasing S/H

ConvertitoreA/D

ConvertitoreD/A Filtro PB

Protezionie

Amplificatore

segnale digitale

segnaleanalogico

figura 6.50

Ovviamente nei casi reali alcuni dei blocchi rappresentati in figura potrebbero mancare. Se, adesempio, non si avesse interesse a riottenere un segnale analogico in uscita, il convertitore D/A, ilfiltro passa-basso d’uscita, le protezioni e l’eventuale amplificatore non sarebbero presenti.


267

I punti su cui fissare l’attenzione ai fini del dimensionamento possono essere riassunti in:

• Precisione e risoluzione, determinate dal numero di bit della parola di uscita;• Banda del segnale, che determina la frequenza di campionamento;• Dinamica del segnale di ingresso, che ha una diretta influenza sugli stadi

amplificatori/attenuatori;• Numero di canali del sistema, che permette di valutare il tempo massimo di conversione

del convertitore A/D.

L’ultima parametro preso in esame si riferisce alla possibilita’ di eseguire la conversione A/Dsu piu’ segnali utilizzando un unico convertitore A/D. Tale operazione puo’ venir effettuata se nellacatena di conversione di figura 6.50 viene inserito un multiplexer (analogico) immediatamenteprima del blocco sample-hold, permettendo di scandire ciclicamente i vari segnali di ingresso. E’evidente tuttavia che, se in un sistema monocanale il periodo minimo di campionamento e’determinato dalla somma del tempo di acquisizione Ta del sample-hold e del tempo di conversioneTconv del convertitore A/D, cioe’:

convaminc TTT +=

in un sistema multicanale con N ingressi il periodo minimo di campionamento del singolo canalesara’:

( )convaminc TT.NT +=

Se, ad esempio, il sistema fosse in grado di eseguire 104 campionamenti al secondo, con ununico canale il periodo di campionamento sarebbe di 10-4 secondi. In altre parole, tenendo presenteche la frequenza di campionamento deve essere almeno doppia della massima frequenza contenutanel segnale, si sarebbe in grado di convertire segnali con frequenza massima di 5 kHz.

Se viceversa i segnali di ingresso fossero invece 10, il periodo minimo di campionamento delsingolo segnale passerebbe a 10-3 secondi, consentendo la conversione A/D di segnali di frequenzamassima pari a 500 Hz.

L’aumento del numero di canali pone quindi, a parita’ delle altre caratteristiche, un vincolosulla massima frequenza del segnale convertibile. Quanto piu’ aumenta il numero di canali, tantopiu’ risulta limitata la banda di ciascun segnale convertibile.

Con riferimento allo schema di massima di figura 6.50 i primi tre blocchi, cioe’ quelli diprotezione, di amplificazione/attenuazione e il filtro passa-basso antialiasing, effettuanol’operazione che complessivamente viene detta condizionamento del segnale. E’ necessario cioe’:

• Limitare l’ampiezza del segnale a valori tali da garantire l’integrita’ del sistema;• Amplificare o attenuare il segnale in modo che il suo valore massimo sia adattato al fondo

scala del convertitore. Ci si rende infatti conto che se, ad esempio, si applicasse ad unconvertitore A/D con fondo scala di 10 V un segnale di ampiezza massima 0,5 V, non sisfrutterebbe convenientemente il convertitore stesso. Alcuni bit della parola digitale diuscita, per la precisione quelli piu’ significativi, rimarrebbero costantemente a zero;

• Limitare la banda del segnale al piu’ alla meta’ della frequenza di campionamento.


268

I circuiti di protezione possono venir realizzati utilizzando dispositivi di tosatura, cheutilizzano diodi o zener, come illustrato in figura 6.51.

V V

+V

-V

in out

Vin Vout

figura 6.51

Nel caso (a) la tensione del segnale d’uscita viene mantenuta approssimativamente all’internodell’intervallo compreso tra +V e –V, nel caso (b) tra Vz e –Vz.

Un risultato analogo si puo’ ottenere utilizzando varistori, cioe’ resistenze non lineari, che,com’e’ noto, diminuiscono di valore all’aumentare della tensione applicata.

Gli stadi amplificatori/attenuatori vengono di solito realizzati con amplificatori differenziali,in modo da ridurre, per quanto possibili, gli effetti dei rumori di modo comune. Molto spesso laconfigurazione adottata e’ quella dell’amplificatore per strumentazione 3OP, che, oltre a presentareottime caratteristiche di reiezione di modo comune, permette di variare il guadagno agendo suun’unica resistenza. Spesso inoltre il guadagno puo’ venire programmato con un’opportuna paroladigitale di controllo, come si e’ visto al paragrafo 6.4.3.

Infine il filtro antialiasing e’ semplicemente un filtro passa-basso. Considerazioni anchebanali, basate su quanto esposto al paragrafo 6.2, relativo allo spettro dei segnali campionati,permettono di affermare che la ripidita’ del filtro dovra’ essere tanto maggiore quanto piu’ lamassima frequenza contenuta nel segnale da convertire si avvicina alla frequenza di Nyquist, cioe’alla meta’ della frequenza di campionamento1.

Il filtro va ovviamente inserito a monte dell’eventuale multiplexer. In uscita del multiplexer,infatti, si ha un segnale composito che deriva dalla commutazione ciclica sui vari canali d’ingresso.Il suo contenuto frequenziale e’ quindi diverso da quello dei singoli segnali.

Che questa affermazione corrisponda a realta’ e’ facilmente intuibile facendo riferimento alseguente semplice esempio. Si consideri infatti un sistema a due canali ai cui ingressi siano presentidue tensioni continue di valore diverso, come illustrato in figura 6.52.

1 Per semplificare il filtro e’ conveniente sovracampionare, cioe’ adottare una frequenza di campionamentonotevolmente superiore al doppio della massima frequenza contenuta nel segnale. E’ abbastanza usuale avere fattori disovracampionamento che possono giungere anche a 100.


269

V

V

VMUX

V

V

V

t

t

t

1

2

oo1

2

t 2t 3t 4t 5t 6t 7tc c c c c c c

figura 6.52

Il segnale Vo in uscita del multiplexer sara’ un’onda rettangolare, che ad ogni istante dicampionamento commuta tra i due valori V1 e V2. Si passa cioe’ da un segnale in continua (e quindicon componenti spettrali unicamente a frequenza nulla) ad un segnale che contiene anche le righespettrali Fc = 1/tc e tutte le sue armoniche dispari. Non e’ quindi possibile eseguire il filtraggioantialiasing a valle del multiplexer, ma e’ obbligatorio realizzarlo a monte utilizzando tanti filtriquanti sono i canali di ingresso.

Per quanto attiene il multiplexer esso ha il compito di connettere uno degli ingressi alla lineadi uscita. Di solito la selezione viene effettuata attraverso un certo numero N di bit, detti bit diindirizzo, che permettono di scegliere la linea di ingresso desiderata. Essi vengono realizzatiutilizzando un banco di interruttori, capaci di commutare segnali analogici, e con una logica didecodifica degli indirizzi che aziona il singolo interruttore. Spesso all’interno del multiplexer sonopresenti anche circuiti di protezione.

Parametri caratterizzanti un multiplexer sono:

• Numero di canali• Dinamica consentita ai segnali di ingresso• Isolamento tra i canali• Caratteristiche statiche degli interruttori• Caratteristiche dinamiche

In particolare, con riferimento alle caratteristiche statiche, una notevole importanza assume laresistenza a interruttore chiuso Ron, che per i componenti disponibili comunemente e’ compresa traqualche decina e qualche centinaio di ohm. Tale resistenza e’ comunque definita sull’interadinamica ammessa per l’ingresso.

Analoga importanza riveste la corrente di perdita Is di un interruttore aperto. A seconda deltipo di interruttore questa corrente puo’ variare, ma e’ comunque molto piccola. Per interruttorirealizzati in tecnologia MOS e’ dell’ordine del nanoampere o meno.

Tra i parametri dinamici si possono citare i tempi di apertura e di chiusura degli interruttori,che, essendo elementi fisici e non ideali, hanno dei tempi di azionamento che, per quanto piccoli,non possono certamente essere nulli.

Questi parametri, assieme alle capacita’ parassite, inevitabilmente presenti, permettono divalutare gli errori introdotti dagli interruttori.

Gli interruttori analogici possono essere realizzati utilizzando ponti di diodi, transistoribipolari, transistori ad effetto di campo o altri dispositivi, quali ad esempio fotodiodi ofotoresistenze. In figura 6.53 sono riportate, senza alcuna pretesa di completezza, alcune strutturecircuitali tipiche che realizzano interruttori analogici.


270

Interruttore serie (npn) Interruttore paralleloa singolo transistore

Interruttore serie con pilotaggio a corrente costante

Interruttore serie (pnp) Interruttore serie-parallelo Interruttore serie a NFETdi media velocita'

Interruttore serie-paralleloa NFET di media velocita'

Interruttore seriea MOS

Interruttore serie-parallelo a MOS

V

V

+5V +15VV

+10

0

+5

0c

R V+V

-VV

+12 -12

0 R 0

Vc

+5V

-5

+5

V0

-15

-5-15

+5

VR

c

0

V

V

VR+5

-10

+5

0

-15

V

V

V

R

0c

+15

0

+5

+15

-10

V

VVR

c

0

-15

-10

+10

-10

+10

Vc

-20

VR1V0

VR2

VR

+5

-10

+5

V0

-24

+5

Vc+15

0

V02

V01

VR1

+12

VR2

-12

Vc+12

0

fig. 6.53

Un’importante classificazione degli interruttori permette di raggrupparli in due categorie,quella in cui uno degli elettrodi dell'elemento di commutazione e' connesso al potenziale diriferimento e quella degli interruttori “floating”. Un esempio dei primi e’ rappresentato dal circuitodi figura 6.53 (b). E’ abbastanza evidente che in questo caso il pilotaggio dell’interruttore e’particolarmente semplice; e’, infatti, sufficiente polarizzare adeguatamente la base rispettoall’emettitore, che e’ connesso a massa, per ottenere la commutazione del transistore. Piu’ difficilerisulta la commutazione di un interruttore “floating”.

Si consideri, ad esempio, l’interruttore MOS di figura 6.54.

V Vi o

c

figura 6.54

D S

G

V


271

Avendo scelto per la realizzazione un MOS ad arricchimento, per portarlo in conduzione e’necessario applicare tra gate e source una tensione di comando superiore alla tensione di soglia VT.Poiche’ tuttavia la tensione d’uscita Vo non e’ costante, anche la tensione di comando Vc non puo’essere resa costante, ma deve essere tale che, istante per istante, sia rispettata la relazione:

Toc VVV ≥−

Un possibile arrangiamento circuitale che soddisfa queste specifiche e’ quello che fa ricorsoad un generatore di corrente comandato, come mostrato in figura 6.55.

In questo circuito e’ sufficiente che, indipendentemente dalla tensione Vo, Tci VI.R > permantenere in conduzione il MOS.

V V

R

I

i o

c

figura 6.55

C’e’ da notare infine che le capacita’ parassite giocano un ruolo fondamentale sugli errori dicommutazione. Si consideri, infatti, un interruttore MOS “floating”, quale quello di figura 6.56, incui siano state evidenziate le capacita’ parassite drain-source CDS, gate-source CGS e gate-drainCGD.

V Vi o

c

figura 6.56

D S

G

V

C

C

C

C

DS

GD GS

Per semplicita’ si consideri poi l’interruttore chiuso su un carico capacitivo C, situazione chemolto spesso corrisponde alla realta’.

Si supponga ora che al gate venga applicato un gradino di comando. Poiche’ le due capacita’CGD e C formano un partitore capacitivo, una frazione della tensione di comando verra’ riportata inuscita, determinando quello che viene chiamato errore di piedistallo. Indicando con Vc la tensionedi comando, si avra’ in uscita una tensione pari a:


272

CCC.VVGD

GDco +

=

La capacita’ CDS determina poi un errore detto “errore di feed-trough”. Infatti, anchequando il MOS e’ in condizione OFF, una parte del segnale d’ingresso Vi viene riportata in uscitapoiche’ anche in questo caso CDS e C formano un partitore capacitivo. Si ha in tal caso:

CCC.VVDS

DSio +

=

Si nota immediatamente che, in ambedue i casi, un aumento di C gioca un ruolo favorevolepoiché fa diminuire l’errore complessivo. Tuttavia l’aumento di C ha tutta una serie dicontroindicazioni. Ad esempio la velocita’ operativa dell’interruttore in fase di chiusura vienediminuita poiche’ il condensatore C si carica con una costante di tempo pari a Ron.C.

L’errore di piedistallo puo’ invece venir compensato utilizzando per realizzare l’interruttoredue MOS complementari anziche’ uno solo, secondo lo schema di figura 6.57.

V Vi o

figura 6.57

Vc

In questo modo le cariche fornite all’uscita attraverso le capacita’ parassite si bilanciano tantopiu’ quanto le caratteristiche dei due MOS coincidono.

6.9) Gli interruttori per segnali analogici.

Ciascun tipo di "switch" analogico ha i suoi vantaggi e le sue limitazioni, che ne determinanoil campo d’impiego. Nessun interruttore infatti e' perfetto. Per essere tale esso dovrebbe avere unaresistenza nulla nello stato ON, infinita in quello OFF ed avere un'efficienza del 100%, cioe' nondissipare potenza.

Dal punto di vista delle caratteristiche elettriche gli interruttori meccanici sono quelli che piu'd’ogni altro si avvicinano a questa condizione ideale, in quanto hanno il piu' alto rapportoROFF/RON ed isolano totalmente il segnale dalla funzione di controllo della commutazione.Tuttavia la loro realizzazione meccanica fa si' che si generino rumori e instabilita' nellecommutazioni a basso livello, con rimbalzo dei contatti, avvelenamento degli stessi e suscettibilita'alle vibrazioni. Inoltre, la necessita' di spostare una massa fisica per dar luogo alla commutazioneimpedisce operazioni ad alta velocita' e da' di regola luogo ad una maggior dissipazione di potenzache non con gli interruttori allo stato solido.

I transistori bipolari permettono di realizzare degli eccellenti interruttori per segnali digitali,ma si rivelano molto carenti nelle applicazioni di commutazione con segnali analogici a basso


273

livello. I loro principali svantaggi risiedono nella presenza di tensioni di offset ineliminabili enell'impossibilita' di isolare il segnale analogico da commutare dai segnali di controllo dellacommutazione. Inoltre nella commutazione di segnali analogici si rivelano relativamente lenti, adesempio rispetto a interruttori realizzati con JFET.

La resistenza di conduzione RON degli interruttori realizzati con BJT e' bassa e risultacompresa tra un massimo di qualche diecina di ohm per i normali transistori di bassa potenza fino aqualche milliohm per i transistori di potenza piu’ elevata. A causa delle loro caratteristiche essivengono quindi utilizzati quasi esclusivamente nelle applicazioni ad alto livello, dove gli offset incorrente continua assumono un'importanza trascurabile.

Sotto certi aspetti dispositivi particolarmente adatti alla realizzazione di interruttori analogicisono i dispositivi fotosensibili; poiche' utilizzano quali segnali di controllo la luce, essi permettonoinfatti un isolamento completo tra segnale di comando e circuito di segnale.

Fissando l'attenzione sulle fotocelle e sulle fotoresistenze si puo' dire tuttavia che la loro RONe' relativamente alta e il rapporto ROFF/RON non e' molto buono. A cio' si aggiunge che, ancheaccettando bassi valori per tale rapporto, raramente si riescono a superare frequenze dicommutazione al di sopra del centinaio di Hz. Se come elementi fotosensibili si utilizzano materialisemiconduttori quali il solfuro o il seleniuro di cadmio, si ha, infatti, una notevole inerzia nelraggiungere lo stato OFF dopo l'esposizione ad un'illuminazione intensa (in qualche caso possonopassare diversi secondi prima che la ROFF raggiunga valori accettabili).

Switch fotoelettrici piu' rapidi possono essere realizzati con la combinazione di LED efototransistori o fotodiodi, ma in tal caso l'inconveniente principale e' il costo.

Un comportamento molto migliore viene presentato dai JFET. Essi non presentano tensioni dioffset, e il rapporto tra ammettenza e capacita' di ingresso e' il migliore tra quelli dei dispositivicomunemente disponibili. Questi due parametri hanno un'importanza fondamentale per la velocita'di commutazione e nel caso dei JFET, quando anche le sorgenti di segnale hanno un'impedenzainterna molto bassa, la velocita' che si raggiunge puo' essere veramente notevole. Per fissare le ideesi puo' affermare che un JFET a canale N, quale ad esempio il 2N4391, ha un rapporto ROFF/RONdi circa 109, una resistenza di conduzione che si aggira sulla trentina di ohm e una massima correntedi perdita a 25°C, che non supera i 100 pA. E' bene ricordare che i JFET a canale P presentanocaratteristiche di velocita' inferiori rispetto a quelli a canale N a causa della minor mobilita' dei loroportatori di carica maggioritari (lacune) rispetto ai portatori dei JFET a canale N (elettroni).

Il maggior inconveniente dei JFET risiede nell'estrema difficolta' che si ha nel realizzaredispositivi multicanale in tecnica integrata.

I dispositivi che oggigiorno maggiormente si prestano alla commutazione a bassa potenza,soprattutto quando l'ampiezza dei relativi segnali non sia eccessiva, sono i MOS, che permettono larealizzazione di diversi canali di commutazione sullo stesso substrato, con eccellenti caratteristiche.In aggiunta anche tutti i circuiti di controllo della commutazione possono essere integrati nellostesso chip.

I MOS presentano dal punto di vista elettrico diversi significativi vantaggi:

• La dissipazione di potenza e' praticamente nulla nella maggior parte delleapplicazioni. Infatti non vi e' potenza dissipata nei circuiti di gate e la stessa potenzadissipata nello switch, quando questo si trova nella condizione ON, e' di solitotrascurabile.

• La tensione di offset in un commutatore ben progettato e' nulla.• La resistenza ON e' ragionevolmente bassa ( al massimo di qualche centinaio di

ohm).• La resistenza OFF e' praticamente infinita (tipicamente > 1012 ohm) e le correnti di

perdita sono molto piccole (dell'ordine dei 100 pA).


274

• I segnali analogici sono altamente isolati dal circuito di controllo dellacommutazione.

6.9.1) Struttura di un interruttore MOS.

Si consideri a titolo di esempio la struttura di in commutatore formato da due switch, di cuiuno puo' essere in condizioni ON e l'altro in condizioni OFF, come illustrato in fig. 6.58.

Ambedue i MOS hanno un substrato comune, realizzato in silicio debolmente drogato N. Unostrato di biossido di silicio, accresciuto termicamente in tecnica epitassiale, copre completamentel'intera superficie del chip, tranne nelle zone in cui vengono realizzate le connessioni, garantendouna buona protezione dei dispositivi e una buona stabilita' delle caratteristiche. Le connessionivengono normalmente realizzate in alluminio deposto sotto vuoto.

Ciascun MOS ha elettrodi di gate e di ingresso separati; le uscite invece, a seconda deldispositivo scelto possono essere separate oppure connesse ad un elettrodo comune. E' interessantenotare che a seconda della metallizzazione finale con la stessa struttura e disposizione deidispositivi attivi possono venir realizzati switch individuali, differenziali o multiplexer. I MOSutilizzati sono di solito a canale P e passano in conduzione quando una tensione negativa vieneapplicata tra gate e source, essendo del tipo a rinforzo.

SiO

ingresso 1

gate 1

metallo depositato

uscita gate 2

ingresso 2

NP+ P+ P+ P+

substrato

uscita

ingresso 1

ingresso 2

gate 1

gate 2

figura 6.58

substrato

In fig. 6.59 sono riportate le condizioni tipiche di funzionamento di un MOS usato percommutare segnali analogici compresi tra -10 e +10 V.


275

substrato

uscita dati

Rcontrollo+10 V off-10 V on

R

ingresso dati(10 V picco)

+10 V

S L

0 5 10 15 20

1

2

3

4

5

6

tensionesubstrato - source

tensione di soglia

fig. 6.59

In ciascuna condizione operativa e' opportuno che siano rispettate le seguenti condizioni:

• La tensione VBB di polarizzazione del substrato deve essere maggiore dellamassima tensione positiva del segnale analogico. Poiche' tale polarizzazione deveessere mantenuta costantemente vi e' bisogno di un'alimentazione in continua.

• Per portare l'interruttore nella condizioni ON e mantenere bassa la resistenza diconduzione RON la tensione applicata al gate deve essere almeno di cinque voltinferiore della massima escursione negativa del segnale analogico.

• Per assicurare la completa apertura dello switch la tensione di gate deve diventarealmeno pari a VBB, rendendo nulla la tensione di polarizzazione di gate VGB.

La prima delle condizioni enunciate dev'essere osservata per ottenere buone prestazionidall’interruttore. Si garantisce infatti in tal modo che le giunzioni p-n parassite siano polarizzateinversamente. Inoltre quando il canale e' OFF questa condizione isola il drain dal source garantendoresistenze di isolamento molto elevate. Quando lo switch e' ON e il canale drain - source si e'formato e la zona di canale rimane isolata dal substrato da una giunzione p - n in quanto il canale sitrova comunque a tensioni maggiormente positive delle altre zone e si trova quindi polarizzatoinversamente.

Il diagramma di fig. 6.59, che illustra l'andamento qualitativo della tensione di soglia infunzione della tensione substrato-source, chiarisce invece l'opportunita' di rispettare la seconda e laterza regola. Si vede infatti che la tensione di soglia gate-source, parametro tipico dei dispositiviMOS a rinforzo, si modifica la variare della tensione di polarizzazione substrato-source.

E' noto che per creare il canale in modo che la resistenza di conduzione sia di basso valore e'necessario applicare una tensione di polarizzazione VGS maggiore della tensione di soglia; in casocontrario la resistenza di canale si manterrebbe di valore elevato e verso l'uscita potrebbe scorreresolo una corrente di qualche µA.

Per ottenere lo scopo stabilito, nella commutazione ON e' quindi necessario rendere il gatenotevolmente piu' negativo della tensione di soglia VTH

' determinata dalla massima escursionenegativa del segnale di ingresso.


276

Infine nella commutazione OFF la terza regola assicura che la polarizzazione del gate sia piu'positiva di VTH, garantendo che la zona di canale ritorni nella condizione di silicio di tipo N,impedendo pertanto che vi possa essere un flusso di portatori maggioritari tra source e drain.

C'e' da osservare tuttavia che le resistenze RON e ROFF variano con la tensione del segnale econ la temperatura. Un segnale di ingresso positivo infatti fa aumentare la tensione dipolarizzazione VGS favorendo la formazione del canale. La minima resistenza di canale si hapertanto in corrispondenza alla massima escursione positiva del segnale di ingresso.

Se tuttavia come carico si sceglie un valore resistivo molto maggiore che non la RON glieffetti della variazione di quest'ultima diventano trascurabili, sia per quanto riguarda la precisionedell'uscita, sia per quanto riguarda la distorsione introdotta in presenza di segnali variabili neltempo, malgrado che la RON vari in maniera non lineare.

Senza approfondire eccessivamente tale argomento si puo' dire che con un carico dell'ordinedel migliaio di ohm, carico il cui valore puo' essere considerato insolitamente piccolo, la distorsioneintrodotta per piccoli segnali e' tipicamente inferiore allo 0.5 %.

Il peggiore valore per la RON si ha ovviamente per segnali d’ingresso pari a -10 V. Se sidesidera minimizzare l'effetto delle variazioni di RON, diminuendone nel contempo il valore, si puo'pensare di aumentare la polarizzazione negativa del gate. Ad esempio portando la tensione dicontrollo ON dai -15 V precedentemente ipotizzati a -25 o -30 Volt. Cio' fa ovviamente aumentarela polarizzazione gate - substrato, che con una tensione di polarizzazione del substrato VBB= + 10V, passa dei -25 V precedenti a -35 ÷ -40 V.

E' essenziale che per questa tensione non vengano superati i limiti massimi forniti dalcostruttore. In caso contrario, pur non essendoci immediate ripercussioni sull'integrita' deldispositivo, vi potrebbe essere una notevole riduzione della sua vita operativa.

Se viceversa i segnali di ingresso dovessero avere escursioni piu' ridotte rispetto ai ± 10 Vprecedentemente ipotizzati, tutte le polarizzazioni potrebbero a loro volta essere ridotte.

Se si riduce la tensione ON di gate, tutte le commutazioni diventano piu' rapide e tutti ifenomeni legati ai transitori di commutazione diventano di minor entita'.

Se invece viene diminuite la polarizzazione del substrato mantenendo inalterata la tensioneON di gate si hanno effetti positivi sulla formazione del canale e si ottiene una riduzione dellaresistenza RON a tutti i livelli del segnale di ingresso.

Quando al gate si applica la VOFF, l'impedenza tra drain e source diventa estremamente alta (≥1012 ohm), in quanto l'unico contributo alla conduzione e' in sostanza dato dalla corrente di perdita.Bisogna tuttavia tenere presente che questa corrente cresce molto rapidamente con la temperatura.Se, ad esempio, si avesse a che fare con un dispositivo in cui la corrente di perdita a 25° C fosse di100 pA, a 125° C questa corrente puo' raggiungere i 100 µA. Si ha cioe' approssimativamente unraddoppio della corrente di perdita ogni 10° ÷ 11° C di incremento della temperatura.

A frequenze di segnale molto elevate si puo' poi verificare un altro meccanismo diconduzione, cioe' la trasmissione di segnale attraverso le capacita' del dispositivo, come e’ gia’ statofatto notare in precedenza. Questo fenomeno puo' essere prevenuto o comunque ridotto facendo si'che l'impedenza di uscita del circuito di pilotaggio del gate sia la piu' bassa possibile in condizionidi apertura dell’interruttore.

Le due piu' significative forme di perdita in continua sono la perdita di source e drain verso ilsubstrato e le perdita tra ingresso e uscita attraverso il canale.

E' ovvio che in un multiplexer, quando tutti i canali sono OFF, la perdita totale sara' la sommadelle perdite dei singoli MOS. Il circuito con cui si misurano le perdite nel caso peggiore e' riportatoin fig. 6.60.


277

-25 V

A

fig. 6.60

Il terminale al quale viene misurata la corrente di perdita viene polarizzato con un'opportunatensione negativa mentre tutti gli altri terminali vengono connessi a massa. Questo collegamento,(figura 6.60) corrisponde a polarizzare il substrato a + 25 V , applicare a tutti i gate la tensione di 25V e lavorare con segnali di ingresso a +25 V, condizione questa che si puo' ritenere la peggiorepossibile per quanto riguarda la VGS.

Per quanto riguarda le perdite del canale il circuito di misura e' riportato in fig. 6.61 (a). Conla tensione di ingresso Vin = +10 V si ha la massima corrente di perdita il cui andamento infunzione della tensione di ingresso stessa e' riportato in fig. 6.61 (b).

A

Vin

+10 V

80 pA

40 pA

-40 pA

-80 pA

+10 V -10 VVin

(a) (b)fig. 6.61

Il progettista di un circuito di commutazione, il cui intento sia quello di ottenere delle ROFFmolto alte in qualsiasi condizione di funzionamento, deve prendere in considerazione la possibilita'di perdite nelle peggiori condizioni possibili, e non quelle medie che sono considerevolmenteinferiori a quelle del caso peggiore.

Quale prima considerazione e' necessario notare che le correnti di perdita di ciascuninterruttore dipendono dalla tensione e quindi per segnali di ingresso inferiori a 10 V diventanominori.

In secondo luogo, quando le tensioni di ingresso in alcuni canali sono positive mentre neglialtri sono negative, le perdite tendono a compensarsi, riducendo la corrente totale di perdita inuscita.


278

Infine quando un interruttore si trova in condizioni ON non contribuisce alla corrente diperdita.

Assumendo che le tensioni di ingresso abbiano una distribuzione probabilistica uniforme tra+10 e -10 V la perdita totale sara' all'incirca la meta' di quella del caso peggiore.

6.9.2) Conclusioni.

I circuiti di commutazione per segnali analogici di tipo MOS offrono ottime caratteristiche,soprattutto se integrati. La dissipazione e' praticamente nulla, le capacita' parassite ragionevolmentebasse (dell'ordine dei 10 pF agli ingressi analogici), il rapporto ROFF/RON alto e i segnali dicontrollo sono altamente isolati dagli ingressi e dalle uscite.

Per pilotare gli interruttori si possono utilizzare dei convenzionali transistori bipolari e moltospesso i circuiti di controllo della commutazione sono integrati sullo stesso chip degli interruttori. Intal caso l'utilizzo di circuiti di spostamento del livello di tensione associato alle costanti logichepermette di avere come segnali di comando delle tensioni TTL o DTL compatibili. Se larealizzazione e' del tipo multiplexer, anche i circuiti atti ad effettuare la scansione degli ingressisono integrati sul chip.

Le frequenze di commutazione raggiungono l'ordine dei MHz.E' opportuno tuttavia notare che i commutatori MOS sono particolarmente adatti alla

commutazione di segnali a bassa frequenza. Nelle applicazioni ad alta frequenza, segnatamente nelcampo delle VHF, e' usuale rivolgersi a commutatori realizzati con JFET a canale N.

TABELLA COMPARATIVA DEI VARI TIPI DI SWITCH

Meccanici BJT Fotocelle JFET MOS

Resistenza ON 10-6 ohm 10 ohm 1 kohm 30 ohm 100 ohm

Corrente di

perdita 10 pA 100 pA 10 nA 100 pA 100 pA

Tensione di offset 0 10-2 V 0 0 0

Velocita' dicommutazione 1 kHz 100 kHz 100 Hz

50 MHz

o piu' 10 MHz

6.10) I convertitori a rapporto.

Da quanto si e’ visto fino a questo momento risulta evidente che i componenti utilizzati in unsistema di conversione A/D introducono tutta una serie di errori di misura che influiscono sullaprecisione di conversione. In particolare un’estrema importanza assumono la precisione e lastabilita’ delle tensioni di riferimento del convertitore A/D vero e proprio. L’uscita digitale di


279

qualsiasi convertitore risulta infatti inversamente proporzionale alla tensione di riferimento VR.Indicando allora con A la grandezza analogica da convertire, l’uscita digitale D sara proporzionaleal rapporto tra A e VR.

RVAD ≈

Qualsiasi variazione di VR provoca pertanto una variazione del dato digitale D, anche nel casoin cui A rimanga perfettamente costante.

Se tuttavia la grandezza A e’ fornita da un sensore che richiede esso stesso una tensione diriferimento '

RV si puo’ ricorrere alla tecnica della conversione raziometrica o a rapporto, che rendeil dato D indipendente dal riferimento VR. L’uscita del sensore, infatti, e’ in questo casoproporzionale a '

RV

'RV.kA =

e se si usa la stessa tensione di riferimento sia per il sensore che per il convertitore A/D, facendo si’che VR = '

RV , allora l’uscita D diviene indipendente da VR, svincolando pertanto la precisione delsistema dalla precisione e dalla stabilita’ della tensione di riferimento.

Capitolo VI Conversione A/D e D/A. elettronici/CAP6.pdf · Capitolo VI Conversione A/D e D/A 212 In...

Documents

Transcript of Capitolo VI Conversione A/D e D/A. elettronici/CAP6.pdf · Capitolo VI Conversione A/D e D/A 212 In...