Reti Sequenziali
description
Transcript of Reti Sequenziali
Reti Sequenziali
Corso di Architetture degli Elaboratori
Reti Sequenziali
RETI LOGICHE 2
Caratteristiche 1
Caratteristiche delle reti sequenziali
Reti combinatorie:il valore in uscita è funzione (con il ritardo indottodalla rete) dei soli valori dati in ingresso in quel momento
Reti sequenziali:il valore in uscita è funzione della sequenza di valori forniti in input fino a quel momento
Le reti sequenziali hanno memoria
RETI LOGICHE 3
Caratteristiche 2
Caratteristiche delle reti sequenziali
Essendo finita, una rete sequenziale può “ricordare”un numero finito di sequenze di ingresso.
La rete determina la suddivisione di tutte le infinitesequenze di ingresso in un numero finito di classi, chela rete riesce a distinguere. Tutte le sequenze all’interno di una stessa classe sono equivalenti per la rete.
Esempio: contatore a due bit e sequenze 11 e 111111
RETI LOGICHE 4
Livelli e impulsi 1
Livelli ed impulsi
In una rete a livelli i valori sono trasmessi come livellidi segnale (alto=1, basso=0, o viceversa) in particolariistanti scanditi da un orologio (clock).In una rete a livelli il valore in input permane per un tempo (sufficientemente) maggiore rispetto al ritardo della rete
In una rete ad impulsi i valori sono trasmessi come segnali impulsivi (presenza=1, assenza=0, o viceversa)negli istanti scanditi dal clock.In una rete ad impulsi il valore in input permane per un tempo (molto) minore rispetto al ritardo della rete
RETI LOGICHE 5
Livelli e impulsi 2
Livelli ed impulsi
La stringa 10011011 come sequenza di livelli e diimpulsi
RETI LOGICHE 6
Livelli e impulsi 3
Livelli ed impulsi
Funzionamento a livelli di una reteLa configurazione di ingresso è mantenuta costante peril tempo necessario affinché si stabilizzino i valori inuscita
Funzionamento ad impulsi di una reteLa configurazione di ingresso è mantenuta costante perun tempo limitato e breve, inferiore al tempo necessarionecessario affinché si stabilizzino i valori in uscita, dopodi che in input viene posta una configurazione di default(in genere tutti 0)
RETI LOGICHE 7
Modello di rete sequenziale
Modello di rete sequenziale
x1RETECOMBINATORIAxn
.
...
z1
zmy1
yk
.
...
y’k
y’1
zi(t+d(zi))=fi(x1(t),…,xn(t), y1(t),…,yk(t))
yi(t+d(yi))=gi(x1(t),…,xn(t), y1(t),…,yk(t))
zi(t+d(zi))=hi(y1(t),…,yk(t))
Mealy
Moore
RETI LOGICHE 8
Flip flop 1
Flip flop
Il flip flop è la più elementare rete sequenziale.Ha la funzione di memorizzare un bit di informazione.
Flip flop RS (Reset-Set)R
S
yR=0, S=1: y posto a 1R=1, S=0: y posto a 0R=0, S=0: y rimane ugualeR=1, S=1: non ammessa
RETI LOGICHE 9
Flip flop 2
Flip flop
R
Sy
y’
RETECOMBINATORIA
0 1 * 0
1 1 * 0
0100
1
0y’ 1011
R S
y=¬R(S+y’)
RETI LOGICHE 10
Flip flop 3
Flip flop
Se d1: ritardo al primo livello della rete combinatoriad2: ritardo al secondo livello della rete combinatoriaAlloraIl segnale R=1 o S=1 deve permanere in ingressoper un tempo d>d1+d2
R
S
y’
y
RETI LOGICHE 11
Flip flop 4
Flip flop
Flip flop Fc: il valore F viene memorizzato in corrispondenza agli impulsi di clock
R
S
0
1
F
c
RETI LOGICHE 12
Flip flop 5
Flip flop
Se:d è il ritardo del flip flop Fc e d’ il ritardo delsolo flip flop RS al suo interno è la lunghezza dell’impulso e la distanza fra dueimpulsi successiviAllora dovrà aversid’< per far funzionare a livelli il flip flop RS<d per far funzionare ad impulsi il flip flop Fc (in questo modo durante l’impulso è possibile leggere il vecchio output mentre si fornisce il nuovo input)d< per evitare che sia fornito un nuovo valore primache il precedente venga memorizzatoSi dovrà quindi avere tra l’altro d’<<d (necessità di ritardi aggiuntivi)
RETI LOGICHE 13
Flip flop 5
Flip flop
Flip flop MS (master-slave)Consente di avere, durante l’impulso, il vecchio output disponibile mentre l’input viene fornito.Disaccoppiamento mediante due RS in cascata.
R
S
0
1
F
c
R
S
0
1
Il valore F viene memorizzato nel primo RS durante l’impulsoe copiato nel secodno RS durante l’intervallo tra impulsi
RETI LOGICHE 14
Reti sequenziali sincrone
Reti sequenziali sincrone
x1RETECOMBINATORIAxn
.
...
z1
zmy1
yk
.
...
y’k
y’1
Registro di dimensione k
cI flip flop contengono la codifica dello stato della rete (al più2k stati diversi). Lo stato può cambiare solo in corrispondenzaagli impulsi di clock.
RETI LOGICHE 15
Reti sequenziali sincrone
Reti sequenziali sincrone
Una rete sequenziale sincrona è un automa a stati finiti avente:- alfabeto di input di dimensione al più 2n
- insieme degli stati Q di dimensione al più 2k
L’automa ha anche un output, con alfabeto di dimensioneal più 2m.
Se l’output è funzione su xQ l’automa si dicedi Mealy, altrimenti (se è funzione sul solo Q) si dice di Moore.
RETI LOGICHE 16
Reti sequenziali sincrone
Sintesi di reti sequenziali sincrone
Definire il comportamento desiderato per larete sequenziale rappresentandola come automa a statifiniti con output (Mealy o Moore).
Derivare i valori di n,k,m e definire una codifica su n,k,m bit rispettivamente di input, stati ed output.
Dalla funzione di transizione dell’automa e dalla suafunzione di output derivare le funzioni combinatorie chelegano per ogni i,j i valori di y’i e zj a tutti i valori yk e xh.Derivare le reti combinatorie che calcolano tali funzioni