AUTRONICA15.1 Autronica LEZIONE N° 15 Reti sequenziali, concetto di memoria, anelli di reazioneReti...
-
Upload
nicolina-villani -
Category
Documents
-
view
219 -
download
3
Transcript of AUTRONICA15.1 Autronica LEZIONE N° 15 Reti sequenziali, concetto di memoria, anelli di reazioneReti...
AUTRONICAAUTRONICA 15.15.11
AutronicaAutronica
LEZIONE N° 15LEZIONE N° 15• Reti sequenziali, concetto di memoria, Reti sequenziali, concetto di memoria,
anelli di reazioneanelli di reazione• Esempio, Flip-Flop R-SEsempio, Flip-Flop R-S• Tecniche di descrizioneTecniche di descrizione
– Grafo orientatoGrafo orientato– Diagramma di flussoDiagramma di flusso
• Altri Flip –FlopAltri Flip –Flop• Flip – Flop D trasparenteFlip – Flop D trasparente• Flip – Flop D edge-triggeredFlip – Flop D edge-triggered
AUTRONICAAUTRONICA 15.15.22
RichiamiRichiami
• Teoremi fondamentaliTeoremi fondamentali• insieme insieme funzionalmente completo funzionalmente completo NAND e NAND e
NORNOR• Funzione XORFunzione XOR• Reti logiche combinatorie e sequenzialiReti logiche combinatorie e sequenziali• SimboliSimboli• Concetto di cicloConcetto di ciclo• Concetto di minimizzazione (funzione costo)Concetto di minimizzazione (funzione costo)• Realizzazioni diverse della stessa funzioneRealizzazioni diverse della stessa funzione• Half Adder e Full AdderHalf Adder e Full Adder
AUTRONICAAUTRONICA 15.15.33
DefinizioniDefinizioni
• Reti COMBINATORIEReti COMBINATORIE• In qualunque istante le uscite sono funzione In qualunque istante le uscite sono funzione
del valore che gli ingressi hanno in del valore che gli ingressi hanno in quell’istantequell’istante
• Il comportamento (uscite in funzione degli Il comportamento (uscite in funzione degli ingressi) è descritto da una tabella ingressi) è descritto da una tabella
• Reti SEQUENZIALIReti SEQUENZIALI• In un determinato istante le uscite sono In un determinato istante le uscite sono
funzione del valore che gli ingressi hanno in funzione del valore che gli ingressi hanno in quell’istante e i valori che hanno assunto quell’istante e i valori che hanno assunto precedentementeprecedentemente
• La descrizione è più complessaLa descrizione è più complessa• Stati InterniStati Interni• Reti dotate di Reti dotate di MEMORIAMEMORIA
AUTRONICAAUTRONICA 15.15.44
Memoria delle reti sequenzialiMemoria delle reti sequenziali
• Osservazione Osservazione – In ogni istante la rete deve “ricordarsi” il valore In ogni istante la rete deve “ricordarsi” il valore
che alcune variabili logiche avevano che alcune variabili logiche avevano precedentementeprecedentemente
– la memorizzazione viene fatta da “opportuni” la memorizzazione viene fatta da “opportuni” collegamenti interni alla retecollegamenti interni alla rete• CicliCicli• Anelli di reazioneAnelli di reazione• AnelliAnelli
• Attenzione !!Attenzione !!– l’assenza di cicli comporta => rete combinatorial’assenza di cicli comporta => rete combinatoria– la presenza di cicli non garantisce =>reti la presenza di cicli non garantisce =>reti
sequenzialisequenziali– (reazione positiva)(reazione positiva)
AUTRONICAAUTRONICA 15.15.55
Modello 1 di rete sequenzialeModello 1 di rete sequenziale
R
R’X1
Xn
z1
zms1
sk
s’1
s’kt
La rete R’ è priva di anelli, ovvero è una rete combinatoria
AUTRONICAAUTRONICA 15.15.66
Macchina di Mealy1Macchina di Mealy1
• Le uscite sono funzioni delle variabili di Le uscite sono funzioni delle variabili di stato e degli ingressistato e degli ingressi
R
R’
X1
Xn
z1
sp1
sPk
sn1
snk
a1
an
an+1
an+k
z1
zm
zm+1
zm+k
zm
Memoria
AUTRONICAAUTRONICA 15.15.77
Macchina di MOORE1Macchina di MOORE1• Le variabili d’uscita, in un determinato istante, Le variabili d’uscita, in un determinato istante,
sono funzione del sole variabili di statosono funzione del sole variabili di statoR
CN1
X1
Xn
z1
zWs1
sks’k
s’1a1
an
an+1
an+k
z1
zm
zm+1
zk
CN2
Memoria
AUTRONICAAUTRONICA 15.15.88
InstabilitàInstabilità
• Segnale di CLOCKSegnale di CLOCK
• La memoria cambia le proprie usciti in La memoria cambia le proprie usciti in corrispondenza del fronte di discesa corrispondenza del fronte di discesa (salita) del CLOCK(salita) del CLOCK
T
V
AUTRONICAAUTRONICA 15.15.99
Macchina di Mealy2Macchina di Mealy2
• Le uscite sono funzioni delle variabili di Le uscite sono funzioni delle variabili di stato e degli ingressistato e degli ingressi
R
R’
X1
Xn
z1
sp1
sPk
sn1
snk
a1
an
an+1
an+k
z1
zm
zm+1
zm+k
zm
Ck
AUTRONICAAUTRONICA 15.15.1010
Macchina di MOORE2Macchina di MOORE2• Le variabili d’uscita, in un determinato istante, Le variabili d’uscita, in un determinato istante,
sono funzione del sole variabili di statosono funzione del sole variabili di statoR
CN1
X1
Xn
z1
zWs1
sks’k
s’1a1
an
an+1
an+k
z1
zm
zm+1
zk
CN2
Ck
AUTRONICAAUTRONICA 15.15.1111
Flip – Flop R-SFlip – Flop R-S
R
S Q
QSS RR QQ QQ
00 00 QQ QQ
00 11 00 11
11 00 11 00
11 11 -- --S
R
Q
Q
t
AUTRONICAAUTRONICA 15.15.1212
Variabili di statoVariabili di stato• La capacità di “memorizzazione è legata La capacità di “memorizzazione è legata
agli anelli di richiusura interniagli anelli di richiusura interni– Variabili di stato Variabili di stato – Tante quante sono le richiusure “k”Tante quante sono le richiusure “k”– Stati interni 2Stati interni 2kk
R
S Q
QR’
Y
AUTRONICAAUTRONICA 15.15.1313
Descrizione di reti sequenzialiDescrizione di reti sequenziali
• Varie tecniche di rappresentazioneVarie tecniche di rappresentazione– Mediante grafoMediante grafo
• Molto compatto, evidenzia la memorizzazione Molto compatto, evidenzia la memorizzazione
– Mediante diagramma di flussoMediante diagramma di flusso• Intuitivo, di facile interpretazioneIntuitivo, di facile interpretazione
– Mediante forme d’ondaMediante forme d’onda• Fornisce indicazione dell’andamento nel tempoFornisce indicazione dell’andamento nel tempo
– Mediante linguaggio di programmazioneMediante linguaggio di programmazione• Consente la verifica e sintesi automaticaConsente la verifica e sintesi automatica
AUTRONICAAUTRONICA 15.15.1414
Grafo di flussoGrafo di flusso
• I nodi corrispondono agli statiI nodi corrispondono agli stati– Internamente è indicato il valore dello stato e Internamente è indicato il valore dello stato e
delle variabili d’uscitadelle variabili d’uscita– da ogni nodo partano tanti archi quante sono da ogni nodo partano tanti archi quante sono
le configurazioni degli ingressile configurazioni degli ingressi
• Gli archi orientati corrispondono alle Gli archi orientati corrispondono alle transizioni dovute agli ingressitransizioni dovute agli ingressi– Sopra gli archi è riportata la configurazione Sopra gli archi è riportata la configurazione
degli ingressi corrispondentedegli ingressi corrispondente– Le configurazioni degli ingressi che danno Le configurazioni degli ingressi che danno
luogo a stati non specificati comportano archi luogo a stati non specificati comportano archi interrotti interrotti
AUTRONICAAUTRONICA 15.15.1515
Grafo del Flip – Flop S - RGrafo del Flip – Flop S - R
• Gli archi che si richiudono sullo stesso stato da dove Gli archi che si richiudono sullo stesso stato da dove partono indicano uno sto stabile di Memorizzazionepartono indicano uno sto stabile di Memorizzazione
SRY/Q
0/0 1/1
10
00, 1000, 01
1111
01
SS RR QQ
00 00 QQ
00 11 00
11 00 11
11 11 --
RS Q
Q
AUTRONICAAUTRONICA 15.15.1616
Forme d’ondaForme d’onda
• Si riportano sia gli ingressi, sia le Si riportano sia gli ingressi, sia le uscite, che gli stati interneuscite, che gli stati interne
S
R
Q
t
Y = Q
RS Q
Q
AUTRONICAAUTRONICA 15.15.1717
Elementi base del diagramma di Elementi base del diagramma di flusso (ASM= Algoritmic State flusso (ASM= Algoritmic State
Machine)Machine)• Blocco di StatoBlocco di Stato
– AAAAAA EtichettaEtichetta– nnnnnn numerazione di statonumerazione di stato– X, Y, Z X, Y, Z Uscite attiveUscite attive
X, Y, ZX, Y, Z
nnnnnn AAAAAA
AUTRONICAAUTRONICA 15.15.1818
Elementi base del diagramma di Elementi base del diagramma di flusso 2flusso 2
• Blocco DecisionaleBlocco Decisionale– (A+B)C(A+B)C Condizione su gli ingressiCondizione su gli ingressi– Y (1) (V)Y (1) (V) Condizione verificataCondizione verificata– N (0) (F)N (0) (F) Condizione non verificataCondizione non verificata
(A+B)C(A+B)CYY NN
AUTRONICAAUTRONICA 15.15.1919
Elementi base del diagramma di Elementi base del diagramma di flusso 3flusso 3
• Blocco di UscitaBlocco di Uscita– Utile per le uscite asincroneUtile per le uscite asincrone– X, Y, Z X, Y, Z Uscite attiveUscite attive
X, Y, Z
AUTRONICAAUTRONICA 15.15.2020
Condizioni sul Diagramma di Condizioni sul Diagramma di flusso 1flusso 1
• SiSi NONO
X, Y, ZX, Y, Z
nnnnnn AAAAAA
(A+B)C(A+B)C
YY
NN
X, Y, ZX, Y, Z
nnnnnn AAAAAA
(A+B)C(A+B)C
YY
NN
AUTRONICAAUTRONICA 15.15.2121
Condizioni sul Diagramma di Condizioni sul Diagramma di flusso 2flusso 2
• SiSi NONO
X, Y, ZX, Y, Z
mmmm ARAR
K=0K=0YY NN
X, WX, W
nnnn AHAH
X, Y, ZX, Y, Z
mmmm ARAR
K=0K=0
YY
NN
X, WX, W
nnnn AHAH
AUTRONICAAUTRONICA 15.15.2222
Diagramma di flusso del Flip – Diagramma di flusso del Flip – Flop S-RFlop S-R
00 Y0Y0
S=0, R=0S=0, R=0YY
S=0, R=1S=0, R=1
S=1, R=0S=1, R=0
YY
YY
11 Y1Y1
S=0, R=0S=0, R=0 YY
S=1, R=0S=1, R=0
S=0, R=1S=0, R=1
YY
YY
SS RR QQ
00 00 QQ
00 11 00
11 00 11
11 11 --
RS Q
Q
AUTRONICAAUTRONICA 15.15.2323
Altre rappresentazioni del F- F Altre rappresentazioni del F- F [S-R][S-R]
R
S Q
R’
Y
R
SQ
QRS Q
Q
AUTRONICAAUTRONICA 15.15.2424
Flip – Flop S – R con abilitazioneFlip – Flop S – R con abilitazione
• Tabella di veritàTabella di verità SchemaSchema
R
S
Q
Q
CkCk SS RR QQ
00 xx xx QQ
11 00 00 QQ
11 00 11 00
11 11 00 11
11 11 11 --
Ck
AUTRONICAAUTRONICA 15.15.2525
Problema dell’instabilitàProblema dell’instabilità
• Presenza di anelli multipliPresenza di anelli multipli
• A causa dei ritardi sulle porte le uscite A causa dei ritardi sulle porte le uscite oscillanooscillano
R
S
01
Q
CkA 10
Q
1 1
1 0
01
1
0
AUTRONICAAUTRONICA 15.15.2626
Architettura MASTRE - SLAVEArchitettura MASTRE - SLAVE
MASTREMASTRE SLAVESLAVE
R
S
Q
CkM
SS Q
QM
QM
CkS
RS
AUTRONICAAUTRONICA 15.15.2727
Flip – Flop DFlip – Flop D
• Per Ck = 1 Per Ck = 1 – L’uscita Q segue l’ingresso DL’uscita Q segue l’ingresso D
• Per Ck = 0Per Ck = 0– L’uscita conserva lo stato precedenteL’uscita conserva lo stato precedente
• Tabella di veritàTabella di verità SchemaSchema
CkCk DD QQ
00 xx QQ
11 00 00
11 11 11
DQ
QCk
AUTRONICAAUTRONICA 15.15.2828
OsservazioniOsservazioni• Quando il Clock è a 1 l’uscita segue l’ingressoQuando il Clock è a 1 l’uscita segue l’ingresso• In questo Flip-Flop non è presente lo stato non In questo Flip-Flop non è presente lo stato non
definitodefinito
• Ovvero il Flip- Flop è in “TRASPARENZA”Ovvero il Flip- Flop è in “TRASPARENZA”• SimboloSimbolo
Ck
D
Q
t
D Q
Ck
AUTRONICAAUTRONICA 15.15.2929
Flio- Flop D Edge TriggeredFlio- Flop D Edge Triggered
• Il dato viene trasferito in uscita in Il dato viene trasferito in uscita in corrispondenza del fronte di salita (discesa) corrispondenza del fronte di salita (discesa) del Clockdel Clock
• Tabella di verita Tabella di verita SchemaSchemaCkCk DD QQ
00 XX QQ
11 XX QQ
XX QQ
00 00
11 11
D
Ck
S Q Ck QR
AUTRONICAAUTRONICA 15.15.3030
OsservazioniOsservazioni• Con Clock stabile l’uscita è stabileCon Clock stabile l’uscita è stabile• In questo Flip-Flop non è presente lo stato non In questo Flip-Flop non è presente lo stato non
definitodefinito
• L’uscita commuta in modo “SINCRONO” con il L’uscita commuta in modo “SINCRONO” con il ClockClock
• SimboloSimbolo
Ck
D
Q
t
D Q
Ck
AUTRONICAAUTRONICA 15.15.3131
CONCLUSIONICONCLUSIONI
• Reti sequenziali, concetto di memoria, Reti sequenziali, concetto di memoria, anelli di reazioneanelli di reazione
• Esempio, Flip-Flop R-SEsempio, Flip-Flop R-S• Tecniche di descrizioneTecniche di descrizione
– Grafo orientatoGrafo orientato– Diagramma di flussoDiagramma di flusso
• Altri Flip –FlopAltri Flip –Flop• Flip – Flop D trasparenteFlip – Flop D trasparente• Flip – Flop D edge-triggeredFlip – Flop D edge-triggered