A.S.E.28.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 28 Sintesi di reti sequenziali...

31
A.S.E. A.S.E. 28. 28.1 ARCHITETTURA DEI SISTEMI ARCHITETTURA DEI SISTEMI ELETTRONICI ELETTRONICI LEZIONE N° 28 LEZIONE N° 28 Sintesi di reti sequenziali asincrone Sintesi di reti sequenziali asincrone Condizioni per la realizzabilità Condizioni per la realizzabilità Condizioni sulle variabili Condizioni sulle variabili Condizioni sulla rete combinatorio Condizioni sulla rete combinatorio Macchine a Stati Finiti (FSM) Macchine a Stati Finiti (FSM) Macchina di MEALY Macchina di MEALY Macchina di MOORE Macchina di MOORE Tecnica di sintesi Tecnica di sintesi Sintesi del Flip – Flop S-R Sintesi del Flip – Flop S-R

Transcript of A.S.E.28.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 28 Sintesi di reti sequenziali...

Page 1: A.S.E.28.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 28 Sintesi di reti sequenziali asincroneSintesi di reti sequenziali asincrone Condizioni per.

A.S.E.A.S.E. 28.28.11

ARCHITETTURA DEI SISTEMI ARCHITETTURA DEI SISTEMI ELETTRONICIELETTRONICILEZIONE N° 28LEZIONE N° 28

• Sintesi di reti sequenziali asincroneSintesi di reti sequenziali asincrone• Condizioni per la realizzabilitàCondizioni per la realizzabilità

– Condizioni sulle variabiliCondizioni sulle variabili– Condizioni sulla rete combinatorioCondizioni sulla rete combinatorio

• Macchine a Stati Finiti (FSM)Macchine a Stati Finiti (FSM)• Macchina di MEALYMacchina di MEALY• Macchina di MOOREMacchina di MOORE• Tecnica di sintesiTecnica di sintesi• Sintesi del Flip – Flop S-RSintesi del Flip – Flop S-R

Page 2: A.S.E.28.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 28 Sintesi di reti sequenziali asincroneSintesi di reti sequenziali asincrone Condizioni per.

A.S.E.A.S.E. 28.28.22

RichiamiRichiami

• Definizione di rete combinatoriaDefinizione di rete combinatoria• Definizione di rete SequenzialeDefinizione di rete Sequenziale• Tecniche di descrizione delle reti Tecniche di descrizione delle reti

sequenzialisequenziali• Flip - Flop R-SFlip - Flop R-S• Struttura master slaveStruttura master slave• Flip - Flop D latchFlip - Flop D latch• Flip - Flop Edge triggeredFlip - Flop Edge triggered• Flip - Flop TFlip - Flop T

Page 3: A.S.E.28.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 28 Sintesi di reti sequenziali asincroneSintesi di reti sequenziali asincrone Condizioni per.

A.S.E.A.S.E. 28.28.33

Modello 1 di rete sequenzialeModello 1 di rete sequenziale

La rete R’ è priva di anelli, ovvero è una rete combinatoria

R

R’

X1

Xn

z1

zms1

sk

s’1

s’k

a1

an

an+1

an+k

u1

um

um+1

um+k

Page 4: A.S.E.28.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 28 Sintesi di reti sequenziali asincroneSintesi di reti sequenziali asincrone Condizioni per.

A.S.E.A.S.E. 28.28.44

Condizioni sugli ingressi della Condizioni sugli ingressi della rete R’ per il CORRETTO rete R’ per il CORRETTO

FUNZIONAMENTOFUNZIONAMENTO1.1. I segnali d’ingresso xI segnali d’ingresso xii devono essere applicati devono essere applicati

solo quando la rete è in una situazione stabilesolo quando la rete è in una situazione stabile• Pilotaggio in Pilotaggio in modo fondamentalemodo fondamentale

2.2. Una variazione degli ingressi xUna variazione degli ingressi xii deve coinvolgere deve coinvolgere una sola variabileuna sola variabile

• Pilotaggio Pilotaggio senza transizioni multiplesenza transizioni multiple (vedi reti (vedi reti combinatorie)combinatorie)

3.3. Una variazione degli stati interni sUna variazione degli stati interni sii deve deve coinvolgere una sola variabile di statocoinvolgere una sola variabile di stato

• Pilotaggio Pilotaggio senza transizioni multiplesenza transizioni multiple sulle variabili di sulle variabili di statostato

• Corsa delle variabili di statoCorsa delle variabili di stato (0,0 =>1,1 (0,0 =>1,1 0,0=>0,1=>1,1)0,0=>0,1=>1,1)

• Corsa CriticaCorsa Critica se la configurazione [0,1] delle variabili di se la configurazione [0,1] delle variabili di stato da luogo a uno stato stabile stato da luogo a uno stato stabile

Page 5: A.S.E.28.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 28 Sintesi di reti sequenziali asincroneSintesi di reti sequenziali asincrone Condizioni per.

A.S.E.A.S.E. 28.28.55

Condizioni sulla legge della rete Condizioni sulla legge della rete R’ R’

per il CORRETTO per il CORRETTO FUNZIONAMENTOFUNZIONAMENTO1.1. La rete R’ deve essere priva di La rete R’ deve essere priva di aleealee STATICHESTATICHE

• Vedi considerazioni sulle reti combinatorieVedi considerazioni sulle reti combinatorie• La presenza di alee da luogo a configurazioni anomale La presenza di alee da luogo a configurazioni anomale

e quindi stati spuri delle variabili di stato e quindi stati spuri delle variabili di stato

2.2. La rete R’ deve essere priva di La rete R’ deve essere priva di alee ESSENZIALIalee ESSENZIALI• La rete R’ deve presentare una nuova configurazione La rete R’ deve presentare una nuova configurazione

delle variabili di stato solo quando tutta la rete è a delle variabili di stato solo quando tutta la rete è a regimeregime

3.3. La legge della rete R’ [U = F(A)] deve essere una La legge della rete R’ [U = F(A)] deve essere una legge legge NormaleNormale

• Deve garantire che il tipo di reazione su tutti gli anelli Deve garantire che il tipo di reazione su tutti gli anelli di richiusura sia di richiusura sia POSITIVAPOSITIVA

4.4. Le uscite devono essere in grado di “sostenere” Le uscite devono essere in grado di “sostenere” gli ingressi gli ingressi

• Deve amplificare PDeve amplificare PUU > P > PII

Page 6: A.S.E.28.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 28 Sintesi di reti sequenziali asincroneSintesi di reti sequenziali asincrone Condizioni per.

A.S.E.A.S.E. 28.28.66

Verifica del Punto 4 (PVerifica del Punto 4 (PUU > P > PII))

• Caso limiteCaso limite

• Andando a vedere come è fatta la rete RAndando a vedere come è fatta la rete R

• La variabile “s” è solo un corto circuitoLa variabile “s” è solo un corto circuito

x z

s

R

x z

s

R

Page 7: A.S.E.28.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 28 Sintesi di reti sequenziali asincroneSintesi di reti sequenziali asincrone Condizioni per.

A.S.E.A.S.E. 28.28.77

Verifica del punto 3 (legge Verifica del punto 3 (legge normale)normale)

• In un determinato istante gli ingressi hanno In un determinato istante gli ingressi hanno

una certa configurazione Xuna certa configurazione Xj j e la rete è in una e la rete è in una

condizione stabile con variabili di stati Scondizione stabile con variabili di stati Sjj, allora , allora

deve esseredeve essere

mmmm

mmm

mmmm

jmm

jjjj

jjj

ASZU

SXA

ASZU

SXA

ASZU

SXA

F';

;

F';

;

F';

;

*

*

R

R’X1

Xn

z1

zms1

sk

s’1

s’k

a1

an

an+1

an+k

u1

um

um+1

um+

k

Page 8: A.S.E.28.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 28 Sintesi di reti sequenziali asincroneSintesi di reti sequenziali asincrone Condizioni per.

A.S.E.A.S.E. 28.28.88

Considerazione sul punto 2Considerazione sul punto 2Alee essenzialiAlee essenziali

• Verificare il punto 2 è complessoVerificare il punto 2 è complesso• OsservazioneOsservazione

• Se la variabile più lenta di R impiega un tempo T* Se la variabile più lenta di R impiega un tempo T* per giungere a regimeper giungere a regime

• Basta ritardare tutte le uscite di un tempo TBasta ritardare tutte le uscite di un tempo TDD > T* > T*

R

R’

X1

Xn

z1

s1

sk

s’1

s’k

a1

an

an+1

an+k

z1

zm

zm+1

zm+k

zm

T

TTT

Page 9: A.S.E.28.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 28 Sintesi di reti sequenziali asincroneSintesi di reti sequenziali asincrone Condizioni per.

A.S.E.A.S.E. 28.28.99

Teorema sulleTeorema sulleAlee essenzialiAlee essenziali

• Nell’implementare una rete sequenziale Nell’implementare una rete sequenziale asincrona è sempre possibile trovare asincrona è sempre possibile trovare almeno una codifica degli stati interni almeno una codifica degli stati interni scegliendo la quale non si presenta il scegliendo la quale non si presenta il fenomeno delle alee essenziali; se la legge fenomeno delle alee essenziali; se la legge della rete R’ assicura che partendo da una della rete R’ assicura che partendo da una situazione di stabilità e cambiando una situazione di stabilità e cambiando una variabile d’ingresso, la rete si porta in una variabile d’ingresso, la rete si porta in una situazione stabile nella quale si situazione stabile nella quale si riporterebbe se fosse variato per altre due riporterebbe se fosse variato per altre due volte il valore della stessa variabile volte il valore della stessa variabile d’ingresso.d’ingresso.

Page 10: A.S.E.28.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 28 Sintesi di reti sequenziali asincroneSintesi di reti sequenziali asincrone Condizioni per.

A.S.E.A.S.E. 28.28.1010

Alee statiche di ”1” punto 1Alee statiche di ”1” punto 1

• Rete che presenta un’alea statica di 1Rete che presenta un’alea statica di 1

A

B

C

x

y

U

z

A

B

C

x

y

z

U

Page 11: A.S.E.28.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 28 Sintesi di reti sequenziali asincroneSintesi di reti sequenziali asincrone Condizioni per.

A.S.E.A.S.E. 28.28.1111

Effetto dell’alee statiche di ”1” sulle Effetto dell’alee statiche di ”1” sulle reti sequenziali asincronereti sequenziali asincrone

• Stato stabile spurioStato stabile spurio

A

B

Zp

U

Zn

ZpZp ZnZn

Ingressi [A, B]Ingressi [A, B]

0000 0101 1111 1010

00 00 00 11 00

11 11 00 11 11

Stato di partenza Stato d’arrivo

Stato spurio

Page 12: A.S.E.28.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 28 Sintesi di reti sequenziali asincroneSintesi di reti sequenziali asincrone Condizioni per.

A.S.E.A.S.E. 28.28.1212

Macchine a stati finitiMacchine a stati finiti

• OsservazioneOsservazione– Le reti sequenziali ammettono un numero Le reti sequenziali ammettono un numero

finito di possibili configurazioni degli ingressifinito di possibili configurazioni degli ingressi• per “N” ingressi si hanno 2per “N” ingressi si hanno 2NN configurazioni configurazioni

– Le reti sequenziali ammettono un numero Le reti sequenziali ammettono un numero finito di possibili configurazioni delle variabili finito di possibili configurazioni delle variabili di statodi stato• per “K” variabili di stato si hanno 2per “K” variabili di stato si hanno 2KK configurazioni configurazioni

– In totale si hanno 2 In totale si hanno 2 (N+K)(N+K) configurazioni possibili configurazioni possibili

• Quindi le reti sequenziali hanno un Quindi le reti sequenziali hanno un numero finito di possibili statinumero finito di possibili stati

• MACCHINE A STATI FINITIMACCHINE A STATI FINITI

Page 13: A.S.E.28.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 28 Sintesi di reti sequenziali asincroneSintesi di reti sequenziali asincrone Condizioni per.

A.S.E.A.S.E. 28.28.1313

Macchina di MEALYMacchina di MEALY• Le variabili d’uscita, in un determinato istante, Le variabili d’uscita, in un determinato istante,

sono funzione del valore degli ingressi e delle sono funzione del valore degli ingressi e delle variabili di statovariabili di stato

R

R’

X1

Xn

z1

zm

s1

sk

s’1

s’k

a1

La rete R’ è una rete combinatoria

an

an+1

an+k

z1

zm

zm+1

zm+k

Page 14: A.S.E.28.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 28 Sintesi di reti sequenziali asincroneSintesi di reti sequenziali asincrone Condizioni per.

A.S.E.A.S.E. 28.28.1414

Macchina di MOOREMacchina di MOORE• Le variabili d’uscita, in un determinato istante, Le variabili d’uscita, in un determinato istante,

sono funzione del sole variabili di statosono funzione del sole variabili di statoR

CN1

X1

Xn

z1

zWs1

sks’k

s’1a1

Sono presenti due reti combinatorie

an

an+1

an+k

z1

zm

zm+1

zk

CN2

Page 15: A.S.E.28.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 28 Sintesi di reti sequenziali asincroneSintesi di reti sequenziali asincrone Condizioni per.

A.S.E.A.S.E. 28.28.1515

OsservazioniOsservazioni

• È possibile progettare una FSM sia È possibile progettare una FSM sia secondo lo schema di Mealy, sia di secondo lo schema di Mealy, sia di MooreMoore

• In alcuni casi la machina di Mealy può In alcuni casi la machina di Mealy può richiedere un numero minore di statirichiedere un numero minore di stati– Ciò è dovuto al fatto che, con una Ciò è dovuto al fatto che, con una

configurazione delle variabili di stato fissa, configurazione delle variabili di stato fissa, un uscita può cambiare in funzione delle sole un uscita può cambiare in funzione delle sole variabili d’ingressovariabili d’ingresso

Page 16: A.S.E.28.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 28 Sintesi di reti sequenziali asincroneSintesi di reti sequenziali asincrone Condizioni per.

A.S.E.A.S.E. 28.28.1616

Tecnica di sintesiTecnica di sintesi

• Una rete sequenziale può essere Una rete sequenziale può essere descritta tramitedescritta tramite

• Grafo orientatoGrafo orientato• Diagramma di flussoDiagramma di flusso

• Primo passo Primo passo – Si numerano (con codice binario) gli stati in Si numerano (con codice binario) gli stati in

modo che da uno stato qualunque si passi ad modo che da uno stato qualunque si passi ad un altro stato con la modifica di un solo bitun altro stato con la modifica di un solo bit• Condizione 2 sugli ingressi della rete R’Condizione 2 sugli ingressi della rete R’

• Passo 2Passo 2– Si ricava la tabella delle transizioniSi ricava la tabella delle transizioni

Page 17: A.S.E.28.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 28 Sintesi di reti sequenziali asincroneSintesi di reti sequenziali asincrone Condizioni per.

A.S.E.A.S.E. 28.28.1717

Tabella delle transizioniTabella delle transizioni• Si riportanoSi riportano

– Valore degli ingressiValore degli ingressi– Variabili di stato di partenza (Stato presente)Variabili di stato di partenza (Stato presente)– Variabili di stato di arrivoVariabili di stato di arrivo (Nuovo stato)(Nuovo stato)

Sp1Sp1 …… SpnSpn X1X1 …… XnXn SnSn11 …….. SnSnnn

00 00 00 00 00 00 00 11 00

00 00 00 00 00 11 00 11 11

.... .... .... .... .... .... .... .... ....

00 00 00 11 11 11 11 00 11

00 00 11 00 00 00 11 11 11

00 00 11 00 00 11 00 11 00

.... .... .... .... .... .... .... .... ....

11 11 11 11 11 11 00 11 11

Page 18: A.S.E.28.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 28 Sintesi di reti sequenziali asincroneSintesi di reti sequenziali asincrone Condizioni per.

A.S.E.A.S.E. 28.28.1818

OsservazioniOsservazioni

• La tabella di transizione è la tabella di La tabella di transizione è la tabella di verità della rete combinatoria CNverità della rete combinatoria CN11

• Se si intende realizzare una macchina di Se si intende realizzare una macchina di Mealy Mealy – devono essere presenti anche le uscite nella devono essere presenti anche le uscite nella

parte destra della tabellaparte destra della tabella

• Se si intende realizzare una macchina di Se si intende realizzare una macchina di MooreMoore– si deve descrivere e sintetizzare anche la rete si deve descrivere e sintetizzare anche la rete

CNCN22 che è funzione delle sole variabili di stato che è funzione delle sole variabili di stato

Page 19: A.S.E.28.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 28 Sintesi di reti sequenziali asincroneSintesi di reti sequenziali asincrone Condizioni per.

A.S.E.A.S.E. 28.28.1919

Sintesi del Flip – Flop S-RSintesi del Flip – Flop S-R

00 WaWa

S=0, R=0S=0, R=0YY

S=0, R=1S=0, R=1

S=1, R=0S=1, R=0

YY

YY

QQ

11 WbWb

S=0, R=0S=0, R=0 YY

S=1, R=0S=1, R=0

S=0, R=1S=0, R=1

YY

YY

Page 20: A.S.E.28.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 28 Sintesi di reti sequenziali asincroneSintesi di reti sequenziali asincrone Condizioni per.

A.S.E.A.S.E. 28.28.2020

Grafo del Flip – Flop S - RGrafo del Flip – Flop S - R

SRW/Q

0/0 1/1

10

00, 1000, 01

1111

01

SS RR QQ

00 00 QQ

00 11 00

11 00 11

11 11 --

Page 21: A.S.E.28.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 28 Sintesi di reti sequenziali asincroneSintesi di reti sequenziali asincrone Condizioni per.

A.S.E.A.S.E. 28.28.2121

Tabella delle transizioniTabella delle transizioni

RR SS WpWp WnWn

00 00 00 00

00 00 11 11

00 11 00 11

00 11 11 11

11 00 00 00

11 00 11 00

11 11 00 ----

11 11 11 ----

00 WaWa

S=0, R=0S=0, R=0YY

S=0, R=1S=0, R=1

S=1, R=0S=1, R=0

YY

YY

QQ

11 WbWb

S=0, R=0S=0, R=0YY

S=1, R=0S=1, R=0

S=0, R=1S=0, R=1

YY

YY

Page 22: A.S.E.28.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 28 Sintesi di reti sequenziali asincroneSintesi di reti sequenziali asincrone Condizioni per.

A.S.E.A.S.E. 28.28.2222

Verifica “legge normale”Verifica “legge normale”

• Partendo da una condizione di stabilità si deve Partendo da una condizione di stabilità si deve arrivare in un’altra condizione di stabilità arrivare in un’altra condizione di stabilità (magari dopo più salti)(magari dopo più salti)

RR SS WpWp WnWn QQ

00 00 00 00 00

00 00 11 11 11

00 11 00 11 11

00 11 11 11 11

11 00 00 00 00

11 00 11 00 00

11 11 00 ---- ----

11 11 11 ---- ----

Page 23: A.S.E.28.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 28 Sintesi di reti sequenziali asincroneSintesi di reti sequenziali asincrone Condizioni per.

A.S.E.A.S.E. 28.28.2323

Verifica “alee essenziali”Verifica “alee essenziali”• la legge della rete R’ deve garantire che partendo da una la legge della rete R’ deve garantire che partendo da una

situazione di stabilità e cambiando una variabile situazione di stabilità e cambiando una variabile d’ingresso, la rete si porta in una situazione stabile nella d’ingresso, la rete si porta in una situazione stabile nella quale si riporterebbe se fosse variato per altre due volte quale si riporterebbe se fosse variato per altre due volte il valore della stessa variabile d’ingressoil valore della stessa variabile d’ingresso

RR SS WpWp WnWn QQ

00 00 00 00 00

00 00 11 11 11

00 11 00 11 11

00 11 11 11 11

11 00 00 00 00

11 00 11 00 00

11 11 00 ---- ----

11 11 11 ---- ----

PARTENZA

ARRIVO

1° Cambio2° Cambio

Page 24: A.S.E.28.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 28 Sintesi di reti sequenziali asincroneSintesi di reti sequenziali asincrone Condizioni per.

A.S.E.A.S.E. 28.28.2424

Sintesi della rete combinatoriaSintesi della rete combinatoria

RR SS WpWp WnWn QQ

00 00 00 00 00

00 00 11 11 11

00 11 00 11 11

00 11 11 11 11

11 00 00 00 00

11 00 11 00 00

11 11 00 ---- ----

11 11 11 ---- ----

00 WaWa

S=0, R=0S=0, R=0YY

S=0, R=1S=0, R=1

S=1, R=0S=1, R=0

YY

YY

QQ

11 WbWb

S=0, R=0S=0, R=0YY

S=1, R=0S=1, R=0

S=0, R=1S=0, R=1

YY

YY

Page 25: A.S.E.28.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 28 Sintesi di reti sequenziali asincroneSintesi di reti sequenziali asincrone Condizioni per.

A.S.E.A.S.E. 28.28.2525

Individuazioni delle equazioniIndividuazioni delle equazioni

• Costruzione delle Mappe di KarnaughCostruzione delle Mappe di Karnaugh

0,0,

000,0,

111,1,

111,1,

00

00 00 11 ---- 00

11 11 11 ---- 00

R,S

Wp

RR SS WpWp WnWn QQ

00 00 00 00 00

00 00 11 11 11

00 11 00 11 11

00 11 11 11 11

11 00 00 00 00

11 00 11 00 00

11 11 00 ---- ----

11 11 11 ---- ----

Wn

WnQWpRSWn

Page 26: A.S.E.28.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 28 Sintesi di reti sequenziali asincroneSintesi di reti sequenziali asincrone Condizioni per.

A.S.E.A.S.E. 28.28.2626

TabelleTabelle

• Osservazione:Osservazione:– si ottiene subito la mappa di Karnaughsi ottiene subito la mappa di Karnaugh

0000 0101 1111 1010 QQ

S0S0 S0S0 S1S1 ------ S0S0 00

S1S1 S1S1 S1 S1 ------ S0S0 11

RS 0000 0101 1111 1010 QQ

00 00 11 ------ 00 00

11 11 11 ------ 00 11

RS

Wp

Page 27: A.S.E.28.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 28 Sintesi di reti sequenziali asincroneSintesi di reti sequenziali asincrone Condizioni per.

A.S.E.A.S.E. 28.28.2727

SchemaSchema

WnQWpRSWn

R

S Q

R’

W

Page 28: A.S.E.28.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 28 Sintesi di reti sequenziali asincroneSintesi di reti sequenziali asincrone Condizioni per.

A.S.E.A.S.E. 28.28.2828

Legge non NORMALELegge non NORMALE

• legge legge normalenormale NO!!!!NO!!!!

RR SS WpWp WnWn QQ

00 00 00 00 00

00 00 11 11 11

00 11 00 11 11

00 11 11 11 11

11 00 00 00 00

11 00 11 00 00

11 11 00 ---- ----

11 11 11 ---- ----

RR SS WpWp WnWn QQ

00 00 00 00 00

00 00 11 11 11

00 11 00 11 11

00 11 11 00 00

11 00 00 11 11

11 00 11 00 00

11 11 00 ---- ----

11 11 11 ---- ----

Page 29: A.S.E.28.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 28 Sintesi di reti sequenziali asincroneSintesi di reti sequenziali asincrone Condizioni per.

A.S.E.A.S.E. 28.28.2929

Sintesi della legge sbagliataSintesi della legge sbagliata

• Costruzione delle Mappe di KarnaughCostruzione delle Mappe di Karnaugh

0,0,

000,0,

111,1,

111,1,

00

00 00 11 ---- 11

11 11 00 ---- 00

R,S

Wp

RR SS WpWp WnWn QQ

00 00 00 00 00

00 00 11 11 11

00 11 00 11 11

00 11 11 00 00

11 00 00 11 00

11 00 11 00 00

11 11 00 ---- ----

11 11 11 ---- ----

Wn

WpRSWpRWpSWn

Page 30: A.S.E.28.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 28 Sintesi di reti sequenziali asincroneSintesi di reti sequenziali asincrone Condizioni per.

A.S.E.A.S.E. 28.28.3030

Schema SbagliatoSchema Sbagliato

R

S

Q

WpRSWpRWpSWn

0

1 1,0,1

0

0,1,0

0

Page 31: A.S.E.28.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 28 Sintesi di reti sequenziali asincroneSintesi di reti sequenziali asincrone Condizioni per.

A.S.E.A.S.E. 28.28.3131

CONCLUSIONICONCLUSIONI

• Condizioni per la realizzabilitàCondizioni per la realizzabilità– Condizioni sulle variabiliCondizioni sulle variabili– Condizioni sulla rete combinatorioCondizioni sulla rete combinatorio

• Macchine a Stati Finiti (FSM)Macchine a Stati Finiti (FSM)• Macchina di MEALYMacchina di MEALY• Macchina di MOOREMacchina di MOORE• Tecnica di sintesi delle reti sequenziali Tecnica di sintesi delle reti sequenziali

asincroneasincrone• Sintesi del Flip – Flop S-RSintesi del Flip – Flop S-R