A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO,...

38
A.S.E. A.S.E. 21. 21.1 ARCHITETTURA DEI SISTEMI ARCHITETTURA DEI SISTEMI ELETTRONICI ELETTRONICI LEZIONE N° 21 LEZIONE N° 21 Registri Registri SISO, SIPO, PISO, PIPO SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali sincrone Sintesi di reti sequenziali sincrone Macchina di MEALY Macchina di MEALY Macchina di MOORE Macchina di MOORE Tabella delle transizioni Tabella delle transizioni Numerazione degli stati Numerazione degli stati Sintesi delle reti combinatorie Sintesi delle reti combinatorie Esempio Esempio

Transcript of A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO,...

Page 1: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.11

ARCHITETTURA DEI SISTEMI ARCHITETTURA DEI SISTEMI ELETTRONICIELETTRONICILEZIONE N° 21LEZIONE N° 21

• RegistriRegistri SISO, SIPO, PISO, PIPOSISO, SIPO, PISO, PIPOSintesi di reti sequenziali sincroneSintesi di reti sequenziali sincrone

• Macchina di MEALYMacchina di MEALY• Macchina di MOOREMacchina di MOORE• Tabella delle transizioniTabella delle transizioni• Numerazione degli statiNumerazione degli stati• Sintesi delle reti combinatorieSintesi delle reti combinatorie• EsempioEsempio

Page 2: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.22

RichiamiRichiami

• Reti sequenzialiReti sequenziali

• Concetto di memoriaConcetto di memoria

• Anelli di reazioneAnelli di reazione

• F-F D F-F D

Page 3: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.33

Registro a scorrimento (shift Registro a scorrimento (shift register)register)

• Serial In Serial Out (SISO)Serial In Serial Out (SISO)

In

Ck

Out

D Q

Ck

D Q

Ck

D Q

Ck

D Q

Ck

Ck

In

Out

0 1 2 3 4

t

Page 4: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.44

Registro a scorrimento 2Registro a scorrimento 2• Serial In Parallel Out (SIPO)Serial In Parallel Out (SIPO)

In

Ck

Out

D Q Ck

D Q Ck

D Q Ck

D Q Ck

Q0

Ck

In

Out

0 1 2 3 4

t

Q3

Q2

Q1

Q0

Q3 Q2 Q1

1 1 0 1

1

1

0

1

Page 5: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.55

Registro a scorrimento 3Registro a scorrimento 3

• Parallel In Serial Out (PISO)Parallel In Serial Out (PISO)

Clear

Out

Load

PrD Q

Ck Cl

PrD Q

Ck Cl

PrD Q

Ck Cl

PrD Q

Ck Cl

Ck

Page 6: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.66

Registro a scorrimento 4Registro a scorrimento 4

• Parallel In Parallel Out (PIPO)Parallel In Parallel Out (PIPO)

Clear

Out

Load

PrD Q

Ck Cl

PrD Q

Ck Cl

PrD Q

Ck Cl

PrD Q

Ck Cl

Ck

Page 7: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.77

Registro di sincronizzazioneRegistro di sincronizzazione

• PIPO Ver. 2PIPO Ver. 2

In

Ck

D Q

Ck

D Q

Ck

D Q

Ck

D Q

Ck

Q3 Q2 Q1 Q0

Page 8: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.88

Macchina di MEALY 1Macchina di MEALY 1

• Le uscite sono funzioni delle variabili di Le uscite sono funzioni delle variabili di stato e degli ingressistato e degli ingressi

R

R’

X1

Xn

z1

sp1

sPk

sn1

snk

a1

an

an+1

an+k

z1

zm

zm+1

zm+k

zm

Memoria

Page 9: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.99

Macchina di MOORE 1Macchina di MOORE 1• Le variabili d’uscita, in un determinato istante, Le variabili d’uscita, in un determinato istante,

sono funzione del sole variabili di statosono funzione del sole variabili di statoR

CN1

X1

Xn

z1

zWs1

sks’k

s’1a1

an

an+1

an+k

z1

zm

zm+1

zk

CN2

Memoria

Page 10: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.1010

InstabilitàInstabilità

• Segnale di CLOCKSegnale di CLOCK

• La memoria cambia le proprie usciti in La memoria cambia le proprie usciti in corrispondenza del fronte di discesa corrispondenza del fronte di discesa (salita) del CLOCK(salita) del CLOCK

T

V

Page 11: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.1111

Macchina di MEALY 2Macchina di MEALY 2

• Le uscite sono funzioni delle variabili di Le uscite sono funzioni delle variabili di stato e degli ingressistato e degli ingressi

R

R’

X1

Xn

z1

sp1

sPk

sn1

snk

a1

an

an+1

an+k

z1

zm

zm+1

zm+k

zm

Ck

Page 12: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.1212

Macchina di MOORE 2Macchina di MOORE 2• Le variabili d’uscita, in un determinato istante, Le variabili d’uscita, in un determinato istante,

sono funzione del sole variabili di statosono funzione del sole variabili di statoR

CN1

X1

Xn

z1

zWs1

sks’k

s’1a1

an

an+1

an+k

z1

zm

zm+1

zk

CN2

Ck

Page 13: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.1313

Tabella delle transizioniTabella delle transizioni• Si riportanoSi riportano

– Valore degli ingressiValore degli ingressi– Variabili di stato di partenza (Stato presente)Variabili di stato di partenza (Stato presente)– Variabili di stato di arrivoVariabili di stato di arrivo (Nuovo stato)(Nuovo stato)

XX11 …… XXnn SpSp11 …… SpSpnn SnSn

11

…….. SnSn

nn

00 00 00 00 00 00 00 11 00

00 00 00 00 00 11 00 11 11

.... .... .... .... .... .... .... .... ....

00 00 00 11 11 11 11 00 11

00 00 11 00 00 00 11 11 11

00 00 11 00 00 11 00 11 00

.... .... .... .... .... .... .... .... ....

11 11 11 11 11 11 00 11 11

R

R’X1

Xn

z1

sp1

sPk

sn1

snk

a1

an

an+1

an+k

z1

zm

zm+1

zm+k

zm

Ck

Page 14: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.1414

Rete sequenziale sincronizzataRete sequenziale sincronizzata

Per il corretto funzionamento è necessario che Per il corretto funzionamento è necessario che siano rispettati i tempi Tsiano rispettati i tempi Tsetupsetup e T e Tholdhold del registro del registro

R

R’

X1

Xn

z1

sp1

sPk

sn1

snk

a1

an

an+1

an+k

z1

zm

zm+1

zm+k

zm

Ck

Page 15: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.1515

TemporizzazioneTemporizzazione

• Condizioni sugli ingressi Condizioni sugli ingressi

Ck

X

Sp

Sn

Z

t

Tp

Th

Tp

ThTsTx Tcs

Tcz

Page 16: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.1616

GlossarioGlossario

• ThTh = = TTholdhold (tempo di mantenimento dopo il (tempo di mantenimento dopo il campionamento)campionamento)

• TsTs == TTsetupsetup (tempo di stabilizzazione prima del (tempo di stabilizzazione prima del campionamento)campionamento)

• TpTp == TTpropagation propagation (tempo di propagazione del dato nel (tempo di propagazione del dato nel Flip –Flop D)Flip –Flop D)

• TxTx == TTinputinput (tempo durante il quale gli ingressi (tempo durante il quale gli ingressi possono possono variare)variare)

• TcsTcs == TTcalc-scalc-s (Tempo di calcolo delle variabili di stato) (Tempo di calcolo delle variabili di stato)

• TczTcz == TTcalc-zcalc-z (Tempo di calcolo delle variabili d’uscita) (Tempo di calcolo delle variabili d’uscita)

Page 17: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.1717

OsservazioniOsservazioni

• In questa macchina il tempo di calcolo In questa macchina il tempo di calcolo delle variabili di stato limita delle variabili di stato limita pesantemente l’intervallo di tempo pesantemente l’intervallo di tempo durante il quale gli ingressi possono durante il quale gli ingressi possono essere instabiliessere instabili

• Per garantire la sincronizzazione degli Per garantire la sincronizzazione degli ingressi si può mettere una barriera di F-ingressi si può mettere una barriera di F-F D (un Registro) subito dopo i terminali F D (un Registro) subito dopo i terminali d’ingressod’ingresso

Page 18: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.1818

Macchina di MealyMacchina di Mealy

• Le uscite sono funzioni delle variabili di Le uscite sono funzioni delle variabili di stato e degli ingressistato e degli ingressi

R

R’

X1

Xn

z1

sp1

sPk

sn1

snk

a1

an

an+1

an+k

z1

zm

zm+1

zm+k

zm

Ck

Page 19: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.1919

OsservazioniOsservazioni

• Le uscite sono asincroneLe uscite sono asincrone• È pericoloso usare più reti fra loro È pericoloso usare più reti fra loro

connesseconnesse• si può ottenere una macchina asincrona “nascosta”si può ottenere una macchina asincrona “nascosta”

Page 20: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.2020

Macchina di MOOREMacchina di MOORE• Le variabili d’uscita, in un determinato istante, Le variabili d’uscita, in un determinato istante,

sono funzione del sole variabili di statosono funzione del sole variabili di statoR

CN1

X1

Xn

z1

zWs1

sks’k

s’1a1

an

an+1

an+k

z1

zm

zm+1

zk

CN2

Ck

Page 21: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.2121

OsservazioniOsservazioni

• Le uscite sono sincroneLe uscite sono sincrone• È possibile usare più reti fra loro connesse È possibile usare più reti fra loro connesse

senza il pericolo di creare anelli di senza il pericolo di creare anelli di reazione che possono dare luogo a reti reazione che possono dare luogo a reti sequenziali asincronesequenziali asincrone

• Le condizioni da rispettare sui vari tempi Le condizioni da rispettare sui vari tempi di assestamento risultano meno stringentidi assestamento risultano meno stringenti

• Le uscite vengono presentate in ritardo rispetto alla Le uscite vengono presentate in ritardo rispetto alla macchina di Mealy (tempo d’attese per la macchina di Mealy (tempo d’attese per la sincronizzazione)sincronizzazione)

Page 22: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.2222

Macchina di Mealy RitardataMacchina di Mealy Ritardata

• Le uscite sono funzioni delle variabili di Le uscite sono funzioni delle variabili di stato e degli ingressi, ma risultano stato e degli ingressi, ma risultano sincronizzatesincronizzate

R

R’

X1

Xn

z1

sp1

sPk

sn1

snk

a1

an

an+1

an+k

z1

zm

zm+1

zm+k

zm

Ck

Page 23: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.2323

OsservazioniOsservazioni

• Le uscite sono sincroneLe uscite sono sincrone• È possibile usare più reti fra loro connesse È possibile usare più reti fra loro connesse

senza il pericolo di creare anelli di reazione senza il pericolo di creare anelli di reazione che possono dare luogo a reti sequenziali che possono dare luogo a reti sequenziali asincroneasincrone

• Le condizioni da rispettare sui vari tempi di Le condizioni da rispettare sui vari tempi di assestamento risultano meno stringentiassestamento risultano meno stringenti

• La macchina di Mealy ritardata è una La macchina di Mealy ritardata è una macchina di Moore in senso strettomacchina di Moore in senso stretto

• Può richiedere meno stati interni della Può richiedere meno stati interni della macchina di Mooremacchina di Moore

Page 24: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.2424

Flip - Flop J – KFlip - Flop J – K

• Tabella di VeritàTabella di Verità Schema Schema logicologico

QQ

QQ

CkCk JJ KK QQ

00 XX XX QQ

11 XX XX QQ

XX XX QQ

00 00 QQ

00 11 00

11 00 11

11 11 QQ

J Q Ck QK

Page 25: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.2525

Diagramma di flussoDiagramma di flusso

00 WaWa

0,00,0YY

YY

J, K

0,10,1

QQ

11 WbWb

0,00,0YY

YY1,01,0

CkCk JJ KK QQ

00 XX XX QQ

11 XX XX QQ

XX XX QQ

00 00 QQ

00 11 00

11 00 11

11 11 QQ

Page 26: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.2626

Tabella delle transizioniTabella delle transizioni

JJ KK WpWp WnWn

00 00 00 00

00 00 11 11

00 11 00 00

00 11 11 00

11 00 00 11

11 00 11 11

11 11 00 11

11 11 11 00

00 WaWa

0,00,0YY

YY

J, K

0,10,1

QQ

11 WbWb

0,00,0YY

YY

1,01,0

Page 27: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.2727

Individuazioni delle equazioniIndividuazioni delle equazioni

• Costruzione delle Mappe di KarnaughCostruzione delle Mappe di Karnaugh

0,0,

000,0,

111,1,

111,1,

00

00 00 00 11 11

11 11 00 00 11

J,K

Wp

Wn

KJWpKWpJWn

JJ KK WpWp WnWn QQ

00 00 00 00 00

00 00 11 11 11

00 11 00 00 00

00 11 11 00 00

11 00 00 11 11

11 00 11 11 11

11 11 00 11 11

11 11 11 00 00

Page 28: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.2828

SchemaSchema

D Q

CkCkCk

JJQQ

KJWpKWpJWn

KK

Page 29: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.2929

Flip - Flop T Flip - Flop T (TOGLE)(TOGLE)

• Tabella di VeritàTabella di Verità Schema Schema logicologico

CkCk TT QQ

00 XX QQ

11 XX QQ

XX QQ

00 QQ

11 QQ

T Q

Ck

Page 30: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.3030

Diagramma di flussoDiagramma di flusso

00 WaWa

00YY

T

QQ

11 WbWb

00YY

Page 31: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.3131

Tabella delle transizioniTabella delle transizioni

TT WpWp WnWn

00 00 00

00 11 11

11 00 11

11 11 00

00 WaWa

00YY

T

QQ

11 WbWb

00YY

Page 32: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.3232

Individuazioni delle equazioniIndividuazioni delle equazioni

• Costruzione delle Mappe di KarnaughCostruzione delle Mappe di Karnaugh

00 11

00 00 11

11 11 00

T

Wp

Wn

WpTWpTWn

TT WpWp WnWn QQ

00 00 00 00

00 11 11 11

11 00 11 11

11 11 00 00

Page 33: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.3333

SchemaSchema

D Q

CkCkCk

TT

QQ

WpTWpTWn

Page 34: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.3434

Riconoscitore di sequenzaRiconoscitore di sequenza

• Y attiva per la sequenza “0101”Y attiva per la sequenza “0101”• Valido anche per sequenze interallaciateValido anche per sequenze interallaciate

• 0 0 0 1 0 0 1 0 1 1 0 1 0 1 0 1 0 0 0 0 1 0 0 1 0 1 1 0 1 0 1 0 1 0

• Riconoscitore di sequenzaRiconoscitore di sequenza

Page 35: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.3535

Diagramma di flussoDiagramma di flusso

0 0 1 0 1 0 1 1 0 1 0 1 0 1 0 0

aa 0000

0101bb

00

11

YY

11

00

YY

cc 1111

dd 1010

Z,WZ,W

YY YY

YY

Page 36: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.3636

Tabella delle transizioniTabella delle transizioni

XX ZpZp WpWp ZnZn WnWn

00 00 00 00 11

00 00 11 00 11

00 11 00 00 11

00 11 11 11 00

11 00 00 00 00

11 00 11 11 11

11 11 00 11 11

11 11 11 00 00

aa 0000

0101bb

YY

00

11

YY

11

00

YY

cc 1111

dd 1010

Z,WZ,W

Page 37: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.3737

Individuazioni delle equazioniIndividuazioni delle equazioni

XX ZpZp WWpp

ZnZn WnWn YY

00 00 00 00 11 00

00 00 11 00 11 00

00 11 00 00 11 00

00 11 11 11 00 00

11 00 00 00 00 00

11 00 11 11 11 00

11 11 00 11 11 11

11 11 11 00 00 00

0000

0011

1111

1100

00 11

11 11 11

XX

Zp,WpZp,WpZnZn

0000

0011

1111

1100

00 11 11 11

11 11 11

XX

Zp,WpZp,WpWnWn

0000

0011

1111

1100

00

11 11

XX

Zp,WpZp,WpYY

WPZpXWPZpXWPZpXZn

WPZpWPZpZpXWn XWPZpY

Page 38: A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali.

A.S.E.A.S.E. 21.21.3838

CONCLUSIONICONCLUSIONI

• RegistriRegistri SISO, SIPO, PISO, PIPOSISO, SIPO, PISO, PIPO

Sintesi di reti sequenziali sincronizzateSintesi di reti sequenziali sincronizzate• Macchina di MealyMacchina di Mealy• Macchina di MooreMacchina di Moore• Macchina di Mealy ritardata Macchina di Mealy ritardata • EsempiEsempi

– Flip – Flop J – KFlip – Flop J – K– Flip – Flop TFlip – Flop T