M. Manghisoni, L. Ratti, V. Re, V. Speziali, G. Traversi

PRIN2003 – PRIN2005

Università di Pavia

Università di Bergamo

M. Manghisoni, L. Ratti, V. Re, V. Speziali, G. Traversi

Trieste, 17 febbraio 2005

M. Manghisoni, L. Ratti, V. Re, V. Speziali, G. Traversi

MAPS CMOS (Monolithic Active Pixel Sensors)

• Sono state progettate strutture di test in tecnologia CMOS 0.13 m ST (epi layer) (sottomissione dicembre 2004)

• L’obiettivo è realizzare la completa elaborazione analogica del segnale a livello del singolo pixel, utilizzando una tecnologia ad alta densità di integrazione e intrinsecamente rad-hard.

• La deep N-well viene utilizzata come elettrodo di raccolta della carica generata nell’epi layer.

• Gli NMOS della sezione analogica sono realizzati all’interno della deep N-well.

PRIN 2003

M. Manghisoni, L. Ratti, V. Re, V. Speziali, G. Traversi

Pixel ed elettronica di lettura

M. Manghisoni, L. Ratti, V. Re, V. Speziali, G. Traversi

Pixel ed elettronica di lettura

• Sono state integrate diverse strutture di test a singolo pixel con varie geometrie.

• Il segnale viene prelevato con un preamplificatore di carica (negli schemi tradizionali dei MAPS si usa un source follower).

M. Manghisoni, L. Ratti, V. Re, V. Speziali, G. TraversiM. Manghisoni, L. Ratti, V. Re, V. Speziali

PRIN 2003

• Il chip con le strutture MAPS in CMOS 0.13 m sarà consegnato a metà marzo

• I test verificheranno la validità delle soluzioni adottate (adeguata raccolta di carica alla deep N-well, rumore e formatura del segnale…)

• Si avranno indicazioni importanti riguardo alla fattibilità di MAPS in CMOS 0.13 m.

• Questo soddisfa gli obiettivi del PRIN 2003.

M. Manghisoni, L. Ratti, V. Re, V. Speziali, G. Traversi

PRIN 2005

• Ottimizzazione tecnologicaVerrà valutato un processo CMOS 0.13 m alternativo (IBM). Il progetto di strutture in questo processo è già cominciato.Verranno valutate le soluzioni ottimali per la resistenza alle radiazioni.Tecnologie alternative? (BiCMOS SiGe)

• Progettazione circuitaleL’obiettivo è realizzare una matrice di pixel. Va definito come organizzare la lettura dei pixel (charge preamplifier o source follower) e la periferia del chip.(collaborazione con il gruppo di microelettronica del Fermilab)

MAPS CMOS

M. Manghisoni, L. Ratti, V. Re, V. Speziali, G. TraversiM. Manghisoni, L. Ratti, V. Re, V. Speziali

PRIN 2005

• Valutazione dei limiti delle tecnologie disponibili(rumore, resistenza alle radiazioni, dispersione di soglia)

CMOS 0.13 mCMOS 0.09 mBipolari SiGe

Strip sottili