Fig. 1 Fig. 2 - web.inge.unige.itweb.inge.unige.it/DidRes/TecnEl1/EsElInd1.pdf · Esercizi svolti...

Esercizi svolti del Corso di Elettronica Industriale 1 Anno Accademico 2000 / 2001


1

Diodo

Sia dato il circuito in figura e le forme d’onda v 1 ( t ) e v2 ( t ) indicate .

Fig. 1

O 180R = Diodo D :

O 20RV 0.6V

f

?

=

=

Fig. 2

v2

v1


2

Tracciare v0 ( t ) per ms 4 t0 ≤≤ 1. ♦SVOLGIMENTO♦ Si suppone :

∞→

=

r

S

R0I

z All’istante t=0 si possono dedurre dai grafici della pagina precedente i valori di v1 e

v2:

( ) ( ) V 00vV 50v 21 ==

Fig. 3

1 Supporre la commutazione del diodo istantanea

γ

f

v1


3

si nota che il diodo lavora in polarizzazione diretta , quindi lo si può sostituire con il modello ai grandi segnali caratterizzato da un generatore di tensione Vγ con in serie un resistore. Si può scrivere la LKT :

( ) ( ) ( )

( ) ( )

( ) ( ) V 3.960.0221800IR0v:e

A 0.0222004.4

RRv0v0I

:ottiene si cui da 00IRRv0v

0

f

?1

f?1

=⋅=⋅=⇒

==+−

=⇒

=⋅+−−

fino all’istante t=1 in quanto v 1( t ) e v2 ( t ) restano costanti. z All’istante t=1 i valori di v1 e v2 saranno:

( ) ( ) V 51vV 51v 21 ==

Fig. 4


4

Si calcola il valore di ( ) ( ) t v t v 21 − per il quale il diodo passa in polarizzazione inversa osservando che in tale caso il diodo diventa un aperto e quindi sulla resistenza R non vi è alcuna caduta di tensione: LKT : ( ) ( ) ( ) ( ) V 0.6tvtv0 t v0.6 t v 2121 =−⇒=−− il diodo lavora in polarizzazione inversa per :

( ) ( ) V 0.6 t v t v 21 ≤−

Quando ( ) ( ) V 51v eV 51v 21 == si ha : ( ) ( ) V 0.60 1 v 1 v 21 <=− quindi il diodo lavora in polarizzazione inversa e si comporta come un circuito aperto . Sul resistore non vi è alcuna caduta di tensione per cui si avrà :

( ) V 51vv 20 == fino all’istante t = 2. z All’istante t=2 v1 e v 2 assumeranno i seguenti valori:

( ) ( ) V 52v eV 02v 21 == e la differenza tra v1 e v 2 risulta essere :

( ) ( ) V 0.6 V 52v2v 21 <−=−

si può quindi dedurre, per quanto detto in precedenza che il diodo continua a lavorare in inversa con :

( ) ( ) V 52v2v 20 == z All’istante t = 3 v 1 e v2 saranno :

( ) ( ) V 03v eV 03v 21 ==


5

la differenza tra v1 e v2 risulta essere :

( ) ( ) V 0.6 V 03v3v 21 <=−

il diodo è ancora in polarizzazione inversa ma il valore di ( ) ( ) V 03v3v 20 == . L’uscita rimane costante a 0 Volt anche per istanti superiori a t = 3 :

Fig. … 5


6

Sia dato il seguente circuito :

Fig..1

Diodo D :

Ω=

=

=

10R

O 50RV0.7 V

5L

f

?

Con:

Fig. 2

L


7

Si chiede di :

a) Calcolare l’istante t1 al quale il diodo inizia a condurre b) Calcolare e disegnare andamento di VOUT (t) nei tre casi :

s10t 3) s10tt 2) tt 1) -3311 ><<< −

♦SVOLGIMENTO♦

Anche in questo esercizio : ∞→

=

r

S

R0I

ovvero si suppone istantanea la commutazione

del diodo . a) All’istante t = 0 si deduce dal grafico della pagina precedente che ( ) V 00vIN =

quindi si può affermare che il diodo lavora in polarizzazione inversa e si comporta come un aperto. Il diodo inizierà a condurre quando raggiungerà una differenza di potenziale ai suoi capi pari a V 7.0V =γ = vd .

Applicando la LKT al circuito si ottiene:

Fig.3

L


8

( ) ( ) V 7.0tV 07.0tV 1IN1IN =⇒=− 2 e utilizzando nuovamente il grafico ( t, VIN(t)) si ottiene :

Fig. 4

ms 7.0t1 =⇒ è l’istante in cui il diodo inizia a condurre . b) Si analizzano i singoli casi : 1) All’istante t<t1 non sono presenti cadute di tensione su RL e la differenza di

potenziale ai suoi capi è nulla quindi si può dedurre che :

( ) V 0tVOUT = 3 2) All’istante t1<t<1 la situazione è ben diversa : z quando t=t1 il diodo comincia a lavorare in polarizzazione diretta ed è quindi

possibile sostituirlo con il modello ai grandi segnali. Scrivendo la LKT per il circuito:

2 La caduta sul resistore R L è nulla in quanto il diodo è un aperto ed in quanto tale la sua caduta di tensione è nulla 3 Da sottolineare che l’aumento di VIN(t) fa aumentare solo la differenza di potenziale ai capi del diodo, infatti si ha che vd(t) = VIN(t).


9

Fig. 5

LKT : ( ) ( ) ( ) 0tiRRVtV LfIN =⋅+−− γ

Quindi : ( ) ( )( )( )

Lf

INLLOUT RR

VtVRtiRtV

+−

⋅=⋅= γ

Dato che VIN(t) è una retta , VOUT (t) che dipende direttamente da essa avrà un andamento lineare.

( ) ( ) ( ) V 07.07.01050

10tV tt per 3

3

1OUT1 =−⋅+

==⇒

( ) ( ) ( ) V 286.07.011050

10tV 1t per 3

3

OUT =−⋅+

==⇒

z Quando t>1 si avrà il valore di VIN(t) costante e pari a quello ottenuto per t=1, il

diodo continua a lavorare in polarizzazione diretta ed il valore di VOUT(t) è 0.286 V.

( )( )

( )Lf

IN

RRVtV

ti+

−=⇒ γ

γ


10

Fig.6


11

Sia dato il seguente circuito :

Fig.1

mA 100I 10R

ZK

S

−=

Ω=

V 10VV 6V

S

Z

=

−=

Si chiede di

a) determinare la retta di carico ed il punto di lavoro graficamente. b) determinare la minima resistenza di carico RL tale che i>IZK quando v = VZ .

v


12

♦SVOLGIMENTO♦ a) Si calcola il circuito equivalente di Thevenin visto ai capi del diodo :

Fig.2

Da cui si ottiene il valore di E TH:

L

LS

LS

LTH R10

R10VRR

RE+⋅

=⋅+

=

e RTH :

L

L

SL

SLTH R10

R10RRRRR

+⋅

=+⋅

=

il circuito diventa :


13

Fig.3

Applicando la LKT al nuovo circuito si può determinare il valore di V :

THTH

THTH

EiRV

0ViRE

−⋅−=⇒

=+⋅+

quindi :

L

L

L

L

R10R10i

R10R10V

+⋅

−⋅+⋅

−= (♣)

è l’equazione della retta di carico4 :

4 Si può disegnare determinando le sue intersezioni con gli assi :

asse X : si pone i = 0 e si ottiene L

L

R10R10V

+⋅

−= asse Y : si pone v = 0 e si ha : A 1i =

anche se il valore di RL non è noto.

v


14

Fig.4

Il punto di lavoro è il punto A. b) Dall’equazione (♣) si può determinare il valore di i:

L

L

L

LL

L

L

L

L

R10R460

R10R10R660

R10R10

R10R10Vi

⋅⋅−

=⋅

⋅−⋅+=

⋅+

⋅

+

−−=

si impone : i<IZK e si ottiene :

Ω>⇒

−<⋅−⇒

⋅−<⋅

⋅− −

20R

RR460

10100R10

R460

L

LL

3

L

L

si può quindi affermare che la minima resistenza di carico sarà : ( ) Ω= 20R MINL


15

Sia dato il circuito:

Fig.1

R = 1 KΩ R1 = R3 = 2 KΩ

Diodi D1,D2,D3 identici:

∞→

=

=

r

f

R0R

V 7.0Vγ

Si chiede di calcolare 5 :

a) Le correnti nei diodi D1,D2,D3 b) La tensione del nodo a

5 Supponendo inizialmente tutti e tre i diodi in conduzione


16

♦SVOLGIMENTO♦ a) Si indicano nel circuito i versi delle correnti:

Fig.2

Si ipotizza che i tre diodi identici lavorino in polarizzazione diretta così da poterli approssimare con un generatore di tensione pari a Vγ . Si inseriscono in un unico sistema di equazi oni la LKC applicata al nodo a e le LKT ricavabili dal circuito così da ottenere:

( )( )( )( )4 8IRVIR103 6VIR102 1IRVIR101 IIII

33?

?

11?

321

−⋅++⋅=−+⋅=

+⋅++⋅=

++=

con Vγ=0.7 V, R=1 K Ω e R2=R3= 2 KΩ.


17

Dall’equazione (3) è possibile determinare il valore assunto dalla corrente I:

mA 3.15101

7.016I 3 =⋅−

=

sostituendo questo valore di I nell’equazione (2) si ottiene I 1:

( )mA 5.3

102)17.03.15(10I

1I1027.0103.1510110

31

1333

−=⋅

++−=⇒

+⋅⋅++⋅⋅⋅= −

dall’equazione (4) è possibile ora determinare il valore di I3:

( )mA 1

102)87.03.1510(I

8I1027.0103.1510110

33

3333

=⋅

+−−=⇒

−⋅⋅++⋅⋅⋅= −

infine dall’equazione (1) si ricava I2 :

mA 8.1010)15.33.15(II101105.3103.15

32

2333

=⋅−−=⇒

+⋅+⋅=⋅−

−−−

da notare che le correnti I2 ed I3 trovate sono positive , questo significa che il verso assegnato loro nella figura 2 era corretto quindi i diodi D2 e D3 soddisfano l’ipotesi di partenza e lavorano effettivamente in polarizzazione diretta. Mentre la corrente I1 risulta negativa per cui si può affermare che il diodo D1 lavora in polarizzazione inversa . I diodi in esame devono, per quanto appena rilevato, essere approssimati nel modo seguente: Diodo D1 → circuito aperto Diodo D2 → generatore di tensione Vγ Diodo D3 → generatore di tensione Vγ


18

Fig.3

Il circuito diventa quello rappresentato in fig.3 ed i valori delle correnti : I : da equazione (3) sarà ancora I= 15.3 mA I3: da equazione (4) sarà ancora I3= 1 mA I1: dato che al posto del diodo si inserisce un circuito aperto diverrà I1=0 I2: da equazione (1) diverrà I1= 14.3 mA b) La tensione al nodo a si può determinare, note tutte le correnti del circuito

applicando nuovamente la LKT: LKT: ( ) V 3.5103.1510110IR10V 33

A −=⋅⋅⋅−=⋅−= −


28

Transistori

Sia dato il seguente circuito:

Fig.1

Ove:

V 9VCC = V 9VEE −= Ω= K 2.8RE 50F =β 1R =β ZAD inV 7.0VBE =

E

?


29

Si chiede: a) Di dimostrare che il transistore è polarizzato in ZAD1 b) Di calcolare valori di RF e αα

c) di dettagliare il circuito equivalente di “Ebers – Moll ” in queste condizioni di

polarizzazione e di semplificarlo opportunamente 2 ♦SVOLGIMENTO♦ Facendo riferimento alla figura seguente:

Fig.2

1 Si calcolino i valori di IE, IB, VCE, IC, VBC. 2 Si considerino ICS ed IES dell’ordine di 10 - 9 A

E

E


30

a) Si supponga che il transistore lavori in ZAD : quindi si avrà V 7.0VBE = 3 e 50=β 4 applicando la LKT al circuito in esame si ottiene : LKT : 0VIRV BEEEEE =+⋅+ sostituendo i corrispondenti valori numerici è possibile determinare la corrente nell’emettitore indicata con IE :

A 100122.1102.8

7.09I

07.0I102.893

3E

E3

−⋅=⋅

−=⇒

=+⋅⋅+−

ricordando ora il legame che permette di determinare il guadagno diretto di corrente di cortocircuito α5 noto il valore di β si può scrivere:

98.05150

1

1

==+

=⇒

−=

ββ

α

αα

β

ricavato il valore di α è possibile determinare la corrente nel collettore, indicata con IC :

mA 992.0100122.198.0II 3EC =⋅⋅=⋅= −α

ma noto il valore di β è anche possibile determinare la corrente di base, indicata con IB :

3 Con questa ipotesi affermiamo che la giunzione BE lavora in diretta; se lavorasse in inversa si potrebbe scrivere VBE ≅0. 4 α e β indicano entrambi dei guadagni in corrente ma a seconda del pedice che li accompagna fanno riferimento a situazioni diverse: βF indica il guada gno diretto di corrente di cortocircuito tra collettore e base, di solito βF ≥ 100 βR indica il guadagno inverso di corrente di cortocircuito tra emettitore e base, di solito βR ≅ 1 α F indica il guadagno diretto di corrente in cortocircuito tra l’emettito re ed il collettore, di solito si ha

199.0 F ≤≤ α αR indica il guadagno inverso di corrente di cortocircuito tra emettitore e collettore, di solito

8.04.0 R ≤≤ α ⇒ in questo caso si userà il valore di βF e si determinerà il valore di αF 5 Che ovviamente è uguale ad αF


31

mA 01984.050

10992.0II3

CB =

⋅==

−

β

per determinare il valore delle tensioni BCcE V e V si può utilizzare ancora una volta la LKT applicata alla parte di destra del circuito: LKT : 0VVIRV CCCEEEEE =−+⋅+ che in termini numerici diventa:

09V100122.1102.89 CE33 =−+⋅⋅⋅+− −

il valore di VCE sarà :

V 7.93.818VCE =−= mentre si può determinare il valore della tensione VBC scrivendo:

V 97.07.9VVV BECEBC −=+−=+−=

a questo punto occorre ricordare che : la giunzione BC lavora in diretta se VBC < 0 V la giunzione CE lavora in diretta se VCE ≥ 0.3 V6 ⇒ quindi si è accertato che il transistore lavora effettivamente in ZAD. b) Per calcolare il valore dei due guadagni α F ed α R si può ricordare la già citata

relazione che li lega ai guadagni βF e β R :

6 In realtà si dovrebbe considerare anche la giunzione BE che lavora in diretta quando VBE ≅ 0.6 ÷ 0.7 ma è stata posta come ipotesi di partenza VBE = 0.7 V


32

⇒ 5.021

1 98.0

5150

1 R

RR

F

FF ==

+===

+=

ββ

αβ

βα

c) E’ possibile ora dettagliare il circuito equivalente ai grandi segnali conosciuto anche come circuito equivalente di “ Ebers – Moll” che comprende due generatori pilotati CCCS7 ( in cui il verso della corrente è contrario a quello della corrispondente giunzione):

Fig.38

In particolare si può scegliere di lavorare “a base comune “ ovvero di esprimere le variabili presenti nel modello in funzione delle tensioni VBE e VBC rispetto alla base:

BC giunzione nella 1eII

BE giunzione nella 1eII

T

BC

T

BE

VV

CSR

VV

ESF

−⋅=

−⋅=

ricordando i valori ottenuti per VBC e VBE : VBC = - 9 V ⇒ VBC << 0

7 I generatori pilotati sono anche detti generatori dipendenti o generatori controllati e sono componenti a quattro terminali utilizzati per modellizzare il comportamento dei transistori. Sono spesso indicati con diverse sigle in questo caso CCCS significa “ Current Controlled Current Source” e la loro equazione caratteristica mostra una diretta proporzionalità tra la corrente generata e la corrente che scorre in un altro ramo del circuito. 8 La figura comprende già le considerazioni fatte in seguito

IF

α


33

VBE = 0.7 V La corrente nella giunzione BC sarà:

CSR II −≅ quindi dato che si è dimostrato che il transistore lavora in ZAD e che la VBC <<0 il diodo di destra diventa un circuito aperto ed il generatore pilotato di sinistra sparisce.

Osservazione: è possibile sostituire all’unico diodo rimasto il suo modello equivalente ai grandi segnali considerando però RF ≅ 0 cosicché il modello sia rappresentato soltanto da un generatore di tensione Vγ = VBE = 0.7 V

C

α


34

Sia dato il circuito:

Fig.1

V 10VCC = mA 1I0C = V0.7 V0

BE = V 5V0C = 100ß =

Si chiede di determinare :

a) I valori di RB ed RC tali che il transistore sia polarizzato in ZAD b) I parametri del circuito ai piccoli segnali del transistore

c) Il guadagno ai piccoli segnali ed in bassa frequenza


35

♦SVOLGIMENTO♦ a) Si rappresenta il “circuito di polarizzazione “ ricordando che alle basse frequenze

è possibile approssimare le capacità con circuiti aperti:

Fig.2

Se il transistore è polarizzato in ZAD si può affermare che la corrente nella base è legata alla corrente nel collettore mediante il guadagno diretto di corrente di cortocircuito tra collettore e base 9 :

µA 10100101

ßII

IßI3

CB

BC

=⋅==⇒

⋅=−

dalla LKT applicata al circuito in esame si ricava :

LKT: Ω=−

=⇒=⋅−−−

K 93010

0.710R 0IRV10 5BBBBE

Inoltre si avrà che:

9 Qui lo si indica solo con β in quanto si considera che il diodo lavori in ZAD in realtà può essere inserito anche come βF


36

Ω=⋅

==⇒⋅=−

K 51015

IVR IRV 30

C

0C

C0CC

0C

b) Si determinano ora i parametri caratteristici del circuito equivalente ai piccoli

segnali del transistore: Y La “ transconduttanza “ , indicata solitamente come gm , dipende dal punto di lavoro

e può essere calcolata come:

T

0C

m VIg =

assumendo VT pari a 25 mV a temperatura ambiente, il valore di gm sarà :

-13

3

m O 0.041025

10g =⋅

=−

−

Y La “ resistenza base – emettitore” , indicata con πr ,rappresenta la resistenza differenziale della giunzione base – emettitore e si può calcolare come:

( )

( )titv

rB

BEp =

ricordando che ( )T

0C

B VßIti⋅

= si avrà:

KO 2.50.04100

gß

IVßr

m0C

Tp ===

⋅=

Il circuito equivalente ai piccoli segnali risulta il seguente:


37

Fig.3

Dal nuovo modello , in cui si è inserito al posto di un generatore di corrente pilotato in tensione VCCS10 un generatore di corrente pilotato in corrente CCCS risulta:

iehr =π11= 2.5 K Ω e fehß = 12 =100

dove hfe rappresenta nel modello ad emettitore comune il “guadagno di corrente ai piccoli segnali “.

mA 0.28102.5

0.7hVi 3

ie

SB =

⋅==

V 140hVhRV

ie

sfeCOUT =⋅⋅−=

c) Infine si può calcolare il valore del guadagno di tensione ai piccoli segnali, indicato

con AV: considerando che :

ie

SB h

Vi =

hVhRV

ie

sfeCOUT ⋅⋅−=

quindi

10 “Voltage Controlled Current Source” per cui l’espressione caratteristica è i(t)=G ⋅v(t) ovvero la corrente generata è proporzionale alla tensione in qualunque altro punto del circuito 11 In realtà si dovrebbe sommare ad πr anche una componente indicata con br ,cioè la “resistenza della zona di base “ ma dato che rb è di un ordine di grandezza più basso rispetto ad rπ la si può anche trascurare 12 Le due quantità, β ed hfe, sono concettualmente differenti ma si può dimostrare che sono quantitativamente uguali


38

20010002.5

100105hh

RV

VA 3

ie

feC

S

OUTV −=

⋅⋅⋅−=⋅−==


19

Funzioni di trasferimento

Sia dato il seguente circuito:

Fig.1

C = 10-9 F Ω⋅= 1099R 3

1 Ω= 10R 32

Si calcoli la funzione di trasferimento :

( ) ( )( )SVSVST

IN

OUT=

e si disegni il diagramma di Bode del modulo e della fase di T(S).


20

♦SVOLGIMENTO♦ Risulta utile passare al circuito con le impedenze dove Ω⋅== 1099R)S(Z 3

1R e

( )SC1RSZ 2 += :

Fig.2

Utilizzando la formula del partitore di tensione si può determinare il valore di V OUT (S) in funzione di VIN(S):

( )( ) ( )

( ) ( )SV

SC1RR

SC1R

SVSZSZ

SZ)S(V IN

21

2

INR

OUT ⋅++

+=⋅

+=

sostituendo ora questo valore di VOUT all’interno della funzione di trasferimento si ottiene:

( ) ( )( ) ( ) 1SCRR

1SCR

SC1RR

SC1R

SVSVST

12

2

21

2

IN

OUT

+⋅++⋅

=++

+==

ponendo ora S = jw è possibile determinare l’espressione della risposta in frequenza T(jw):


21

( )jwC1RR

jwC1R

jwT21

2

++

+=

si determinano i valori di zeri e poli, riscrivendo la T(jw) nella forma:

( )1jw101jw10

10jw110100

10jw110

jwT 4

6

93

93

+⋅+⋅

=

⋅+⋅

⋅+

=−

−

−

−

lo zero risulta essere:

rad/sec 10z rad/sec 10z 6 6 =⇒−= ed il polo :

rad/sec 10p rad/sec 10p 44 =⇒−= 4 Il diagramma di Bode per il modulo sarà dato dalla somma di tre contributi:

Fig.3


22

Il segnale globale sarà1:

Fig.4

4 Il diagramma di Bode relativo alla fase, analogamente a quanto già detto per il modulo sarà:

Fig.5

1 Si deduce che è un filtro passivo di tipo passa basso e non un amplificatore


23

La somma fornisce un segnale globale del tipo:

Fig.6


24

Data la seguente funzione di trasferimento :

( )1000s

10s10ST 3

++

⋅=

si determini il corrispondente diagramma di Bode in modulo e fase e si indichi il tipo di filtro. ♦SVOLGIMENTO♦ E’ possibile riscrivere la funzione di trasferimento nella forma:

( )

+

+

⋅=

+⋅

+⋅

⋅=

1000s1

10s1

10

100s110

10s110

10ST3

3

lo zero sarà :

rad/sec 10z rad/sec 10z =⇒−= il polo sarà:

rad/sec 1000p rad/sec 1000p =⇒−= il guadagno è K = 10. 4 Il diagramma del modulo è dato da tre contributi, la retta orizzontale rappresenta

la componente costante a dB 2010log20 10 =⋅ :


25

Fig.1

Il segnale globale sarà:

Fig.2

4 Il diagramma della fase è dato anch’esso da tre contributi 2:

2 All’interno di questi tre contributi uno è identicamente nullo: la fase di K


26

Fig.3

La somma sarà:

Fig.4


27

Si tratta di un filtro attivo3 di tipo “ Passa Alto” :

Fig.5

3 Cioè amplificatore in quanto il guadagno K non è unitario


39

Esercizi di digitale

E’ data la tabella di verità di un FF di tipo AB:

A B Q(n+1) 0 1 0 1

0 0 1 1

)n(Q Q(n)

1 0

Costruire questo FF facendo uso di un FF di tipo JK e della logica addizionale necessaria.

♦SVOLGIMENTO ♦ Il primo passo da eseguire è quello di effettuare la sintesi del flip-flop AB mediante l’utilizzo della seguente mappa di Karnaugh ricavata dalla tabella di verità fornita:

A B Q(n) 00 01 11 10

0 1 1 0 0 1 0 1 0 1

… da cui si ricava:

BABA)n(QA)n(Q)1n(Q ++=+ (1)


40

Il secondo passo è quello di ricavare la sintesi del FF JK. => k)n(Qj)n(Q)1n(Q +=+ (2) Effettuando ora il confronto tra la (1) e la (2) si può affermare che:

jA =

BABAk BAk +===>= (per il teorema di De Morgan) Si ottiene quindi

BA)1n'(QBA)n(QBA)n(QA)1n(Q ++=++=+ … a cui corrisponde il seguente circuito logico:

j k Q(j+1) 0 0 1 1

0 1 0 1

Q(j) 0 1

)j(Q

j k

Q(n) 00 01 11 10 0 0 0 1 1 1 1 0 0 1

uscita FF JK

J K

A B

Q’(n+1)

)1n('Q +

BA

Q(n+1)


41

Sia data la seguente funzione logica:

)cdab)(dba(cbaF ++++=

Si desidera che: a) Si sviluppino i prodotti semplificando il più possibile. b) Si ricavi la mappa di Karnaugh dalla funzione così semplificata. c) Dalla mappa ottenuta si ricavi dalla funzione F e la si sintetizzi.

♦SVOLGIMENTO ♦ a) =++++++=++++= cdcbcadabddabdabacba)cdab)(dba(cbaF

cdcbcadabcba ++++= b) Le componenti logiche di F sono così interpretate …

-01- cd-10- cb-0-0 ca0-11 dab

-101 cba

→

→

→

→

→

… da cui si ottiene la seguente Mappa di Karnaugh

a b

c d 00 01 11 10 00 1 1 1 0 01 1 1 1 1 11 0 0 0 1 10 0 0 1 1


42

La sintesi minima di F risulta così essere:

dacdbacbcaF +++=

c) La mappa di F si ricava banalmente dalla mappa precedente …

a b

c d 00 01 11 10 00 0 0 0 1 01 0 0 0 0 11 1 1 1 0

10 1 1 0 0 … da cui si ricava

dcbabcdcaF ++=


43

Si progetti, usando il metodo ASM, una macchina a stati finiti per la generazione di un CK a due fasi φ1 e φ2 come quello mostrato in figura. Le due fasi, φ! e φ2, sono segnali periodici il cui periodo è pari a quattro volte il CK di sistema (segnale Clock in figura). La macchina dispone di un ingresso EN che, quando è a 1, abilita il funzionamento sopra descritto e, quando è a 0, mantiene costante l’ultimo valore assunto dalle due fasi. Si richiede: a) Il diagramma ASM. b) La sintesi della macchina a stati finiti.

♦SVOLGIMENTO ♦ a) La FSM desiderata è mostrata in fig. .2

Clock φ1 φ2

Fig. .1

FSM

CK

EN φ1 φ2

Fig. .2


44

Il diagramma ASM che esplica il comportamento desiderato è il seguente:

b) Utilizzando il diagramma della ASM appena ricavato, si può ottenere la seguente

tabella della FSM:

EN SP S1 S0 φ1 φ2 SF S1’ S0’ 0 (a) 0 0 1 1 (a) 0 0 1 (a) 0 0 1 1 (b) 0 1 0 (b) 0 1 0 1 (b) 0 1 1 (b) 0 1 0 1 (c) 1 1 0 (c) 1 1 1 1 (c) 1 1 1 (c) 1 1 1 1 (d) 1 0 0 (d) 1 0 1 0 (d) 1 0 1 (d) 1 0 1 0 (a) 0 0

φ1 = 1 φ2 = 1

EN

(a)

1

0

φ1 = 0 φ2 = 1

EN

(b)

1

0

φ1 = 1 φ2 = 1

EN

(c)

0

φ1 = 1 φ2 = 0

1

(d)

EN 0

Fig. .3


45

La struttura della FSM è la seguente: • Sintesi di un’uscita ( ad esempio φ! )

S1 S0 EN 00 01 11 10

0 1 0 1 1 1 1 0 1 1

da cui si ricava:

011 SS +=Φ • Sintesi di uno stato (ad esempio S1’). Supponendo di voler utilizzare un FF di

tipo JK, usando la tabella di eccitazione già più volte vista, si ottiene: Per j1:

S1 S0 EN 00 01 11 10

0 0 0 - - 1 0 1 - -

⇒ ENSj 01 += .

EN 1

CK

RC1

2 4 S1

S0

CK

RC2

4

4 φ1 φ2

2

Fig. .4

D


46

Per k1:

S1 S0 EN 00 01 11 10

0 - - 0 0 1 - - 0 1

⇒ ENSk 01 += .


47

Sono dati i seguenti tre segnali: Progettare la FSM che, dato il segnale di polarizzazione di sistema CK e l’ingresso asincrono IN; genera il segnale OUT. Si noti che: • Il segnale OUT va ad 1 per un periodo di CK quando IN ha una transizione

0 à 1 oppure 1 à 0; • La frequenza di In è molto minore di quella di CK.

♦SVOLGIMENTO ♦ La FSM desiderata e il diagramma ASM che esplica il suo comportamento sono mostrati, rispettivamente, in fig. .2 e .3:

CK IN OUT

Fig. .1

FSM

IN OUT

CK Fig. .2


48

Dal diagramma ASM si ricava la seguente tabella:

IN SP S1 S0 OUT SF S1’ S0’ 0 (a) 0 0 0 (a) 0 0 1 (a) 0 0 0 (b) 0 1 - (b) 0 1 1 (c) 1 0 0 (c) 1 0 0 (d) 1 1 1 (c) 1 0 0 (c) 1 0 - (d) 1 1 1 (a) 0 0

Utilizzando Flip Flop JK, la struttura della FSM è:

IN 0

1

OUT = 0

OUT = 1 OUT = 1

IN

OUT = 0

0 1

(a)

(b) (c)

(d)

Fig. .3

IN

CK

D

1

2

RC1 4 S !

S0

CK

RC2 4

4

1 OUT

Fig. .4


49

• Sintesi dell’uscita

S1 S0 IN 00 01 11 10

0 0 1 1 0 1 0 1 1 0

• Sintesi delle variabili di stato.

Per lo stato S1’ occorre sintetizzare j1 e k1. Facendo riferimento alla tabella di eccitazione già più volte vista, si ottiene:

S1 S0 IN 00 01 11 10

0 0 1 - - 1 0 1 - -

S1 S0 IN 00 01 11 10

0 - - 1 0 1 - - 1 0

⇒ OUT = S0

j1 ⇒ j1 = S0

k1 ⇒ k1 = S 0


50

In modo analogo per S2’ occorre sintetizzare j2 e k2.

S1 S0 IN 00 01 11 10

0 0 - - 1 1 1 - - 0

S1 S0 IN 00 01 11 10

0 - 1 1 - 1 - 1 1 -

j0 ⇒ INSINSj 110 ⋅+⋅=

k0 ⇒ k0 = S0


51

Si descriva, mediante il diagramma ASM, il funzionamento di un FF “edge – triggered” di tipo JK. Una volta disegnato il diagramma, si sintetizzi la corrispondente FSM utilizzando un FF di tipo RS. Si richiede quindi:

1) Diagramma ASM del FF di tipo JK; 2) Tabella della FSM corrispondente; 3) Tabella di eccitazione del FF RS; 4) Disegno della struttura della FSM; 5) Sintesi dello stato.

♦SVOLGIMENTO ♦ 1) Ricordando che un FF di tipo JK si comporta nella maniera descritta dalla seguente

tabella di verità:

j k Q(j+1) 0 0 1 1

0 1 0 1

Q(j) 0 1

)j(Q Fig. .1

… il diagramma ASM è il seguente:

FSM j

k Q


52

Fig .2

2) Utilizzando il diagramma della ASM appena ricavato, si può ottenere la seguente

tabella della FSM:

j k SP S Q SF S’ 0 1 0 0 1 1

- - 0 1 0 1

(a) (a) (b) (b) (b) (b)

0 0 1 1 1 1

0 0 1 1 1 1

(a) (b) (b) (a) (b) (b)

0 1 1 0 1 0

Q = 0

Q = 1

j

(a)

0

1

(b)

j k

0 0 1 1

k 0 1


53

Osservazione: per come è stata scelta la codifica, la sintesi dell’uscita è Q = S.

3) Dalla conoscenza della tabella di verità dei flip–flop SR, si può ricavare la seguente tabella di eccitazione.

S R Q(k+1) Q(k) Q(k+1) S R 0 0 1 1

0 1 0 1

Q(k) 0 1 -

Tabella di eccitazione 0 0 1 1

0 1 0 1

0 1 - -

- - 1 0

4) La struttura della FSM è la seguente: Fig .3

1 Q 2 2 2

2

j

CK

k

CK

RC1

SP SF

ST

CK

RC2


54

5) Infine, si passa ad effettuare la sintesi dello sta to …

j k

ST 00 01 11 10 0 0 0 1 1 1 - - - -

j k

ST 00 01 11 10 0 - - - - 1 0 1 1 0

… la quale porta ad ottenere S = j e R = k.

Prova Scritta del 13/12/01

AN1 Punti[11/30] Dato il seguente circuito:

Si chiede di calcolare:

1. Il valore di βf 2. il valore di correnti e tensioni del circuito nel punto di lavoro 3. il valore dei parametri del circuito equivalente del transistore ai piccoli segnali nel punto di

lavoro trovato 4. il guadagno di tensione ai piccoli segnali.

AN2 Punti[4/30] Siano dati il seguente circuito e l’andamento temporale di V IN(t) specificato di seguito. Si chiede di calcolare e andamento temporale di VOUT(t) nell’intervallo: ms ≤ t ≤ 4 ms. Si consideri la commutazione del diodo istantanea ed i seguenti valori del modello ai grandi segnali: Vγ =0,6 V, Rf = 0 Ω, IS = 0 A, R r ≅ ∞ Ω . Si determino i valori di R 1 = ed R2 in modo tale che quando V in la corrente I circol ante nella maglia sia pari a 10-2 A.

VCC=5 V

I0E = 1020 ? A

V0BE= 0.7 V

V0B = 2.7 V

αF=0.98

RL=1000 Ω

Rc = 1000.4 Ω

Rb ≅ 0

R2 = 27000 Ω

V in(t) = 0.025 V

VCC

R2

VIN RLRE

RCR1

CB CC

VOUT

IBI2

I1IC

IE

VIN(t) V0(t)

R1

R2 I

1 4 532

6

t[ms]

[V]8

42

DGT1 Punti[12/30] Si progetti una FSM sincrona con un ingresso IN e quattro uscite: ZERO, UNO, DUE, TRE. Normalmente le quattro uscite sono 0. Quando il segnale IN permane per due periodi consecutivi di CK ad 1, la FSM decodifica il numero binario rappresentato dai valori di IN nei due successivi periodi di CK nel modo rappresentato dagli andamenti temporali in figura. Dopo di che la FSM ritorna in attesa di due periodi consecutivi di CK in cui IN permane ad 1. Si progetti la FSM utilizzando la struttura di Mealy. Si chiede di:

1. disegnare il diagramma ASM 2. scrivere la tabella della FSM 3. disegnare la struttura della FSM 4. sintetizzare almeno una uscita ed una variabile di stato (utilizzare FF di tipo JK “edge

sensitive” e sintesi di tipo NOR -NOR).

DGT2 Punti[3/30] Siano dati la rete logica e gli andamenti temporali rappresentati in Figura. Si chieda di disegnare l’andamneto temporale corrispondente alla variabile di uscita X. (Si suppongano nulle i tempi di propagazio ne delle porte logiche).

IN

IN

IN

INT R E

D U E

U N O

Z E R O

C K

1 1

0 1

0 0

1 0

A

B

Svolgimento AN1 Vcc=5V VBE =0.7V IE = 1020µA VB =2.7V αf =0.98 RC =1.004kΩ RL = 1kΩ Rb = 0 R2 = 27kΩ VT=25mV 1)Calcolare β f

βα

αff

f

=−

= =1

0 980 02

50..

Poi calcoliamo VE avendo VB e VBE

VE = VB – VBE = 2.7V -0.7V= 2V Poi calcoliamo le correnti IB ed I C .

IB = I E

+ = =

βµ

f

Am A

11 0 2 0

50 0 02.

IC =IE- IB = 1 mA

Calcolo le resistenze:

VE = IE RE e quindi la resistenza RIE

E=

V E =1960Ω

Avendo VB ed R 2 possiamo calcolare I2 attraverso la KVL:

I2 R2 = VB Da cui consegue che

I2= VR

B

2

= =2 727

01.

.Vk

mAΩ

Avendo IC, R C e V E calcoliamo VCE e VBC:

VCE=VCC-ICRC-VE =5V-(1000.4Ω∗1mA)-2V = 2V

VBC = VBE-VCE = 0.7V -2V = -1.3V

Attraverso la KCL applicata al nodo B otteniamoI1:

I1 = IB+I2 = 0.1+0.02mA =0.12mA E quindi calcoliamo la resistenza R1 attravero la KVL:

RI R V

IV-(-1.3V)0.12 mA 1

C c BC

1

=−

= =1

19167Ω

2) per calcolare il guadagno in centro banda dobbiamo prima disegnare il circuito equivalente ai piccoli segnali

e calcolare i parametri ai piccoli segnali, ovvero h ie e hfe .

rπ=VI

T

B

= =25

0 021250

mVmA,

Ω

h ie = rπ + Rb =1250Ω

mentre hfe = βf =50 ma solo numericamente. Applichiamo ora la KVL al circuito ai piccoli segnali per trovare V out e V in ed il loro rapporto AV che rappresenta il guadagno di tensione in centro banda. La Vout sarà data da:

Vout = hfe ib (RC //RL)

mentre :

V in= i b hie + (ib + hfe ib ) RE

Da cui ricaviamo ib in funzione di Vin:

( )i b =V

h Rin

ie E+ +1 h fe

Sostituendo poi in V out troviamo che :

Vout= ( )−+ +

V

h h Rh (R / /Rin

ie fe Efe L C1

)

E quindi Av sarà uguale a:

( )AVV

h (R / /R

h h RVout

in

fe L C

ie fe E

= = −+ +

)

1

Il parallelo tra RC ed RL vale:

RCRLRC + RL

=⋅

=1000 4 1000

2000 4 499 2.

. . Ω

ma dato che hie << (1+ hfe ) e che h fe ˜ (1+ hfe ) risulta:

A(R / /R

RVL C

E

≈ − = − = −) .

.49921960

0254ΩΩ

Svolgimento AN2 Per prima cosa bisogna ridisegnare il circuito nel modello ai grandi segnali del diodo:

La KVL del circuito in figura è:

0)(1 =−−− IRIRVtV fγ

Il nostro diodo è in diretta quando:

I =V V

R RV Vin

1 2in

( )( )

tt

−

+> ⇒ − >γ

γ0 0

V ( t ) > Vi n γ ⇒ >t m S0 3.

Quindi il diodo è in inversa per t<3 mS , ovvero si comporta come un circuito aperto e non lascia passare corrente. La tensione VOUT è pertanto nulla. Per t>3mS la tensione VOUT è:

)(RR

V)(VR=IR

21

in22 tV

tOUT=

+

− γ

Quando VIN=3.6V e per I = 10 -2° abbiamo che

( ) Ω=−

=−

=+ 30001.0

6.06.3I

V)(Vin21 A

VVtRR γ

Svolgimento DGT1 1. Disegnare il diagramma ASM

Z=0,U=0,D=0.T=0

Z=1

D=1

U=1

T=1

Z=0,U=0,D=0.T=0

Z=0,U=0,D=0.T=0

Z=0,U=0,D=0.T=0 Z=0,U=0,D=0.T=0

IN

0 IN

IN

IN

IN

0

0

0

0

1

1

1 1

1

Da questo diagramma si evidenzia che gli stati della FSM sono nove; di conseguenza le variabili di stato sono quattro: infatti, indicando con N il numero degli stati e n il numero delle variabili di stato, una volta noto il valore di N, n sarà il numero più piccolo che rispetterà tale legge: 2n>N. In questo caso 20 = 1 < 9, 21 = 2 < 9, 2 2 = 4 < 9, 2 3 = 8 < 9, 24 = 16 >9. Da ciò il numero delle variabili di stato risulta essere 3.

1. scrivere la tabella della FSM

IN SP S0 S1 S2 ZERO UNO DUE TRE SF S*0 S*1 S*2

0 a 0 0 0 0 0 0 0 a 0 0 0 1 a 0 0 0 0 0 0 0 b 0 0 1 0 b 0 0 1 0 0 0 0 a 0 0 0 1 b 0 0 1 0 0 0 0 c 0 1 0 0 c 0 1 0 0 0 0 0 d 0 1 1 1 c 0 1 0 0 0 0 0 e 1 0 0 0 d 0 1 1 1 0 0 0 a 0 0 0 1 d 0 1 1 0 0 1 0 a 0 0 0 0 e 1 0 0 0 1 0 0 a 0 0 0 1 e 1 0 0 0 0 0 1 a 0 0 0

2. disegnamo la relativa struttura della FSM

3. Posto che il Flip/Flop in figura sia di tipo J K, abbiamo la seguente tabella di eccitazione:

La tabella per lo stato S0 , ad esempio, diventa:

Q ( j ) Q ( j+1) J K 0 0 0 - 0 1 1 - 1 0 - 1 1 1 - 0

IN SP S0 S1 S 2 ZERO UNO DUE TRE SF S*0 S*1 S*2 JS0 KS0

0 a 0 0 0 0 0 0 0 a 0 0 0 0 - 1 a 0 0 0 0 0 0 0 b 0 0 1 0 - 0 b 0 0 1 0 0 0 0 a 0 0 0 0 - 1 b 0 0 1 0 0 0 0 c 0 1 0 0 - 0 c 0 1 0 0 0 0 0 d 0 1 1 0 - 1 c 0 1 0 0 0 0 0 e 1 0 0 1 - 0 d 0 1 1 1 0 0 0 a 0 0 0 0 - 1 d 0 1 1 0 0 1 0 a 0 0 0 0 - 0 e 1 0 0 0 1 0 0 a 0 0 0 - 1 1 e 1 0 0 0 0 0 1 a 0 0 0 - 1

Facendo la mappa di Karnaugh otteniamo: - per J, utilizzando la sintesi NOR-NOR e raccogliendo le indifferenze cerchiate come zero e le restanti come 1

00 01 11 10 00 0 0 0 0 01 - - - - 11 - - - - 10 0 0 0 1

INSSINSSINSSJ ⋅⋅=⋅⋅=⋅⋅= 121212 -per K, sempre attraverso una NOR-NOR e raccogliendo le indifferenze cerchiate come zero e le restanti come 1

00 01 11 10 00 - - - - 01 1 - - - 11 1 - - - 10 - - - -

0SK = Se sintetizziamo una uscita dobbiamo anche in questo caso considerare l’ingresso, poiché si tratta di una macchina di Mealy. Ad esempio sintetizziamo ZERO:

00 01 11 10 00 0 0 1 0 01 0 - - - 11 0 - - - 10 0 0 0 0

212121 SINSSINSSINSZERO ++=⋅⋅=⋅⋅=

S1S2 IN S0

S 1S 2 IN S0

S 1S 2 IN S0

Svolgimento DGT2 Come prima cosa viene indicato con C l’uscita della prima porta logica NOR, e la tabella di verità del NOR :

Successivamente si riportano gli andamenti temporali di A e di B; di seguito si calcolerà l’andamento temporale di C e di X.

A B NOR 0 0 1 0 1 0 1 0 0 1 1 0

C

A

B

C

X


AN1 Punti[9/30] Sia dato il seguente circuito:

Si chiede a) calcolare i valori della resistenza affinché il transistore sia polarizzato in ZAD b) calcolare il guadagno in centro banda ai piccoli segnali.

AN2 Punti[6/30] Sia dato il circuito in figura e la forma d’onda V1(t) e V2(t) indicata: Tracciare V0 (t) per 0 ≤ t ≤ 4 ms Nota: Si supponga istantanea la commutazione del diodo.

VCC=5 V

I0c= 10 mA

V0CE=2.5 V

V0E=1 V

βF=100

RL=300 Ω

V 1 (t)

V 2 (t)

V O

R

R = 180 Ω Diodo : Vγ = 0.6 V R f = 20 Ω

R2

V IN RLRE

RCCB CC

VE

IBI2

I1 IC

IE

VCC

1 4 5 3 2

5

T[ms]

V 1 (t)[V]

DGT1 Punti[10/30] Si Progetti una FSM sincrona con la seguenti caratteristiche: due ingressi sincroni: INPUT 1 e INPUT 2 una uscita : OUT L’uscita OUT è normalmente a 0; in ogni periodo di CK la FSM verifica se i due ingressi sono uguali. Se gli ingressi sono uguali per tre periodo consecutivi di CK successivi durante i quali non verifica l’eguaglianza degli ingressi. Si chiede di: a) disegnare il diagramma ASM b) scrivere la tabella della FSM c) sintetizzare almeno variabili di stato e l’uscita OUT

DGT2 Punti[5/30] Sia dato il seguente circuito:

Ogni porta logica ha un ritardo di propagazione di 10 µs. Si disegni il segnale di uscita OUT conseguente al segnale di ingresso IN rappresentato in figura.

10 30

1

T[ µs]

IN

IN

OUT

Svolgimento AN 1 Vcc=5V VCE =2.5V Ic = 10mA VE =1V β f =100 RL =300Ω 1)Calcolare le resistenze in ZAD. Se siamo in ZAD possiamo supporre VBE = 0.6 V e da questa ricaviamo attraverso la KVL applicata al transistor la tensione VBC :

VBC = V BE - V CE = 0.6V-2.5V= 1.9V Poi calcoliamo le correnti IB ed I E .

IB = Ic

= =

β f

m A m A101 0 0 0 1.

IE = IB (βf +1)= 10.1 mA Calcolo le resistenze:

VE = IE RE e quindi la resistenza

RIEE

=VE

=99Ω Per determinare R1 ed R2 immaginiamo IB << I1 , I2 e che I1 ˜ I2 (dalla KCL applicata al nodo B). Sapendo che IB=0.1 mA, poniamo I1˜ I 2 =10 mA In questo modo possiamo calcolare le due resistenze R 1 ed R 2 attraverso la KVL.

I2 R2 = VE + VBE Da cui consegue che

R2= V V

IE BE

2

+= =

1610

160. VmA

Ω

Ed applicando nuovamente KVL al ramo con VCC e le due resistenze R1 ed R2 otteniamo:

RV I

IV-1.6V0.01 A 1

CC 2

1

=−

= =R2 5

340Ω

La resistenza RC sarà quindi:

RV I

IA)V-1.9V

0.01 A CBC 1

C

=+

=⋅

=−R12340 10

150( Ω

Ω


e calcolare i parametri ai piccoli segnali, ovvero hie e h fe . Supponiamo VT =25mV

h ie=VI

T

B

= =250 1

250mVmA,

Ω


Vout = hfe ib (RC //RL)

mentre :

V in= ib hie + (ib + hfe ib ) RE


( )ib =V

h Rin

ie E+ +1 h fe


Vout= ( )−+ +

V

h h Rh (R / /Rin

ie fe Efe L C

1)


( )AVV

h (R / /R

h h RVout

in

fe L C

ie fe E

= = −+ +

)

1


RCRLRC + RL

=⋅

=150 300

450 100Ω

ma dato che h ie << (1+ hfe ) e che h fe ˜ (1+ hfe ) risulta:

A(R / /R

RVL C

E

≈ − = − = −)

.10099

101ΩΩ

Svolgimento AN2

Per prima cosa bisogna ridisegnare il circuito nel modello ai grandi segnali del diodo:

Adesso, considerando singolarmente istante per istante, si può calcolare il valore di Vout(t) per poi andare a graficarne l’andamento temporale. Per 0 ms < t < 1 V1(t) = 0 V, V2 (t) = 5 V In questo caso bisogna fare delle ipotesi: Ipotizziamo che il diodo lavori in diretta. Sotto tale ipotesi possiamo scrivere l’equazione della KVL:

0)()( 21 =−−−− tVIRIRVtV fγ Da cui si ricava il valore della corrente:

I =V V V

R + R1 2

f

− −=

− −+

= −γ 0 0 6 5

180 2028

. V VmA

Tale valore di corrente (negativo) evidenzia che l’ipotesi considerata è scorretta e che il diodo lavora in inversa. In tali condizioni si può rappresentare il diodo come un circuito aperto. Di conseguenza, non essendoci corrente che circola nel circuito, il valore di Vout coinciderà con il valore di V2(t) (5 V). Se si fosse preso in considerazione l’ipotesi che il diodo lavorava in inversa si avrebbe raggiunto la medesima conclusione. Infatti la condizione che doveva essere verificata in tale ipotesi era che la differenza di potenziale ai capi del diodo doveva essere < 0.6 V. (cosa abbastanza facile a dimostrare in quanto essendo il circuito aperto, sotto tale ipotesi, la differenza di potenziale ai capi del diodo sarebbe stata pari a V1 (t) -V2(t), cioè = 0).

V 1 ( t )

V 2 ( t )

R

R fV γ

1 4 5 3 2

5

T[ms]

V 1 (t)[V]

Per 1 ms < t < 2ms V1(t) = 5 V, V2(t) = 0 V il diodo lavora in diretta, quindi per calcolare il valore di Vout considero il circuito ai grandi segnali e imposto la KVL:

0)(1 =−−− IRIRVtV fγ Da cui si ricava il valore della corrente:

ARR

VtVI

f

022.018020

6.05)(1 =+−=

+

−= γ

Infine si ricava Vout semplicemente attraverso la maglia:

0)( =− IRtVout

VtVout 96.3180*022.0)( ==

Per 2 ms < t < 3 ms V1(t) = 5 V, V2(t) = 5 V

Dopo aver esaminato il caso precedente risulta evidente che anche in questo caso il diodo lavori in inversa e quindi che il valore di Vout sia pari a 5 V. Imfatti applicando la KVL troviamo nuovamente un valore negativo per la corrente

ARR

tVVtVI

f

003.018020

56.05)()( 21 −=+

−−=

+

−−= γ

Per t > 3 ms V1(t) = 0 V, V2(t) = 0 V

Non essendoci tensione è ovvio che il valore di Vout sia nullo.

GRAFICO FINALE

Svolgimento DGT 1 In primo luogo disegnamo il diagramma ASM

Quindi scriviamo la relativa tabella FSM, tenedo conto del fatto che, avendo 5 stati (a,b,c,d,e) abbiamo 3 variabili di stato poiché 23 > 6 e 22 <6 .

IN1 IN2 S0 S1 S2 SP OUT S’0 S’1 S’2 SF 0 0 0 0 0 a 0 0 0 1 b 0 1 0 0 0 a 0 0 0 0 a 1 0 0 0 0 a 0 0 0 0 a 1 1 0 0 0 a 0 0 0 1 b 0 0 0 0 1 b 0 0 1 0 c 0 1 0 0 1 b 0 0 0 0 a 1 0 0 0 1 b 0 0 0 0 a 1 1 0 0 1 b 0 0 1 0 c 0 0 0 1 0 c 0 0 1 1 d 0 1 0 1 0 c 0 0 0 0 a 1 0 0 1 0 c 0 0 0 0 a 1 1 0 1 0 c 0 0 1 1 d - - 0 1 1 d 1 1 0 0 e - - 1 0 0 e 1 1 0 1 f - - 1 0 1 f 1 0 0 0 a Vista la tabella FSM disegnamo la macchina di Moore relativa: Sintetizziamo l’uscita OUT ed uno stato, ad esempio S0. L’uscita non dipende dagli ingressi ma soltanto dalle variabili si sato poiché si tratta di una macchina di Moore: 00 01 11 10

0 0 0 1 0

1 1 1 - -

RC1 RC2

IN1

IN2 OUT 4

6 1

S1S2

S0

3

Considerando l’indifferenza cerchiata come un 1 e la rimanente come uno 0 otteniamo la seguente sintesi di OUT:

2110 SSSSOUT +=

Lo stato, ad esempio S0 , dipende invece anche dagli ingressi: 000 001 011 010 110 111 101 100 00 0 0 1 0 - - 0 1 01 0 0 1 0 - - 0 1 11 0 0 1 0 - - 0 1 10 0 0 1 0 - - 0 1 Notiamo però che la variabile S’0 è anch’essa indipendente dagli ingressi . La sua sintesi sarà:

2102100 SS SSSSS +=′

S 0S 1S 2 IN1 IN2

Svolgimento DGT 2 Abbiamo il seguente circuito e l’ingresso dato .

Ogni componente logico ha un ritardo di 10 mS

10 30

20 40

30 50

20 60

20

IN

A

B

C

OUT

70

A B C

OUT

10 30

1

T[ µs]

IN

T[mS]

T[mS]

T[mS]

T[mS]

T[mS]


AN1 Punti[11/30] Dato il seguente circuito e le caratteristiche (VCE, IC) del grafico allegato, si chiede di calcolare:

1. il valore di αf, βf 2. il valore di correnti del circuito nel punto di lavoro 3. il valore dei parametri de l circuito equivalente del transistore ai piccoli segnale nel punto di lavoro

trovato.

AN2 Punti[4/30]

Siano dati il seguente circuito e gli andamenti temporali di V1(t) e V2(t) specificati in seguito. Si chiede di calcolare e disegnare l’andamento temporale di Vo(t) nell’intervallo: 0 ms ≤ t ≤ 4 ms. Si consideri la commutazione del diodo istantanea ed i seguenti valori del modello ai grandi segnali del diodo: Vγ = 0.6 V, Rf ≅ 20 Ω, Is = 0 A, Rr ≅ ∞ Ω ed inoltre R = 180 Ω

VCC

R 2 RE

RCR1

VCEIBI2

I1

IC

IE

VCC = 3 V

I0C = 1.5 mA

V0CE= 1 V

V0BE = 0.7 V

RE = 1000 Ω

R1 = 50000 Ω

Rb ≅ 0 Ω

VT = 0.025 V

VO(t)

R

V1(t)V2(t)

1 4 532

5

T[ms]

V1(t)[V]

DGT1 Punti[12/30] Si consideri un attraversamento pedonale stradale: su entrambe le corsie della strada sono posti dei sensori che individuano la presenza di veicoli in transito (segnale SENS = 1). L’attraversamento pedonale è regolato da un impianto semaforico. Si progetti una FSM sincrona per la gestione dell’impianto semaforico: la FSM ha due segnali di ingresso: Ø SENS: proveniente dai sensori che individuano la presenza di veicoli in transito (SENS = 1 se sono

presenti veicoli in transito) Ø PULS: Proveniente dal pulsante di richiesta di attraversamento pedonale (PLUS = 1 se è stato premuto

il pulsante) e cinque segnali di uscita: Ø AVANTI: segnale che accende la scritta AVANTI (AVANTI = 1) per permettere l’attraversamento dei

pedoni Ø STOP: segnale che accende la scritta STOP (STOP = 1) che vieta l’attraversamento dei pedoni Ø V: segnale che accende la luce verde (V = 1) per permettere il passaggio dei veicoli Ø G: segnale che accende la luce gialla (G = 1) per i veicoli Ø R: segnale che accende la luce rossa (R = 1) per vietare il passaggio dei veicoli. Normalmente il semaforo è nella condizione di stop (STOP = 1) per i pedoni mentre viene consentito il passaggio ai veicoli (V = 1). Se sono presento veicoli in transito (SENS =1) il semaforo permane in tale condizione. Se non sono presenti veicoli in transito (SENS = 0) e non è attivata la richiesta di attraversamento da parte dei pedoni (PULS = 0) il semaforo permane nella condizione attuale. Se SENS = 0 e PLUS = 1 il semaforo attiva la procedura per promettere l’attraversamento, ovvero in sequenza: Ø Condizione di stop (STOP = 1) e luce gialla accesa (G = 1) Ø Condizione di stop (STOP = 1) e luce rossa accesa (R = 1) Ø Condizione di attraversamento consentito (AVANTI = 1, R = 1) Giunto in questa condizione il semaforo verifica se è riattivata la condizione di attraversamento ( PLUS = 1): in tal caso rimane nella condizione attuale. Altrimenti (PULS = 0) il se non ci sono veicoli in transito (SENS = 0) il semaforo permane nella situazione attuale; se sono presenti veicoli in transito (SENS =1) allora il semaforo si porta nella condizione STOP = 1, R = 1, e poi torna nella situazione iniziale STOP = 1, V = 1. Si progetti una FSM utilizzando la struttura di Moore. Si richiede di :

1. disegnare il diagramma ASM 2. scrivere la tabella della FSM 3. disegnare la struttura della FSM 4. sintetizzare almeno una uscita ed una variabile di stato (utilizzare FF di tipo JK “edge sensitive” e

sintesi di tipo NOR-NOR).

DGT2 Punti[3/30] Dato il seguente circuito (tre FF di tipo T “edge sensitive”) si chiede di disegnare l’andamento temporale delle uscite Q1, Q2, Q3 in relazione al segnale di CK per almeno nove periodo di CK (si suppongano le tre uscite inizialmente uguali a zero). Gli ingressi T1, T2, T3 sono posti ad 1.

T 1 Q 1T 2 Q 2

T 3 Q 3

C K

111

CK

Svolgimento AN 1 Vcc=3 V VBE =0.7 V IC = 1.5 mA VCE =1V RE =1 kΩ R1=50 kΩ Rb ˜ 0 VT=25mV 1)Calcolare αf

αβ

βff

f

=+

= =1

150151

0 99.

Poi calcoliamo VBC avendo VCE e VBE

VBC = VBE – VCE = 0.7V - 1V= -0.3V

Poi calcoliamo le correnti IB ed IE .

IB = I C

= =

βµ

f

m A A1 5150 10.

IE =IC + IB = 1.51 mA

Calcolo le correnti e le resistenze attraverso le KVL:

I1R1 = VBE + IE RE e quindi la corrente IR1

1=

+I R VE E BE = 44µΑ

Avendo I1 ed IB possiamo calcolare I2 attraverso la KCL:

I2 = IB+I1=44+10 µΑ=54µΑ

Da cui consegue che

RV - R I

2CC 1 1

2

= = =I

VA

0854

14815.µ

Ω

Avendo IC, I2 , R2 e VBC calcoliamo RC:

RI

C

C

=+

=−

=I R V V V

mABC2 2 08 0 3

15333

. ..

Ω

2) disegnamo il circuito equivalente ai piccoli segnali:

e calcoliamo i parametri ai piccoli segnali, ovvero hie e hf e .

rπ=VI

T

B= =

250 01

2500mVmA,

Ω

hie = rπ + Rb =2500Ω

mentre hfe = βf =150 ma solo numericamente.

Svolgimento AN2 Per prima cosa bisogna ridisegnare il circuito nel modello ai grandi segnali del diodo:

Adesso, considerando singolarmente istante per istante, si può calcolare il valore di Vout(t) per poi andare a graficarne l’andamento temporale. Per 0 ms < t < 1 ms V1(t) = 5 V, V2(t) = 0 V il diodo lavora in diretta, quindi per calcolare il valore di Vout considero il circuito ai grandi segnali e imposto la KVL:

0)(1 =−−− IRIRVtV fγ Da cui si ricava il valore della corrente:

ARR

VtVI

f

022.018020

6.05)(1 =+−

=+

−= γ

Infine si ricava Vout semplicemente attraverso la maglia:

0)( =− IRtVout

VtVout 96.3180*022.0)( == Per 1 ms < t < 2ms V1(t) = 5 V, V2(t) = 5 V In questo caso bisogna fare delle ipotesi: Ipotizziamo che il diodo lavori in diretta. Sotto tale ipotesi possiamo scrivere l’equazione della KVL:

0)()( 21 =−−−− tVIRIRVtV fγ Da cui si ricava il valore della corrente:

V 1 ( t )

V 2 ( t )

R

R fV γ

ARR

tVVtVI

f

003.018020

56.05)()( 21 −=+

−−=

+

−−= γ

Tale valore di corrente (negativo) evidenzia che l’ipotesi considerata è scorretta e che il diodo lavora in inversa. In tali condizioni si può rappresentare il diodo come un circuito aperto. Di conseguenza, non essendoci corrente che circola nel circuito, il valore di Vout coinciderà con il valore di V2(t) (5 V). Se si fosse preso in considerazione l’ipotesi che il diodo lavorava in inversa si avrebbe raggiunto la medesima conclusione. Infatti la condizione che doveva essere verificata in tale ipotesi era che la differenza di potenziale ai capi del diodo doveva essere < 0.6 V. (cosa abbastanza facile a dimostrare in quanto essendo il circuito aperto, sotto tale ipotesi, la differenza di potenziale ai capi del diodo sarebbe stata pari a V1(t) -V2(t), cioè = 0). Per 2 ms < t < 3 ms V1(t) = 0 V, V2(t) = 5 V Dopo aver esaminato il caso precedente risulta evidente che anche in questo caso il diodo lavori in inversa e quindi che il valore di Vout sia pari a 5 V. Per t > 3 ms V1(t) = 0 V, V2(t) = 0 V Non essendoci tensione è ovvio che il valore di Vout sia nullo. GRAFICO FINALE

1 4 532

5

T[ms]

Vout[V]

4

Svolgimento DGT1

1. disegnare il diagramma ASM della FSM

AVANTI = 0; STOP = 1;

V = 1; G = 0; R = 0;

S E N S1

PULS0

0


V = 0; G = 1; R = 0;

1


V = 0; G = 0; R = 1;


V = 0; G = 0; R = 1;

P L U S1

S E N S0

0

1


V = 0; G = 0; R = 1;

(a)

(b)

(c)

(d)

(e)

Da questo diagramma si evidenzia che gli stati della FSM sono cinque; di conseguenza le variabili di stato sono tre: infatti, indicando con N il numero degli stati e n il numero delle variabili di stato, una volta noto il valore di N, n sarà il numero più piccolo che rispetterà tale legge: 2n>N. In questo caso 20 = 1 < 5, 21 = 2 < 5, 22 = 4 < 5, 23 = 8 > 5. Da ciò il numero delle variabili di stato risulta essere 3.

2. scrivere la tabella della FSM

3. Struttura della FSM

4. Il flip/flop in figura è di tipo J K e quindi per sintetizzare uno stato futuro, ad esempio

S’0 , dobbiamo utilizzare la tabella di eccitazione e scrivere il valore di J e di K relativi al passaggio dallo stato (n) allo stato (n+1).

SENS

PULS

SP S2 S1 S0 AVANTI STOP V G R SF S*2 S*1 S*2

0 0 a 0 0 0 0 1 1 0 0 a 0 0 0 0 1 a 0 0 0 0 1 1 0 0 b 0 0 1 1 - a 0 0 0 0 1 1 0 0 a 0 0 0 - - b 0 0 1 0 1 0 1 0 c 0 1 0 - - c 0 1 0 0 1 0 0 1 d 0 1 1 0 0 d 0 1 1 1 0 0 0 1 d 0 1 1 - 1 d 0 1 1 1 0 0 0 1 d 0 1 1 1 0 d 0 1 1 1 0 0 0 1 e 1 0 0 - - e 1 0 0 0 1 0 0 1 a 0 0 0

Q ( j ) Q ( j+1) J K 0 0 0 - 0 1 1 - 1 0 - 1 1 1 - 0

RC1 RC2

IN1

IN2

OUT 4 6 5 3

E quindi avrò le seguenti mappe di Karnaugh per le due variabili: - per J 000 001 011 010 110 111 101 100 00 0 0 0 0 - - - - 01 0 0 0 0 - - - - 11 0 0 0 0 - - - - 10 0 0 1 0 - - - - Considero le indifferenze cerchiate come zeri mentre le restanti come 1 e applico la sintesi NOR-NOR:

( ) ( ) ( ) ( ) ( ) ( )( ) ( ) PULSSSSSENSSS

PULSSSSSENSSSPULSSSSSENSSSJ

++++++=

=⋅++⋅⋅+=⋅++⋅⋅+=

21010

2101021010

)(

)()(

-per K 000 001 011 010 110 111 101 100 00 - - - - - - - 1 01 - - - - - - - 1 11 - - - - - - - 1 10 - - - - - - - 1 Considero nuovamente le indifferenze cerchiate come zeri mentre le restanti come 1. K=S0 Per quanto riguarda la sintesi di una uscita, non ho bisogno di guardare gli ingressi in quanto si tratta di una Macchina di Moore. Prendiamo ad esmpio l’uscita Giallo:

SENS PULS

SP S2 S1 S0 AVANTI STOP V G R SF S*2 S*1 S*2 JS0 KS0

0 0 a 0 0 0 0 1 1 0 0 a 0 0 0 0 - 0 1 a 0 0 0 0 1 1 0 0 b 0 0 1 0 - 1 - a 0 0 0 0 1 1 0 0 a 0 0 0 0 - - - b 0 0 1 0 1 0 1 0 c 0 1 0 0 - - - c 0 1 0 0 1 0 0 1 d 0 1 1 0 - 0 0 d 0 1 1 1 0 0 0 1 d 0 1 1 0 - - 1 d 0 1 1 1 0 0 0 1 d 0 1 1 0 - 1 0 d 0 1 1 1 0 0 0 1 e 1 0 0 1 - - - e 1 0 0 0 1 0 0 1 a 0 0 0 - 1

S0S1S2

S0S1S2

Sens Puls

Sens Puls

S1 S2

S0 00 01 11 10

0 0 1 0 0

1 0 - - -

121212 SSSSSSG +=⋅=⋅=

Svolgimento DGT2 Il Flip-Flop Toggle “edge sensitive” ad ogni colpo di clock nega lo stato in memoria. Nel risolvere l’esercizio bisogna tener presente che ogni uscita del FF precedente diventa CK per il FF successivo.

CK

IN

Q2

Q3

Q1

Prova scritta del 5/09/2001

AN1 Punti[7/30] Sia dato il seguente circuito:

Si chiede di disegnare l’andamento temporale di Vout(t) per t >0.

Punti[7/30]

AN2 Punti[8/30] Dato il seguente circuito:

Si chiede:

a) Calcolare i valori della resistenza nel punto di lavoro (ZAD) b) Calcolare il guadagno in centro banda ai piccoli segnali

Punti [8/30]

D1, D2 “ideali”

V γ = 0 V

R f = 0 Ω

R r = ∞ Ω

I s = 0 A

V R1 = 6 V

V R2 = 12 V

Vs = 3*103 t V, per t >0

VCC= 5 V

I0C= 10 mA

V0E = 1 V

V0CE = 2.5 V

RL = 1 kΩ

β = 100

DGT1 Punti[9/30] Si progetti un contatore “modulo 3” che possiede due ingressi IN1, IN2, ed un’uscita LED. In ogni stato il contatore verifica se la configurazione degli ingressi coincide con il codice dello stato; in caso affermativo il contatore manda l’uscita LED ad 1 ed attende fino a che gli ingressi non cambiano; nel qual caso il contatore prosegue il conteggio. Nel caso in cui la configurazion e degli ingressi non coincide con il codice dello stato il contatore prosegue il conteggio.

DGT2 Punti[6/30] Sia data la seguente rete logica:

Per ogni porta lodica sono dati i seguenti tempi di propagazione. Si disegni l’andamento temporale dei segnali A, B, C, OUT in corrispondenza della transazione degli ingressi: T : 1 0 U : 1 1 C : 1 1

8ms

8ms8ms

8ms8ms

8ms

8ms

40ms

A

B

CT

V

U

Svolgimento AN 1 Il grafico di Vs è il seguente:

Ciò significa che, dato che la tensione VS, per t< 2ms, è Vs<6V ovvero VS<VR1 il diodo1 è in inversa fino a quando t<2ms. Il diodo2, orientato in modo opposto al diodo1 è in diretta fino a quando VS <4ms ovvero V S<12V che è il valore del generatore V R1 . 1) Per t compreso tra 0 e 2 ms abbiamo quindi il seguente circuito:

dato che Vγ=0 e R f =0, il diodo in diretta è assimilabile ad un corto-circuito, mentre dato Rr=+8 il diodo in inversa è un circuito aperto. La VOUT misurata è quindi uguale a VR2 ovvero VOUT =12V 2) Per t compreso tra 2 e 4 ms abbiamo anche il diodo1 in diretta poiché la tensione ai suoi capi diventa positiva. VOUT è ancora uguale a VR2 come si arguisce senza difficoltà alcuna dal disegnoe quindi VOUT =12V:

3) per t>4ms il diodo2 va in inversa, essendo Vs> VR2 , ed il cicuito diventa

1 4 5 3 2

9

t[ms]

[ V ]

122

6 3

In questo caso VOUT= V R1 ovvero VOUT=6V Ricapitolando: Per t<4ms abbiamo che VOUT =12V mentre per t>4ms VOUT=6V

Svolgimento AN2 Vcc=5V VCE =2.5V Ic = 10mA VE =1V β f =100 RL =1kΩ 1)Calcolare le resistenze in ZAD. Se siamo in ZAD possiamo supporre VBE = 0.6 V e da questa ricaviamo attraverso la KVL applicata al transistor la tensione VBC :

VBC = V BE - V CE = 0.6V-2.5V= 1.9V Poi calcoliamo le correnti IB ed I E .

IB = Ic

= =

β f

m A m A101 0 0 0 1.

IE = IB (βf +1)= 10.1 mA Calcolo le resistenze:

VE = IE RE e quindi la resistenza RIE

E=

V E =99Ω Calcoliamo quindi R C attravrso la KVL:

VCC-ICRC- VCE -VE Da cui segue che

Ω==−

= 150A 0.012.5V-1V-V5

IVV-V

RC

CEECCc

Per determinare R1 ed R 2 immaginiamo IB << I1 , I2 e che I1 ˜ I2 (dalla KCL applicata al nodo B). Sapendo che IB=0.1 mA, poniamo I1˜ I2 =10 mA In questo modo possiamo calcolare le due resistenze R1 ed R2 attraverso la KVL.

I2 R2 = VE + VBE Da cui consegue che

R2= V V

IE BE

2

+= =

1610

160. VmA

Ω

Ed

Ω==−

= 340A 0.01

(-1.9V)-V5.1I

VRIR

1

BCcC1


e calcolare i parametri ai piccoli segnali, ovvero hie e h fe .

h ie=VI

T

B

= =250 1

250mVmA,

Ω


Vout = h fe ib RC

mentre :

V in= i b hie + (ib + hfe ib ) RE


( )ib =V

h Rin

ie E+ +1 h fe


Vout= ( )−+ +

V

h h Rh (R / /Rin

ie fe Efe L C1

)


( )AVV

h (R / /R

h h RVout

in

fe L C

ie fe E

= = −+ +

)

1


Ω=⋅= 5.1301150

1000150

LR+CRLRCR

ma dato che h ie << (1+ hfe ) e che h fe ˜ (1+ hfe ) risulta:

32.199

5.130R

)//R(RA

E

CLV −=

ΩΩ

−=−≈

Svolgimento DGT 1 Abbiamo utilizzato una macchina di Mealy che conta tre stat i(a,b,c) e manda Led=1 se lo stato coincide con gli ingressi. Dato che abbiamo tre stati, il numero di variabli di stato è due (S 0 ed S1). Infatti 22 = 4>3 mentre21 =2<3. La tabela relativa é:

IN1 IN2

LED=0

LED=0

IN1 IN2

LED=1

LED = 0

IN1 IN2

LED=1

LED=0

0 0

1 1

0

1

0 1

1

0

0

1

a

b

c

IN1 IN2 SP S 0 S1 LED S0’ S1

’ SF 0 0 A 0 0 1 0 0 a 0 1 A 0 0 0 0 1 b 1 - A 0 0 0 0 1 b 0 0 B 0 1 0 1 0 c 0 1 B 0 1 1 0 1 b 1 - B 0 1 0 1 0 c 0 - C 1 0 0 0 0 a 1 0 C 1 0 1 1 0 c 1 1 C 1 0 0 0 0 a E questo è il diagramma FSM della macchina di Mealy richiesta, ponendo un Latch delay all’ingresso e un Latch Per la Gestione Master-Slave degli stati: Sintetizziamo infine uno stato e la variabile di uscita OUT rispetto ai due ingressi e allo stato. Questo va fatto anche per l’uscita OUT poiché, trattandosi di una macchina di Mealy, l’uscita dipende anche dagli ingressi e non solo dallo stato attuale. Facciamo la mappa di Karnaugh di S’0

00 01 11 10 00 0 1 - 0 01 0 0 - 0 11 0 1 - 0 10 0 1 - 1

La sua sintesi sarà, considerando le indifferenze raggruppate come 1 e le restanti come zeri.:

S IN S S IN S IN IN'0 1 1 2 2 0 1 2= + +

L’uscita OUT sarà invece :

00 01 11 10 00 1 0 - 0

01 0 1 - 0

11 0 0 - 0 10 0 0 - 1

IN1

IN2

4

4 2 4 RC1 RC2 OUT

E la sua sintesi NAND-NAND è, considerando le indifferenze raggruppate come 1 e le rimanenti come 0:

OUT S S IN IN S IN IN S IN IN= + +0 1 1 2 1 1 2 0 1 2

Svolgimento DGT 2

0 mS

T

U

_ U

V

_ T

A

B

C

_ T

8 mS

8 mS

16 mS

24 mS

40mS

Fig. 1 Fig. 2 - web.inge.unige.itweb.inge.unige.it/DidRes/TecnEl1/EsElInd1.pdf · Esercizi svolti...

Documents

Transcript of Fig. 1 Fig. 2 - web.inge.unige.itweb.inge.unige.it/DidRes/TecnEl1/EsElInd1.pdf · Esercizi svolti...