C.E.A.D.7.1 CIRCUITI ELETTRONICI ANALOGICI E DIGITALI LEZIONE N° 7 (3 ore) Transistore multi...
-
Upload
giordano-cavalli -
Category
Documents
-
view
223 -
download
0
Transcript of C.E.A.D.7.1 CIRCUITI ELETTRONICI ANALOGICI E DIGITALI LEZIONE N° 7 (3 ore) Transistore multi...
C.E.A.D.C.E.A.D. 7.7.11
CIRCUITI ELETTRONICI CIRCUITI ELETTRONICI ANALOGICI E DIGITALIANALOGICI E DIGITALI
LEZIONE N° 7 (3 ore)LEZIONE N° 7 (3 ore)
• Transistore multi emettitoreTransistore multi emettitore• Porta TTL prima versione Porta TTL prima versione • Caratteristica di trasferimentoCaratteristica di trasferimento• Pilotaggio di carichi capacitiviPilotaggio di carichi capacitivi• Stadio d’uscita TOTEM-POLEStadio d’uscita TOTEM-POLE• Porta NAND TTL StandardPorta NAND TTL Standard
C.E.A.D.C.E.A.D. 7.7.22
RichiamiRichiami
• Inverter a BJTInverter a BJT• Caratteristica di trasferimentoCaratteristica di trasferimento• Inverter idealeInverter ideale• Margini di rumoreMargini di rumore• Fan-in e Fan-out Fan-in e Fan-out • Tempi di ritardoTempi di ritardo• Dissipazione di potenzaDissipazione di potenza• Logica DTLLogica DTL• Caratteristiche statiche e dinamiche Caratteristiche statiche e dinamiche
della logica DTLdella logica DTL
C.E.A.D.C.E.A.D. 7.7.33
Transistore multi emettitoreTransistore multi emettitore
• BJT a un emettitoreBJT a un emettitore BJT multi BJT multi emettitoreemettitore
QB
C
E
n
p n
EBC
QB
C
E1
n
p n
E1BC
E2
n
E2
C.E.A.D.C.E.A.D. 7.7.44
OsservazioniOsservazioni
• Il transistore multi emettitore si può Il transistore multi emettitore si può vedere come due transistori accoppiati, vedere come due transistori accoppiati, sia come tre diodi connessi come in sia come tre diodi connessi come in figurafigura
n
pnn
C.E.A.D.C.E.A.D. 7.7.55
NAND TTL prima versioneNAND TTL prima versione
Q1VA
RB
VCC
RC
VU
Q2
R2
Q3
R11.4k
1k
4k
2.2k
+- VCE
•
VB
C.E.A.D.C.E.A.D. 7.7.66
OsservazioniOsservazioni
• Il transistore QIl transistore Q11 si comporta, si comporta, staticamente, come tre diodi staticamente, come tre diodi
• Dinamicamente, quando QDinamicamente, quando Q22 è in forte è in forte conduzione, sul fronte di discesa di Vconduzione, sul fronte di discesa di Vii, , QQ11 si comporta da transistore si comporta da transistore
C.E.A.D.C.E.A.D. 7.7.77
Caratteristica di trasferimentoCaratteristica di trasferimento
•
Q1
VA
RB
VCC
RC
VU
Q2
R2
Q3
R1
1.4 k
1 k
4 k4 k
+- VCEVB
1.3 1.5 20
5
VI
VU
0.2
C.E.A.D.C.E.A.D. 7.7.88
Pilotaggio di carichi capacitiviPilotaggio di carichi capacitivi
• Scarica a corrente costante (Scarica a corrente costante (IIBB) )
• Carica esponenziale Carica esponenziale = R = RCCCC
RC
VU
Q3
4 k
C
VI
0 t
VU
VCC
T1 T2
C.E.A.D.C.E.A.D. 7.7.99
OsservazioniOsservazioni
• Per ridurre il tempo tPer ridurre il tempo t22 si deve diminuire si deve diminuire RRCC
• Ridurre RRidurre RCC comporta una maggiore comporta una maggiore dissipazione statica dissipazione statica
• Ridurre RRidurre RCC comporta una diminuzione del comporta una diminuzione del
Fan-outFan-out• RC svolge la funzione di Pull-UpRC svolge la funzione di Pull-Up• Soluzione: sostituire il Pull-Up statico con Soluzione: sostituire il Pull-Up statico con
un Pull-Up dinamicoun Pull-Up dinamico
C.E.A.D.C.E.A.D. 7.7.1010
Stadio d’uscita TOTEM - POLEStadio d’uscita TOTEM - POLE
• RR11, R, R22, Q, Q22 parafase parafase (se il collettore sale (se il collettore sale l’emettitore scende)l’emettitore scende)
• DD00 serve per avere Q serve per avere Q44
interdetto con Qinterdetto con Q22 e Q e Q33
saturatisaturati
• In assenza di DIn assenza di D00 Q Q44 è in è insaturazionesaturazione
RC
VU
Q3
.1 k
C
VI
VCC
Q4
Q2D0
R2
R1
1.4 k
1 k
Z4
Z3
Z2
Z1
V 8.0
V 1
131
1
CESATZZZ
BESATCESATZ
VVV
VVV
C.E.A.D.C.E.A.D. 7.7.1111
Porta NAND TTL StandarPorta NAND TTL Standar
• RC
VU
Q3
.1 k
C
VI
VCC
Q4
Q2D0
R2
R1
1.4 k
1 k
RB
4 k
Z4
Z3
Z2
Z1
Z7
Z6
Z5
C.E.A.D.C.E.A.D. 7.7.1212
Correnti di scaricaCorrenti di scarica
• La corrente di scarica di C è data da La corrente di scarica di C è data da IIB3B3
• In base alla 7.8In base alla 7.8
mA 5.272
100per mA 725.2
2
3
21
213
BSINK
BEsat
B
BEsatCCCEsatBEsatCC
RRBRB
II
R
V
R
VVV
R
VVV
IIII
RC
VU
Q3
.1 k
C
VI
VCC
Q4
Q2 D0
R2
R1
1.4 k
1 k
RB
4 k
Z4
Z3
Z2
Z1
Z7
Z6
Z5
C.E.A.D.C.E.A.D. 7.7.1313
Correnti di caricaCorrenti di carica
• La corrente di carica di C è (ingresso La corrente di carica di C è (ingresso basso)basso)– Ipotesi Q4 in saturazioneIpotesi Q4 in saturazione
mA 39
mA 36.2
4
14
C
CESATCESATCCC
BESATCESATCCB
R
VVVVI
R
VVVVI
RC
VU
Q3
.1 k
C
VI
VCC
Q4
Q2 D0
R2
R1
1.4 k
1 k
RB
4 k
Z4
Z3
Z2
Z1
Z7
Z6
Z5
C.E.A.D.C.E.A.D. 7.7.1414
Caratteristica di trasferimentoCaratteristica di trasferimento
•
0.2
0.6 1.5 50
3.8
VI
VU
3
1.3
RC
VU
Q3
.1 k
C
VI
VCC
Q4
Q2D0
R2
R1
1.4 k
1 k
RB
4 k
Z4
Z3
Z2
Z1
Z7
Z6
Z5
)(2 incutCC VV
)( incutV
VV incut )(
V 96.2
2 12
)()(
R
R
VVV incut
incutCC
VVCEsat
C.E.A.D.C.E.A.D. 7.7.1515
Margini di rumoreMargini di rumore
• NHL è basso a causa della caratteristica NHL è basso a causa della caratteristica due due ginocchi ginocchi
0.2
0.6 1.5 50
3.8
VI
VU
3
1.3
OHV
V 4.02.06.0
V 3.25.18.3
OLILHL
IHOHHH
VVN
VVN
OLV
ILV IHV
C.E.A.D.C.E.A.D. 7.7.1616
Uscita TRI - STATEUscita TRI - STATE
• Si introduce un novo stato logicoSi introduce un novo stato logico• ALTA IMPEDENZA “Z”ALTA IMPEDENZA “Z”• Più uscite Tri – state possono essere Più uscite Tri – state possono essere
connesse in paralleloconnesse in parallelo• Si deve garantire che logicamente sia Si deve garantire che logicamente sia
possibile abilitarne solo una alla voltapossibile abilitarne solo una alla volta
C.E.A.D.C.E.A.D. 7.7.1717
Buffer Tri - StateBuffer Tri - State
• InvertenteInvertente
• Non invertenteNon invertente
S
in out1
S
in out2
SS inin outout
11
outout22
00 00 ZZ ZZ
00 11 ZZ ZZ
11 00 11 00
11 11 00 11
0 1 z
C.E.A.D.C.E.A.D. 7.7.1818
Circuito Tri – State”Circuito Tri – State”
• Si deve obbligare sia QSi deve obbligare sia Q22 che Q che Q44 a non a non condurrecondurre
RC
VU
Q3
.1 k
VI
VCC
Q4
Q2D0
R2
R1
1.4 k
1 k
Z4
Z3
Z2
Z1
S
in
C.E.A.D.C.E.A.D. 7.7.1919
OsservazioniOsservazioni
• La max velocità di commutazione è La max velocità di commutazione è limitata da T storagelimitata da T storage
• T storage è dovuto alla saturazione dei BJTT storage è dovuto alla saturazione dei BJT• La saturazione è necessaria per avere La saturazione è necessaria per avere
un’uscita costante anche se varia un’uscita costante anche se varia l’ingressol’ingresso
• Per aumentare la velocità di Per aumentare la velocità di commutazione è necessario passare a commutazione è necessario passare a logiche non saturatelogiche non saturate
C.E.A.D.C.E.A.D. 7.7.2020
Diodo SchottkyDiodo Schottky
• La giunzione Silicio drogato “n” e La giunzione Silicio drogato “n” e metallo (alluminio) da luogo auna metallo (alluminio) da luogo auna ginzione rettificatrice che prende il ginzione rettificatrice che prende il nome di nome di DIODO SCHOTTKYDIODO SCHOTTKY
• La tensione di soglia di un diodo La tensione di soglia di un diodo schottky è più bassa di quella di un schottky è più bassa di quella di un diodo “p-n” ( 0.4 V)diodo “p-n” ( 0.4 V)
C.E.A.D.C.E.A.D. 7.7.2121
Transistore SCHOTTKYTransistore SCHOTTKY
• Mettendo un diodo Schottky fra base e Mettendo un diodo Schottky fra base e collettore si ottiene un transistore che collettore si ottiene un transistore che non può andare in saturazionenon può andare in saturazione
0.3 V
0.4 V
0.7 V
C.E.A.D.C.E.A.D. 7.7.2222
NAND LS (74LS00)NAND LS (74LS00)
•
D1
20 k 8 k
.12 k
3 k1.5 k
4 k
Q3
Q4
Q2
Q6
D2
Q5
D3
D4
C.E.A.D.C.E.A.D. 7.7.2323
ConclusioniConclusioni
• Transistore multiemettitoreTransistore multiemettitore• Porta TTL prima versione Porta TTL prima versione • Caratteristica di trasferimentoCaratteristica di trasferimento• Pilotaggio di carichi capacitiviPilotaggio di carichi capacitivi• Stadio d’uscita TOTEM-POLEStadio d’uscita TOTEM-POLE• Porta NAND TTL StandardPorta NAND TTL Standard• Porta Tri StatePorta Tri State• TTl Low-power SchottkyTTl Low-power Schottky