(2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하...

124
-1- 초고집적 반도체기술 차세대 기억소자 공동개발사업 ( ) 최종연구보고서 차년도 (2 ) 장비개발 RIE (RIE EQUIPMENT DEVELOPMENT) 연구수행기관 : 아이 테크 . . 한국반도체장비 주 ( ( ) 한국전자통신연구소

Transcript of (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하...

Page 1: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 1 -

초고집적 반도체기술 차세대 기억소자 공동개발사업( )최 종 연 구 보 고 서

차년도(2 )

장 비 개 발RIE(RIE EQUIPMENT DEVELOPMENT)

연구수행기관 : 아이 씨 테크. .한국반도체장비 주( ( )

한국전자통신연구소

Page 2: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 2 -

알 림본 연구보고서는 초고집적 반도체기술 차세대(기억소자 공동개발사업 차년도 최종연구보고) 2서로써 공동개발사업 수 행용으로 한정하여사용하되 총괄연구기관 한국전자통신연구소, ( )의 사전승인없이 대외유출 홍보 또는 복사할,수 없음을 알려드립니다.

Page 3: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 3 -

제 출 문

한국전자통신연구소장 귀하

본 보고서를 초고집적 반도체기술 차세대기억소자 공동개발사업 장비개발 과제의 차( ) RIE 2년도 최종연구보고서로 제출합니다.

년 월 일1991 8 31

연구수행기관 : I. C. TEC(1990.4.1-19993.31)한국반도체장비 주( )1991.4.1-1991.8.31)

과제 책임자 : 정 경 현참여 연구원 : 안 해 용

윤 주 윤전 홍 기권 오 철윤 명 진한 오 현김 순 동

Page 4: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 4 -

요 약 문

제목1.초고집적 반도체기술 공동개발사업 중 장비개발 과제RIE

연구개발의 목적 및 중요성2.초고집적 에서 를 이용한 이 필수적으로 사용되고 있으PROCESS PLASMA DRY ETCHING며 제조공정에 적합한 장비를 설계 및 제작에 관한 기술과 시제품의, 16-64M DRAM RIE성능시험을 국내 반도체 업체와 협력하여 개발함으로서 반도체제조장비의 국내자립도를 높여 국내반도체산업 발전에 기여한다.

연구개발의 내용 및 범위3.본 연구는 LOAD CHAMBER, ROBOT CHAMBER, UNLOAD CHAMBER, TRACK

공급계 진공 및 압력 제어 및CHAMBER, REACTION CHAMBER, GAS , SYSTEM, SYSTEM으로 구성되며 급의 반도체소자 양산용에 요구되는R.F.POWER SYSTEM 16-64M DRAM

사양에 만족하도록 기술제휴사인 사의 양산 인 을 기초로TOKYO HITEK MODEL PEC-3400일부 개선 보완하여 시제품을 제작 완료하였다.

가. VACUUM LOAD LOCK CHAMBER처리1) LOAD UNLOAD CHAMBER (SUS316 GBB )

처리2) ROBOT CHAMBER (SUS316 GBB )처리3) TRACK CHAMBER (SUS316 GBB )

Page 5: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 5 -

나. VACUUM REACTION CHAMBER냉각실 하부전극1) (-5°c - 20°c)

병용 상부전극 처리2) GAS NOZZLE (SUS316 GBB )용 및 처리3) 6 SUS316 AL CHAMBER GBB″

다 공급계. GAS사용 및 최대유량1) GAS

- N2 GAS : 1 SLPM FLOW METER- CF4 + O2(5%) : 500 SCCM MFC- CHF4 : 500 SCCM MFC- Ar : 500 SCCM MFC

배관부품2) GAS : SUS316

라 진공 및 압력. SYSTEM1) REACTION CHAMBER- MECHANICAL BOOSTER PUMP : EH250m3/HR- ROTARY PUMP도달진공도- : 5.3x10-3TORR도달시간- : 5min/max압력제어- : N2에 의한 자동제어 0.1 - 10TORR배관재료 및- : SUS304 SILICONE, VITION”O"RING

2) VACUUM LOAD LOCK CHAMBER- ROTARY PUMP : E2M12 12m3/HR도달진공도- : 5.35 × 10-3TORR

Page 6: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 6 -

마 제어. SYSTEM이동 유량 진공도 각부동작 등의 표시1) DISPLAY : CRT DISPLAY (WAFER , GAS , , )

개폐표시GRAPHIC DISPLAY (GAS VALVE )2) MICROPROCESS : ASK/K1 SYSTEM

바. R. F POWER SYSTEM출 력1) : 1KW주 파 수2) : 13.56MHZ발진방식 수정발진3) :냉각방식 공 냉4) :

및 부5) LOW PASS FILTER APC

연구개발결과 및 활용에 대안 건의4.가 연구결과.

급 고집적 회로소자 제조용 건식식각기인 반응성 이온식각16-64M DRAM (REACTIVE ION장비를 많은 연구자금과 인력을 투입하여 연구개발 및 시제품 제작을 완료하였다ETCH) .

특히 본 장비는 양산용에 적합하도록 중 대 감소 등을 고려하, THROUGHPUT PARTICLE여 설계했으며 완전히 자동화하였다, .

나 활용건의.기업은 단순한 연구기관이 아니며 이를 사업화하여 경쟁력 있는 상품을 제조 판매했을 때, ,비로소 존재가치가 있는 것이다.본연구개발의 결과인 장비를 많은 반도체제조업체 및 반도체연구기관이 구매 사용함으RIE로써 상호간 기술교류 및 본장비의 사업화에 협력해 주시기 바랍니다.

Page 7: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 7 -

기대효과5.가 기술수준 향상에의 기여 및 파급효과.

주요기술내용 기 여 내 용 파 급 효 과

가스제어기술특수가스 등- MFC정밀제어

방지- LEAK PIPING반응기 확CVD ,

산장비 등 응용

전 공 기 술진공 제작- CHAMBER고온특수가스배기-자동진공도제어-

및 펌프보호장치- PIPE

SPUTTER, IMPLANTER장비 등에 응용

제 어 기 술 공정자동제어-CVD, DIFFUSION SPU-TTER, AUTO WET ST

장비등 응용-ATION

Page 8: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 8 -

나 기타 기대효과 예측.

Page 9: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 9 -

SUMMARY

1. SUBJECTREPORT ON THE RIE(REACTIVE ION ETCHING)EQUIPMENT DEVELOPMENTTASK OF ULSI SEMICONDUCTOR TECHNOLOGY JOINT - DEVELOPMENTPROJECT.

2. THE OBJECTIVES AND IMPORTANCES OF DEVELOPMENTPROJECTIT IS NECESSARY TO USE THE DRY ETCHING PROCESS THAT UTILITY THEPLASMA IN THE HIGH DENSITY DEVICE MANUFACTURING.HAS TO MEET THE SPECIFICATION OF THE 16-64M DRAM LEVEL DEVICE WEARE GOING TO ACHIEVE THE INTERNAL DEVELOPMENT OF RIE EQUIPMENTTECHNOLOGY OF DESIGN AND MANUFACTURING AND PERFORMANCE TEST OFTHE EQUIPMENT THROUGH THE JOINT DEVELOPMENT WITH THESEMICONDUCTOR DEVICE MANUFACTURES.IT WILL BRING TO THE IMPROVEMENT OF SELF-SUPPORT ABILITY ONSEMICONDUCTORS MANUFACTURING EQUIPMENT BUSINESS ANDCONTRIBUTES TO SEMICONDUCTOR BUSINESS GROWTH AS A RESULT.

Page 10: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 10 -

3. SCOPE AND CONTENTTHE PROJECT CONSIST OF LOAD CHAMBER, ROBOT CHAMBER, UNLOADERCHEMBER, TRACK CHAMBER, REACTION CHAMBER, GAS DELIVERY SYSTEM,VACUUM AND PRESSURE CONTROL SYSTEM, CONTROL SYSTEM.HAS TO MEET THE SPECIFICATIONS OF THE 16 64M DRAM LEVEL DEVICES.~IT IS ACCOMPLISHED BY HELP OF R. I. E EQUIPMENT PEC - 3400 DESIGNCONCEPT OF TOKYO HITEK CO,.IN JAPAN.

A. VACUUM LOAD LOCK CHAMBER1] LOAD UNLOAD CHAMBER[STAINLESS STEEL 316]2] ROBOT CHAMBER3] TRACK CHAMBER

B. VACUUM REACTION CHAMBER1] COOLING POWER ELECTRODE[-5C 20 C]~2] UPPER ELECTRODE WITH GAS NOZZLES[STAINLESS STEEL 316 ANDTREATMENT]3] 6" STAINLESS STEEL AND GBB TREATED A1 CHAMBER

C. GAS DELIVERY SYSTEM- N2 GAS : 1 SLPM FLOW METER- CF4 + O2[5%] : 500 SCCM MFC- Ar : 500 SCCM MFC- GAS PIPE : STAINLESS STEEL 316

Page 11: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 11 -

D. VACUUM AND PRESSURE CONTROL SYSTEM1]REACTION CHAMBER- MECHANICAL BOOSTER PUMP : EH250 2503/Hr- DRY PUMP- ULTIMATE PRESSURE : 5.3 X 10-3 TORR- HOUR : 5 MIN/MAX- AUTOMATIC CONTROL BY N2 GAS 0.1 10 TORR~- PIPE MA : STAINLESS STEEL316 AND SILICONE,

VITON "O"RING2] VACUUM LOAD LOCK CHAMBER- ROTARY PUMP- ULTIMATE PRESSURE : 5.3 X 10-3 TORR

E. CONTROL SYSTEM1] DISPLAY : CRT DISPLAY[WAFER MOVEMENT, GAS FLOW-RATE, VACUUMLEVEL ETC] GRAPHIC DISPLAY[GAS VALVE OPEN/CLOSE]2] MICRO PROCESSOR : ASK/KI SYSTEMF. R F POWER SYSTEM1] OUTPUT POWER : 1KW2] FREQUENCY : 13.56MHZ3] OSCILLATION : QUARTZ OSCILLATOR4] COOLING METHOD : AIR APC ATTACHED5] LOW PASS FILTER AND ATTACHED

Page 12: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 12 -

4. RECOMMENDATION FOR THE RESULTS AND APPLICATION OFTHE PROJECTWE HAVE STUDIED MUCH ABOUT THE RIE EQUIPMENT DESIGN PRINCIPLEAND PROCESS APPLICATION THEORY. AND WE HAVE UNDERSTOOD THEEQUIPMENT MANUFACTURING TECHNOLOGIES. PARTICUARY WE HAVEDESIGNED THE EQUIPMENT FOCUSING ON MASS PRODUCTION OF HIGHIMPROVEMENT, PARTICULATE CONTROL AND FULL AUTOMATION.WE HAVE DEVELOPED OUR DESIGN ABILITIES AND PROCESS APPLICATIONTECHNOLOGIC. FOR THE SEMICONDUCTOR MANUFACTURING EQUIPMENTS.WE HOPE THE R3SALTS OF THIS DEVELOPMENT PROJECT IS WORTH BIGCOMMERCIALIZING AND WE WILL MAKE A STRENUOUS EFFECT MOREIMPROVEMENT.,FINALLY, WE REQUEST THE SEMICONDUCTOR DEVICE MAKERS INSTITUESALLY AND USE THE OUR DEVELOPED EQUIPMENT FOR THE ADVANCEMENTOF CLOSER TECHNICAL INTERCHANGING.

Page 13: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 13 -

5. EXPECTATION OF THE PROJECTA. THE CONTRIBUTION AND INFLUENCE

MAJOR TECHNOLOGIES CONTRIBUTION INFLUENCE

GAS CONTROL

TECHNOLOGY

- ACCURATE CONTROLOF SPECIALITY GAS

- PREVENTIONTECHNOLOGYFOR GAS LEAK

APPLICATION TO CVDREACTOR ANDDIFFUSION FURNACE

VACUUM

TECHNOLOGY

- VACUUM CHAMBERMANUFACTURING

- SPECIALTY GASVENTILATION

- PIPE AND PUMPPROTECTION

APPLICATION TOSPUTTER ANDIMPLANTER

CONTROLTECHNOLOGY

- PROCESS AUTOMATICCONTROL

APPLICATION TO CVADIFFUSION FURNACE,SPUTTER, AUTO WETSTATION

Page 14: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 14 -

B. OTHER EXPECTATION

MAJOR TECHNOLOGY TECHNOLOGYCONTENTS EXPECTATION

LARGE DIAMETEROF WAFER

6" AND EXPECTATION - PRODUCTIVITY

IMPROVEMENT

AUTOMATIONROBOTAUTO LOADING/UNLOADING

- YIELD- IMPROVEMENT- QUALITY- PRODUCTIVITY

LOCALIZATIONPROTO TYPEEQUIPMENT : 30%'92 TARGET : 80%

- COST REDUCTION- EASY MAINTENANCE

Page 15: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 15 -

= CONCENT =

1. INTRODUCTION2. OUTLINE AND PRINCIPLES OF R. I. E2.1 OUTLINE AND PRINCIPLES2.2 STRUCTURE OF THE EQUIPMENT AND ETCHING EFFECT

3. CONSTRUCTION OF R. I. E EQUIPMENT3.1 OUTLINE AND STRUCTURE OF SYSTEM3.2 CONSTRUCTION OF R. I. E EQUIPMENT

4. PROCESS DEVELOPMENT OF R. I. E4.1 OUTLINE OF THE PROCESS DEVELOPMENT4.2 ETCHING CONDITIONS4.3 ETCHING CHRACTERSTICS

5. RESULTS

Page 16: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 16 -

목 차= =

제 장 서 론1제 장 장비의 개요2 RIE제 절 장지의 개요 빚 원리1제 절 장비의 구성과 영향2 ETCHING

제 장 장비 시제품 제작3 RIE제 절 의 구성 및 개요1 SYSTEM제 절 장비 제작2 RIE

제 장 공정개발4 RIE제 절 공정개발 개요1제 절 조건2 ETCHING제 절 특성3 ETCHING

제 장 결 론5

Page 17: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 17 -

제 장 서 론1

Page 18: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 18 -

제 장 서 론1반도체 제조 기술은 집적도의 극대화이며 집적도는 가 중LITHOGRAPHY TECHNOLOGY심이 되고 노광장비와 땀께 장비가 필수적이다ETCHING .초고집적 에서 를 이용한 이 필수적이며 대표적으로PROCESS PLASMA DRY ETCHING RIE

장비가 사용되고 있으나 등의 향상을 위해 많은 연(REACTIVE ION ETCHING) DAMAGE구가 진행되고 있다.반도체장비 국산화의 중요성을 인식하여 기술지원 빚 연구개발비등의 지원으로 반도체 제조장비 업체들의 개발의욕이 고취되고 중소업체들이 참가의욕을 갖게 된 것은 반도체산업의발전을 위해 고무적인 일이 아닐 수 없다.특히 한국전자통신연구소가 주관이 되어 차세대 기억소자 공동개발의 추진은 국, PROJECT내 반도체제조장비 생산의 낙후로 거의 모든 장비가 수입에 의존하고 있는 실정에 비추어참여 중소업체로서의 긍지와 사명감은 가일층 무거워짐을 느낀다.장비는 미국과 일본에서 소수의 업체에 생산 판매되고 있으며 생산회사별 장비의 특성RIE

이 각기 달라 최소선폭 선택비등에서 정확한 비교가 안되어 제DAMAGE, . UNIFORMITY,품의 선택에 있어 어려움이 많은 실정이다.

이상의 양산용 장비에 공통으로 요구되는 사양을 충족시키기 위해 일본16M DRAM사의 을 기초로 개선 보원한 설계를 기초로 시제품제작TOKYO HITEK MODEL PEC-3400

을 완료하였다.

Page 19: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 19 -

그림 반도체 고집적화 최소 가공 선폭 추이( 1-1)

Page 20: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 20 -

항 목 기 본 설 계 사 항

최 소 선 폭 - 0.5um TARGET

UNIFORMITY 이하- +5%부착- END POINT DETECTOR

LOW PATICAL- CASSETTE TO CASSETTE- LOAD LOCK

측면- WAFER HANDLING

향상THROUGH PUT까지 확장가능- 2CHAMBER(8CHAMBER )

고장율 최소화-용이하게 대용- MAINTANCE , FA

안 전 안전장치 부착-

표 최소선폭 대 집적도 추이( 1-1)

Page 21: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 21 -

제 장 장비의 개요2 RIE

Page 22: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 22 -

제 장 장비의 개요2 RIE제 절 장치의 개요 및 원리1반도체 에 있어서 고밀도 고집적화가 진행됨에 따라 의 미세포가 요구되DEVICE , , PATTERN고 있다.종래의 습식 법은 등방성 때문에 재현성이 좋은 이 가능한ETCHING ETCHING ETCHING한계는 로 되어 있다3 m .μ이에 대해서 을 가속해서 그 충격에 의하여 시켜서Ar - ION SPUTTERING SIDE

이 적은 을 행하는 방법이 있으나 재료에 의한 속도차 즉ETCHING ETCHING , ETCHING선택비가 크지 않다.또한 속도가 작아 생산성도 낮고 충격에 의한 소자의 손상도 크다ETCHING , ION .한편 활성 중에서 를 발생시켜 여기에 시료를 넣어서 화학반응에 의한GAS PLASMA ,

을 행하는 방법에 의하면 선택비도 속도도 비교적 크게 된다 그러나ETCHING , ETCHING .내의 반응에 기여하는 활성종중성 은 으로 되기 때PLASMA (RADICAL) RANDOM MOTION

문에 등방성 으로 되어 이 발생 미세 의 가공정도는, ETCHING SIDE ETCHING , PATTERN기대 할 수 없다.이상 종류의 의 장점 즉 수직에 가까운 이 적은2 DRY ETCHING . , SIDE ETCHING

특성 양호한 선택비 그리고 높은 생산성을 가진 방법이 발표되ETCHING , , DRY ETCHING어 있다.

Page 23: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 23 -

이 방법은 또는 그 구조에 평면 전극형 으로REACTIVE ION ETCHING, DRY ETCHING불리어 진다.

장치의 기본 구성은 그림 과 같다REACTIVE ION ETCHING ( 2 - 1) .

그림 기본구성( 2-1) REACTIVE ION ETCH

고주파전원에 접속된 평면전극과 이것과 상대하여 대향전극이 설치된다 반응성 를 도. GAS입하는 도입계 내의 압력을 일정하게 유지하기 위한 배기계가GAS , ETCHING CHAMBER있다.

해야 할 시료는 고주파전력이 인가된 전극상에 배치된다 이러한 상대하는 전극ETCHING .에 방전을 발생시키면 이 경우 전자와 의 이동도의 큰 차이에 의하여 전극표면에 음극, ION강하가 발생한다.이 음극강하 내에서 활성 은 전극 및 시료표면상의 수직한 관계를 따라서 입사해, GAS ION서 그 방향으로 한 이 진행된다, REACTIVE ETCHING .그 시료면상의 현상을 모형적으로 그림 에 표시하였다 시료 표면의 원자와 입사한 활( 2-2) .성 혹은 중성 이 반응해서 생기는 반응생성물이 기체로 되어 이 진ION( REDICAL) ETCHING행된다 입사하는 는 압력 또는 투입전력에 의해 제어된다. ION ENERGY GAS .

그림 시료면상의 모형적 설명( 2-2)

Page 24: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 24 -

이 때문에 압력을 낮추고 투입전력을 높여서 충격 효과가 강한 물리적 즉ION ETCHING,을 생기게 한다SPUTTERING .

또 그역의 조건으로는 충격에 약한 화학적 도 할 수 있다, , ION ETCHING .이상에서 시료나 재질에 부합하는 최적 활성 를 선택해서 그 압력이나 투입전력 등의GAS ,최적조건을 실험적으로 구한다.

Page 25: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 25 -

제 절 장비의 구성과 영향2 ETCHING장치에 있어서 특성은 그 장치에 의하여 영향을 받REACTIVE ION ETCHING ETCHING ,

는다.여기서 배기계 압력과 유량 전극구조 고주파전력이 특성에 어떻게(1) , (2) , (3) , (4) ETCHING관여하느냐 또한 의 방법에 대하여 설명한다, (5)ETCHING MONITORING .

배기계에 의한 의 영향1. ETCHING기술의 기원이 극 장치에 있어서 를 반REACTIVE ION ETCHING , 2 SPUTTERING Ar GAS

응성 로 치환하는 것에서 시작한 것 또한 과 비교해서 저압력으로GAS , PLASMA ETCHING이 행해진다는 점에서 그 배기구성은 보다 특별한 주의를 하ETCHING PLASMA ETCHING

지 않으면 안된다 그림 은 실업 규모의 장치에 이용되는. ( 2-3) REACTIVE ION ETCHING배기계의 이다 이 경우 시의 반응성 는 유확산 로BLOCK DIAGRAM . ETCHING GAS PUMP직접 흐르는 일도 있으나 일반적으로는 액체질소 을 매개해서 흐른다 이렇게해서 해, TRAP .리한 반응성 가 유확산 또는 유회전 에 유입하는 양을 절감시킬 수 있다GAS PUMP PUMP .이것에 의하여 의 열화 부식 등에 의한 배기계의 수명 및 보수 은 길게OIL , PUMP CYCLE된다.

그림 장치의( 2-3) RIE BLOCK DIAGRAM

Page 26: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 26 -

이 때문에 생산용 장치로는 그림 에 나타낸 것처럼 예비 배기계와ETCHING ( 2-4)배기계를 독립시킬 필요가 있다ETCHING .

특히 의 경우에는 예비 배기계에 의한 진공의 길이 재현성에 영향을 주는 것, ALUMINUM ,에서, 10-3 까지 인정적으로 배기하는 유확산 가 이용된다Pa PUMP .

그림 생산장치에 있어서 배기( 2-4) BLOCK DIAGRAM

그림 는( 2-5) CC14 를 이용한 에 있어서 유확산 의 예비GAS ALUMINUM ETCHING PUMP배기압력과 반응개시시간을 나타낸 것이다 압력 시료면에서의ETCHING . ETCHING 13Pa,고주파 잔력밀도 0.25W/cm2의 조건에 설치한 경우 예비 배기 압력이 정도ETCHING , 0.1Pa로는 분간이상 경과해도 반응이 진행되지 않는다 그러나10 . 6x10-3 이하로 되면 약Pa

초 이내로 반응이 개시된다 즉 예비배기의 안정성이 의 재20-60 . , ALUMINUM ETCHING현성을 유지하는데 중요한 요인인 것을 나타내고 있다.한편 배기계는 에 널리 이용되는 영역에 있ETCHING REACTIVE ION ETCHING 1~20 Pa어서 충분한 유량이 얻어지는 것이 필요하다GAS .이 때문에 와 유회전 또는 로 구성되는MECHANICAL BOOSTER PUMP PUMP DRY PUMP배기 가 이용된다UNIT .

Page 27: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 27 -

이 경우 유회전 에 유입하는 해리된 반응성 량은 크게 되기때문에 유회전PUMP GAS PUMP앞에 액체질소 을 설치하여 를 하는 방법이 채용된다 또한 유회전TRAP GAS TRAP . PUMP에 를 접속해서 유의 청정화를 행하는 등의 대책도 큰 효과가 있다OIL FILTER PUMP .또한 는 구조상 활성 에 의하여 손상되는 일이 적어MECHANICAL BOOSTER PUMP GAS서 의 배기 로서 적당하다고 할 수 있다 그러나 최근에는REACTIVE ION ETCHING UNIT .유회전 대신에 를 사용하여 의 문제를 해결하OIL PUMP DRY PUMP OIL BACK STREAM고 도 용이하여 고품질의 반도체 생산과 생산성 향상을 기대할MAINTENANCE DEVICE수 있게 되었다.

그림 예비 배기압력과 반응 개시시간( 2-5) A1

Page 28: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 28 -

압력 빚 유량에 의한 영향2. GAS ETCHING에 있어서 속도의 대소 기판과 의 선택비 가REACTIVE ION ETCHING , ETCHING , MASK ,

공정도 둥은 시의 압력 및 유량을 제어해서 달성된다 특히 압력을 제어ETCHING GAS , GAS .하는 것은 전술한바와 같이 시료에 입사해오는 의 를 제어하는 것과 같다ION ENERGY .

내의 압력제어에는 통상 다음 가지 방법이 행해진다ETCHING CHAMBER 2 .유량을 일정하게 해서 배기계의 를 조정하는 방법(i) CAS CONDUCTANCE

를 일정하게 해서 유량을 조정하는 방법(ii) CONDUCTANCE일반적으로 전자는 반응성이 주체로 되는 으로 이용되고 있다PLASMA ETCHING .또한 후자는 초기의 둥에 이용하고 있었으나 현재에는 전자가 일반SPUTTER ETCHING ,적인 방법으로 이용되고 있다.

를 조정하는 방법에 있어서는 고정방식과 입력의 를 이용하CONDUCTANCE FEED-BACK는 자동제어방식이 있다 후자의 경우 압력을 측정하는 진공계로서는 그 감도가 의 종. , GAS류에 크게 의존하는 것이 있는데 예를들면, , THERMOCOUPLE GUAGE, PIRANI GUAGE등을 이용하면 중의 압력이 그 전후에 현저히 변화하기 때문에 압력의ETCHING ,

을 걸지 않는 면이 바람직한 경우도 있다FEEDBACK .그래서 에 대한 감도 측정을 갖지 않는 형 진공계가 이용된다GAS DIAPHRAM .

Page 29: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 29 -

또한 이렇게 사용된 측정구는 해리된 반응성 에 노출되기 때문에 통상의 사용에 비교해GAS서 수명은 짧다 이 때문에 방전시에는 측정구가 직접 반응성 에 노출되지 않도록 하는. GAS연구가 시도되고 있다 한편 유량에 관해서도 를 사용해. GAS MASS FLOW CONTROLLER서 재현성을 좋게 제어하는 것이 가능하다 그러나. CC14와 같은 상온에서 액체인 의GAS유량제어에는 를 이용하거나 혹은 을 가열하는 등의 배려가 필요CARRIER GAS GAS LINE하다.그림 은( 2-6) CC14 를 이용한 에 있어서 속도와GAS A1 ETCHING ETCHING SIO2와의 선택비를 압력과의 관계로 표시한 것이다 압력이 낮을수록 속도는 크게되ETCHING . ETCHING나 선택비는 작게된다 즉 저압력측은 충격효과가 강하다는 것을 나타내고 있다. ION .

그림 속도와 선택비의 압력 의존성( 2-6) AL ETCHING A1

Page 30: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 30 -

한편 그림 은 같은( 2-7) CC14를 사용한 에 있어서 의 유량을A1 ETCHING GAS로 한 속도의 시료의 다소에 의한 변화 즉 효과를 나타PARAMETER ETCHING , LOADlNG

낸 것이다.

그림 처리면적과 속도의 관계( 2-7) ETCHING

그림 은 와 의 혼합 에 의한( 2-8) CF4 H2 GAS SiO2와 의 속도를 나타낸다 그림Si ETCHING .에서 H2농도에 의존하는 것을 알 수 있는데, H2농도가 특정치를 초월하면 속도는ETCHING급격히 감소해서 이 정지한다ETCHING .이러한 경우 혼합비의 사소한 변화가 재현성에 크게 영향을 준다.이 때문에 유량 제어 뿐만 아니고 혼합비까지 포함해서 재현성과 정도가 높은 압력GAS및 유량제어가 필요하게 된다GAS .

그림( 2-8) SiO2 의 속도의, Si ETCHING H2농도 의존성시료 : SiO2 표시 표시0 , Si압력 전력밀도ETCHING : 5.3Pa, ETCHING : 0.25W/cm2

Page 31: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 31 -

전극 구조에 의한 영향3. ETCHING에 있어서 전극구조물로서는 그림 에 나타낸바와 같은REACTIVE ION ETCHING ( 2-09)

형과 무자폐형원극 가지가 사용되고 있다 의 무차폐형은 부유용량이(a) SHIELD (b) 2 . (b)적고 정합이 쉬워서 실용기에로 많이 채용되어 있다.의 전극에서는 동작 압력을 높이면 내에도 방전해버리지만 의 전극에서는 이(a) SHIELD (b)

러한 현상이 없는 안정한 방전을 얻을 수 있다.그러나 균일한 을 얻을 목적으로 전극을 회전시킬 경우에는 의 전극이 바람직ETCHING (a)하다.

그림 장치의 전극 구조 개요도( 2-9)REACTIVE ION ETCHING

Page 32: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 32 -

전극은 일반적으로 수냉식 구조로 되어 있고 내부시성이 높은 강이 이용되고STAINLESS있으나 냉각효과를 개선하기 위하여 을 이용한 경우에는 표면을 내부식 처리를 할 필요A1가 있다 한편 이 전극과 평행한 대향전극 통상 점지전위 이 설치된다 이 개의 전극간격은. , ( ) . 2

에 있어서 의 균일성을 제어하기 위하여 필요한REACTIVE ION ETCHING ETCHING로 된다PARAMETER .

그림 은( 2-10) CF4 에 의한GAS SiO2 에 있어서 전극내의 속도와 그 균ETCHING ETCHING일성을 전극 간격 로 표시한 것이다PARAMETER .

조건은 고주파 전력 밀도ETCHING 2.2Pa, 0.3W/cm2의 충격효과가 기대되는 치이다ION .전극 간격이 크게 됨에 따라 속도는 크게되고 의 균일성도 개선된다ETCHING ETCHING .지금 전극경을 로하면 를 로 설정하는 것이 실험적으로 바람직하다d d/g 5-7 .

그림 속도와 분포의 전극간격 의존성( 2-10) ETCHING ETCHING한편 전극에 배치된 기만의 기만내의 균일성에 대하여 고찰해 보자ETCHING .

Page 33: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 33 -

기판내의 균일성은 수율상 중요한 요인이기 때문 여러가지 개선방법이 행해지, ETCHING ,고 있다.여기서는 가 적은 저전력 에 있어서 전계 보상법에 대PHOTORESIST DAMAGE ETCHING해서 기술한다 전극상에 기판을 배치함으로써 미세한 전계의 산란이 발생하고 그 전계를. ,따라서 해리한 이 입사하기 때문에 기판내의 균일성이 나빠진다ION .그림 은 이러한 기판 내 특히 기판 주변부의 전계 산란을 보상하기 위하여 보정판을( 2-11) ,배치한 을 나타낸다 이 경우 기본적으로는 동일 재료일 것이 요망되지만 그 경우MODEL . ,는 이용되는 재료에 의하여 보상 기판의 영상지수가 다르다.그림 는 전계 분포의 보상효과를 나타낸 것으로 기판 주변부의 속도가 억( 2-12) , ETCHING제되어 기판 내의 속도의 균일성이 개선되어 있다 이 효과에 의하여 주변부의ETCHING .

에 기인한 에 의하여 의 좁아짐이 작게되어OVER-ETCHING SIDE ETCHING PATTERN수율이 개선된다ETCHING .

그림 기판내의 전계 보상( 2-11) MODEL

Page 34: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 34 -

그림 속도의 내 분포( 2-12) A1 ETCHING WAFER

그런데 의 특성상 또 하나 유의하지 않으면 안될 문제로써 전, REACTIVE ION ETCHING극의 재질 특히 에 노출된 표면의 재질에 의하여 선택비가 다르게 되는 점이다, PLASMA .따라서 앞서 기술한 강제의 전극을 선택비가 향상되는 재질로 피복하는 것이STAINLESS필요하다.특히 기판상의Si SiO2의 선택 에 대하여서는 여러 가지 재료에 대해 시험 되고ETCHING있다 또한 반도체 소자가공에 있어서 금속에 의한 방지의 입장에서. CONTAMINATION

전극 및 대향전극을 석영 로 피복하는 것도 있다ETCHING GLASS .그러나 이러한 피복재는 기판의 냉각효율을 저하시키는 경우가 많아서 그 실시에 있어서는,특별한 배려가 필요하다.

Page 35: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 35 -

고주파 전력에 의한 영향4. ETCHING을 포함한 에 있어서 의 재현성REACTION ION ETCHING PLASMA ETCHING , ETCHING

을 개선하기 위하여 고주파 전력을 제어 할 필요가 있다 현재 가장 잘 이용되고 있는 방법.은 방식 고주파정합상태를 일정하게 유지하는 방법 이다 후자는AUTOTUNING ( ) . ETCHING중의 정합이 어긋날 경우 입사와 반사 전력이 상대적으로 크게되는 경향이 있다 그러나, .양자 모두 고주파전력계 정합회로 및 전극을 포함한 전력을 하는방식(CABLE, MONITOR )으로부터의 신호를 이용하기 때문에 방전에 직접 소비되는 전력을 제어할 수 없다, .방전에 소비되는 전력 이하 실효전력이라 한다 을 제어하기 위하여는 전극전압과 전극에( ) ,입사해오는 전류를 해서 하지 안으면 안된다 전극에 입사해ION MONITOR , FEED-BACK .오는 전류가 방전시의 압력에 의존해서 압력이 유지되는 경우에는 전극전압의 변동을ION

로 될 수 있다MONITOR .따라서 고주파 전력의 제어로서는 전극전압을 해서 일정하게 되도록 제어하는MONITOR ,것이 바람직하다 사용되는 주파수는 또는 라고 하는 공업 대. 100 KHz, 13.56 MHz BAND가 이용된다.저주파대는 정합이 용이하다는 것 또는 누설전파 대책 등의 면에서 유리하나 화 효율, , ION의 면에서 고주파대가 이용된다 여기서는 특히 의 고주파 전력에 의한. 13.56 MHz

중의 기판온도 상승 및 특성에 대해서 기술한다ETCHING ETCHING .

Page 36: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 36 -

를 이용한 의 경우에도 연화 하는 온도 이하PHOTO-RESIST(PR) ETCHING (SOFTENING)로 기만의 온도상승을 억제해야 한다.그림 은 강제 수냉전극에 두께 의 석영 를 놓고 그 위에( 2-13) STAINLESS 4mm TRAY

의 기판을 배치해서 방전시킨 경우고주파 전력밀도를 로 한0.3mm SILICON , PARAMETER온도상승을 표시한 것이다 석영 를 매개하지 않고 직접전극에 배치한 경우는. TRAY 0.25W/cm2에서 상기의 치보다 는 낮아지지만 단지 전극에 놓은 것만으로는 기판과 전극20°C의 접촉상태는 개선되지 않는다.

그림 의 온도상승 특성( 2-13) SILOCON WAFER온도측정은 온도표시 에 의함( LABEL )

Page 37: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 37 -

이 때문에 수냉효과를 높이기 위하여 기판과 전극의 사이에는 열전도성이 높은 탄력이 있, ,는 를 붙여서 기판을 기계적으로 누르는 치구를 이용하는 것도 있다 그RUBBER SHEET , .외에도 정전기를 이용해서 기판을 전극에 밀착시킨다든지 를 이용해, ELASTOMER SHEET서 력을 이용해서 기만과 전극의 밀착을 꾀하는 방법 둥이 시도되고 있VAN-DER-WAALS다.이러한 기판 냉각의 문제는 양산형 에 사용되는 전력밀도는 약REACTIVE ION ETCHING0.5 W/cm2 이하일 것이다.그림 의( 2-14a) SiO2 에서와 같이 전력에 비례해서 속도가 변화하는ETCHING ETCHING경우에는 중 일정 전력으로 제어하면 재현성 종은 이 얻어지지만 그ETCHING ETCHING , (림 의 에서와 같이 전력에 대하여 역치를 가지는 경우 전력이 어떠한2-14b) A1 ETCHING (값으로 되기까지 속도가 최소인 경우 는 초기 투입 전력과 반응 개시후의ETCHING ) ,

유지 전력과를 로 제어해야 하는 경우가 있다ETCHING SEQUECTIAL .또한 기만과의 선택비가 충분히 얻어지지 않는 에서는 종료점 부근에서 전력을PROCESS낮게 하는 등의 제어도 필요하게 될 것이다.

Page 38: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 38 -

그림( 2-14) SiO2 속도의 전력특성, A1 ETCHING표시(a) : SiO2 ETCHING GAS CF4 압력, ETCHING 2.6 Pa표시(b) : A1 ETCHING GAS CC14 압력, ETCHING 8.4 Pa

방법5. END POINT MONITORING에 있어서는 에 비해서 자동제어가 쉽다는 이점이 있다DRY PROCESS WET PROCESS .

이것은 의 이 몇 가지방법에 의하여 가능하기 때문이다 한편ETCHING MONITORING . DRY에 의한 에 의한 에서는 의 선택비가 작기 때문에PROCESS ETCHING ETCHING , ETCHING

기판의 은 무시할 수 없는 점 또한 시료의 대소에 의한 속도가OVER-ETCHING , ETCHING변화하는 부하효과가 있기 때문에 종료점을 판단할 필요성이 있다ETCHING .

Page 39: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 39 -

에 있어서 은 기판 표면에서 중에 기화DRY ETCHING PROCESS MONITORING PLASMA하는 반응성성 혹은 되는 물질을 계측하는 것으로 행해진다 이 방법으로서, SPUTTERING .는 질량분석에 의한 분석법 광에 의한 반사율 측정법(i) , MASS SPECTRAL , (ii) LASER ,

발광 을 조사하는 분광분석법 방전 측정법(iii) PLASMA SPECTRUM , (iv) IMPEDANCE등이 시도되고 있다.기본적으로 대상물은 한정되지 않는다는 점에서 질량분석법 및 분광분석법은 응ETCHING용성이 높다 그러나 질량 분석법에서는 반응성 에 의한 분석관의 손상 또는 이력효과. GAS

가 생겨서 그 취급에는 충분한 주의를 요한다(HYSTERESIS) .그러한 점에서 분광 분석법은 를 교란시키지 않고 이 가능하고 취PLASMA MONITORING ,급도 용이하다.또한 대상물을 한정하면 특정한 광학 를 이용해서도 은ETCHING , FILTER MONITORING가능하다.그림 는( 2-15) CC14를 이용한 에 있어서 파장 발광A1 ETCHING , 261.1mm SPECTRUM강도와 방전 법에 의한 전극 전압의 경시변화를 나타낸 것이다IMPEDANCE .

그림 에 있어서 분광법과 법의 신호의 비교( 2-15)ETCHING IMPEDANCE MONITORING

Page 40: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 40 -

시료는 에 을 증착한 것이다ETCHING 3 INCH WAFER A1 1.0um .반응개시 및 종료점에 있어서 거동 은 정도상 문제없는ETCHING (BEHAVIOR) ETCHING범위에 일치하고 있다.그러나 신호의 비의 점에서는 발광 쪽이 크고 처리를 필요로 하는S/N SPECTRUM , DATA자동제어 에 이용하기 쉽다SYSTEM .

중의 방전상태는 분광 으로 에 의한 감시하는 것에ETCHING SPECTRUM MONITORING의하며 기판상의 막형성 단계에서의 분석도 가능하기 때문에 전 공정의 양부까, ETCHING지 완성할 수 있어서 편리하다 또한 정확한 종료점의 판단이 가능해서 가동특. ETCHING성의 재현성이 보다 높게 된다.

Page 41: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 41 -

제 장 장비시제품 제작3 RIE

Page 42: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 42 -

제 장 시제품 제작3제 절 의 구성 및 개요1 SYSTEM

장비의 구성1. RIE본 장비는 다음과 같은 가지 주요 으로 구성되며 구성도는 그림 과 같9 SYSTEM ( 3-1-1)다.- LOAD CHAMBER SYSTEM- UNLOAD CHAMBER SYSTEM- ROBOT CHAMBER SYSTEM- TRACK CHAMBER SYSTEM- REACTION CHAMBER SYSTEM- VACUUM SYSTEM- GAS SYSTEM- RF POWER SYSTEM- CONTROL SYSTEM

Page 43: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 43 -

그림( 3-1-1) SYSTEM BLOCK DIAGRAM

Page 44: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 44 -

그림 구성( 3-1-2) SYSTEM

Page 45: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 45 -

장비의 개요2. RIE본 장비는 신뢰성을 높이고 향상을 위해 구조를DAMAGE CHAMBER LOAD LOCK TYPE으로 설계하고 의 착탈 이외의 공정은 진공 하에서 를 진행하도록 하였CARRIER PROCESS음.

그림 의 이동( 3-1-3) WAFER

Page 46: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 46 -

그림 조립도( 3-1-4) LOAD-LOCK SYSTEM, REACTION CHAMBER

Page 47: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 47 -

의 이동은 그림 과 같이 에 있는 의 가WAFER ( 3-1-3) LOAD CHAMBER CARRIER ROBOT꺼내어 내의 로 이송되는 로 이송한TRACK CHAMBER LINEAR MOTOR HANDLING UNIT다.

로 를 이송시는 앞 동작의 역순이 된다UNLOAD CHAMBER WAFER .의 들의 구동으로 는TRACK CHAMBER LINEAR MOTOR WAFER REACTION CHAMBER

내로 들어가서 를 기다리게 되고 가 끝난 는 이의 역순으로 나PROCESS PROCESS WAFER오게 된다.시작품은 개의 를 설치하였으나 필요시 까지 가능하2 REACTION CHAMBER 8CHAMBER다 에 를 장착 가 된 후 각. LOAD, UNLOAD CHAMBER CARRIER DOOR CLOSE

내부는 진공상태로 되며 의 이송 는 진공상태에서 진행하게CHAMBER WAFER , PROCESS된다.

의 이송이 끝나게 되면 각 는 되고WAFER GATE VALVE CLOSE REACTION CHAMBER들은 를 진행하게 된다PROCESS .

장비의 주요특성3. RIE가 진공 를 사용해서 실이 외기에 노출되는 일이 없기) LOAD LOCK CHAMBER , ETCHING때문에 일정한 이 행해진다ETCHING .오염 방지1)전개 안정2)

3) THROUGH PUT또한 후 막증의 에 의한 부식현상을 일으, ETCHING RESIST RESIDUAL ETCHING GAS키지 않는 구조로 되어 있다.

나 전극은 으로 되어있어 정도 좋은 이방성 이) RF CATHODE COUPLE TYPE , ETCHING행해진다.다 발진기는 이기 때문에 하고 안정한) RF ALL SOLID STATE TYPE COMPACT PLASMA발진이 행해지도록 되어있다.라 매가 전자동으로 행해지도록 되어 있어 작업성이 좋은 기구로 되어 있) 1 CARRIER 25 ,다.마 은 측면을 잡는 방식이기 때문에 표면에는 영향은) WAFER HANDLING WAFER WAFER없다.또한 기구는 모두 를 방지하도록 설계되어 있다, DUST .

Page 48: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 48 -

제 절 장비 제작2 RIE제작1. LOAD, UNLOAD CHAMBER SYSTEM

가 구 성)은 와LOADING, UNLOADING CHAMBER SYSTEM LOADING CHAMBER UNLOADING

는 각기 대칭구조로 를 각기 좌 우축에 장착되도록 되어 있으며CHAMBER GATE VALVE , ,벽면을 안팎으로 용접하여 내부를 구성하고 전면과 윗면은SUS-304 12t VITON - "0"

을 사용하여 로 고정하였다RING BOLT .

나 제 작)는 각 대칭으로 로LOADING, UNLOADING CHAMBER SUS304(12t)

의 크기로 제작되었다338(W)x410(D)x665(H) .각각의 에는 진공을 만들기 위한 가 설치되고 진공의 첫째 조건이CHAMBER PORT LEAK가 없어야 하기 때문에 내부와 밖의 연결부위 용접기술을 일본 소택기연 기술자CHAMBER ( )인 씨를 초빙 기술지도 받아 용접을 하였다MAKIO OZAWA , .

도면 사진 와 도면 사진 사이에LOADING CHAMBER ( 1, 1) UNLOADING CHAMBER ( 2, 2)가 의지하도록 되어있다 사진ROBOT CHAMBER .( 3)

Page 49: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 49 -

도면 정면 측면도( 1) LOAD, UNLOAD CHAMBER ,

Page 50: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 50 -

도면 단면 평면도( 2) LOAD, UNLOAD CHAMBER ,

Page 51: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 51 -

사진 사진( 1) LOAD CHAMBER ( 2) UNLOAD CHAMBER

사진( 3) LOADING SYSTEM(LOAD + GATE + ROBORT + GATE VALVE + UNLOAD CHAMBER)

Page 52: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 52 -

제작2. ROBOT CHAMBER SYSTEM가 구 성)

는 와 사이에 위치하ROBOT CHAMBER LOADING CHAMBER UNLOADING CHAMBER여 좌우에 로 와 연결되며 뒷면은 가GATE VALVE LOAD, UNLOAD CHAMBER FLANGE설치되어 과 연결된다TRANK .

는 내에 설치된다ROBOT CHAMBER .로 벽면을 안팎으로 용접하여 내부를 구성하고 전면과 윗면은SUS 304(12t) VITON "0"

을 사용하여 로 고정하였다RING BOLT .

나 제 작)도면 도면 사진 는 를 사용하여ROBOT CHAMBER( 3, 4, 4) SUS 304(12t)의 크기로 제작되었고 가 좌우에 장착되어364(W)x410(D)x453(H) GATE VALVE LOAD

와 와 연결된다CHAMBER UNLOADING CHAMBER .

Page 53: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 53 -

도면 단면 배면 정면도( 3) ROBOT CHAMBER , ,

Page 54: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 54 -

도면 편면 정면 측면도( 4) ROBORT CHAMBER , ,

Page 55: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 55 -

사진( 4) ROBORT CHAMBER

사진( 5) GATE VALVE I

Page 56: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 56 -

제작3. TRACK CHAMBER SYSTEM가 구 성)

로 구성되며 내에TRACK CHAMBER I, TRACK CHAMBER II CHAMBER LINEAR가 설치되어 의 운송이 이루어지도록 제작되었으며 의MOTOR WAFER WAFER을 위해 도면 가 설치되어 있어 각각의 구동의 중계를 맡고 있다HANDLING PUSHER( 8) .

전면과 후면에 있는 가 혹은 과 을 연결시키FLANGE ROBOT CHAMBER TRACK TRACK고 위면은 을 사용하여 로 고정하고 다른면은 안팎으로 용접을 하VITON "0" RING BOLT였다.

나 제 작)도면 도면 는 구조는 같으나 길이에서 차이가 나 구분 표시TRACK CHAMBER I( 6), II( 7)

하였고 의 크기는 로 로 제작되었으며, TRACK I 293(D)x216(H)x400(L) SUS 304 TRACK의 크기는 으로 로 제작되었다II 293(D)x216(H)x550(L) , SUS 304 .

Page 57: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 57 -

도면( 6) TRACK CHAMBER I

Page 58: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 58 -

도면( 7) TRACK CHAMBER II

Page 59: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 59 -

도면 의 상세도( 8) TRACK CHAMBER I, II PUSHER

Page 60: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 60 -

사진 조립 사진 조립( 6) TRACK I,II ( 7) TRACK III

사진 조립( 8) TRACK I, II, III

Page 61: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 61 -

제작4. REACTION CHAMBER SYSTEM가 구 성)

도면 은 실제로 반응이 진행되는 부분으로써REACTION CHAMBER SYSTEM ( 13) RIE중에서 가장 핵심되는 부분이다SYSTEM .

본 연구 시제품 중에서도 전극으로서 을 채택하여 보다R.F CATHOD COUPLING TYPE정도가 좋은 이방성 이 되도록 하였다 전극 냉각은 냉각ETCHING . COOL CIRCULATION방식으로 하였으며 전극은 에 노출되기 때문에 표면에 재질에 따라 선택비가 다르PLASMA게 된다.또한 전극 금속에 의한 이 반도체 가공에 있어서 중요한 문제로 되기, CONTAMINATION때문에 본장치에서는 가공에 있어서 중요한 문제로 되기 때문에 본장치에서는 STAINLESS강재의 전극에 석영 를 피복하였다GLASS .

뒷면은 와 로 연결되며 가REACTION CHAMBER GATE VALVE TRACK I, II WAFER에 대기하면 의 에 의해 으로 이송TRACK I, II TRACK III LINEAR ARM WAFER CHUCK

의 진행이 된다ETCHING .

Page 62: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 62 -

나 제 작)는 양산의 으로 의 수는 개로REACTION CHAMBER SYSTEM CHAMBER 2 Al 1050, SUS

등의 재질로 의 크기는304, QUARTZ, VITON "0"RING, TEFLON CHAMBER도면 사진 사진 로써 벽면은 용접으로360(W)x360m/m(L)x180m/m(D)( 13, 11, 12) A1 LEAK

를 방지하였고 의 내부는 처리를 하여 을 최소화 하였CHAMBER ANODIZING PARTICLE다.

는 를 부착 으로 를 방REACTION CHAMBER WINDOW QUARTZ , VITON "0"RING LEAK지하여 내부 과정을 확인할 수 있게 하였다ETCHING .

Page 63: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 63 -

도면 단면 정면 측면도( 13) REACTION CHAMBER , ,

Page 64: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 64 -

사진 사진 조립( 11) REACTION CHAMBER ( 12) REACTION CHAMBER

(TRACK I or II + GATE VALVE II + REACTION CHAMBER)

Page 65: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 65 -

도면 단면 측면( 14) GATE VALVE II ,

Page 66: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 66 -

제작5. VACUUM SYSTEM가 개 요)

장비의 은 초고집적 에 요구되는 사양을 얻기 위해RIE VACUUM SYSTEM PROCESS배기와 배기의 로 구성되어 있으며 이 배기계통은 각각 분LOAD LOCK REACTOR PART ,

리되어 동작이 진행된다.배기는 와 가 가LOAD LOCK LOAD CHAMBER UNLOAD CHAMBER WAFER CARRIER

의 시에 대기중에 노출되므로 는WAFER CARRIER LOAD UNLOAD ROBOT CHAMBER로 격리된다GATE VALVE I .와 및 는 시ROBOT CHAMBER TRACK I, II, III REACTION CHAMBER MAINTENANCE ,

혹은 시를 제의하고는 대기중에 노출이 되지 않는 상태로 를 진행하도록SET UP PROCESS되어 있으며 배기 는LOAD LOCK PART LOAD CHAMBER, UNLOAD CHAMBER,

의 곳에 설치되어 있고 이들은 각각 와TRACK III 2 , MAIN VACUUM VALVE SUS로 구성되어 에 의해 배기되어진다VACUUM VALVE ROTARY VACUUM PUMP .

배기는 하부의 네모서리로 의 로 이루어지며REACTOR REACTION CHAMBER 25 PIPEΦ시 과는 로 격리된다PROCESS LOAD LOCK CHAMBER GATE VALVE .와 사이에는 와 가 설치CHAMBER PUMP MAIN VACUUM VALVE SUB VACUUM VALVE

되어 있고 진공도는 BACK N2에 의해서 되며 는CONTROL VACUUM PUMP와 를 조합하여 구성되어 있MECHANICAL BOOSTER PUMP ROTARY VACUUM PUMP

다.

Page 67: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 67 -

나 구 성)배기의 구성1) LOAD LOCK

(1) VACUUM PUMP : EDWARD E2 M18도달 진공도(2) : 5.3 x 10-3 Torr배 관 재 료(3) : SUS 304 40 , 25 PIPEΦ Φ

(4) VACUUM GUAGE & CONTROLLER : PIRANI GAUGE 3EA

배기의 구성2) REACTOR(1) VACUUNI PUMP : - EDWARD MECHANICAL BOOSTER PUMP EH250

- EDWARD ROTARY VACUUM PUMP E21140도달 진공도(2) : 5.3 x 10-3 Torr배 관 재 료(3) : SUS 304 63 40 PIPEΦ Φ

VITON "O"RING, SUS BELLOWS(4) VACUUM GUAGE & CONTROLLER : PIRANI, GAUGE, BARATON GAUGE

TYLAN PC-72 CONTROLLER

Page 68: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 68 -

다 제 작)배기의 제작1) LOAD LOCK

배기는 유입을 최소화하고 기타 오염원에 가 손상되는 것LOAD LOCK PARTICLE WAFER을 막기 위해 를 의 시이외에는LOAD, UNLOAD CHAMBER CARRIER LOAD, UNLOAD항상 진공상태를 유지하며 혹은 시는 제외MAINTENANCE SET UP .

의 시 높은 기압차로 인한 정체된 의 유동을 막기 위VACUUM VALVE ON/OFF PARTICLE해 용 를 먼저 구동시킨 후SOFT START SUB VACUUM VALVE MAIN VACUUM

를 토록 되어 있고 각 간의 진공도의 측정을 위해VALVE OPEN , CHAMBER LOAD,와 의 곳에 가 설치되고 또UNLOAD TRACK 3 PIRANI-VACUUM GAUGE MONITOR T

를 통해 의 시기와 의 진행여부를 결정토록 하며POINT GATE VALVE I ON/OFF PROCESS ,대기압 를 설치 과도한 가 발생하거나 의 가SENSOR , LEAK LOAD, UNLOAD DOOR OPEN시 무리한 의 구동을 억제토록 되어 있고 의VACUUM PUMP CARRIER LOAD, UNLOAD를 위해 의 시 를 위한CHAMBER DOOR OPEN PURGE BACK FILL N2 이LINE GATE

의 후 공급되게 구성 제작되고 시 를 통해VALVE I CLOSE POWER OFF N, O VALVE N2토록 제작되었다 그림PURGE .( 3-2-1)

배기의 제작2) REACTOR배기는 의 안정화와 의 최소화를 위해 와REACTOR PROCESS DAMAGE PUMP ROTARY

를 사용하였고 각각에는 고진공 를 사용하여VACUUM PUMP , CHAMBER GATE VALVE부분과 격리를 시키며 의 각 모서리에 의LOAD LOCK CHAMBER 4 25 VACUUM PORTΦ

를 설치 이를 통해 배기가 이루어지도록 제작되었다 그림, .( 3-2-2)

Page 69: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 69 -

그림 배기( 3-2-1) LOAD LOCK

Page 70: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 70 -

그림 배기계통( 3-2-2) REACTOR

Page 71: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 71 -

도면 배기계통( 15) LAYOUT

Page 72: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 72 -

제작6. GAS SYSTEM가 개 요)

장비의 사용목적에 따라 종류에도 변화가 있을 수 있으므로 이를 위해 종류의RIE GAS 5를 설치 할 수 있게 제작되었고 용 가 설치되어 있다GAS AIR 1 PORT .

본 연구 시제품은 용으로THERMAL AND PLASMA SILICONE NITRlDE ETCHING GAS를 준비하였으며 각종 의 안전장치로는 입력단에 를 설치하여 공급GAS PRESSURE S/W GAS의 이상시에 대처하고 N2 을 설치하여 정전시에 대비토록하며PURGE LINE , AIR

를 사용하였다OPERATED BELLOWS VALVE .

나 구 성)1) MAIN GAS SYSTEM전면 상단부에 위치하며 의 은 윗면에 설치되고 로 구성, GAS INPUT REGULATOR FILTER되며 은 좌측 뒷면에 로 설치하였다OUT PUT MAIN GAS FRAME BULKHEAD .

2) REACTOR GAS SYSTEM상단 좌측에 위치한 에 용 공급 이 있고FRAME 2CHAMBER GAS SYSTEM , M.F.C, CHECK

둥으로 구성되며VALVE, AIR OPERATED BELLOWS VALVE, SOLENOID VALVE GAS은 를 사용하였고 은 를 사용하여 제작하였다LINE 1/4"SUS PIPE , AIR LINE 4/6"P.U PIPE .은 을 사용하였으며 밑면부에FITTING SWAGELOK REACTOR GAS FRAME BULKHEAD

로 에 공급되는 가 설치되어있고 진공도를 하기 위한CHAMBER GAS PORT CONTROL N2공급 를 설치하였다PORT .

은 좌측 하단부에 와 로 설치되어 각 로 연PURGE LINE FLOW METER VALVE CHAMBER결된다 도면. ( 3-2-3)

Page 73: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 73 -

그림 계통도( 3-2-3) GAS SYSTEM

Page 74: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 74 -

제작7. R. F POWER SYSTEM가 개 요)

및 자동압력조절 가 부착된 형식의LOW PASS FILTER APC( ) SA-1, ST-1 POLYSi,대응전원 로 주파수를 수정 발진시키는NITRIDE, OXIDE, ETCHINNG 1KW 13.56MHz

전원을 입력시키는 수냉식 장치이다200V .

나 구 성)

그림( 3-2-4) SA-1 BLOCK DIAGRAM

Page 75: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 75 -

그림( 3-2-5) ST-1 BLOCK DIAGRAM

다 제 작)사에서 수입하였으며 그 사양은 다음과 같다JAPAN. DKK DENKI KOGYO CO., LTD .

- POWER : 200V+-1O% 50/60HZ 2.5KVA발진주파수 고주파출력 연속- : 13.56MHZ : 1KW출력안정도- : +-1%냉각방식 수냉식- : (3L/min, 20-30 )℃

Page 76: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 76 -

제작8. CONTROL SYSTEM가 개 요)

은 공급계 반응계 진공계 계 및 계 등의 동CONTROL SYSTEM WAFER , , , GAS R.F POWER작을 통하여 안정된 를 진행하기 위한 으로써 의PROCESS SYSTEM LOAD CHAMBER

를 에서 의 앞까WAFER LOADING CHAMBER REACTION CHAMBER GATE VALVE ⅠⅠ지 이동시켜주기 위한 와 의 를LOAD & TRACK UNIT REACTION CHAMBER PROCESS진행시켜주는 각 의 작성 수정 각종 등의CHAMBER CONTROL UNIT, RECIPE , , VALVE동작상태 진행에 대한 장비의 안전 경보 등을 위한, PROCESS DISPLAY, MAIN CONTROL

로 구성되어 있다 그림UNIT . ( 3-2-6)에 의하여 의 진행되는 순서를 그림 에 나타내었다CONTROL SYSTEM WAFER ( 3-2-7) .

- LOAD CHAMBER DOOR OPEN에 삽입- WAFER CASSETTE WAFER에 장착- LOADING CHAMBER WAFER CASSETTE에 빈 장착- UNLOADING CHAMBER WAFER CASSETTE

- LOAD, UNLOAD CHAMBER DOOR CLOSE장비 가동- VACUUM

와 사이의 가 열린다- LOAD CHAMBER ROBOT CHAMBER GATE VALVE .의 가 의 에서- ROBOT CHAMBER ROBOT LOADING CHAMBER WAFER CASSETTE

매를 받아 로 와서 회전하여 의 운송WAFER 1 ROBOT CHAMBER 90° TRACK I WAFER에 놓는다CHUCK .

두번째 가 첫번째 이송 순서대로 운송된다- WAFER WAFER .에 있는 는 에 의하여 의- TRACK I WAFER CHUCK WAFER LINEAR MOTOR TRACK II

앞에 대기한다REACTION CHAMBER .의 에 의하여 에 의해 대기중인 가- TRACK III RINEAR MOTOR PUSHER ARM WAFER

의 에 운송되고 이 시작된다REACTION CHAMBER WAFER CHUCK ETCHING .에서 이 진행되는 동안 세 번째 네번째 가 이- REACTION CHAMBER ETCHING , WAFER

송돼 와서 앞에 대기하게 된다REACTION CHAMBER .이 완료되면 완료된 가 로 이송돼 나와- ETCHING ETCHING WAFER TRACK I. II

로 이송되는 동안 대기 중이던 로 운ROBOT CHAMBER WAFER REACTION CHAMBER송되어 다시 이 진행된다ETCHING .

완료된 가 에 도달하면 는- ETCHING WAFER ROBOT CHAMBER ROBOT UNLOADING의 빈 에 를 삽입한다CHAMBER CASSETTE WAFER .는 반복 진행된다- PROCESS .

Page 77: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 77 -

그림( 3-2-6) CONTROL SYSTEM BLOCK DIAGRAM

Page 78: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 78 -

그림 의 이동( 3-2-7) WAFER

Page 79: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 79 -

나 구 성)1) LOAD & TRACK UNIT

와 의 의LOAD CHAMBER UNLOAD CHAMBER ELEVATOR ROBOT CHAMBER ROBOT및 의 를 구동시켜 를 로 이TRACK I, II LINEAR MOTOR WAFER REACTION CHAMBER송하거나 가 끝난 를 로 이송시켜주는 작업을PROCESS WAFER UN-LOADING CHAMBER수행한다 도면. ( 16)

(1) LOADING CHAMBER k UNLOADING CHAMBERa) INPUT

에 개의 입력- PIRANI GAUGE CONTROLLER 3 SET POINT DIGITAL- DOOR CLOSE SENSOR- 1 ATM SENSOR- VACUUM POINT SENSOR- GATE VALVE OPEN/CLOSE SENSOR

b) OUT PUT- FIRST LEAK VALVE- SLOW LEAK VALVE- MAIN VACUUM VALVE- SUB VACUUM VALVE- VENT VALVE- GATE OPEN/CLOSE CYLINDER

c) ELEVATOR MODULE의 와 로 연결되어 를 상하 이송시킨다LTU CONTROLLER CPU RS-232 CASSETTE .

Page 80: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 80 -

(2) ROBOT CHAMBER은 와 로 연결되어 의ROBOT CONTROL MODULE LTU RS-232 LOAD, UNLOAD

와 연동하여 의 작업을 수행하도록 한다ELEVATOR WAFER LOADING, UNLOADING .에는 에 을 공급하기 위한ROBOT CHAMBER ROBOT POWER, CONTROL SIGNAL

가 설치되어 있다CONNECTOR .

(3) TRACK I, TRACK IIa) INPUT

의 개의 입력- PIRANI GAUGE CONTROLLER 3 SET POINT DIGITAL- 1 ATM SENSOR- VACUUM POINT SENSOR- PUSHER UP/DOWN BUFFER l, 2 SENSOR- WAFER EXIST AT BUFFER 1, 2 SENSOR- PUSH UP/DOWN FRONT OF GATE 1, 2 SENSOR- WAFER EXIST AT FRONT OF GATE l, 2 SENSOR

b) OUT PUT- FIRST LEAK VALVE- SLOW LEAK VALVE- MAIN VACUUM VALVE- SUB VACUUM VALVE- VENT VALVE- PUSHER UP/DOWN BUFFER 1. 2 CYLINDER- PUSHER UP/DOWN FRONT OF GATE l, 2 CYLINDER

Page 81: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 81 -

도면( 16) LOAD, UNLOAD & TRACK CONTROL UNIT

Page 82: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 82 -

2) CHAMBER CONTROL UNIT는 의 진행에 관계되는 작업을 수행한CHB-SUB UNIT REACTION CHAMBER PROCESS

다.의 의 의 구동 의GATE VALVE II OPEN/CLOSE, TRACK II LINEAR MOTOR , PUSHER유량의 와UP/DOWN, GAS CONTROL, R.F POWER ON/OFF SUSCEPTOR TEMP.

등을 수행한다 도면CONTROL . ( 17)

(1) CHB UNITa) IN PUT- MFC ALARM (8CH)- CHAMBER lATM SENSOR- VACUUM POINT SENSOR- RF REMOTE POWER DOWN SIGNAL- SUSCEPTOR TEMP. HI/LOW ALARM- SUSCEPTOR SHAFT UP/DOWN- GATE OPEN/CLOSE- TRACK PUSHER UP/DOWN- WAFER ON TRACK SENSOR (FRONT OF CHAMBER)- DOOR S/W (CHAMBER)

b) OUT PUT각종 공급- GAS VALVE (24-CH)

- MFC SOFT START SIGNAL (8CH)- SLOW VACUUM VALVE- MAIN VACUUM VALVE- VENT VALVE- R. F POWER- FREQUANCE SELECTER- TEMP. SELECTER- SUSCEPYOR SHAFT UP/DOWN CYLINDER- GATE OPEN/CLOSE VALVE- TRACK UP/DOWN CYLINDER

Page 83: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 83 -

(3) ANALOG IN/OUT- MASS FLOW CONTROLLER MONITOR/SET(8CH)- EXHAUST PRESSURE MONITOR- SUSCEPTOR TEMP. MONITOR/SET

(4) TRACK III LINEAR MOTOR DRIVER

도면( 17) REACTION CHAMBER CONTROL UNIT

Page 84: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 84 -

3) MAIN CONTROL UNIT각 와 통신을 위한 를 내장하고 있고 각 들의 동작의 확SUB UNIT SERIAL PORT , VALVE인을 위한 과 의 작성 수정을 위한 과GRAPHIC PANEL RECIPE , KEY-IN

가 전면부에 설치되어 있다MONITOR(640x40O DOT EL DISPLAY) .그리고 계통의 과 각종 경보장치 등으로 구성되어있다 도면VACUUM CONTROL .( 18)

도면( 18) MAIN CONTROL UNIT

Page 85: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 85 -

다 제 작)의 각 별 부품은 별로 제품화될 것을 수입 사용하였다CONTROL SYSTEM UNIT PCB .

1) LOAD & TRACK CONTROL UNIT(1) PIO-A)PROGRAMMABLE I/O BOARD)

수- DATA BIT : 8BIT상위 연결 설정- BOARD ADDRESS : I/O ADDRESS 5BIT JUMPER

개의 병렬로 각각 입 출력 설정가능- I/O BOARD : 4 ,- POWER : +5V +5% 1.lA- SIZE : 114.3x165.1x12.7

발생가능- INT : Z80-CPU MODE2 VECTOR INT우선순위 구성INT DAISY CHAIN

(2) PPD2A(CMOS POSITIONING PULSE DISTRIBUTION CONTROLLER)제어축 축 직선- : X, Y 2

일- CONTROL LSI : PCL-240K( PULSE MOTOR)이동향- : +16,777,215 PULSE속도 배- : 1 MODE 1- 8,191 PPS

배10 NlODE 10- 81,91O PPS배20 NIlODE 20-163,820 PPS배30 NlODE 30-245,730 PPS

감속거리 설정범위- : 1-1, 048, 575 PULSE금지 독립 가능- MACHINE LOCK : CONTROL PULSE OUT (X, Y LOCK )

표시 금지 독립 가능- DISPLAY LOCK : PULSE OUT (X, Y LOCK )- CONTROL PULSE OUT : PULSE MOTOR DRIVER OUT

및 는 가능 위치제XCW, XCCW YCW, YCCW DIRECTION & POUT . CMOS POS2 SERVO어 BOARD OUTPULSE MOTOR DRIVR OUT동일단자

신호- LIMIT IN : STROCK END IN(+XELS, -XELS, +YELS, -YELS)

감속 LIMIT IN(+XDLS, -XDLS, +YDLS, -YDLS)

- SERVO ON/OFF OUT : REED RELAY OUT가능(X, Y ON/OFF )

최대- POWEER : +5+5%0.5A- SITE : 114.3mm x 165.1mm x 10mm

Page 86: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 86 -

PIO-A CMOS CONTROL BOARD

PIO-A CMOS BLOCK DIAGRAM

Page 87: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 87 -

PIO-A CMOS CIRCUIT

Page 88: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 88 -

PPD2A CMOS CONTROL BOARD

PPD2A CMOS BLOCK DIAGRAM

Page 89: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 89 -

(3) SIO-A (CMOS SERIAL INPOT/OUT PUT CONTROLLER BOARD)- DATA : 8BITINPUT/OUT PUT ADDRESS 8BIT

성위 선택- INPUT/OUTPUT : INPUT OUTPUT ADRESS 5BIT JAMPER- SYSTEM. CLOCK : 4MHZ

구성- INT : DAISY CHAIN- INTERFACE : INTERFACE EIA-RS422

외부 내부CHARACTER /자동삽입 및 삭제SYNC CHARACTER(1:BIT

( CRC - 16/OCITT-0 )전송속도 : 9600-307.2의 호환성- HDLC, IBM-SDLC

: ABORT SEGUNCE BULILT CHECKING의 자동삽입 및 자동삭제: 0

의 자동삽입: GRAPH검출: ADRESS FIELD

사용: 1-8BlT CHARACTER수신메세지 보호: OVERLAN

발생 및 검사: CRC (CCITT-1)최대- POWER : +5V=5% 0.5A

- SIZE : 114.3mm x 165.1mm x 12.7mm

SIO-A CMOS CONTROL BOARD

Page 90: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 90 -

SIO-A CMOS BLOCK DIAGRAM

Page 91: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 91 -

SIO-A CMOS CIRCUIT

Page 92: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 92 -

(4) OPT-IN48(CMOS 48CH OPTICAL ISOLATED INPOT BARD)수- DATA : 8BIT

입출력: BOARD, ADRESS 8BIT수- INPUT CH : 48CHANNEL

(8CH X 6BOARD)까지- SYSTEM, CLOCK : 6MHZ (PROCESS Z80 - CPU)

최대부하- CMOS STD BUS, INTERFACE : INPUT 74HC SERIES최대- POWER : +5+5% 0.37A

- SIZE : 114.3mm x 165.1mm x 12.7mm- PHOTO COUPLER절대최대기준 (TA=25 )℃

Page 93: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 93 -

OPT-IN48 CMOS CONTROL BOARD

OPT-IN48 CMOS BLOCK DIAGRAM

Page 94: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 94 -

OPT-IN48 CMOS CIRCUIT

Page 95: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 95 -

(6) SBC-D(CMOS Z80 SINGLE BOARD COMPUTER)수- DATA : 8BIT

- CYCLE TIME : 1.628uSEC0.8 14uSEC

- PROCESS : TMPZ84C015AF-6Z80-CPU SOFTWARE

용량- MEMORY : BOARD 64KBIT- SYSTEM CLOCK : 2.4576MHZ

최대- POWER : +5V +-10% 0.6A- SIZE : 114.3mmx165.lmmx12.7mm

Page 96: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 96 -

SBC-D CMOS CONTROL BOARD

SBC-D CMOS BLOCK DIAGRAM

Page 97: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 97 -

SBC-D CMOS CIRCUIT

Page 98: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 98 -

(5) OPT-OUT48 (CNOS 48CH OPTICAL SOLATED OUTPUT BOARL)수- DATA : 8 BIT

(INPUT/OUTPUT BOARD, ADRESS 8BIT)수- OUTPUT CH : 48CHANNEL

(8 BIT X 6BOARD)까지- SYSTEM, CLOCK : 6MHZ (Z80-CPU)

까지8MHZ (V40)- OUTPUT DRIVER CIRCUIT : OPEN CONNECTOR

최대200mA12V- CMOS STD BUS. INTERFACE :

최대부하 시리즈INPUT - 74HCOUTPUT-10H = -6MA @3.76V

1OL = +6mA @0.37V최대- POWER : +5V+1O% 0.37A

- SIZE : 114.3mm x 165.lmm x 12.7mm- PHOTO TRANSISTER OUTPUT CONNECTOR : 34PIN 2.54ImmPITCH.HEADER CONNECTOR

2) CHAMBER CONTROL UNIT등은 사(1) SBC-D, SIO-A, IN48, OUT48, PPD2A, LOAD & TRACK CONTROL UNIT

용 와 동일함BOARD .

Page 99: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 99 -

OPT-OUT48 CMOS CONTROL BOARD

OPT-OUT48 CMOS BLOCK DIAGRAM

Page 100: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 100 -

OPT-OUT48 CMOS CIRCUIT

Page 101: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 101 -

(2) AD-12 (CMOS 12BITS A/D CONVERTER BOARD)수- INPUT CH : 16 SINGLE END

선택가능(8 COMPLEMENTEY )- INPUT IMPEDANCE : 10.8

전류- INPUT BIAS : +50mA- A/D INPUT RANGE : 0-10V, +10V

분해능력- A/D : 12BIT- A/D OUTPUT CODE : STRAIGHT BINARYOFFSET BINARY

2. COMP확장옵션- : MEMEX10EXP

- POWER : +5V+10%- SIZE : 114.3mm X 165.1mm X 12.7

(3) DA12 (CMOS 12BITS D/A CONVERTER BOARD)수- OUTPUT CH : MISCMOSDA12-C(4) 4CHANNEL: MISCMOSDA12-C(8) 8CHANNEL

분해능력- D/A : 12BIT- D/A INPUT CODE : BINARY, OFFSET BINARY

전압 시선택- D/A OUTPUT : 0 - +5V, 0 - +10V, +5V, +10V 2mA전류 개의 전압 전류변환- OUTPUT RANGE : 2 08 -사용MODULE -4 - 20mA오차 의- OFFSET : RANGE +0.01%

확장옵션- : MEHEXIOEXP- POWER : +5V+10%소비전력- : MISCMOS DA12-C(4)350mW - 650mW

MISCMOSDA12-C(8)550mW - 1.1W- SIZE : 114.3mmx165.lmmx12.7mm

Page 102: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 102 -

AD12-C CMOS CONTROL BOARD

AD12-C CMOS BLOCK DIAGRAM

Page 103: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 103 -

DA12 CMOS CONTROL BOARD

DA12 CMOS BLOCK DIAGRAM

Page 104: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 104 -

DA12 CMOS CIRCUIT

Page 105: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 105 -

3) MAIN CONTROL UNIT등은 와(1) SBC-D, SIO-A, OPT-IN48, OPT-OUT48 LOAD & TRACK CONTROL UNIT

동일함.

(2) KDC-A (CMOS KEYBOARD DISPLAY CONTROLLER BOARD)수 입출력- DATA : 8BIT( ADRESS 8BIT)

입출력 연속- ADRESS : 6BOARD표시 줄 최대- LED INTERFACE : 7SEGMENT 16

최대- KEY BOARD INTERFACE : 64KEY- INTERRUPT : Z80

최대- POWER : +5V+-5% 0.3A- SIZE : 114.3mmx165.1mmx12.7mm

(3) CLOCK-A(CMOS BATTERY BACKUPED CLOCK BOARD)수 입출력- DATA : 8BIT( BOARD, ADDRESS 8BIT)

입출력 설정 를 에 접속- ADDRESS : 6BIT TAMPER시계용- IC : MSM5832RS기준 수정발진자- CLOCK : 32.768KHZ( )

입력 최대 부하 출력- CMOC STD BUS INTERFACE : 74HC SERIES 1OH>[email protected] 1OL>+6mA @0.37V

시 소비전력 최대- BATTERY BACKUP : 33uA최대- POWER : +5V+-10% 0.2A

- SIZE : 114.3mmx165.lmmx12.7mm

Page 106: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 106 -

KDC-A CMOS CONTROL BOARD

KDC-A CMOS BLOCK DIAGRAM

Page 107: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 107 -

【ㄱ

KDC-A CMOS CIRCUIT

Page 108: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 108 -

CLOCK-A CMOS CONTROL BOARD

CLOCK-A CMOS BLOCK DIAGRAM

Page 109: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 109 -

CLOCK-A CMOS CIRCUIT

Page 110: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 110 -

(4) AIO12-A(CMOS 12BITS A/D CONVERTER BOARD)입력 수- A/D Ch : 16SINGLE END

입력과전압 보호 유도전분리- : +-35V( )입력- IMPEDANCE : >108Ohm입력 전류- BIAS : +-50mA

입력- A/D RANGE : 0 - 10V, +-10V분해능력- A/D : 12BIT출력- A/D CODE : STRAIGHT BINARY, OFFSET BINARY, 2COMP변환시간- A/D : 55u SEC출력 수- D/A CH : 2출력- D/A RANGE : 0 - +5V, 0 - +10V, +-5V, +-10V

최대출력전류- : 2mA분해능력- D/A : 12BIT입력- D/A CODE : BINARY, OFFSET BINARY

확장옵션- : MEMEXIOEXP- POWER : +5V, +-1O%소비전력- : SLEEP MODE 270mW-380mW

변환 MODE 500mW-740mW- I/O CONNECTOR : 3M#3494, 34PIN- INTERRUPT CONNRCTOR : 2PIN FRONT CONNECTOR- SIZE : 114.3mmx165.lmmx12.7mm

Page 111: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 111 -

AIO12-A CMOS CONTROL BOARD

AIO12-A CMOS BLOCK DIAGRAM

Page 112: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 112 -

AIO12-A CMOS CIRCUIT

Page 113: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 113 -

제 장 공정개발4 RIE

Page 114: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 114 -

장 공정개발4 RIE제 절 공정개발 개요1가 건식 식각장비 공정개발의 필요성)미세형상의 달성과 공정자동화에 대한 요구가 커지면서 제조궁정에서 건식식각이 습식식IC각분야까지 점차 범위가 넓어지면서 관심이 증대되고 있다.반도체공정장비의 가격이 수억이 넘는 고가로서 년 주기의 이 한세대당 장비의3-4 DRAM평균수명을 결정하므로 미래의 소자개발추세를 정확히 예측하여 그 공정상의 요구조건을 충족시킬 수 있도록 추진되어야 한다.그림 에서 보는바와 같이 소자구조의 다양화와 분화가 같이 이루어지고 있다( 4-1-1) .

나 건시식각장비의 분류)- PHYSICAL ETCH- CHEMICAL ETCH- PHYSICAL & CHEMICAL ETCH- PHOTO-CHEMICAL ETCH

Page 115: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 115 -

반도체소자의 다기능화 고밀도화 고성능화, ,

설계규칙의 축소화 고정밀도화 미세화, ( )

소자구조의 다양화 복잡화,트렌치분리 및 트렌치케퍼시터- (ISOLATION)고융점 금속재료의 사용-다층배선 다층레지스트법- ,

장비의다양화분화

공 정 개 발장 비 개 발

반도체소자 제작자의 제조 장비 자제제작 혹은반도체소자 제작자와 반도체제조장비 제작자의 공동개발

의 축적(KNOW-HOW )

공정 소자의 평가 난해,소자특성 초기 신뢰성 으로만 평가가능( , )

칩크기의 대형화 웨이퍼크기의 대형화

낱장웨이퍼 처리방식

고 속 식 각

그림 건식 식각장비 공정의 필요성( 4-1-1)

Page 116: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 116 -

1) PHYSICAL ETCH피가공체를 식각하기 위해 중에서 존재하는 가속된 이온만의 충격효과를 이용하는PLASMA물리적 식각에는 이 대표적이다 는 높은ION BEAM ETCH/MILLING . ION BEAM ETCH

를 갖는 에 의한 충격에 의해 표면이 천천히 깎여나가는ENGERY ION STREAM WAFER과정이다.따라서 이 과정은 화학적 성분이 전혀 없는 완전히 물리적인 즉 충격이온과 표면원자사이,의 운동량전달로 이루어진다.이 방식의 특징은 특정 방향성 즉 는 매우 크지만 물질간의 식각 선택성이ANISOTROPY나쁜 것이 단점이다.

2) CHEMICAL ETCH이 방식은 발생실을 분리하여 생성된 중에서 물리적인 충격효과가 큰PLASMA PLASMA이온은 차단하고 화학적 반응성이 큰 만 장벽을 통과하도록 표면과 반응, RADICAL WAFER함으로써 휘발성 반응 생성물을 형성시켜 되도록 한것이다DESORPTION .반응기구는 일부 화합물 반도체에서 결정 방향성 에 의존하는 경우(CRYSTALLOGRAPHY)를 제외하고는 완전히 등방성이며 습식 식각인 경우처럼 이온의 역할이 배제된 화학적 반,응의 성질에 따라 매우 높은 식각선택성을 나타내게 된다.

3) PHYSICAL & CHEMICAL ETCH본 연구에서 선택한 방법으로 대부분의 건식 식각장비가 현재 이종류에 속하며 첫째 화학적으로 증강된 물리적 즉 화학적으로 약화된 결정 결합력은 물리적SPUTTERING

을 용이하게 한다SPUTTERING .

Page 117: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 117 -

둘째 화학적 즉 이온충격은 화학반응이 진행될 에너지를 제공하는 것으로SPUTTERING언 하나 혹은 혼합적인 요소에 의해 이루어진다 이 방식은 사용되는 가스에 따라서는 식, .각을 저지하는 고분자막 을 피식각체의 표면이나 측벽에 형성하여 이온(POLYMERIC FILM)충격을 받지 않는 부분이 식각되지 않도록 화학반응을 억제함으로써 결국 이방성 및 선택적시각을 인위적으로 유도할 수 있다.물리화학적 식각은 정도의 차이는 있지만 중에 형성된 과 반응성 의, PLASMA ION RADICAL복합적인 작용에 의해서 이루어진다.따라서 궁정 요구조건에 의해 적절한 가스나 장치구조응 이용함으로써 상충관계에 있는 이방성식각과 선택적 식각을 조화시켜 나가야 한다.

4) PHOTO-CHEMICAL ETCH을 사용하여 가스분자를 여기시켜 이 되는PHOTEN ETCHING PHOTO-ASSISTED기술의 연구가 계속 진행되어 왔다ETCHING .

중성의 활성원소가 주로 생성되어 그것이 시각반응을 일으키기 때문에 를 이용한PLASMA경우에 하전입자에 의한 손상이 없는 식각이 가능하리라 기대된다.

이 건식식각에 미치는 영향은 반응물의 여기 흡착된 반응종의 여기PHOTEN GAS PHASE , ,고체의 여기 등이다.

Page 118: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 118 -

그림 건식 식각장비의 반응기구 및 장치특성에 따른 분류( 4-1-2)

Page 119: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 119 -

다 공정 요구조건)급의 소자 제조에 적용되는 건식 식각은 이전보다 고정밀활 및 미세화 고속SUB-MICRON ,

성 및 대량생산성 고선택성 고형상 재현성 이방성 저손상 저오염성 및 다양성이 요구된, , ( ), ,다.그림 에 의 설계규칙을 갖는 소자의 경향 가공의 과제 그리고 건식 식( 4-1-3) 0.8-0.5um ,각의 대응책을 나타내었다.

그림 소자의 집적화에 따른 식각가공의 문제점 및 대응책( 4-1-3)

Page 120: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 120 -

공정측면의 요구조건1)형상제어성 이방성식각(1) ( )선택성(2)

비의 증대(3) ASPECT및 오염(4) DAMAGE

라 공정장비) RIE반응성 이온 식각은 선택적이며 이방성이 큰 식각특성을 달성하기 위하여 비교적 큰,

이상의 에너지의 이온충격을 에 의한 화학적 반응성과 결합한 전형적인 물100eV RADICAL리화학적 식각방법으로 가 놓이는 전극에 주로 의 전원을 인가하고WAFER 13.56MHZ RF ,공정압력을 이하로 낮게 유지하여 를 통해 가속되게 함으로써100mTorr PLASMA SHEATH

방식에 비해 이방성 식각특성을 향상시킨 것이 특징이다PLANER PLASMA ETCHING .

제 절 조건2 ETCHING가) POLY Si ETCHGAS CF4 + O2 100 - 300cc/min압력 0.1 - 0.2 TorrRF POWER 400 - 600W전극간거리 20 - 30mm

나) P S GGAS CF4 + O2 50 - 200cc/min압력 0.5 - 0.7 TorrRF POWER 400 - 600W전극간거리 20 - 30mm

다) SiO2GAS CF4 + O2 50 - 200cc/minSF6 100 - 300c /min압력 0.2 - 0.4 TorrRF POWER 500 - 1 KW전극간거리 20 - 30mm

Page 121: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 121 -

제 절 특성3 ETCHING가 목표) ETCH RATEPOLY - Si l000 - 2000A°/min 1200A°/minP S G 800 - 1200A°/min l000A°/minSiO2 500 - 1000A°/min 800A°/min

나 선택비)POLY-Si : SiO2 = 15 : 1 15 : 1POLY-Si : PR = 10 : 1 10 : 1SiO2 : PR = 10 : 1 10 : 1PSG : PR = 10 : 1 10 : 1

다 균일성)내WAFER +-5% +-5%간WAFER +-7% +-5%간BATVH +-7% +-5%

라 재현성) 특성변화없음ETCH마) TAPER CONTROL 무 무바 취소 폭) PATTERN 0.5um 0.5um

Page 122: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 122 -

제 장 결 론5

Page 123: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 123 -

제 장 결 론5초고집적 반도체기술 차세대기억소자 공동개발사업의 일환으로 장비개발은 본 장비를 국( ) RIE산화하여 장차 초고집적 반도체 소자의 양산화를 위한 장치로써 사용되는데 목적이 있었다.차년도 개발사업은 시제품 제작을 위한 설계단계까지 수행하였고 차년도에서는 시제품제1 , 2작하여 를 진행 일차적 평가를 완료하였다PROCESS .본 장비는 완전자동화된 으로 양산용으로 연구개발되어 상품화로서의 가치도 겸하SYSTEM게 될 수 있을 것으로 확신하고 있다.국내외의 장비공정기술정보를 좀더 수집하여 본 장비의 에 응용하여 일차평가RIE PROCESS보다 나은 결과를 기대하기엔 부족함이 없을 것이다 반도체 제조회사와의 긴밀한 유대관계.를 가져 본 장비의 효율성이 수입장비를 능가할 수 있도록 지속적으로 충분한 시간을 연구개발에 투자하여야 할 것이다.

Page 124: (2 )차년도 RIE 장비개발 · 2012-06-13 · -3-제출문 한국전자통신연구소장귀하 본보고서를초고집적반도체기술 차세대기억소자 공동개발사업

- 124 -

주 의

이 보고서는 상공부 체신부 과학기술처에서 시행한1. , ,초고집적 반도체기술 차세대 기억소자 공동개발사업의( )연구보고서이다.이 연구개발 내용을 대외적으로 발표를 할 때에는 반2.

드시 상공부 체신부 과학기술처에서 시행한 공동개발사, ,업의 연구결과 임을 밝혀야 한다.