1

Transistor MOSFET

Vin controlla la resistenza fra gli altri altri due terminali

Tensione di input applicata al terminale gate

gate

Vin

Dispositivo a semiconduttore con tre terminali

drain

source

2

Transistor n-MOS Vgs = 0 spento

Vgs =VDD acceso

Transistor p-MOSVgs = 0 spento

Vgs = -VDD acceso

Condizioni di funzionamento in elettronica digitale: due sole possibilità

Resistenza molto alta (106 ohm) transistor spento

Resistenza molto bassa (10 ohm) transistor acceso

3

L’invertitore CMOS

VDD

VOUT

VIN

1. VIN = VDD

VIN = VDD VOUT = 0

VDD

transistor Q2 spento

transistor Q1 acceso

percorso di alta resistenza tasto aperto

percorso di bassa resistenza

Vout spinto verso massa

tasto chiuso

4

5

6

VIN = 0 VOUT=VDD

VDD

L’invertitore CMOS

VDD

VOUT

VIN

2. VIN = 0 transistor Q1 spento

transistor Q2 acceso

percorso di bassa resistenza

Vout spinto verso VDD

tasto aperto

percorso di bassa resistenza tasto chiuso

7

8

Simboli alternativi per i transistor

VDD

Vin

Vout

acceso quando Vin è zero

bolla di inversione

9

10

Gate NAND CMOS

Per un gate con n input usiamo 2n transistor

11

12

13

NAND CMOS: più input

14

15

Gate NOR CMOS

16

NAND NOR

NAND e NOR a confronto

A parità di area di silicio, i transisor pmos sono più “deboli” dei transistor nmos

Si preferiscono i gate NAND nella tecnologia CMOS

17

Fan-in

Numero massimo di input che un gate può avere in una certa tecnologia

Esempio: gate NAND a 3 input

Le 3 resistenze si sommano in serie e Vout si può spostare significativamente da 0 V

numero di input limitato a ~ 6

18

Possibile soluzione: mettere in cascata gate con meno input

19

Gate non invertenti: AND

CMOS: i gate più semplici sono gli inverter i NAND e i NOR:

Un’inversione logica è gratis

Impossibile costruire gate non invertenti con meno transistor

XY

Z

XY

NAND

Z

+ inverter

20

Buffer non invertente

inverter

Z

+ inverter

Z

struttura non invertente detta buffer

Z

A cosa serve?

L’output di un gate può essere degradato su linee lunghe segnale debole che si può avvicinare o violare il margine di rumore

Il buffer rigenera il segnale trasforma un segnale debole in un segnale forte

Vdd

ZZ

21

Comportamento elettrico dei circuiti CMOS

22

Caratteristica di trasferimento

Margine di rumore: VIHmin – VILmax

Sembra molto conservativo guardando questa caratteristica di trasferimento...

VILmaxVIHmin

23

Margine di rumore: VIHmin – VILmax

Sembra molto conservativo guardando questa caratteristica di trasferimento...

Caratteristica di trasferimento: dipende dalla tensione di alimentazione, dalla temperatura, carico e altri fattori a volte poco controllabili (ad es. inquinamento in fase di produzione)

24

carico resistivo

Carico modellato con due resistenze che formano un partitore

Comportamento con carichi resistivi

Supponiamo che all’inverter sia collegato un carico resistivo

Vin

inverter

VDD

25

Circuito equivalente di Thevenin

Qualunque circuito a due terminali contenente solo generatori di tensione e resistenze può essere modellato da un equivalente di Thevenin formato da un singolo generatore con una resistenza in serie:

Tensione di Thevenin: tensione a circuito aperto

Resistenza di Thevenin: tensione di Thevenin divisa per la corrente di corto circuito

V 3.3k1k2

k2Thev

DDVV

mAV

I 5k1

5short

667short

DDThev I

VR

VDD

26

partitoreEquivalente di Thevenin

27

equivalente di Thevenin

Vin

VoutVin

Vout

28

Supponiamo che Vin = 0

Il transistor nmos è spento

Il transistor pmos è acceso e forma un partitore con RThev

VVVVV ThevDDThev 61.4200667

667out

Vin=0Vout=4.61 V

VDD=5 V

29

Thevp

ThevDD

ThevThev

RR

VVI

IRVV

out

Thevp

ThevThevDDThev

ThevThev

RR

RVVV

IRVV

out

VThev

30

Supponiamo che Vin = VDD

Il transistor pmos è spento

Il transistor nmos è acceso e forma un partitore con RThev

31

In realtà i costruttori non specificano le resistenze equivalenti dei transistor accesi

Specificano il carico in termini di correnti

Vin

VDD

VOLmax

IOLmax

corrente assorbita

carico resistivo

Inverter CMOS

Transistor n acceso

Massima corrente IOLmax che l’output può assorbire garantendo Vout< VOLmax

Transistor p acceso

Massima corrente IOHmax che l’output può generara garantendo Vout> VOHmin

carico resistivo

Inverter CMOS

corrente generata

VOHmin

IOHmin

32

Comportamento con carichi resistivi nella realtà

per input TTL, LED, terminazioni o altri carichi resistici, la corrente e la caduta di tensione possono essere significative e devono essere quantificate.

Indipendentemente dalla tensione del gate, il gate è isolato dal source e dal drain

Corrente gate-drain e gate-source (leakage) molto bassa (~A)

Resistenza gate-altri terminali molto grande (> 1 MOhm) impedenza di input

per carichi CMOS, la caduta di tensione e la corrente sono trascurabili

33

Fanout

Il fanout di un gate logico è il numero di input che il gate può pilotare senza eccedere le specifiche di carico del caso peggiore

Esempio: gate CMOS pilotante input CMOS

IOLmax = 0.02 mA (CMOS serie HC)

La corrente di input massima che circola in un input CMOS è ± 1A

il fanout nello stato LOW è 0.02 mA / 1A = 20

34

• Il carico ac è diventato un fattore di progettazione critico quando l’industria è migrata a sistemi CMOS puri. – Gli input CMOS hanno un’impedenza molto alta per

cui il carico dc è trascurabile.– Gli input CMOS, package e connessioni hanno una

capacità significativa.– Il tempo necessaio per caricare e scaricare la

capacità è una componente rilevante del ritardo.

Comportamento dinamico del CMOS

35

Tempi di transizione

Comportamento ideale: un segnale di output cambia stato istantaneamente

Comportamento reale: Tempo l’output di un circuito cambia in un tempo finito

tr tf

tr tf

VIHmin

VILmax

HIGH

LOW

36

Circuito per l’analisi del tempo di transizione

VDD

Vin

Vout

carico equivalente per l’analisi del tempo di transizione

37

Transizione da alto a basso

A t = 0 Vout è alto

la capacità è carica

Se Vin = VDD, il transistor n è acceso

La capacità si scarica attraverso Rn

Vin

VDD

Vout

carico ac

38

Rp Rn

200 > 1 M

> 1 M 100

Vout

5 V

0 Vtempo

3.5 V

1.5 V

tf

t = RC costante di tempoFormula esponenziale, e-t/RC

Tempo di discesa esponenziale

39

Transizione da basso ad alto

A t = 0 Vout è zero

la capacità è scarica

Se Vin = 0 il transistor p è acceso

La capacità carica attraverso Rp

VDD

Vin

Vout

carico ac

40

Tempo di salita esponenziale

Rp Rn

200 > 1 M

> 1 M 100

Vout

5 V

0 Vtempo

3.5 V

1.5 V

tr

41

Caratteristiche del gate del transistor MOS e input dell’inverter

Indipendentemente dalla tensione del gate, il gate è isolato dal source e dal drain

Corrente gate-drain e gate-source (leakage) molto bassa (~A)

Resistenza gate-altri terminali molto grande (> 1 MOhm) impedenza di input

L’input di un inverter consuma pochissima corrente (solo la corrente di leakage):

IIH massima corrente che entra nell’input nello stato HIGH

IIL massima corrente che circola nell’input nello stato LOW