WP5.1 architetture scalabili e flessibili a basso consumo di potenza integrate su chip per web...

6
WP5.1 WP5.1 architetture scalabili e architetture scalabili e flessibili a basso consumo di flessibili a basso consumo di potenza integrate su chip per web potenza integrate su chip per web support support

Transcript of WP5.1 architetture scalabili e flessibili a basso consumo di potenza integrate su chip per web...

Page 1: WP5.1 architetture scalabili e flessibili a basso consumo di potenza integrate su chip per web support WP5.1 architetture scalabili e flessibili a basso.

WP5.1WP5.1architetture scalabili e flessibili a basso architetture scalabili e flessibili a basso consumo di potenza integrate su chip consumo di potenza integrate su chip

per web support per web support

Page 2: WP5.1 architetture scalabili e flessibili a basso consumo di potenza integrate su chip per web support WP5.1 architetture scalabili e flessibili a basso.

- - 22 - -

Impostazione generale del lavoro Impostazione generale del lavoro

Dotare i microprocessori ILP di un’intrinseca flessibilità che consenta loro – a controllo di programma – di muoversi fra diverse soluzioni di parallelismo: in particolare, appare attraente orientarsi all’alternativa Simultaneous MultiThreading

Fornire indicazioni e supporto hw per le funzionalità di security e QoS.

Fornire una stima dei protocolli wireless sotto il profilo del consumo di potenza, identificando gli aspetti di interfaccia fra microprocessore e rete per l’ottimizzazione sotto questo profilo .

Page 3: WP5.1 architetture scalabili e flessibili a basso consumo di potenza integrate su chip per web support WP5.1 architetture scalabili e flessibili a basso.

- - 33 - -

Definizione degli obiettivi e Definizione degli obiettivi e impostazione della ricerca per il primo impostazione della ricerca per il primo

annoanno Selezione di una CPU di riferimento; adozione di un modello di

simulazione e sua estensione per supportare le attività del progetto.

Formalizzazione del modello di architettura flessibile di CPU; identificazione dei meccanismi di transizione fra varie forme di parallelismo.

Indicazioni per la realizzazione di una “architettura di sistema sicura”; identificazione di eventuali blocchi funzionali dedicati.

Identificazione di un modello di stima in potenza dei protocolli in relazione all’interfacciamento del microprocessore con la rete.

Page 4: WP5.1 architetture scalabili e flessibili a basso consumo di potenza integrate su chip per web support WP5.1 architetture scalabili e flessibili a basso.

- - 44 - -

Risultati previsti per la ricerca del Risultati previsti per la ricerca del primo annoprimo anno

Disponibilità di un ambiente di lavoro per esplorazioni architetturali e simulazioni di CPU.

Identificazione di un primo insieme di benchmarks significativi in rapporto alle finalità dell’intero progetto.

Specifiche di blocchi funzionali per la security; analisi critica di architetture sicure esistenti in relazione alle applicazioni previste.

Valutazione/validazione del primo modello di stima in potenza.

Page 5: WP5.1 architetture scalabili e flessibili a basso consumo di potenza integrate su chip per web support WP5.1 architetture scalabili e flessibili a basso.

- - 55 - -

Modalità di collaborazione Modalità di collaborazione (esternamente al WP5)(esternamente al WP5)

Fondamentalmente, si vede una collaborazione diretta con:– WP4, sia per quanto riguarda le problematiche di sicurezza sia per i

problemi di potenza inerenti i protocolli di rete;– WP3, in relazione al rapporto fra architettura di sistema a

microprocessore e strati di software ad essa più vicini. Si prevede una collaborazione funzionale col WP1, che fornisce

indicazioni generali e il contesto applicativo e verso il quale si esportano indicazioni prestazionali.

Non sembra significativa l’esportazione dei modelli architetturali che verranno usati internamente al WP.

Page 6: WP5.1 architetture scalabili e flessibili a basso consumo di potenza integrate su chip per web support WP5.1 architetture scalabili e flessibili a basso.

- - 66 - -

ReferentiReferenti

Mariagiovanna Sami (Polimi) Andrea Pagni (STM-AST)