SISTEMI ELETTRONICI - areeweb.polito.it · (lezione C5) Ciascun ingresso Vi vale 0/Vr a seconda...

SisElnD2bis 1/7/02

© 2001 DDC GP 1

7-Jan-02 - 1 SisElnD2bis - © 2001 DDC-GP

Ingegneria dell’Informazione

Modulo

SISTEMI ELETTRONICI

D – SISTEMI DI ELABORAZIONE DIGITALE DEI SEGNALID2 - Sommatore Digitale:

» Definizione dellecaratteristiche funzionali di unblocco di elaborazione digitale

» Definizione delle specifichedel sommatore

SisElnD2bis 1/7/02

© 2001 DDC GP 2


Obiettivi del gruppo di lezioni D

• Soluzioni analogiche/digitali: analisi sistemistica– Caratteristiche funzionali di sistemi di elaborazione del

segnale analogici e digitali– Struttura di un sistema elaborazione digitale del segnale

• Architettura di sistemi di elaborazione digitale delsegnale

– Blocchi funzionali e loro organizzazione in uno schema dielaborazione digitale

– Esempio di riferimento:» Progetto di filtri numerici e analisi delle prestazioni.

SisElnD2bis 1/7/02

© 2001 DDC GP 3


Obiettivi di questa lezione (D2)

• Analisi del blocco di Elaborazione Digitale:– Architetture di elaborazione:

» Rete logica combinatoria e sequenziale,» Registri di temporizzazione;» Sistema programmabile, Digital Signal Processor (DSP)» Strutture seriali e pipeline

– Conversione D/A;» Convertitore D/A,» Filtro di ricostruzione;

– Progetto di un sommatore digitale:» Definizione delle specifiche, analisi delle possibili soluzioni,» Problemi di rappresentazione: troncamento, saturazione,» Sommatore e moltiplicatore digitale,

SisElnD2bis 1/7/02

© 2001 DDC GP 4


Catena completa A - D - A

La sequenza di gradini ha uno spettromultiplo (analogo al segnale dopo il S/H).Lo spettro principale deve essere estrattocon un filtro passa-basso (di ricostruzione).

A/D

SAMPLE/HOLD

AMPLIFICATORE

LIMITATOREA

D

FILTRO

ELABORAZIONE DIGITALE

FILTRO DIRICOSTRUZIONE

CONVERTITORE D/A

A’

Il convertitore D/A fornisce in uscitauna sequenza di gradini, di ampiezzacorrispondente ai campioni numericipresentati al suo ingresso.

SisElnD2bis 1/7/02

© 2001 DDC GP 5


Ts

Din-0 Din-1 Din-2 Din-3

Dout-0 Dout-1 Dout-2

Ts

TelELABORAZIONE

DIGITALE

Elaborazione digitale - a

• I dati della sequenza in ingresso non devono“accumularsi” all’interno del blocco di elaborazione:

– Deve essere generato un dato valido in uscita ogni Ts=1/Fs:Fs è il throughput (quantità di dati forniti/sec) del sistema.

– Il risultato dell’elaborazione di Din-j compare in uscita con unritardo Tel (tempo di elborazine o latenza);

– Tel può essere > o < di Ts;– Ts e Tel sono due parametri diversi.

SisElnD2bis 1/7/02

© 2001 DDC GP 6


Elaborazione digitale - b

• Il blocco di elaborazione digitale– puo’ lavorare in modo puramente “combinatorio” a patto di

garantire un dato valido ogni Ts» solitamente possibile quando l’elaborazione non risulta troppo

pesante.– può suddividere l’elaborazione in piu’ fasi in cascata

utilizzando elementi di memoria intermedi» permette di aumentare la complessità mettendo in cascata più

moduli.– Dato che l’elaborazione deve svolgersi ogni Ts solitamente i

blocchi di elaborazione digitale lavorano in modo “sincrono”rispetto al segnale CLK, con frequenza Fs = Fck

» segnale di cadenza, di clock, di orologio.

SisElnD2bis 1/7/02

© 2001 DDC GP 7


Elaborazionecombinatoria(ritardo Tp)


Dout-0 Dout-1 Dout-2 Dout-3

Ts

Tel

Din Dout

Elaborazione combinatoria

• Nella catena non sono presenti elementi di memoriao di risincronizzazione (registri, latch)

– Il tempo di elaborazione Tel dipende solo dal ritardo Tp deicircuiti logici presenti nel modulo:

» Tel = Tp– Detta anche elaborazione asincrona

SisElnD2bis 1/7/02

© 2001 DDC GP 8


Ts

Di-0 Di-1 Di-2

LATC

HDi Do Do-0 Do-1 Do-2Do

CK

Registri e latch

• Specifica funzionale:– Un REGISTRO o LATCH legge il dato di ingresso Di in

corrispondenza del segnale di clock CK, e lo mantienestabile all’uscita Do fino al clock successivo.

– Il latch garantisce che il dato di ingresso alla logicacombinatoria rimanga stabile per il tempo Ts, durante ilquale può essere svolto il “calcolo” delle uscite.

Ts

Di

CK

SisElnD2bis 1/7/02

© 2001 DDC GP 9



Dout-0 Dout-1 Dout-2

Ts

Tel

Elaborazione sincrona

• Nella catena sono inseriti registri o latch (R), confunzione di risincronizzazione

– Il tempo di elaborazione Tel dipende dal periodo Ts delsegnale di sincronizzazione:

» Tel = Ts; deve essere Ts > Tp

Elaborazione sincrona

Elaborazionecombinatoria(ritardo Tp)Din Dout

Fs=Fck

R R

SisElnD2bis 1/7/02

© 2001 DDC GP 10



Dout-0 Dout-1

Ts

Tel(latenza)

Elaborazione pipeline

• Nella catena sono presenti elementi dirisincronizzazione (registri o latch) in sequenza.

– Il ritardo Tel (tempo di latenza) è un multiplo di Ts» Tel = K Ts; Ts > Tp

– Viene generato un nuovo dato ogni Ts

Elaborazione pipeline

F1TpDin Dout

Fck

R RF2TpR

SisElnD2bis 1/7/02

© 2001 DDC GP 11


Elaborazione a programma

• I blocchi F1 e F2 della struttura pipeline possonoessere compattati:

– Un unico blocco combinatorio (Unità di elaborazione,Arithmentic Logic Unit, ALU) opera sequenzialmente sui dati:

» il tipo di operazione eseguireè comandato dalle istruzioni

» la sequenza di istruzioniforma il programma

» Il ritardo Tel è ancoraun multiplo di Ts

– Vantaggi:» meno HW

– Difetto» lento

Programma…..…..…..

Elaborazione a programma

DinDout

CK

RRALU

istruzione

R

SisElnD2bis 1/7/02

© 2001 DDC GP 12


DSPDin Dout

CKIstruzioni

L’utilizzo di un DSPpuò introdurre unalatenza assai più elevata rispetto a soluzioni HW dedicate

Uso di DSP e microprocessori

• Nel caso nel quale la “funzione” digitale da eseguiresui dati sia particolarmente complessa puo’ risultareconveniente utilizzare come blocco digitale unmicroprocessore o un processore per l’elaborazionedigitale dei segnali (Digital Signal Processor - DSP).

SisElnD2bis 1/7/02

© 2001 DDC GP 13






– Progetto di un sommatore digitale:» Definizione delle specifiche, analisi delle possibili soluzioni,» Problemi di rappresentazione: troncamento, saturazione,» Sommatore e moltiplicatore digitale,

SisElnD2bis 1/7/02

© 2001 DDC GP 14


−⋅⋅=i

iiout bKV 2

CONVERTITORE D/A

• Funzionalmente effettua l’operazione complementarerispetto al convertitore A/D.

– La sequenza di dati in ingresso viene trasformata in unasequenza di tensioni corrispondenti.

– Per una rappresentazione in modulo del dato, la funzionerealizzata dal DAC e’ del tipo :

I bi sono i bit della parola da convertire con valori 0,1.

SisElnD2bis 1/7/02

© 2001 DDC GP 15


Esempio: convertitore D/A a 4 bit

(lezione C5)

Ciascun ingresso Vivale 0/Vr a secondadello stato di Si.

Gli interruttori Si sonocomandati dai bit Bi

posizione MSB LSB

bit B4 B3 B2 B1

peso 8 4 2 1

R2

A.O.

V3

_

+

R3

R1

V4

V2

V1

R4

Rf

Vu

VR

S1

S2

S3

S4

SisElnD2bis 1/7/02

© 2001 DDC GP 16


Esercizio: analisi convertitore D/A

R1 = 80 k, R2 = 40 k

R3 = 20 k, R4 = 10 k

Rf = 15 k

Vr = 3 V

Vu(Bi) = ?

R2

A.O.

V3

_

+

R3

R1

V4

V2

V1

R4

Rf

Vu

VR

S1

S2

S3

S4

SisElnD2bis 1/7/02

© 2001 DDC GP 17


Analisi convertitore D/A - b

D: 0 1 1 0A: 8 + 4 + 2 + 1 = ?

D: 1 0 1 0A: 8 + 4 + 2 + 1 = ?

D: 1 1 0 1A: 8 + 4 + 2 + 1 = ?

Quanto vale 1 LSB ?

Quale fondo scala (Vu per 1111) ?

R2

A.O.

V3

_

+

R3

R1

V4

V2

V1

R4

Rf

Vu

VR

S1

S2

S3

S4

SisElnD2bis 1/7/02

© 2001 DDC GP 18


FILTRO PASSA- BASSODI RICOSTRUZIONE

Filtro di ricostruzione - a

• La sequenza di tensioni all’uscita del D/A è unaserie di gradini

– per ricostruire un segnale analogico di tipo “continuo” ènecessario un filtro di tipo passa-basso (di ricostruzione)

» Prima del filtro di ricostruzione può essere inserito un S/H perridurre l’effetto dei disturbi transitori (glitch) che si possonooriginare nel processo di conversione D/A.

D/A S&H

CONVERTITOREDIGITALE/ANALOGICO

SisElnD2bis 1/7/02

© 2001 DDC GP 19


Filtro di ricostruzione - b

• Il filtro di ricostruzione può correggere la distorsionespettrale dovuta al mantenimento.

• Dopo il filtro può essere necessario un amplificatore(adattamento del segnale al carico).

– Operazione duale al signal conditioning

SisElnD2bis 1/7/02

© 2001 DDC GP 20




» Rete logica combinatoria e sequenziale,» Registri di temporizzazione,» Sistema programmabile, Digital Signal Processor (DSP)» Strutture seriali e pipeline


– Progetto di un combinatore digitale:» Definizione delle specifiche, analisi delle possibili soluzioni,» Problemi di rappresentazione: troncamento, saturazione,» Sommatore e moltiplicatore digitale,

SisElnD2bis 1/7/02

© 2001 DDC GP 21


Combinatore digitale

• Il combinatore deve realizzare l’operazione:– Vout = A1 * Vin1 + A2 * Vin2– le operazioni richieste sono:

» filtro» moltiplicatore» sommatore

• Nel seguito:– analisi delle soluzioni di progetto per il sommatore digitale

» questa lezione, con specifiche generalizzate– analisi delle soluzioni di progetto per il moltiplicatore

» lezione D3– esempio di progetto per il filtro

» lezione D4

SisElnD2bis 1/7/02

© 2001 DDC GP 22


Sistema di riferimento - c

• Sottomoduli funzionali

– amplificatore/limitatore di ampiezza» protegge da sovratensioni tutta la catena» adatta il livello del segnale agli stadi successivi

– filtro» limita la banda del segnale,» evita sovrapposizione degli spettri

– moltiplicatore» genera i battimenti somma e differenza

– sommatore» combinazione i segnali di ingresso traslati in unico segnale

SisElnD2bis 1/7/02

© 2001 DDC GP 23


Sommatore: specifiche

• Si deve realizzare un sommatore con le seguenticaratteristiche:

– Funzione: Vout = 5 * Vin1 + 3 * Vin2– Dinamica in ingresso

» Vin1 = [-1 V, +1 V] , Vin2 = [-2 V, +2 V]– Banda dei segnali in ingresso 10 kHz– Errore < 0,03 %

(per il digitale riferito alla sola quantizzazione)

• Caratteristiche del convertitore A/D disponibile– 12 bit in C2,– Input Range [-10V,+10V],– tempo di conversione 10 µs

SisElnD2bis 1/7/02

© 2001 DDC GP 24


Combinatore digitale - 1

• SOLUZIONE 1:– Funzione da realizzare e limiti:

» Vout = 5 * Vin1 + 3 * Vin2; |Vin1| < 1 V, |Vin2| < 2 V.

– Utilizzare i circuiti di condizionamento (amplificatore) perrealizzare la moltiplicazione per pesi tali da garantire sia ilrapporto 5/3 per Vin1/Vin2, che l’adattamento alla dinamicad’ingresso del convertitore A/D (10 V max).

– I coefficienti da usare sono:» 10/2 = 5 per Vin2, 5 * 5/3 = 8,33 per Vin1

– La funzione viene realizzata come:» Vout = 8,33 * Vin1 + 5 * Vin2

SisElnD2bis 1/7/02

© 2001 DDC GP 25


A/DVin1

A/DVin2

D/A

D1

D2

Dout

*8,3

*5

Fs = 20 kHz

12

12

12

Combinatore digitale - struttura 1

SisElnD2bis 1/7/02

© 2001 DDC GP 26


Combinatore digitale: timing

• Parametri di temporizzazione– La banda dei segnali in ingresso 10 kHz richiede una

frequenza di campionamento di almeno 20 kHz, a cuicorrisponde Ts= 50µs.

» In pratica si lavora sempre sopra il limite di Nyquist, perallentare le specifiche dei filtri anti-aliasing.

» In questo esempio è opportuno campionare ad almeno 30 kHz.

– Il periodo 50µs è l’intervallo nel quale eseguire l’operazionedi somma digitale dei due dati rappresentati su12 bit in C2.

– Se ciascun canale ha un convertitore A/D indipendente, iltempo di conversione Tc deve essere inferiore a 50 µs.

– Se lo stesso convertitore A/D è utilizzato per i due canali, iltempo di conversione Tc deve essere inferiore a 25 µs.

SisElnD2bis 1/7/02

© 2001 DDC GP 27


D1

D2

Dout

D1

D2

Dout

K

K

K+1

Il sommatore si trova in ingresso due dati su k bitcon k=12 e deve produrre in uscita un nuovo datosignificativo su k bit. In realtà il risultato ha 13 bit:

Sommatore digitale: fondo scala - a

SisElnD2bis 1/7/02

© 2001 DDC GP 28


D2

K

K

K+1

D1

DoutK

?

� trascurando il bit K+1 (MSB)� saturando su K bit� trascurando il bit 1 (troncare LSB)� arrotondando e troncando gli LSB (nel caso di troncamento di piu’ bit)

Sommatore digitale: fondo scala - b

• Riportare la dinamica di uscita a 12 bit (K) puo’essere effettuato in HW in diversi modi:

SisElnD2bis 1/7/02

© 2001 DDC GP 29


D1

D2

Do

max pos. K bit

max pos. K bit

max pos. K bit

max pos. (K +1)bit

max neg. K bit

max neg. K bit

max neg. K bitmax neg. (K +1) bit

k+1 bit k bit LSB saturando

SOMMATORE DIGITALE

Facendo un’analogia con la somma “analogica” dei due segnali raprresentati digitalmente si ha:

SisElnD2bis 1/7/02

© 2001 DDC GP 30


Sommatore dig.: saturazione

• Trascurare il bit k+1 (MSB o segno)– produce un errore max pari all’intera dinamica su k bit;

• Saturare al massimo positivo (“0111....”) e almassimo negativo (“1000.....”)

– produce un comportamento molto simile a quello analogicocon un errore limitato (max = metà dinamica);

• Troncare l’LSB– offre i migliori vantaggi in termini di rappresentabilita’ del

segnale in quanto attua uno scalamento omogeneo di unfattore 2 (questo comportamento puo’ essere ancoramigliorato effettuando un arrotondamento prima deltroncamento).

SisElnD2bis 1/7/02

© 2001 DDC GP 31


FAbi

ai

ci

cout

sout

2^k+12^k2^k2^k2^k3*2^k111112*2^k101102*2^k101011*2^k011002*2^k100111*2^k010101*2^k010010*2^k00000

dec.cooutsoutbiaici

FULL-ADDER

L’elemento base per realizzareun sommatore e’ il FA:3 bit 2^k � 2^k, 2^(k+1)

Sommatore digitale

SisElnD2bis 1/7/02

© 2001 DDC GP 32


FA

FA

FA

FA

a0

a1

a2

a3

0

b0

b1

b2

b3

s0

s1

s2

s3

s4

LSB

Sommatore “ripple carry” - a

• Un sommatore di due dati A e B su 4bit puo’ essere realizzato mettendo in“catena” 4 Full Adder.

• Questa struttura viene detta a “ripplecarry” ovvero il riporto viene propagatoal FA successivo.

• Caratteristiche:– strutturalmente molto semplice– il ritardo complessivo puo’ essere molto

elevato nel caso di un numero di bit iningresso elevato.

SisElnD2bis 1/7/02

© 2001 DDC GP 33


AB

S0S1S2S3

S4

t

1110

0000

1110

1000

Sommatore “ripple carry” - b

• Il ritardo e’ proporzionale alla posizione nella catenadei riporti e il risultato e’ valido quando s4 diventa“stabile”

SisElnD2bis 1/7/02

© 2001 DDC GP 34


Combinatore digitale - 2

• SOLUZIONE 2:– Funzione da realizzare e limiti:

» Vout = 5 * Vin1 + 3 * Vin2; |Vin1| < 1 V, |Vin2| < 2 V.–

– Utilizzare i circuiti di condizionamento (amplificatori) solo peradattare Vin1 e Vin2 alla dinamica dei convertitori A/D (10V).

» i coefficienti da usare sono:» 10/1 = 10 per Vin1, 10/2 = 5 per Vin2

– Realizzare digitalmente i pesi della somma utilizzando duemoltiplicatori (digitali) con

» K1 = 5/10 = 0,5 e K2 = 3/5 = 0,6.

– La funzione è così realizzata come:» Vout = (10 * Vin1) * 0,5 + (5 * Vin2) * 0,6

SisElnD2bis 1/7/02

© 2001 DDC GP 35


A/DVin1

A/DVin2

*2

*1

Fs = 20 kHz

D/ADout

12

S1

S212

12

K1

K2

D1

D2

Combinatore digitale: struttura 2

SisElnD2bis 1/7/02

© 2001 DDC GP 36


• L’operazione di moltiplicazione digitale richiedel’utilizzo di un blocco HW che dati il moltiplicando suK bit (in C2) e il moltiplicatore L bit (in C2) produca inuscita un nuovo dato ancora su K bit.

– Nel caso di unmoltiplicatore HW ,questo produce unrisultato con lamassima precisione su

(K+L) -1 bit in C2

anche in questo casobisogna riportare l’uscitasu K bit.

K

Moltiplicatore digitale - a

K1L

(K+L)-1

S1

DoutK

?

SisElnD2bis 1/7/02

© 2001 DDC GP 37


a3 a2 a1 a0

b3 b2 b1 b0

a3b0 a2b0 a1b0 a0b0

a3b1 a2b1 a1b1 a0b1

a3b2 a2b2 a1b2 a0b2

a3b3 a2b3 a1b3 a0b3

2 3 212 2 2 02 42 52 6

p1 p0p2p3p4p5p6

Moltiplicatore digitale : algoritmo

• Struttura di un moltiplicatore parallelo per operandi A,B su 4 bit con rappresentazione in modulo:

SisElnD2bis 1/7/02

© 2001 DDC GP 38


a0a1a2a3

b0

b2

b3

b1

MOLTIPLICATOREPARALLELO

??????

Moltiplicatore digitale: struttura

SisElnD2bis 1/7/02

© 2001 DDC GP 39


Moltiplicatore digitale - d

• Anche in questa soluzione del sommatore digitalel’intervallo entro il quale devono essere eseguite leoperazioni di prodotto e di somma e’ di 50 µs che nonpresenta alcun problema rispetto alle tecnologieattualmente disponibili: i ritardi per le quali sono dialmeno 3 ordini di grandezza inferiori.

• In generale nelle strutture HW conviene non porre incascata diretta blocchi complessi quali moltiplicatori esommatori, ma interporre elementi di memoria(registri) sincronizzati su fs.

SisElnD2bis 1/7/02

© 2001 DDC GP 40


S1

S212

K1

K2

D2

Dout

12

12

D1 S1

S212

K1

K2

D1

D2

Dout

12

12R

R R

R

R

fsfs

fs

fs fs

Combinatore digitale

SisElnD2bis 1/7/02

© 2001 DDC GP 41


Sommario lezione D2




– Progetto di un sommatore digitale:» Definizione delle specifiche, analisi delle possibili soluzioni,» Problemi di rappresentazione: troncamento, saturazione,» Sommatore e moltiplicatore digitale

SisElnD2bis 1/7/02

© 2001 DDC GP 42


Prerequisiti lezione D3

• Lezione D3 - Filtro a media mobile

– Prerequisiti»»

– Riferimenti sul testo»»

SISTEMI ELETTRONICI - areeweb.polito.it · (lezione C5) Ciascun ingresso Vi vale 0/Vr a seconda...

Documents

Transcript of SISTEMI ELETTRONICI - areeweb.polito.it · (lezione C5) Ciascun ingresso Vi vale 0/Vr a seconda...