Progetto di due circuiti Progetto di due circuiti integrati digitali resistenti a integrati digitali resistenti a radiazione per la lettura di radiazione per la lettura di dati da esperimenti di fisica dati da esperimenti di fisica

delle altedelle alte energieenergie..

UniversitUniversità di Modena e Reggio à di Modena e Reggio EmiliaEmilia

Facoltà di Ingegneria – Sede di Facoltà di Ingegneria – Sede di ModenaModena

Corso di Laurea in Ingegneria Corso di Laurea in Ingegneria ElettronicaElettronica

Relatore:Prof. Ing. Giovanni Verzellesi

CERNEuropean Organization for

Nuclear Research

Tesi di:Sandro Bonacini

Controrelatore:Prof. Ing. Fausto Fantini

Correlatori:Dr. Alessandro MarchioroDr. Kostas Kloukinas

SommarioSommario Tecniche di realizzazione di circuiti Tecniche di realizzazione di circuiti

integrati resistenti a radiazioneintegrati resistenti a radiazione Il CERN e la fisica delle alte energieIl CERN e la fisica delle alte energie

L’acceleratore LHC e l’esperimento CMSL’acceleratore LHC e l’esperimento CMS Il calorimetro elettromagnetico ECAL ed Il calorimetro elettromagnetico ECAL ed

il preshower.il preshower. Il Kchip: un circuito per la lettura di Il Kchip: un circuito per la lettura di

dati dal preshowerdati dal preshower Una RAM statica “radhard” in Una RAM statica “radhard” in

tecnologia CMOS 0.13 microntecnologia CMOS 0.13 micron ConclusioniConclusioni

Effetti dovuti a Effetti dovuti a radiazione nei radiazione nei

dispositivi MOSdispositivi MOS

Ionizing photon1.1 eV

SiO2

Gate

Electron-holepairgeneration

Hole trapping

Electrondrifting to gate

Slow hoppingtransport of

hole

Holes trappedinto the oxide

near theinterface

Interfacestates creationinduced bytrapped holes

Si

Leakage Leakage currentcurrent

Threshold voltage Threshold voltage shiftshift

Radiation hardening Radiation hardening mediante tecniche di mediante tecniche di

layoutlayout

Utilizzo di una tecnologia Utilizzo di una tecnologia commercialecommerciale NMOS:NMOS:

Enclosed Layout TransistorEnclosed Layout Transistor p+ Guard Ringsp+ Guard Rings

PMOS:PMOS: Standard transistorStandard transistor

Drain interno al gateSource esterno

Guard ring

InverterInverter

Single Event Upset Single Event Upset e ridondanzae ridondanza

Una particella carica Una particella carica che attraversi i che attraversi i dispositivi pudispositivi può ò mutare il valore mutare il valore dell’uscitadell’uscita Impossibile utilizzare Impossibile utilizzare

logiche dinamiche o logiche dinamiche o memorie dinamichememorie dinamiche

È necessaria una È necessaria una ridondanza nei dati ridondanza nei dati memorizzatimemorizzati

Le state machines Le state machines impiegate nella impiegate nella logica di controllo logica di controllo sono di solito sono di solito triplicatetriplicate

State machine

New state

Current state

Inputs Outputs

Registers

CombinatorialLogic

Open state machine B

Open state machine A

Open state machine C

Voted current state

Voted outputs

New state

New state

Outputs

New state

Outputs majorityvoter

Outputs

Outputs

Inputs

State out

Current statemajority

voter

State in

State in

State in

State out

State out

CombinatorialLogic

Registers

CombinatorialLogic

Registers

CombinatorialLogic

Registers

Tecniche di realizzazione di circuiti Tecniche di realizzazione di circuiti integrati resistenti a radiazioneintegrati resistenti a radiazione

Il CERN e la fisica delle alte energieIl CERN e la fisica delle alte energie L’acceleratore LHC e l’esperimento CMSL’acceleratore LHC e l’esperimento CMS Il calorimetro elettromagnetico ECAL ed Il calorimetro elettromagnetico ECAL ed

il preshower.il preshower. Il Kchip: un circuito per la lettura di Il Kchip: un circuito per la lettura di

dati dal preshowerdati dal preshower Una RAM statica “radhard” in Una RAM statica “radhard” in

tecnologia 0.13 microntecnologia 0.13 micron ConclusioniConclusioni

SommarioSommario

Il Large Hadron Collider Il Large Hadron Collider ed il Compact Muon ed il Compact Muon

SolenoidSolenoid

Collisioni protone-protone fino Collisioni protone-protone fino ad un energia di 14 TeVad un energia di 14 TeV

LHCLHC

CERNCERN CMSCMS

Il sistema di Il sistema di lettura datilettura dati

del preshowerdel preshower I dati da 4 I dati da 4

rivelatori rivelatori convergono in 1 convergono in 1 link ottico uscente link ottico uscente dall’esperimentodall’esperimento È necessaria un È necessaria un

unità che unisca i 4 unità che unisca i 4 canali: il Kchipcanali: il Kchip

Kchip

Silicon strip

detectorPreamplifier and analog

memoryADC

Serializer and laser

driverOutgoing

optical link 800 Mbit/s

Tecniche di realizzazione di circuiti Tecniche di realizzazione di circuiti integrati resistenti a radiazioneintegrati resistenti a radiazione

Il CERN e la fisica delle alte energieIl CERN e la fisica delle alte energie L’acceleratore LHC e l’esperimento CMSL’acceleratore LHC e l’esperimento CMS Il calorimetro elettromagnetico ECAL ed Il calorimetro elettromagnetico ECAL ed

il preshower.il preshower. Il Kchip: un circuito per la lettura di Il Kchip: un circuito per la lettura di

dati dal preshowerdati dal preshower Una RAM statica “radhard” in Una RAM statica “radhard” in

tecnologia 0.13 microntecnologia 0.13 micron ConclusioniConclusioni

SommarioSommario

Il Kchip: Il Kchip: funzionalitfunzionalitàà

Lettura dei dati da 4 ADC ad alta risoluzione (12-Lettura dei dati da 4 ADC ad alta risoluzione (12-bit)bit)

BufferingBuffering Formattazione del pacchetto datiFormattazione del pacchetto dati

Ottimizzazione del fattore di utilizzo del collegamentoOttimizzazione del fattore di utilizzo del collegamento Aggiunta di informazioni importanti per la ricostruzione Aggiunta di informazioni importanti per la ricostruzione

degli eventidegli eventi CRCCRC

Controllo della parte analogicaControllo della parte analogica Costante monitoraggio di possibili malfunzionamenti e Costante monitoraggio di possibili malfunzionamenti e

perdite di sincronizzazioneperdite di sincronizzazione Segnalazione di eventuali problemiSegnalazione di eventuali problemi

Gestione ad alto livello del collegamento otticoGestione ad alto livello del collegamento ottico Frequenza di lavoro (clock LHC): 40 MHzFrequenza di lavoro (clock LHC): 40 MHz

Il Kchip: Il Kchip: progettazioneprogettazione

Tecnologia CMOS 0.25 Tecnologia CMOS 0.25 micronmicron

Implementazione della Implementazione della logica grazie ad una logica grazie ad una libreria di standard libreria di standard cellscells

Tecniche CAD Tecniche CAD permettono la sintesi ed permettono la sintesi ed il piazzamento il piazzamento automatico.automatico.

Impiego di un Impiego di un linguaggio di linguaggio di descrizione descrizione dell’hardware: Verilogdell’hardware: Verilog

SimulazioneSimulazione

Simulation

SimulationVerilog

description

Static timinganalysis

Simulation

LVS

Tape Out

Syntesis

Static timinganalysis

Place &Route

DRCFinal layoutadjustments

Il Kchip: layout Il Kchip: layout finalefinale

Dimensioni: 6×5 Dimensioni: 6×5 mm²mm²

Numero pad di Numero pad di input/output: 152input/output: 152

Area occupata da Area occupata da standard cells: 2×2 standard cells: 2×2 mm²mm²

Numero di standard Numero di standard cell gates: 13380cell gates: 13380

Buffers composti da Buffers composti da 6 blocchi di SRAM 6 blocchi di SRAM per un totale di ~ per un totale di ~ 80 kbit80 kbit

Numero totale di Numero totale di dispositivi: ~ dispositivi: ~ 660000660000

Il prototipo Il prototipo KchipBKchipB

Differenze dal Kchip:Differenze dal Kchip: 1 solo canale di input1 solo canale di input Buffer di dimensioni ridotteBuffer di dimensioni ridotte Chip di dimensioni 3.15×2.00 mm²Chip di dimensioni 3.15×2.00 mm²

Effettuato un primo testingEffettuato un primo testing

Tecniche di realizzazione di circuiti Tecniche di realizzazione di circuiti integrati resistenti a radiazioneintegrati resistenti a radiazione

Il CERN e la fisica delle alte energieIl CERN e la fisica delle alte energie L’acceleratore LHC e l’esperimento CMSL’acceleratore LHC e l’esperimento CMS Il calorimetro elettromagnetico ECAL ed Il calorimetro elettromagnetico ECAL ed

il preshower.il preshower. Il Kchip: un circuito per la lettura di Il Kchip: un circuito per la lettura di

dati dal preshowerdati dal preshower Una RAM statica “radhard” in Una RAM statica “radhard” in

tecnologia 0.13 microntecnologia 0.13 micron ConclusioniConclusioni

SommarioSommario

Una SRAM resistente a Una SRAM resistente a radiazione in tecnologia radiazione in tecnologia

CMOS 0.13 micronCMOS 0.13 micron Necessaria per misure di sensibilità ai Necessaria per misure di sensibilità ai

SEUSEU Architettura:Architettura:

Dual-port dal punto di vista esternoDual-port dal punto di vista esterno Lettura e scrittura nel medesimo ciclo di clockLettura e scrittura nel medesimo ciclo di clock Doppio bus di indirizzi Doppio bus di indirizzi

Cella di memoria single-port a 6 transistoriCella di memoria single-port a 6 transistori Conseguente risparmio di areaConseguente risparmio di area Lettura e scrittura avvengono in tempi separatiLettura e scrittura avvengono in tempi separati

Dimensione configurabileDimensione configurabile Estrema modularitàEstrema modularità Tecniche di self-timingTecniche di self-timing

SRAM: La cella di SRAM: La cella di memoriamemoria

MNBMN

WLB

BLB

BL

Wp=0.96Lp=0.12

Wn=0.70Ln=0.14

Wa=0.96La=0.12

Dimensioni: Dimensioni: 2.58 × 3.73 micron2.58 × 3.73 micron

Densità massima:Densità massima:104 kbit/mm²104 kbit/mm²

Ground

Power

Word-line

Bit-lines

Accesstransisto

rs

SRAM: Tecniche di self-SRAM: Tecniche di self-timingtiming

Array di celle di Array di celle di dimensione configurabiledimensione configurabile

Aggiunta di una colonna Aggiunta di una colonna ed una riga di celle ed una riga di celle “dummy”“dummy” Le dummy bit-lines e Le dummy bit-lines e

word-line sono utilizzate word-line sono utilizzate per la temporizzazioneper la temporizzazione

Stessi ritardi delle linee Stessi ritardi delle linee normalinormali

Indirizzate ad ogni Indirizzate ad ogni operazione di operazione di lettura/scritturalettura/scrittura

DataOut

Bit-line driver

Read logic

Wor

d-lin

e de

code

rA

ddre

ss

DataIn

Tim

ing

Logi

c

Clo

ck

DummyBit-lines

DummyWord-line

SRAM: layout SRAM: layout finalefinale

Logica di controllo Logica di controllo implementata con implementata con standard cells standard cells piazzate piazzate manualmentemanualmente

Cella di memoria e Cella di memoria e blocchi adiacenti full-blocchi adiacenti full-custom layoutcustom layout

Risultato: Risultato: una macrocella una macrocella

contenente 256 contenente 256 × 9 bit× 9 bit Frequenza massima di Frequenza massima di

lavoro:lavoro:156 MHz (tipica)156 MHz (tipica)

Data input registerColumn decoder

Timing logic

Address register & multiplexerData output latch

Memory cell array

Read logic

Bit-line driver

Word-line decoder

ConclusioniConclusioni

Progettato il Kchip per la lettura di dati Progettato il Kchip per la lettura di dati dal preshower dell’esperimento CMSdal preshower dell’esperimento CMS In fase di prima fabbricazioneIn fase di prima fabbricazione Prototipo realizzato ed in fase di testingPrototipo realizzato ed in fase di testing

Progettata una RAM statica per la Progettata una RAM statica per la misura di sensibilità ai Single Event misura di sensibilità ai Single Event Upsets della tecnologia CMOS 0.13 Upsets della tecnologia CMOS 0.13 micronmicron In fase di fabbricazioneIn fase di fabbricazione