Pixel Status Report G. Darbo - INFN / Genova Roma, 23-24 Giugno 2003 ATLAS: Pixel Status Report...

Pixel Status ReportG. Darbo - INFN / Genova Roma, 23-24 Giugno 2003

ATLAS: Pixel Status Report Giugno 2003ATLAS: Pixel Status Report Giugno 2003

Giovanni Darbo / INFN-GenovaEmail: [email protected]

Stato: Elettronica: FE-I2 & MCC-I2;Moduli: bump bonding, assemblaggio, test;Servizi: Regolatori, optolink, cavi;Meccanica: assemblaggio rivelatore;

Milestone. Core.

Copia della presentazione: http://www.ge.infn.it/ATLAS/PixelItalia/home.html


Stato del RivelatoreStato del Rivelatore

Optolink - PP0Per 1/2 modulo

Schema data link per un modulo

Sensori:600 tiles della CiS ricevuti e testati.La produzione di wafer della Tesla era stata bloccata per verificare la

qualità dei sensori post irradiati. Il test eseguito su moduli al PS (maggio/giugno 2003) hanno mostrato che il noise e la corrente di leakage sono completamente comparabili con quelli della CiS.

OptolinkPassato (2/03) FDR degli

optolink (optopackage, DORIC, VDC)


Stato del Rivelatore: ElettronicaStato del Rivelatore: Elettronica

Passato FE-I FDR (8-9/10/02) e MCC FDR (10/10/02)

Sottomessi FE-I2 (3/03) e MCC-I2+VDC+DORIC (4/03) in 2 engineering run:MCC-I2 engineering/production finanziata 4/03

Ricevuti wafer prodotti (FE-I2 il 14/5/03 e MCC-I2 il 6/6/03):Molte caratteristiche migliorate, ma…Entrambi i chip hanno un “difetto” che non ne permette l’uso

nell’esperimento modifica e strategia.Implicazioni sul project plan.


FE-I2: Migliorie (testate)FE-I2: Migliorie (testate) Threshold:

Selezionabile con risoluzione di 7 bit in ciascun pixel (FE-I1 = 5 bit) risulata molto lineare, anche i 5 bit di soglia globale funzionano bene.

La dispersione di soglia prima del tuning è 600-700 e (erano 900-1000 e nel FE-I1). Dopo il tuning la dispersione è di 25 e.

Autotune: algoritmo implementato in hardware nel chip impiega 30 sec/modulo (invece di 2 ore tramite elettronica offline: TPLL/TPCC) e dà una dispersione di 50-100e.

Compensazione BiasLa compensazione del bias funziona bene e corregge le disuniformità del FE-I1.

Circuiti di monitoraggio (nuove implementazioni):Hit bus scaler per cercare “hot pixel” funziona correttamente;Circuito per programmare la latenza del self trigger ok.

Irrobustimento SEU:Trigger FIFO con codifica Hamming, latches a tripla ridondanza, Hit Parity.

Funzionano correttamente e andranno misurati in situazione d’alta intensità. Yield:

Un wafer testato a Bonn ha dato 272/288 (=94%) di chip con tutti i registri funzionanti.


FE-I2: BugFE-I2: Bug Il FE-I2 ha sostituito flip-flop in parti critiche con componenti meno

sensibili ad effetti SEU (Single Event Upset), ma molto più grandi (vedi confronto layout FE-I1/I2 dei registri). La distribuzione del clock non è sufficientemente accurata per una regione di alcuni mm. Clock skew violazioni di hold time nei shift registerIl FE-I2 funziona correttamente a 1.6 V (ritardi > nei FF, no hold violation)Modifica (Steering Group) FE-I2.1: re-routing locale del clock modificando

3 maschere (M2-V2-M3) e usando 6 wafer ancora non metallizzati.Chiesta quotazione IBM (~87 k$).

Simultaneamente ridisegno safe per clock skew FE-I3.

FE-I2.1: fast, permette debuggingFE-I3: potrebbe essere necessaria.

800 µm


MCC-I1 vs MCC-I2MCC-I1 vs MCC-I2

No. of transistors:

660 k

Dimensions:

6380 x 3980 m2

No. of transistors:

880 k

Dimensions:

6840 x 5140 m2

Maggiore tolleranza ad effetti di Single Event Upset (SEU): Logica triplicata con decisione a maggioranza in molte parti critiche.Un SEU bit-flip in un FF del B-Layer ogni ~5÷10 s per MCC-I1 ad LHC.

(Ref.: http://www.ge.infn.it/ATLAS/PixelWeek/Presentations/02-10-01_GG_SEU/02-10-01_GG_SEU.pdf)

Correzione di difetti della precedente versione.

Aggiunta di funzionalità sia per debugdi sistema che per utilizzo operativo.


MCC-I2: Bug & FixationMCC-I2: Bug & Fixation Nell’MCC-I2 è stato commesso un errore che non permette di leggere le

configurazione dei FE chips:Descrizione: MCC ha 3 modi operativi - Run, Configuration e Play Back. I primi 2

dovevano abilitare gli ingressi dei FE, invece solo Run mode lo fa! Un “if” sbagliato, inserito nella correzione di altri difetti, inserito nella fase finale del disegno e che è “scappato” nella verifica fatta simulando il chip.

Soluzione: Abilitare sempre gli ingressi dei FE. Si può fare tagliando una linea e collegandola a VDD. Questa modifica richiede 1 maschera (M1) e l’utilizzo dei wafer che l’IBM ha tenuto senza processare le metallizzazioni (respin).

Considerazioni:La modifica porta le specifiche dell’MCC

molto vicine a quelle volute.L’MCC-I2 non ha problemi di timing come il

FE-I2: metodologia di disegno -> correzione “tranquilla”.

6 wafer con lo yield misurato su quello testato (85%) sono sufficienti per tutta la produzione di 3 layer.

Il costo ~1/2 di un engineering run (chiesta quotazione all’IBM si stima ~75k$)


Now optolink and MCC wafer “story” is decoupled (still not in the plan)

Can this be anticipated?

Nuova Pianificazione: ElettronicaNuova Pianificazione: Elettronica


Strategia FE/MCC, Pianificazione, Costo

Strategia FE/MCC, Pianificazione, Costo

Nella nuova pianificazione si considera:MCC-I2.1 funziona correttamenteFE-I necessita di un nuovo engineering run dopo FE-I2.1

Nuove milestone:FE-I2.1: Sottomissione 4/7/03, Arrivo 11/8/03, Test completo 8/9/03FE-I3: Sottomissione 2/10/03, Arrivo 26/11/03 (Tempo FE-I3 >> FE-I2.1, FE-I2.1 // FE-I3

LBL +1 ingegnere per timing analysis, sottomissione dopo test MCC-I2.1) MCC-I2.1: Sottomissione 9/7/03, Arrivo 2/9/03, Test completo 11/11/03Moduli: FE-I3 bump deposition 25/12/03, bare module 18/1/03, module assy/test

16/4/04, 60% moduli ready 5/12/05 La nuova schedula implica un ritardo nella consegna del rivelatore di 2 mesi. Il costo aggiuntivo INFN (quota INFN = 28.5%): 99 k$

FE-I2.1 = 87 k$ INFN = 25 k$MCC-I2.1 = 75 k$ INFN = 21 k$FE-I3 engineering run = 185 k$ INFN = 53 k$

FE-I3 2003 production (48 wafers) = 120 k$ -> INFN 34 k$ Totale 2003 = 99 k$ + 34 k$ = 133 k$


Preproduction shorter, production longer

Xmas! Assumes 4w from wafer delivery 8w turnaround from wafers to dice

2m delay

Nuova Pianificazione: ModuliNuova Pianificazione: Moduli


Stato del Rivelatore: Moduli e BBStato del Rivelatore: Moduli e BB

FDR e PRR passati nei mesi scorsi:Bare Module PRR (12/12/02).Pixel Module Assembly FDR (13/12/02).

Gara bump bonding è completata:Permette la realizzazione di 1500 moduli AMS (finanziati INFN) e 600 IZMRisparmio 65 k€ (+IVA) sulla gara INFN (n.b. il programma 5% ha portato a

un prodotto “competitivo”)


Produzione Moduli: DSM1

Produzione di moduli DSM-1 per:

Verificare capacità di produzione ditte BB (IZM e AMS), e capacità di produzione dei laboratori

Messa a punto e verifica resa di tutto il processo

Qualifica moduli: irraggiamento, cicli termici,…

Moduli per “System Test” di Dischi e Stave.

Bare module production

0

5

10

15

20

25

30

35

40

05-02 07-02 09-02 10-02 12-02 02-03 04-03 06-03

modules

IZM

AMS

Flex module production

0

5

10

15

20

25

30

35

05-02 07-02 09-02 10-02 12-02 02-03 04-03 06-03

modules

IZM

AMS


Sono state fatte prove con risultati positivi di re-working di moduli bump bondati sia IZM (SnPb) che IZM (In).

Il reworking si dimostra importante per aumentare la resa finale di produzione.

Reworked chips

Reworking: AMS e IZMReworking: AMS e IZM

Venturi Vacum PumpZ-Axis

Pickup tool with load cell

Hot plate withPeltier cell

X-Y stage

Peltier Power supply

Motion control

IZM reworkedModulo Bonn-5

Tool per reworkingIn bump (AMS)


Power Supply “PP2 Box”Power Supply “PP2 Box” Scheda di regolazione con regolatori rad-hard LHC-4913 della ST.

16 canali/scheda (1/2 stave - 7 x DVDD + 7 AVDD + 2 VDD optocard)

Test con 12 m cavo Raydex: analisi spettrale e misure di noise su un modulo.

Test irradiazione moduli al PS: regolatori in zona “calda” connessi a 7 moduli (test di sistema).

In fase di produzione 3 stazioni PP2-box con 4 schede ciascuna per test di sistema su bi-stave (Bonn/GE/LBL).

200 regolatori comprati nel 2002 sono sufficienti per questi prototipi.

Si chiede lo sblocco dei 50+6 k€. L’acquisto di tutti i regolatori necessario per fissare il loro prezzo.


Stan

dard

PS

Reg

ulat

ors

Non si notano differenze di prestazioni tra alimentatori

standard e regolatori ST.

296e noise302e noise

Power Supply “PP2 Box” TestPower Supply “PP2 Box” Test


Sistema CompletoSistema Completo


Pixel Detector PP1

PP2

PP3 Located on the service platform. Only a preliminary layout exist.

Tile Cal

Lar Cal

Beam Line

Muon Chambers

Cooling, Signal & Optical Readout

Power and HV cables

Type II - Twisted Pair Cables (~ 9 meters)

Cryostat inner bore (PPF1)

Power and HV cables

Type III - Twisted Pair Cables (~ 140 meters)

PP2

PP2 for cooling

Z = 0

Voltage regulation box

Routing dei Cavi e Patch PannelsRouting dei Cavi e Patch Pannels


Cavi: Schedule, Finaziamenti Cavi: Schedule, Finaziamenti

La schedula di ATLAS richiede che i cavi all’interno del rivelatore siano pronti per installazione per l’estate 2004 (anticipata di 6 mesi)

La gara e produzione dei cavi di tipo 2 è più lunga di quanto stimato in precedenza (~9 mesi)Si deve partire nel 2003 invece che il 2004.

Per i cavi di tipo 3 l’Italia contribuisce solo parzialmente:Il costo aggiuntivo elettronica richiede verifica ( verrà fatta entro

settembre) che i partner dispongano del resto dei fondi nel 2003.


Assembly e Test del RivelatoreAssembly e Test del Rivelatore

Sono in fase di definizione finale e realizzazione i tools che permetteranno di passare dai singoli stave(/dischi) a doppi stave, half shell, full shell e infine a rivelatore completo (vedi documento ATL-IP-QA-0007):

Assembly & Test FDR + Support Tube PRR (18-19/2/03)

BiStave Integration:

La procedura di assemblaggio dei 2 stave è una procedura manuale. I tool devono prevenire il possibile contatto tra i due stave.


Assembly e Test del Rivelatore (2)


HSA - Half Shell Assembly Tool Questo tool permette di

montare i bi-stave per realizzare un half shell.

L’half shell può essere ruotata in modo che il bistave in fase di montaggio sia orizzontale.

I servizi sono supportati da 2 estensioni.

STT - Shell Transfer Tool Serve per il montaggio (HSA) e

survey dei bi-stave. Trasporto dell’half shell Assemblaggio di 2 half shell nel

full shell.




ITT - Integration & Testing Tool (Milano) Questo tool permette l’assemblaggio delle shell e dei dischi del

rivelatore. Il progetto iniziale è stato modificato estendendolo da 7 a 10 metri. Il progetto presentato alla CSN1 del 6/02 con costo stimato di 37 k€.

Finanziati 10 k€ (5/02) + 30 k€ (1/03). Tale somma entra nei C2C. Il costo ha subito un aumento di ~8 k€ dovuto all’aumento delle

funzionalità dello strumento. Si richiede contributo di 5 k€.

ITT - Integrazione di: layer 1 & 2 Disk sectors B_layer half shells Barrel frame Beam pipe Service pannels


MeccanicaMeccanica Primi 9 stave completati (TMT, Omega, tubo in Al, terminali) dalla Playform,

misure entro le specifiche. Robot per il montaggio dei moduli sugli stave in qualificazione a Genova. Altri

2 robot in costruzione a Marsiglia e Wuppertal.


Test Beam: Programma 2003Test Beam: Programma 2003 Run maggio: misure con fascio con bunch a 25 ns. Risultati in fase

d’analisi. Messa in opera DAQ-1. Spostato l’apparato sulla linea del fascio di NA45.

Dal 28/8 fascio ad alta intensità: misure “LHC like”, studio effetti di SEU su elettronica.

Programma SPS allungato di 3 settimane (8-13/09 combined run, 13-20/9 in trattativa per i pixel)

Fascio alta intensità Estensione


Irraggiamento al PSIrraggiamento al PSPeriodo Programma:1. 19-5/4-6 Test 7 moduli DSM12. 23/7-7/8 Optoelectronics o

MCC-I2 (FE-I2?)3. 20/8-3/9 FE-I2.1 asembly4. 8/10-20/10 FE-I2 Moduli (high

int.beam)5. Novembre Da definire

Test di Maggio: 7 Moduli irraggiati: 4 CiS e 3 Tesla T = -7º, dose accumulata 30 Mrad. Correnti di leakage alla fine

dell’irraggiamento ~ 1000 µA/modulo (comportamento simile CiS e Tesla)

Moduli sono in fase di caratterizzazione alla fine dell’irraggiamento.

I rivelatori Tesla che nella prima produzione avevano mostrato noise non accettabile sono ora qualificati per la produzione la produzione può riprendere

Il test compiuto con regolatori ST (LV) e ISEG (HV).


Produzione UpdateProduzione UpdateMeccanica: Tutte le strutture globali sono state prodotte e hanno passato la qualifica La produzione di stave è cominciata quest’anno, presto dovremo ricevere il

terzo batch di 50 stave

Sensori: CiS ha fornito 617 tiles / 588 buoni (154 caratterizzati a Udine) Tesla ha fornito 107 tiles / 42 accettati Produzione riprenderàFlex: 1000 consegnati (ottima qualità), 50 montati con componenti SMD

(danneggiati da attacco chimico per pulizia), altri 50 mandati a montare i componenti

Nickeliz Fittings Bellow

Nickeliz Fittings

Pipe

Nickeliz Pipe

BrazingPerylene

DepTMT's

WuppertalPlyform

Total produced 0 155 60 60 54 183 90 155 60 53 54 92 90 0 0 7 0 91 0

Total to produce 600 420 200 200 200 400 200

Total Acceppted

Total Rejected


MilestoneMilestone

Il maggior ritardo è legato all’elettronica DSM2 che si trova sul critical path del rivelatore

Data Milestone31-03-2003 Consegna prototipo finale elettronica rad-hard (DSM2) 14-05-200331-05-2003 50 % sensori testati 61% CiS30-06-2003 B-layer tooling (ITT) ready 90%30-06-2003 Espletamento gara bump-bonding 31-05-2003

5-09-2003 FE,MCC & optical chip PRR Andrà a dicembre31-10-2003 Realizzazione di 3 prototipi PP2-box

7-12-2003 100% Local Support ready


INFN MoU P.2001 INFN MoU Finanz. Approv. S.J.03 Residuo(kCHF) (k€) % (k€) (k€) (k€) (k€)

1.1.1.1 Construction of barrel supports including cooling pipes 320 289 40 278 111.1.1.3 Construction of support structure and tooling 150 112 38 110 21.1.2.1 On-chip rad-hard electronics 1 794 1 336 27 28 154 1 1541.1.2.2 Sensors 456 339 40 326 141.1.2.4 Module integration 1 555 1 158 46 247 969 -581.1.3.1 Cables, links, power supplies and DCS 626 466 36 50 4161.1.4 Module-0 35 26 10 26 0

ID General Pixel 135 101 101Pixel staging -880 -600 -600

Totale 4 191 3 227 1 014 969 204 1 040

2 1871 040

3 227

Fianziamenti INFN CORE per capitoli MoU

Totale CORE finanziato, approvato o S.J.

CORE Residuo kSFr 1 518

Cap. Descrizione

Finanziamenti COREFinanziamenti CORE La tabella presenta il core assegnato fino ad oggi. La colonna approvato è la parte restante della gara pluriennale per il BB (ridotto

di 65 k€ a gara conclusa). Lo staging del layer 1 del rivelatore è sottratto (655 k€) L’IVA non è stata completamente tolta (alcune assegnazioni su item acquistati in

Italia includevano l’IVA nel conteggio del CORE)

Pixel Status Report G. Darbo - INFN / Genova Roma, 23-24 Giugno 2003 ATLAS: Pixel Status Report...

Documents

Transcript of Pixel Status Report G. Darbo - INFN / Genova Roma, 23-24 Giugno 2003 ATLAS: Pixel Status Report...