LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA,...
45
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy . Tecnologie di fabbricazione del silicio: dai circuiti integrati ai nanosistemi
-
Upload
vico-garofalo -
Category
Documents
-
view
222 -
download
1
Transcript of LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA,...
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
Tecnologie di fabbricazione del silicio:
dai circuiti integrati ai nanosistemi
La rivoluzione dell’elettronica1948 Schockley inventa il Transistor bipolare nei laboratori Bell.
(Nobel nel 1956)
E’ un interruttore a STATO SOLIDO a comando elettrico!
MOS transistor -1963
Lo stato dell’interruttore (aperto/ chiuso) è determinato dallo stato di un segnale elettrico!
Il transistor bipolare
Due stati di un segnale elettrico (tensione, corrente)….. Si possono associare a due stati logici:
Alto=Vero, Basso=Falso….LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
La rivoluzione dell’elettronica
Cosa si può fare con un transistor?
1- Si possono realizzare reti che svolgono funzioni logiche-aritmetiche
AND (serie), OR (parallelo), NOT.
2- si può scegliere quale operazione logica eseguire (quale rete ultizzare) sulla base dello stato di un segnale elettrico, cioè si possono realizzare strutture programmabili
Si possono realizzare strutture di calcolo che maneggiano solo
quantità elettriche ….. Calcolatori elettronici….
3- si possono realizzare delle strutture bistabili che memorizzano lo stato di un segnale elettrico = CELLE DI MEMORIA.
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
La rivoluzione dell’elettronica
Perciò:
Dalla dimensione degli interruttori e delle interconnessioni!!
Integrazione e velocità……..
La potenza del calcolatore dipende:
dalla complessità della rete di calcolo, dalla velocità con cui la rete di calcolo è in grado di fornire il risultato (tempo di propagazione).
Il transistor allo stato solido ha reso possibile una miniaturizzazione molto spinta che ha portato a ridurre le dimensione di strutture di calcolo molto complesse.
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
Si
Si parte da un materiale semiconduttore purissimo, il silicio (Si). A temperatura ambiente non conduce….si comporta come un isolante
Come è fatto un transistor…
p
Si producono zone in cui sono presenti impurità, atomi diversi: queste zone si comportano come conduttori (n,p), formano giunzioni raddrizzanti
n+n+
drain source
Vc - alta
Normalmente il percorso tra drain e source è ad elevata resistenza (aperto).
gate
Si rendono possibili i contatti elettrici deponendo
degli elettrodi metallici
Un potenziale positivo applicato al di sopra dello strato di isolante tramite il contatto metallico (gate), produce la formazione di un strato conduttore al di
sotto, chiudendo il percorso di corrente tra drain e source
Si depone uno strato di isolante
SiO2 che viene rimosso nelle zone in cui si vuole un contatto elettrico
DRAINDRAINSOURCE
n
Vd +Vs -
p
Si
n
p
n
gate
drainsource
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
Un circuito è composto da transistor, interconnessioni ed altri componenti elettrici (resistenze e capacità).
Per ottenere la massima compattezza e ridurne le dimensioni si realizza in forma integrata: tutto viene realizzato sullo stesso substrato di silicio utilizzato per i transistor!
Cosa è un circuito integrato…
Primo circuito integrato –Texas Instruments - Jack Kilby 1958-
Premio Nobel nel 2000
(2 transistor su una barra di germanio)
Tutti I transistor realizzati sullo stesso substrato
12 mm
Primo IC commerciale -– Fairchild – Robert Noyce 1961.
(cella di memoria (Flip-Flop) )
Sviluppa la tecnologia per realizzare sul substrato dispositivi e interconnessioni
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
Un passo avanti
Nel 1971, tre ingegneri della Intel, Federico Faggin, Ted Hoff e S. Mazer, realizzarono un ulteriore passo in avanti in fatto di
miniaturizzazione: progettarono e costruirono il primo microprocessore, cioè un’intera unità di calcolo (la CPU) in
un singolo circuito integrato. Questo microprocessore fu denominato Intel 4004.
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
Circuiti integrati - Tecnologia Planare
substrato
Transistor Resistenza
Capacità
Metal 2= interconnessioni
Metal 1= interconnessione
isolante
vias
Sul substrato di silicio:
Si definiscono zone diverse sulla superficie
(progetto 2-D)
Si realizzano i transistor, i resistori e le capacità.
Si realizzano le interconnessioni,
in metallo-
Si possono ottenere livelli molto spinti di
integrazione realizzando molti livelli di
metallizzazione.
anche su più livelli
Tutto viene realizzato accedendo dalla superficie
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
Circuiti integrati - Tecnologia Planare
substrato
Sul substrato di silicio:
Si modificano le proprietà elettriche di
alcune regioni attraverso l’impianto o la diffusione
di impurità
DROGAGGIO
Si depongono strati di ossido o
di metallo:
DEPOSIZIONE
Si rimuovono regioni degli strati creati:
ATTACCHI
Tutte queste azioni devono essere effettuate in maniera selettiva solo in alcune regioni stabilite
Secondo un disegno prestabilito: un pattern che viene determinato da una serie di maschere.
Struttura di silicio
Ogni rettangolo
colorato rappresenta
la definizione di una zona
con proprietà diverse
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
Tecnologia planare• Preparazione del substrato di Si
Crescita di monocristalli di silicio purissimo:
Processo di Czochralski: Un seme cristallino è ruotato e lentamente
estratto da un crogiolo contenete silicio fuso
Il ‘lingotto’ (monicristallo) viene affettato con lame di
Diamante e lavorato per essere ridotto in fette di
circa 500 μm di spessore con superfici rettificate
Molto diffuso : ¼ della crosta terrestre
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
Il Wafer e i dice
Wafer
Die
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
Tecnologia planare• Deposizione di strati isolanti
• SiO2. Si pongono le fette (wafer) ad elevata temperatura in una atmosfera ossidante O2 o N2O
• Deposizione di strati metallici
Power Supply
Wafer di Silicio
Bersaglio di alluminio
Gas in Gas out
P
• sputternig
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
Tecnologia planare• Drogaggio: p=Boro n=Arsenico
Ioni di drogante vengono accelerati e focalizzati sul wafer, nelle zone in cui la maschera non protegge il substrato di
silicio le impurità penetrano nel reticolo cristallino e modificano la struttura del materiale
Il materiale viene riscaldato per permetter una riorgazzinazzione del
cristallo
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
Tecnologia planare
• Rimozione di materiale superficiale in regioni selezionate (substrato o strati deposti)
A seconda della soluzione chimica scelta è possibile rimuovere solo alcuni dei materiali.
Bagno acido
Es . il SiO2 si attacca con una soluzione acquosa di HF ……
Per il silicio in soluzione deve esserci anche HNO3........
• Etching = attacchi
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
Sorgente di radiazione EM
Bagno acido
Zona esposta per il passo produttivo:
drogaggio o attacco acido
Maschera: da progetto
Zona protetta
Fotoresist non sviluppato: Non resistente agli attacchi
Fotoresist sviluppato: resistente agli attacchi
Sul wafer viene deposto uno strato di un polimero detto ‘fotoresist’
Il fotoresist è esposto ad una sorgente luminosa
attraverso una maschera
Sistema ottico
Si immerge in un solvente che elimina solo il fotoresist non esposto
Litografia: la maschera definisce un pattern Fotoresist
Sistema ottico
Fotoresist sviluppato
1
2
3
Permette di rimuovere selettivamente gli strati deposti, dando loro la forma (2-D) voluta o di accedere in corrispondenza di regioni precise al substrato
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
Litografia – verso il limite…
E’ necessario tenere conto della diffrazione…
Si utilizza una pre-distorsione della maschera:
Optical Proximity Correction (OPC),phase-shift masks (PSM)
Si utilizza un liquido come mezzo di propagazione: Immersion lithography (2006- fino a 22nm)
Dipingere linee di 1 cm di spessore con un pennello di di 3 cm di diametro…
La lunghezza d’onda delle sorgenti ottiche utilizzate è minore delle (oggi =193 nm) dimensioni laterali dei dispositivi
E dopo…
Si possono utilizzare sorgenti a raggi X e cannoni elettronici
Lu
ng
he
zza
d’o
nd
a (
nm
)
Risoluzione del processo (nm)
Litografia: lunghezza d’onda- risoluzione
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
Litografia
E dopo…
Oppure il microscopio a forza atomica AFM per deporre
molecole di fotoresist
(dip pen nanolytography)
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
integrazione: processi CMOS
1971-4004, INTEL 10µm, 2k transistor
740 kHzFederico Faggin
2008- core i7, INTEL 45 nm, 730 M
transistor2.66 GHz
Nome del processo(INTEL)
P856 P858 Px60 P1262 P1264 P1266 P1268 P1270
1° produzione 1997 1999 2001 2003 2005 2007 2009 2011
Generazione 250 nm 180 nm 130 nm 90 nm 65 nm 45 nm 32 nm 22 nm
Dimensione del wafer(mm)
200 200 200/300 300 300 300 300 300
interconnessioni Al Al Cu Cu Cu Cu Cu ?
canale Si Si Si Strained Si Strained Si Strained Si Strained Si Strained Si
Dielettrico do gate SiO2 SiO2 SiO2 SiO2 SiO2
(k=3.9)High-K High-K High-K
Elettrodo di gate Poly-Si Poly-Si Poly-Si Poly-Si Poly-Si Metal Metal Metal
MOS- FujitsuINTERCONNECT- Fujitsu
Strained Si= srato di Si in cui gli atomi si tovano a distanze maggiori di quelle che si hanno normalment. Questo si può ottenere crscendo il Si su di una strati di Si Ge (nel germanio le distneze ineratomiche sono maggiori). La maggior distanza tra gli atomi da’
luogo ad un incremento della mobilità degli elettroni. Velocità maggiore dei transistor
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
Interconnessioni.
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
Verso la miniaturizzazione più spinta
transistor non planari, controllo del gate su tre facce
Utilizzo di ossidi nuovi
Transistor Intel 32 nm
Promessi:22 nm poi 16 nm (2016)
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
integrazione: I MICRODate Name Developer Clock Process Transistors
1971 4004 Intel 740 kHz 10 µm 2,250
1978 8086 IBM 10 MHz 3 µm 29,000
1989 80486 Intel 25 MHz 1 µm 1,180,000
1989 i860 Intel 25 MHz 1 µm 1,000,000
1999 Pentium III Intel 450-600 MHz 0.25 µm 9.5 M
1999 PowerPC 7400 Motorola 350-500 MHz 0.20 µm 10.5 M
1999 Athlon AMD 500-1000 MHz 0.25 µm 22 M
2008 Atom Intel 0.8-1.6 GHz 45 nm 47 M
2008 Core i7 Intel 2.66-3.2 GHz 45 nm 730 M
2008 Opteron "Shanghai" AMD 2.3-2.9 GHz 45 nm 751 M
2010 POWER7 IBM 3-4.14 GHz 45 nm 1200 M
x2000 :100 x1000Oggi 32 nm……..
1971-4004, INTEL 10µm, 2k transistor
740 kHzFederico Faggin
2010- core i7, INTEL 32 nm, 1.17 G
transistor3,3 GHz,248 mm2
248
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
Integrazione: MEMORIE
year size(Mb) cyc time1980 0.0625 250 ns1983 0.25 220 ns1986 1 190 ns1989 4 165 ns1992 16 145 ns1996 64 120 ns2000 256 100 ns2003 1024 60 ns
Flash
291 MbSRAM –Intel-2,5 ns
Im-Flash tech.
32 Gbit NAND Flash
34 nm -May 2008
Samsumg 2010 4Gb 50 ns (30 nm)
(Single Chip DRAM)
=1 bit
1 Transistor=1 bit
=1 bit
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
Elaborare segnali non elettrici
Concentrazione
Forza
Pressione
Temperatura
Spostamento
Accelerazione
Concentrazione
Forza
Pressione
Temperatura
Accelerazione
SENSORE ATTUATORE
SENSORE: trasforma una grandezza non elettrica in una
grandezza elettrica, che può essere memorizzata ed elaborata da un
elaboratore elettronico
ATTUATORE: trasforma una grandezza elettrica in una
grandezza non elettrica
Corrente
Tensione Carica
Corrente
Tensione
Carica
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
Sensore: 2 esempi
Massa vincolata con un materiale elastico al corpo di cui si vuole misurare l’accelerazione
a=Fext/Mb
Elongazione della molla = a m/k (regime)
L’elongazione della molla viene trasformato in un segnale elettrico: tipicamente variazione di
capacità o di resistenza
P1
P2
dP2
Membrana elastica che si deforma in relazione alla differenza di pressione
La deformazione della membrana viene trasformato in un segnale elettrico:
tipicamente variazione di capacità o di resistenza
Accelerometro
Sensore di pressione
Q=CV C=A/d
Q=CV C=A/d
A
A
d
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
Elaborare segnali non elettrici: Applicazioni
Automotive:Rilevazione delle condizioni di marcia del veicolo
Accelerazione = URTIMoto delle ruote = scivolamento, perdita di aderenza
Controllo del motore, misure di pressione
Attuazione di sistemi di sicurezza: AirBagSistemi di controllo dell’assetto (ABS, ESP…)
Consumer ElectronicsSistemi di stampa
Console di gioco.Movimento
Output ottici.
Telecomunicazioni
Sistemi in RF, Sistemi ottici - ricevitori Sistemi in RF, Sistemi ottici –Attuazione di switch, trasmettitori
MedicinaMicrofluidicaBiosensori
Console di gioco, telefoni portatili, notebook.Intensità e colore di radiazioni.
Rilevazione del movimento (accelerazione, posizione)
Sistemi ottici, Fotocametere, Macchine fotografiche.
Intensità e colore di radiazioni
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
MS e MEMS
Concentrazione
Forza
Pressione
Temperatura
Spostamento
Accelerazione
Concentrazione
Forza
Pressione
Temperatura
Accelerazione
SENSORE ATTUATORE
MS: Micro-System
MEMS: MicroElectroMechanical- System
E’ interamente realizzato sul o nel substrato di silicio, sfruttando le tecnologie di lavorazione microlettroniche ed aggiungendo dei passi
speciali.
E’ necessario passare dalla lavorazione planare del silicio alla lavorazione 3-D.
…Dagli anni 80
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
MS: le due tecnologie più diffuse
BULK MICROMACHINING:
La struttura 3-D è ricavata nel substrato.
SURFACE MICROMACHINING
La struttura 3-D è realizzata sopra il substrato
Attacchi anisotropi, idrossido di potassio, KOH
Membrana per la misuradella pressione
Cerniera
Dispositivo mm, struttura 1 µm, spessore 100 µm.
Dispositivo mm, struttura 1 µm,
spessore 1-3 µm.
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
Bulk micromachining
Cristallo di Si
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
Surface micromachiningStructural – poliSi
Sacrificial –vetro fosfosilicato (deposto per sputtering) o SiO2
2
1
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
MS: sensori di pressione
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
MS: Accelerometri
BULK MICROMACHINING:
La struttura 3-D è ricavata nel substrato.
SURFACE MICROMACHINING
La struttura 3-D è realizzata sopra il substrato
massa
a
mollamassa
a
10 um
10 um
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
MS: giroscopi
Forza di Coriolis- accelerazione lungo x
F=-2mv
x
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
MS: ELETTRONICA DI CONSUMO
Accelerometrogiroscopio
St microlelettronica ha prodotto il miliardesimo accelerometro mems nel
2009
Sensore magnetico
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
MS: Biosensori
Surface MICROMACHINING:
Travi a sbalzo come bilance per molecole.
C
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
MS: Biosensori
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
MEMS: MicromacchineAttuazione elettrostatica F=1/2 AV2/d2
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
MEMS: Micromacchine
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
MOEMS: Microspecchi
16 µm
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
MOEMS: microspecchi
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
MS: testine per inkjet
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
E poi….. …. nano….
nanostrutture
microstrutture
atomi
Circa 25 nm
H
HH2 Bottom -up
Top - downMICROELETTRONICA MICROSISTEMI
1 mm
1 mm
100 µm
10 µm
1 µm
100 nm
10 nm
1 nm
0.1 nm
10 µm
Globulo bianco
3 nm
Quantum realm
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
Nano pillar per DNA separation (Honk Kong University)
Attuatori di nano bolle (Honk Kong University)
Nanotubi di carbonio
Top-Down
Si spingono le tecnologie del silicio basate sulla fotolitografia
3 µm
300 nm
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
Bottom-up• Reazioni chimiche: Sol-gel, CVD, Spray,
PVDL….molto utilizzate per nano-polveri, nano-tubi etc.
• Reazioni chimiche: Self Assembly.
si sfrutta il legame ordinato tra atomi o molecole che si crea in alcune condizioni (es. crescita di cristalli, DNA)
• Atom by Atom Assembly.
si manipolano i singoli atomi: ad esempio con la punta di un microscopio a forza atomica (AFM) con tecniche di nanolitografia ‘dip pen’.
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
Circuiti integrati - Tecnologia Planare
substrato
Resistenza isolante
Sul substrato di silicio:
Si definiscono zone diverse sulla superficie
(progetto 2-D)
Si realizzano i transistor, i resistori e le capacità.
Si realizzano le interconnessioni,
in metallo-
Si possono ottenere livelli molto spinti di
integrazione realizzando molti livelli di
metallizzazione.
anche su più livelli
Tutto viene realizzato accedendo dalla superficie
vias Metal 2= interconnessioniMetal 1= interconnessione
Transistor
Capacità
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
Bottom-up
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy .
