Figura / - P/N OUT del 6502 e 6522 - Si osservi che lali chip sono fornili entrambi di linee d·interrupl.

Quinta Parte

gramma principale dirama verso una su-broutine od una routine di servizio per lagestione di un interrupt (fig. 2).

Tale operazione avviene, per alcune ditali informazioni, in modo automatico(contenuto del contatore di programma eregistro di stato) e per altre in modo co-mandato dal programmatore tramite leapposite istruzioni del 6502. Lo stack è unastruttura UFO cioè, Last-In, First-Out, inquanto l'ultimo dato immagazzinato in es-so è sempre il primo ad essere ripescato.

Ritornando al nostro interrupt, essopossiede lo svantaggio di richiedere che laCPU abbia almeno una linea, detta appun-to di interrupt, ed inoltre richiede un'appo-

vss RES VSS CA1ROY <1>2(OUT) PAO CA201 (OUTI S.O. PA1 RSOIRQ 00 (IN) PA2 ASIN.e. N.e. PA3 AS2NMI N.C. PA4 AS3SVNC Riw PA5 RESVCC DO PA6 DOAO 01 PA7 01Al 02 PBO 02A2 03 PB1 03A3 04 PB2 04A4 05 PB3 05A5 06 PB4 06A6 07 PB5 07A7 A15 PB6 /P2AB Al4 PB7 CS1A9 A13 CB1 ffiAl0 A12 CB2 A/WAl1 VSS VCC iRO

1a 1b

dando ad eseguire una routine ad essa as-servita, detta routine di servizio, che è dele-gata all'elaborazione dell'interruzione.

Prima di far questo, cioè prima delladiramazione, il processo re deve conserva-re nello stack il program counter o conta-tore di programma il quale servirà ad iden-tificare il punto in cui è stato interrotto ilprogramma principale e da cui bisogneràricominciare al ritorno dall'interruzione. Il6502 preserverà in tale area anche il regi-stro di stato (P) per evitare che questo ven-ga alterato dalle routine di servizio. Per chinon lo sapesse, lo stack (pila) è un'areanella quale vengono immagazzinate delleinformazioni fondamentali quando il pro-

di Tommaso Pantuso

Interrupt

Nel problema della comunicazione diuna CPU (unità centrale di processo), peresempio un microprocessore nei micro-computer, con le varie periferiche, il pro-blema dell'identificazione e del servizio aivari dispositivi (scheduling) viene risoltocon alcune tecniche di base (tra cui l'inter-rupt) che andiamo ad elencare.

La prima è quella del polling (registra-zione). Con tale metodo la CPU interrogaciclicamente le varie periferiche collegateal 8US per verificare se una di esse harichiesto servizio. Se la risposta è afferma-tiva esso viene immediatamente concesso,cioè si rimanda in esecuzione il program-ma che permette alla periferica in oggettodi svolgere le proprie funzioni; se è negati-va, essa viene ignorata e si passa all'inter-rogazione della seguente.

Tale tecnica è molto semplice e vieneesplicata comodamente in quanto non èrichiesto nessun supporto hardware poten-do essere risolta completamente via soft-ware. Ha però notevoli svantaggi. La mag-gior parte del tempo della CPU è infattisprecato per l'interrogazione di dispositiviche in quel momento possono anche nonaver richiesto servizio ed inoltre, se unaperiferica richiede tale servizio subito do-po essere stata interrogata, lo riceve quan-do ritorna il proprio turno di colloquio. Sicapisce come in questo caso essa vengaservita in ritardo rispetto alla richiesta edoltre allo spreco di tempo si può correre, inalcuni casi, il pericolo di perdere dei dati.

"Comunque - dice Rodnay Zaks -laregistrazione viene usata estensivamentequando un processore non ha nient'altrodi meglio da fare" e naturalmente quandosi vuole mantenere semplice l'architetturadel sistema.

Più efficace è un'altra tecnica che nonspreca tempo a "dar conto" a dispositiviche non hanno effettuato richieste ma chevengono presi in considerazione solo sullabase di una eventuale chiamata: è questa latecnica dell'interrupt. I dispositivi periferi-ci sono ora connessi ad una linea di inter-rupt collegata con il processore (fig. la).

Quando il dispositivo richiede servizio,esso invia un impulso od un livello allaCPU la quale, dopo aver terminato di ese-guire l'istruzione in corso, si incarica dellaperiferica che ha effettuato la richiesta an-

Siamo giunti in dirittura d'arrivo perquanto riguarda la descrizione delcontrollo delle linee d'I/O di un com-

puter nel collegamento con il mondo ester-no. Oggi daremo i ragguagli necessari suirimanenti registri del 6522 e come applica-zione praticaforniremo la prossima volta glischemi e i disegni dello stampato per la co-struzione di un semplice e preciso combina-tore telefonico interamente comandato dalcomputer. Prima di tutto ciò vogliamo peròaffrontare, seguendo le linee essenziali, unargomento tanto interessante quanto impor-tante per problemi d'I/O: /'interrupt.

MCmicrocomputer 28 89

Figura 2 - Salvaguardia di doli importanti nello Stock dopo !'invio di una richiesta d'interrupt da parte di unaperiferica. Al termine della routine di manipolazione dell'interrupt. il primo elemento ad essere riletto è l'ultimointrodotto (struttura LIFO).

sita circuiteria la quale identifichi il dispo-sitivo che ha trasmesso la richiesta e cheasserva ad esso la CPU. A proposito di talefatto, esistono due metodi fondamentaliper l'indentificazione della periferica ri-chiedente: uno software e uno hardware. Ilprimo, quello software, è quello preceden-temente descritto di registrazione o polling:quando la CPU riceve richiesta di interru-zione, esegue il polling dei vari disposi tiviper intercettare quello interessato ed effet-tuare la relativa routine di manipolazionedell'interrupt. Il secondo è un metodo tuttohardware tramite il quale una adeguatacircuiteria esterna fornisce immediatamen-te l'indirizzo della periferica che ha richie-sto servizio. Esso è utilizzato quando si hanecessità di risposte più che rapide; in casocontrario (ed anche nella maggior parte deicasi) si agisce utilizzando il polling. Vistoche siamo in argomento, accenniamo unattimo alle linee di interrupt del 6502. Essesono di due tipi: a) NMI cioè not maskableinterrupt (interruzione non mascherabile);b) IRQ cioè interrupt request (richiestad'interruzione). Tali linee vengono attivatese mandate a livello basso per alcuni mi-crosecondi (almeno). Esse sono sostanzial-mente differenti. Infatti la richiesta d'inter-ruzione sulla linea IRQ può (o non) venireignorata dalla CPU: basta porre alto (obasso) un flag apposito del registro di statodetto interrupt flag (I) per mascherare, nelsenso di nascondere, il fatto che si sia veri-ficata richiesta d'interruzione su tale linea.In tal caso (I = I) il programma proseguecome se IRQ non fosse avvenuto. Un'ope-razione del genere non può essere effettua-ta nei confronti di NMI la quale ha prioritàassoluta ed i dispositivi ad essa collegati, inseguito alla richiesta, vengono serviti im-mediatamente. Vediamo brevemente cosasuccede quando il 65502 riceve una richie-sta d'interrupt su NMI ed IRQ.

Quando arriva una richiesta sulla lineaNMI, la CPU effettua il salto ad un indiriz-zo che è registrato in ROM nelle locazioniesadecimali FFFA-FFFB e che punta adalcune routine fondamentali le quali effet-tuano il trasferimento nello stack del con-tatore di programma (PC) ecc. Poi vieneeseguito un salto in RAM agli indirizziesadecimali 1)318-1)319 (per il VIC) dove èmemorizzato un puntatore (byte basso ebyte alto) che invia ad una routine di mani-

fERIFfR,/CA

APIRIFEAICR

B

INTERRUPT

CPUALTRIOfiTl

REGISTRO DI STfiro

CONT~TOAF 01 PJ,OCt.

5TAcK

polazione. L'indirizzo in RAM può esserenaturalmente modificato dal programma-tore per i propri scopi (per esempio cedereil controllo ad un programma da lui idea-to). La stessa cosa accade per una richiestasulla linea IRQ solo che in tal caso la CPUsalta agli indirizzi FFFE-FFFF e poi a1)314-1)315 (gli ultimi sono sempre riferitial VIC). Esiste inoltre tra le istruzioni del6502, BRK (BReaK) che opera in modoidentico ad IRQ ed è utilizzata per genera-re un interrupt via software programmato.Se si sia verificato un BRK od un IRQ puòessere discriminato andando a controllareil flag B del registro di stato: esso sarà l sesi è verificato un BRK o l) se si è verificatoun IRQ hardware. L'uso di BRK è moltodelicato per via di alcune operazioni dacompiere sul program counter e quindinon è consigliato ai neo-programmatori inassembler. .

Aggiungiamo come ultima cosa, a titoloinformativo, che lo stack ha importanzavitale nella gestione di interrupt multiplima ulteriori spiegazioni esulano dai nostriscopi.

I registri del VIAAvete ormai acquisito tutte le nozioni

necessarie per poter seguire un discorsopiù compatto avendo le basi sufficienti sul-l'interpretazione delle terminologie che an-dremo ad usare, e quindi non ci sofferme-remo oltre sulla spiegazione di concetti cheriteniamo acquisiti. Sottolineiamo il fattoche, all'interno del VIC, sono presenti dueVIA ma che noi faremo riferimento solo aquello accessibile tramite la user por t edallocato tra gli indirizzi decimali 37136 e37151 (esadecimali 9111)-911F).

371"9

37150

Vie da zero

Il 6522 possiede 16 registri e nel VIC 20si può accedere ad essi direttamente tra t-tandoli come semplici indirizzi di memo-ria. Su quelli riguardanti la sezione PIOnon c'è più molto da dire, quindi passere-mo subito alla descrizione degli altri. Essisono: 6 registri per l'uso dei timer interni alVIA; uno shift register (SR); un registro dicontrollo ausiliario (ACR); un registro dicontrollo delle periferiche (PCR); un regi-stro di stato o dei flag d'interrupt (IFR); unregistro di abilitazione degli interrupt(lER). Premettiamo che i dati che stiamoper fornire potranno essere compresi me-glio con la pratica: è questa che raccoman-diamo al lettore aiutandosi anche con ilVICLAB. Inoltre per motivi di spazio nonpotremo dilungarci molto su esempi prati-ci che lasciamo alla vostra pazienza ... Echissà che non venga fuori qualche bellaapplicazione!

I registri IER ed IFRSono due registri che effettuano il con-

trollo sugli interrupt. Sono posizionati nel-le locazioni decimali 37149 (lFR) e 37151)(IER). Essi sono interdipendenti, più pre-cisamente IER influisce sul comportamen-to di IFR così come avveniva per DDR eIOR.

Il registro dei flag d'interrupt è un regi-stro d'ingresso e quello di abilitazione ditali flag è un registro d'uscita.

Per un esame più accurato si confronti lafigura 3. Da essa si può notare che ad ognibit di IER ne corrisponde uno di IFR.Ogni bit (da l) a 6) di IER posto ad I farà sÌche un determinato evento alzi il corri-spondente flag in IFR; viceversa se uno diquei bit è a I), il corrispondente flag nonsarà alzato e l'interrupt verrà ignorato.Quindi, se le condizioni di IER lo permet-tono, ciascun flag di IFR, corrispondenteognuno alla posizione di un bit, sarà messoad l dalle condizioni descritte in tabella I.

IFR \I flag è alzato da:

bit O opportuno segnale su CA2bit 1 opportuno segnale su CA1bit 2 operazione su SR (fine shift)bit 3 opportuno segnale su CB2bit 4 opportuno segnale su CB1bit 5 scaricamento del TIMER 2bit 6 scaricamento del TIMER 1

Tabella I - Operazioni che alzano if1ag di IFR.

Figura 3 - INTERRUPT REGI-STER ENABLE (IER) ed IN-TERRUPT FLAG REGISTER(IFR). IFR è controllato da IERnel senso che ogni bit posto ad I inquest 'ultimo registro fa si che uneventuale interrupt venga segna·lato nel registro di stato IFR. Selo stesso bit è posto a zero. !'inter-rupt viene ignorato dalla CPU.Per azzerare IF R si può procederecon le operazioni della tabella 2(pag. 92) o come descritto infigu-ra 4 (pag. 92).

90 MCmicrocomputer 28

I PiÙ DEL PERSONAL KIDGARANZIA 1 ANNOPAD NUMERICO ESTESOCARAnERI MINUSCOLICONTROLLO D/REno DEL CURSORETASTI FUNZIONALIREPEAT AUTOMATICOEPROM UTENTE

I PREZZI DEL PERSONAL KIDIVA esclusa garanzia 1 anno

KIO 2010 (48 Kb, tastiera Incorporata l L 1.210000

KIO 20205 (48 Kb. monitor 12" incorp .. test separato] L 1 500000

KID 20305 (48 Kb. monitor 12" e drlve 5" ,ncorp. tast ,ep) L 2300000

KIO 20405 (48 Kb, mOnitor 10" e due dnve 5" Incorp. tosI sep J l 3000 000

PER PERIFERICHE E INTERFACCERICHIEDERE IL LISTINO COMPLETO

PERSONAl l(JO { PQO(X)no E GARANTITO O"llA S1PQ(ll.1

CERCASI CONCESSIONARI/,

/ ,/ ,

/ ,/ ,

/ ,// Spett. SIPREL "

// gradirei ricevere: "// O Ind. Concesso dì Zona "

/ D Documentazione D listino Prezzi "/ ,

/ ,// Nome "

/ ,// Vio "

/ ,L: Cop Città Me "~ ,

/ '

Via Di ViHorio. 82 Tel. (071) 804630560020 CANDIA· ANCONA

SSIPR~L",

CPU 6502 RAM 48Kb espand,b,le a 64 KbROM 14 Kb - BASIC reSidenteCompatibIle APPlE (marchio reg APPLEComputer)

Vic da zero

Figura 5 - In uno scorrimentoverso destra. /'interrupt della li-nea CA2 ha maggiore priorilàrispello agli altri in quanto vie-ne lello per primo. Viceversa, inuno scorrimento verso sinistra,maggiore importanza ha l'in-lerrupt su T I. Per assegnarepriorità diverse, bisogna con-frollare ibit di IFR secondo unadifferente sequenza.

i23

23

6

4

7

5C.OR./lIMl}o/TO 1/ DlSTPJI /JI IFII.

7

81T N° 7 6 5 O Figura 6 - Configurazioni delregislro di con frollo della peri-

37i't8 peR /erica, PCR, e suddivisione inzone secondo i controlli effet-

CB2 Uli tua/i.

~rRN]SCORRIMENTO /I SIN/STIlI/ D/ IFfI,

IFR Il flag è abbassato da:

bit O lettura o scrittura in 10R Abit1 lettura o scrittura in IOR Abit 2 lettura o scrittura in SRbit3 lettura o scrittura in IOR Bbit 4 lettura o scrittura in IOR Bbit 5 lettu ra del byte basso o

scrittura nel byte alto di T1bit 6 lettu ra del byte basso o

scrittura nel byte alto di T2

Nelle indicazioni di tale tabella, per "op-portuno segnale" intendiamo un fronte disalita, di discesa, un impulso od una varia-zione di livello. La natura del segnale abili-tante è definita dal contenuto di un altroregistro (PCR) che analizzeremo tra breve.Chiameremo d'ora in poi tale segnale dicomando transizione attiva.

I flag precedenti possono essere riposti a9 dalle condizioni elencate nella tabella 2.

Tabella 2 - Operazioni per abbassare iflag di IFR.

Tabella 3 - Influenza dei bil 7-6-5 di PCR sulle linee di controllo CB2 e CBI.

NO PCR7-PCR6-PCR5 Operazione

1) 000 Il flag d'interrupt di CB2 (F3) viene posto ad 1quando tale linea passa daalta a bassa (fronte di discesa); F3viene azzerato leggendo o scrivendoin 10R B o scrivendo 1 nella posizione F3

2) 001 Tutto come il punto 1)solo che F3 non viene azzerato da un'operazionedi lettura o scrittura in IOR B

3) 010 Tutto come il punto 1) con l'unica differenza che la transizione attiva suCB2 deve essere un fronte di salita.

4) 011 Tullo come il punto 3) tranne che una operazione di lettura o scrittura inIOR B non azzera F3

5) 100 Scrivendo in IOR B, CB2 va bassa; essa ritorna a livello allo con unatransizione attiva su CB1

6) 101 Scrivendo in IOR B. CB2 va bassa per un ciclo7) 110 Abbassa CB2 e la mantiene in tale stato8) 111 Mantiene alta CB2

Quindi, se per esempio una transizioneattiva su CB2 pone ad I il bit 3 di IFR, perricondurlo a 9, ripristinando così le condi-zioni iniziali, basterà leggere il contenutodi IOR B (o scrivere in esso). Questi auto-matismi di ripristino sono di estrema como-dità nei problemi di interscambio dati.

Esistono però condizioni meno automa-tiche di azzeramento dei flag d'interrupteffettuati tramite la CPU potendo essa leg-gere o scrivere nei registri citati. Notevoleimportanza assume a questo punto il con-tenuto del bit 7 di IER. Se infatti tale bit èposto a 9, una parola scritta in IER econtenente degli uno in qualunque posizio-ne da 9 a 6 azzererà automaticamente i bitcorrispondenti di tale registro; eventualizero nella parola che scriviamo in IER nonavranno nessuna influenza sui flag.

Viceversa il millantato bit 7 è posto ad I,ogni uno scritto in IER porrà alto un bit diabilitazione. Per fare un esempio pratico,se scriviamo in IER la parola 01111100saranno azzerati i bit da 2 a 6; scrivendopoi in esso 100000II saranno posti ad uno ibit O ed I (quindi abilitati gli interrupt diCA I e CA2); per maggiori chiarimenti siconsulti la figura 4.

Terminiamo dicendo che quando il regi-stro dei flag rileva un interrupt, viene atti-vata la linea IRQ del VIA: il bit 7 di IFRsegnala, se è ad l, che si è verificato uninterrupt su IRQ. Inoltre per rilevare ed

identificare gli interrupt si fa scorrere ilcontenuto di IFR a destra od a sinistra e sicontrolla dopo ogni scorrimento il conte-nuto del flag C (carry) del registro di statoP del microprocessore. Questa tecnica as-segna diversa priorità agli interrupt a se-conda che lo scorrimento sia effettuato adestra od a sinistra: per esempiv in unoscorrimento a sinistra un interrupt su TIha priorità più elevata rispetto agli altriperché lo stato del flag corrispondente inIFR viene rilevato per primo (cadendo perprimo nel carry); si confronti la figura 5.U registro peR

È situato nella locazione decimale37148. Esso controlla, con le varieconfigu-

razioni dei suoi bit, le quattro linee di con-trollo, due per porta, del VIA denominateCAI, CA2, CBI, CB2. Esse sono fonda-mentali per effettuare procedure di hand-shake cioè protocolli ad uso e consumodello scambio di informazioni tra unitàcentrale ed unità periferiche. Vi ricordia-mo che sulla user port del VIC sono presen-ti solo CB I e CB2 essendo CA I e CA2utilizzate rispettivamente dalla macchinaper la gestione del RESTORE e per alcunicontrolli sul motore del registratore a cas-sette. Tali linee possono inoltre essere usa-te come I/O seriale o come linee d'inter-rupt. Esaminiamo più in dettaglio tale re-gistro facendo riferimento alla figura 6. Daquest'ultima si può vedere che i bit 7-6-5

PRROLII ~cl/ITTA IN IER COHTt;NUTO DI IER, Figura 4 - Se il bil 7 diIER è O ogni I scrillOdalla CPU in tale regi-stro, azzererà i corri-spondenti bif mentregli O non produrrannoalcun e//ello. Vicever-sa se il bil 7 è I. ogni Iscrillo in IER alzerà ilcorrispondente bil diabilitazione. Si osser-vino bene le operazioniindicale in queslafigu-fa a partire da una pa-rola qualsiasi contenu-ta in IER.

controllano le operazioni su CB2; il bit 4quelle su CB I; i bit 3-2-1 quelle su CA2; ilbit 9 quelle su CA l.

Nelle tabella 3 sono descritte le opera-zioni a cui rispondono le linee CB2 e CB Isecondo il modo in cui sono configuratirispettivamente i bit 7-6-5 e 4 di PCR rite-nendo simmetriche quelle a cui sono sog-gette CA2 e CA I con la manipolazione deibit 3-2-1 e 9. In seguito daremo qualchedimostrazione usando il VICLAB.

Per il bit 4 valgono invece le seguenticonsiderazioni: se esso è Q il flag di CBl(F4) è posto ad l da una transizione alto-basso su tale linea; se esso è ad l, F4 è posto

92 MCmicrocomputer 28

Figura 7 - Segnali che alzano i/j1ag di CB! a seconda della configurazione del bit 4 di PCR.

Vic da zero

CONTENUTO DELBiT 'f 01 Pc Il.

+'5VI(

ITIJ3IIIT] IFR~~~6j

+5~

'f

i ~v ITII:ITIIIJ InCM

8fT"" 7 6 Figura 8 - Registro di con-trollo ausiliario ACR esuddivisione in zone secon-do i controlli effelluati daibit corrispondenti.

peR

ACR ed i due timer TI e T2

rispettivamente sulla porta A (PA) ee sullaporta B (PB). Quando tali bit sono a 9 nonviene effettuato alcun latch. Quando sonoad I gli i'\gressi sono latch ed il valore iningresso vIene bloccato da una transizioneattiva su CA 1o CB 1a seconda della portausata. Chiariamo meglio il tutto con unesempio pratico. Montate i due pezzi delVICLAB sul computer.

Cominciamo con l'abilitare illatch sullaporta B scrivendo Inel bit uno (ACRI). InACR all'accensione è contenuta la parola01000000 (64 decimale) quindi dovendoalzare ACR I, dovremo scrivere in tale re-gistro la parola 01000010 (66 decimale).

Eseguita alloraPOKE 37147.66

il latch di PB è abilitato. Provate ora acomporre con gli interruttori la parola10101010 che corrisponderà ad un LEDacceso ed uno spento alternativamente(170 decimale). Provocate una transizionedella linea CB 1(spegnendo e riaccendendoil relativo LED con l'interruttore) e sfilatela schedina d'ingresso VL2 dal connettore.Sul visualizzatore tutti i LED si riaccende-ranno, quindi potremmo pensare che, datoche il registro laR B rispecchia la condi-zione delle linee d'ingresso, in esso debbaessere memorizzato il numero 255 (LEDtutti accesi) mentre se andiamo a leggere ilcontenuto di tale registro ci accorgiamoche esso è 170. Questo era infatti il valorepresente su PB quando abbiamo provoca-to la transizione attiva su CB l. Se inoltre,prima di andare a leggere laR B (PRINTPEEK (37136)) andiamo a leggere il conte-nuto di IFR, PRINT PEEK (37148), essosarà 16che equivale alla condizione 1per ilflag d'interrupt di CBI (F4= l).

Il 6522 possiede due timer interni. Essipossono trovare molteplici applicazionitra cui: generazione di ritardi via hard-ware, generazione di singoli impulsi di du-rata programma bile (one-shot), generazio-ne di treni d'impulsi (free running mode),conteggio della durata di un impulso, con-teggio del numero d'impulsi contenuti inun certo intervallo di tempo ed altre coseinteressanti. Le operazioni di conteggio edinvio di impulsi sono effettuate sulla lineaPB6 per il timer 2 e su PB7 per il timer l.

TI è più potente di T2; infatti mentre ilprimo può manipolare impulsi singoli otreni, il secondo tratta solo singoli impulsi.Inoltre, come vedremo tra breve, TI e T2hanno conformazioni diverse. I bit 7-6 diACR controllano TI mentre il bit 5 con-trolla T2. Le modalità sono elencate nellatabella 4 (pagina 94).

Vediamo dove si trovano questi timer in

Ti371~7

il flag F4, corrispondente al bit 4 di IFR.Provocate quindi (sempre mentre il pro-gramma gira) tale transizione su CB 1 spe-gnendo e riaccendendo il LED corrispon-dente: sullo schermo vedrete la colonna di9 si trasformerà in una colonna di 16 cheequivale ad aver posto ad I il bit 4 di IFR(essendo 1610 = 00010000). Se effettuereteentrambe le operazioni descritte, la colon-na citata sarà composta da 24 poiché risul-teranno alzati i flag F3 ed F4 (2410 =00011000).

Facciamo un ultimo esperimento verifi-cando quanto descritto al punto 5) dellatabella 3. Fate girare il seguente program-ma:

10 POKE 37148,130:POKE 37136,170Esso porrà i bit 7-6-5 di PCR nella confi-

gurazione 199 e scriverà una parola (inquesto caso 179) in laR B. Partendo dallaconfigurazione in cui tutti i LED sono ac-cesi, dopo il RUN quello corrispondente aCB2 si spegnerà. Riusciremo a riaccender-lo provocando, sempre tramite gli interrut-tori della VL2, una transizione alto-bassosu CBI.

A questo punto dovreste aver comincia-to a capire come avvengono gli scambi didati asincroni tra dispositivi. Infatti l'ulti-mo esperimento è un primo rudimento diprotocollo di handshake (eseguito natural-mente a mano).

Rimane ora da esaminare l'ultimo regi-stro di controllo, ACR, che controlla i duetimer, TI e T2, lo shift register e l'operazio-ne di latch in ingresso delle porte PA e PB.Le sue suddivisioni sono indicate in figura8. ACR è posto alla locazione decimale37147.ACR ed i11atch delle porte d'ingresso

Leggendo dei dati che si formano sullaporta d'ingresso e che variano nel tempo,può rendersi necessario bloccarli in deter-minati istanti e memorizzarli. Questo èpossibile abilitando il latch degli ingressitramite i bit 9 ed 1 di ACR che agiscono

ad l da una transizione basso-alto (fig. 7).Verifichiamo ora qualcuna delle operazio-ni descritte con l'aiuto del VICLAB. Pone-te in posizione operativa ledue schede VL 1e VL2 e sistemate gli interruttori della VL2in modo che tutti i LED del visualizzatoresiano accesi. Eseguite:

PRINT PEEK (37148): RETURNe vedrete comparire sul video il numero

decimale 254. Questo significa che in PCRè contenuta la parola binaria 11111110.Per verificare il punto I) della tabella 3 fategirare il seguente programma:

5 POKE 37148.3010 PRINT PEEK (37148); PEEK (37149)20 GET A$:IF A$= "." THEN PRINT PEEK

(37136)30 GOTO 10La prima istruzione azzera i bit 7-6-5 di

PCR, lasciando invariati gli altri, memo-rizzando in esso la parola 00011110 (39 indecimale); la seconda farà apparire sulloschermo il contenuto di PCR ed IFR; laterza legge il contenuto di laR B se vienepremuto il tasto corrispondente all'asteri-sco.

Dopo il RUN appariranno sullo scher-mo due colonne di numeri affiancate. Unasarà composta solo dal numero 30 (conte-nuto di PCR) ed un'altra composta da tutti9 (contenuto di IFR). Mentre il program-ma sta girando, ponete per un attimo azero la linea CB2 agendo sul relativo inter-ruttore. Vedrete il LED corrispondenteche si spegnerà su un primo spostamentodell'interruttore e si riaccenderà quandoquest'ultimo verrà riportato nella condi-zione di partenza: avete così provocatouna transizione alto-basso su CB2. In basea tale operazione, come descritto al puntol), si alzerà il bit 3 corrispondente ad F3nel registro IFR ed allora la colonna di 9 sitrasformerà in una colonna di 8. È infatti:810 = 000010002• Il bit 3 è stato effettiva-mente posto ad l. Sempre mentre il pro-gramma scorre, effettuiamo un'operazio-ne di lettura del contenuto di laR B, comeprogrammato, premendo il tasto "asteri-sco": il bit 3 precedentemente alzato ritor-nerà a 9 (confronta tabella 2). In PCRabbiamo sempre la parola 00011110 quin-di il bit 4 di tale registro è ad I. Se è veroquanto abbiamo detto in precedenza, senoi provochiamo una transizione basso-alto questa volta su CB I, dovrebbe alzarsi

MCmicrocomputer 28 93

Vic da =ero

Tabella 4 - Configurazione dei bit 7-6-5 di ACR per ilcontrollo di TI e T2.

posto il VICLAB introducete in macchinail seguente programma:

5 POKE 37138.25510 POKE 37146,115 POKE 37147,9220 PRINT PEEK (37146)25 POKE 37136, PEEK (37146)30 GOTO 20Spieghiamolo brevemente: 5 - pone tutte

le linee come uscite; 19 - scrive in SR laparola 00000001 (1 decimale); 15 - predi-spone ACR come nel punto 8) della tabel-la; 29 - scrive sullo schermo il contenuto diSR; 25 - riporta sul visualizzatore il conte-nuto di SR; 39 - evidente.

Questo programma invia serialmente inuscita il contenuto di SR. Lo scorrimentoavviene a partire dal bit più significativo;in pratica viene trasmesso il bit di ordinepiù elevato e gli altri 7 scorrono verso sini-stra di una posizione e cosÌ via fino all'ulti-mo. Quando il bit che si trovava in posizio-ne zero supera la settima posizione vienealzato il flag F2 di IFR (nel nostro casoesso viene subito riazzerato perché andia-mo a leggere in IOR B ed il ciclo potràricominciare, altrimenti no). La serie di im-pulsi da applicare a CB I la simuliamoaprendo e chiudendo l'interruttore ad essarelativo (dovremo in pratica accendere espegnere il LED verde di destra). Lo scor-rimento della parola in SR viene simulatosul visualizzatore. Vedrete infatti dopo ilRUN accendersi il LED rosso in posizionezero cioè quello più a destra il quale sisposterà di una posizione verso sinistra do-po ogni impulso inviato su CB I; quandoesso avrà superato la posizione sette, rien-trerà in posizione zero e il ciclo potrà esserericominciato. La trasmissione reale avvie-ne su CB2 dove vedrete il LED corrispon-dente, spento per sette impulsi, accendersiall'ottavo: sono stati infatti inviati sette 9ed un I. Me

N" ACR4-ACR3-ACR2 OPERAZIONE1) 000 SR è disabilitato2) 001 Shift controllato da T1. Si carica SRe ciò avvia lo shift; quando sono stati

inviati 6 bit si posiziona F23) 010 Shift controllato dal clock del VIA4) 011 Shift controllato dagli impulsi applicati a CB1. Quando da CB2 sono

entrati in SR 6 bit viene alzato il flag d'interrupt che potrà essereazzerato da un'operazione di lettura o scrittura in SR

5) 100 Il contenuto di SR è inviato in continuazione in uscita su CB2 sotto ilcontrollo del TIMER 2

6) 101 Il contenuto di SR viene inviato in uscita e viene alzato il flag d'interruptquindi lo shift si arresta. Tutto è controllato dal TIMER 2

7) 110 Shift sotto il controllo del clock del VIA6) 111 Shift sotto il controllo degli impulsi applicati a CB1. Dopo l'ottavo bit

trasmesso viene alzato il f1agd'interrupt.

I37 HO CONTflTORf 37141

- 5YTE 8R550 + 8YTE !lLTO -

CON'TI1TORE + LI1TCII C:ONT!lTORf

37142 LlITCH 37143 37i4'-t 371.45I P.;( TE 811550 8YTE I1lTO

TI M EIl. i TIMER. Z.

Tabella 5 - Conjìgurazione dei bit 4-3-2 di ACR per il controllo dello Shift regista.

Figura 9 - Mappatura dei due timer del 6522.

ACR e lo shift register

byte funziona da latch quando si scrive inesso e da contatore al momento in cui laCPU legge il valore in esso memorizzato. Ilbyte alto è contatore ed in esso si può sialeggere sia depositare un valore. Il modo difunzionamento come generatore one-shotè analogo a quello del timer 1. Come letto-re di impulsi, con la debita configurazionedel bit 5 di ACR, se noi introduciamo unvalore nel byte alto, questo sarà decremen-tato di uno ogni volta che su PB6 giunge unimpulso e quando il contenuto di tale bytesarà zero, si alzerà un flag d'interrupt.

Le applicazioni le vedremo la prossimavolta con il programma VICTEL per lagenerazione dei segnali da inviare sulla li-nea telefonica per codificare i numeri tele-fonici.

Lo shift register posto alla locazione de-cimale 37146 può essere usato per trasmet-tere o ricevere una parola seriale sulla lineaCB2; concettualmente ciò vuoi dire che senoi carichiamo una certa parola in SR, peresempio 11000 Il O, essa sarà trasmessa bitper bit (cioè si inizia con il primo 1, dopoun certo tempo viene trasmesso il secondo,poi uno 9 e cosÌ via). Le modalità di fun-zionamento di SR sono controllate dai bit4-3-2 di ACR, la velocità di scorrimentodella parola può essere controllata: dal ti-mer 2 (valore contenuto nel byte alto delcontatore); da un c10ck esterno applicato aCB 1; dal segnale di c10ck generato sul pin39 del 6502. La tabella 5 descrive le opera-zioni per cui è predisposto lo shift register aseconda della configurazione dei bit 4-3-2di ACR. Illustriamo il punto 8) della tabel-la con un esperimento, certamente il piùinteressante, che dovrebbe escludere ognidubbio sul funzionamento dello SR inter-no al VIA. Dopo aver sistemato al proprio

byte bassobyte alto

byte bassobyte altobyte bassobyte alto

conl.+latchcontatore

latch

contatore

MODO OPERAZIONE

bit 7 = 0 L'uscita su PB7 viene disabili-tata

bit 7 = 1 L'uscita su PB7 viene abilitata

bit 6 = 0 T1 funziona in modo one-shot;viene generato un singolo in-terrupt alla fine di ogni conteg-gio

bit 6 = 1 T1 funziona in modo free-run-ning e vengono generati inter-rupt continui

bit 5 ~ 0 T2 funziona in modo one-shotbit 5 = 1 T2 conta gli impulsi che giungo-

no sulla linea PB 6

memoria e come funzionano (si faccia rife-rimento alla figura 9):Timer 1

37140371413714237143

Timer 23714437145

Funzionamento del timer l - Possiede uncontatore a 16 bit e quindi occupa duebyte. In tali locazioni si deve porre un nu-mero N che, occupando due byte, può esse-re compreso tra 9 e 65535. Quando il con-teggio è avviato, tale numero viene decre-mentato alla frequenza di c10ck del sistema(per il VIC 1.1082 MHz circa). Si può allo-ra supporre che sarà generato un ritardo dicirca 1.1 microsecondi per ogni unità di N,quindi il ritardo massimo generabile conun solo caricamento del timer è 65535 x 1.1= 72 millisecondi circa. Questo se sonorispettate le condizioni dette. In pratica,per ragioQi che è inutile specificare, vengo-no generati N + 2 cicli quindi, per essereprecisi, nel contatore andrebbe caricato ilnumero N-2.

Caricamento del timer l - Vengono pri-ma caricati il latch basso e quello alto ri-spettivamente con il byte basso e quelloalto di N. Per far partire effettivamente iltimer bisogna caricare il byte alto del con-tatore con il byte alto di N. Viene alloraautomaticamente abbassato il flag di TIche blocca il timer, il contenuto dei latchviene trasferito nei due byte del contatoreed il conteggio inizia (viene cioè decremen-tato N con le modalità descritte). Quandoesso termina viene alzato il flag d'inter-rupI. Il ciclo può ricominciare od arrestarsisecondo la configurazione dei bit 7-6 diACR. Durante il funzionamento si puòmodificare il contenuto dei latch senza al-terare il conteggio e ciò viene sfruttato pergenerare timing complessi. In corrispon-denza ad ogni interrrupt vengono generatisingoli impulsi su PB7 e rivelati in uscita setale porta viene abilitata (contenuto del bit7 di ACR). Se il contenuto dei latch nonviene cambiato, gli impulsi inviati hannofrequenza costante.

Funzionamento del timer 2 - Possiede ununico registro a 16 bit di cui il byte basso ècondiviso dal latch e dal contatore. Tale

94 MCmicrocomputer 28