GAETANO CONTE MATTEO CESERANI EMANUELE … di elettrotecnica ed elettronica 1... · esercizi e test...

GAETANO CONTE

MATTEO CESERANI

EMANUELE IMPALLOMENI

CORSO DI

ELETTROTECNICA

ED ELETTRONICA

Per l’articolazione

ELETTROTECNICA degli Istituti

Tecnici settore Tecnologico

HOEPLI

1

CORSO DI ELETTROTECNICA

ED ELETTRONICA

GAETANO CONTE MATTEO CESERANI EMANUELE IMPALLOMENI

CORSO DI ELETTROTECNICAED ELETTRONICA

Per l’articolazione Elettrotecnicadegli Istituti Tecnici settore Tecnologico

VOLUME 1

EDITORE ULRICO HOEPLI MILANO

Copyright © Ulrico Hoepli Editore S.p.A. 2012via Hoepli 5, 20121 Milano (Italy)tel. +39 02 864871 – fax +39 02 8052886e-mail [email protected]

www.hoepli.it

Tutti i diritti sono riservati a norma di leggee a norma delle convenzioni internazionali

ISBN 978-88-203-4996-7

Ristampa:

4 3 2 1 2012 2013 2014 2015 2016

Copertina: mncg S.r.l., MilanoRealizzazione editoriale: Thèsis Contents S.r.l., Firenze-Milano

Stampa: LTV – La Tipografica Varese S.p.A., VaresePrinted in Italy

UN TESTO PIÙ RICCO E SEMPRE AGGIORNATO

Nel sito www.hoepliscuola.it sono disponibili:

• materiali didattici integrativi;

• eventuali aggiornamenti del testo;

• un estratto esemplificativo del volume in formato PDFche può essere consultato, scaricato e stampato.

Prefazione XIII

ELETTROTECNICA

Modulo A

Grandezze elettriche fondamentali e loro legami, bipoli elettrici 3

Obiettivi 4

Prerequisiti 4

SCHEDA PRE-1Unità di misura 4

SCHEDA PRE-2Elementi di geometria analitica 6

A1 Grandezze elettriche 10

A1.1 Intensità della corrente elettrica 10A1.2 Forma d’onda della corrente 11A1.3 Densità di corrente 13A1.4 Differenza di potenziale,

tensione elettrica 13A1.5 Potenza elettrica 15A1.6 Resistenza e conduttanza,

legge di Ohm 15A1.7 Resistività e conduttività 17A1.8 Variazione della resistività e della

resistenza con la temperatura 20A1.9 Effetto Joule 24

Esercizi di verifica 27Test di verifica 28

A2 Bipoli elettrici e loro collegamenti 30

A2.1 Concetto di bipolo elettrico 30A2.2 Convenzioni di segno 31A2.3 Caratteristica esterna 32A2.4 Tensione a vuoto e corrente

di cortocircuito 33A2.5 Bipoli ideali 34

GENERATORE IDEALE DI TENSIONE 34GENERATORE IDEALE DI CORRENTE 34RESISTORE IDEALE 35CIRCUITO APERTO IDEALE 35CORTOCIRCUITO IDEALE 36

A2.6 Maglie e nodi, leggi di Kirchhoff 36LEGGE DI KIRCHHOFF DELLE CORRENTI

(O PRIMO PRINCIPIO DI KIRCHHOFF) 37LEGGE DI KIRCHHOFF DELLE TENSIONI

(O SECONDO PRINCIPIO DI KIRCHHOFF) 39A2.7 Tensione tra due punti 40A2.8 Bipoli in serie, in parallelo,

in serie-parallelo 42A2.9 Collegamento in serie dei resistori 44

A2.10 Regola del partitore di tensione 46A2.11 Collegamento in parallelo dei resistori 47A2.12 Regola del partitore di corrente 50A2.13 Risoluzione dei circuiti con resistori

in serie-parallelo 52A2.14 Resistori collegati a stella e a triangolo 55

TRASFORMAZIONE DA TRIANGOLO A STELLA 57TRASFORMAZIONE DA STELLA A TRIANGOLO 57CASO PARTICOLARE DI TRE RESISTENZE UGUALI 58

A2.15 Resistenza tra due punti di una reteelettrica passiva 61

A2.16 Circuito equivalente del generatorereale 63

A2.17 Generatore reale di tensione 64FUNZIONAMENTO A VUOTO 64

Indice

V

IndiceVI

FUNZIONAMENTO IN CORTOCIRCUITO 65CARATTERISTICA ESTERNA 65PUNTO DI LAVORO 65POTENZE E RENDIMENTO 66ANALISI DELLE POTENZE AL VARIARE

DEL CARICO ESTERNO 68A2.18 Generatore reale di corrente 71

FUNZIONAMENTO A VUOTO 72FUNZIONAMENTO IN CORTOCIRCUITO 72CARATTERISTICA ESTERNA 72PUNTO DI LAVORO 73POTENZE E RENDIMENTO 73

A2.19 Equivalenza tra i generatori realidi tensione e di corrente 74

A2.20 Utilizzatore attivo 76CARATTERISTICA ESTERNA 77POTENZE E RENDIMENTO 78


A3 Misure elettriche: aspetti generalie misura delle grandezze fondamentali 88

A3.1 Concetto di misura 88A3.2 Errori di misura e loro

classificazione 89A3.3 Errore nella misura indiretta di una

grandezza 91ERRORE RISULTANTE DALLA SOMMA 92ERRORE RISULTANTE DALLA DIFFERENZA 93ERRORE RISULTANTE DAL PRODOTTO 95ERRORE RISULTANTE DAL QUOZIENTE 96

A3.4 Classificazione degli strumentidi misura 98

A3.5 Caratteristiche degli strumentidi misura 99PORTATA 99COSTANTE DI LETTURA 99SENSIBILITÀ 100CLASSE DI PRECISIONE 100ERRORE SULL’ULTIMA CIFRA 101

A3.6 Misura di corrente 101A3.7 Misura di tensione 103A3.8 Misura di resistenza,

metodo volt-amperometrico 105INSERZIONE CON VOLTMETRO A VALLE 106INSERZIONE CON VOLTMETRO A MONTE 107

A3.9 Misura di resistenza,ponte di Wheatstone 109

A3.10 Misura di potenza 111INSERZIONE CON VOLTMETRO A VALLE 111INSERZIONE CON VOLTMETRO A MONTE 112MISURA DIRETTA DELLA POTENZA,WATTMETRO 112


A4 Attività di laboratorio proposte 118

A4.1 Misura della resistenza con il metodovolt-amperometrico 118

A4.2 Misura della potenza con il metodovolt-amperometrico 119

A4.3 Generatore reale di tensionecon carico variabile 120

Modulo B

Risoluzione delle reti elettriche lineariin corrente continua 121

Obiettivi 122

Prerequisiti 122

SCHEDA PRE-1Risoluzione di un sistemadi equazioni lineari 122

B1 Metodi di risoluzione delle reti lineari 126

B1.1 Applicazione dei principi di Kirchhoff 126PRESENZA DI GENERATORI DI CORRENTE 128

B1.2 Bilancio delle potenze in una reteelettrica 129

B1.3 Teorema di Millmann 130B1.4 Sovrapposizione degli effetti 133B1.5 Generatore equivalente di Thevenin 137B1.6 Generatore equivalente di Norton 141B1.7 Principio di dualità 143B1.8 Reti con generatori dipendenti 144


B2 Regolazione reostatica e verificadei metodi di risoluzione delle reti 151

B2.1 Reostati e potenziometri 151B2.2 Regolazione con reostato in serie 153B2.3 Regolazione potenziometrica 154B2.4 Verifica dei principi di Kirchhoff 157B2.5 Verifica della sovrapposizione

degli effetti 157B2.6 Determinazione del generatore

equivalente 158


B3 Attività di laboratorio proposte 160

B3.1 Regolazione reostatica della corrente 160B3.2 Regolazione potenziometrica

della tensione 161

Indice VII

B3.3 Verifica del primo principiodi Kirchhoff 162

B3.4 Verifica del secondo principiodi Kirchhoff 162

B3.5 Verifica della sovrapposizionedegli effetti 163

B3.6 Determinazione del generatoreequivalente 164

Modulo C

Reti elettriche capacitive 165

Obiettivi 166

Prerequisiti 166

SCHEDA PRE-1Richiami di elettrostatica 166

SCHEDA PRE-2Grandezze con andamento esponenziale nel tempo 169

C1 Reti capacitive a regime costante 174

C1.1 Condensatore 174POLARIZZAZIONE DEL DIELETTRICO 176

C1.2 Capacità di un condensatore 176CAPACITÀ DEL CONDENSATORE PIANO 178

C1.3 Energia elettrostatica 178C1.4 Condensatori in serie 180

CONDENSATORI CON CAPACITÀ UGUALI 181DUE CONDENSATORI IN SERIE 181

C1.5 Regola del partitore di tensione 182C1.6 Condensatori in parallelo 184

CONDENSATORI CON CAPACITÀ UGUALI 185C1.7 Regola del partitore di carica 186C1.8 Condensatori in serie-parallelo 187C1.9 Collegamento a stella

e a triangolo 188CASO DEI CONDENSATORI DI UGUALE CAPACITÀ 190

C1.10 Risoluzione delle reti capacitivea regime costante 191


C2 Fenomeni transitorinei circuiti capacitivi 203

C2.1 Transitorio di caricadi un condensatore 203ESPRESSIONE DELLA COSTANTE DI TEMPO 207CASO DEL CONDENSATORE INIZIALMENTE CARICO 207

C2.2 Transitorio di scaricadi un condensatore 209CASO DELLA SCARICA INCOMPLETA 211

C2.3 Risoluzione di reti capacitivenel periodo transitorio 212

C2.4 Rilievo sperimentale del transitoriodi carica e scarica medianteoscilloscopio 216


Modulo D

Elettromagnetismo, circuiti magnetici 223

Obiettivi 224

Prerequisiti 224

SCHEDA PRE-1Richiami di magnetismo 224

SCHEDA PRE-2Funzioni trigonometriche 225

SCHEDA PRE-3Relazioni tra i lati di un triangolorettangolo 227

D1 Grandezze magnetiche e loro legami,circuiti magnetici 228

D1.1 Campo magnetico prodottoda un conduttore rettilineo 228

D1.2 Vettore induzione magnetica 229D1.3 Campo magnetico prodotto

da una spira circolare 232D1.4 Campo magnetico prodotto

da un solenoide 233D1.5 Forza magnetomotrice e forza

magnetizzante 235D1.6 Permeabilità magnetica relativa,

classificazione dei materialimagnetici 237

D1.7 Caratteristica di magnetizzazione 238D1.8 Isteresi magnetica 240D1.9 Flusso magnetico 241

SUPERFICIE NON PERPENDICOLARE AL VETTORE B➝

242D1.10 Riluttanza e permeanza,

legge di Hopkinson 243UNITÀ DI MISURA 245

D1.11 Legge della circuitazione magnetica 246D1.12 Induttanza 249D1.13 Energia del campo magnetico 251

ENERGIA MAGNETICA SPECIFICA 252ENERGIA PERSA NEL CICLO D’ISTERESI 254


IndiceVIII

D2 Interazioni tra circuiti elettricie campi magnetici 257

D2.1 Forza agente su un conduttore elettrico 257D2.2 Coppia agente su una spira 259

COPPIA PRODOTTA DA UN CAMPO MAGNETICO RADIALE 260COPPIA AGENTE SU UNA BOBINA 260

D2.3 Forze agenti tra conduttori paralleli 261D2.4 Induzione elettromagnetica 262D2.5 Tensione indotta in un conduttore

in moto relativo rispetto al campomagnetico 264

D2.6 Funzionamento da generatore e damotore, potenza elettrica e meccanica 268GENERATORE ELETTRICO 268MOTORE ELETTRICO 268

D2.7 Tensione indotta in una spirarotante in un campo magnetico 269

D2.8 Autoinduzione 272D2.9 Mutua induzione 275

TENSIONE INDOTTA PER MUTUA INDUZIONE 277


D3 Fenomeni transitori nei circuiti induttivi 283

D3.1 Transitorio di magnetizzazionedi un induttore 283ESPRESSIONE DELLA COSTANTE DI TEMPO 286CASO DELL’INDUTTORE INIZIALMENTE MAGNETIZZATO 287

D3.2 Transitorio di smagnetizzazionedi un induttore 288CASO DELLA SMAGNETIZZAZIONE INCOMPLETA 289

D3.3 Risoluzione di reti induttivenel periodo transitorio 291


ELETTRONICA

Modulo E

Introduzione all’elettronica digitale 301

Obiettivi 302

Prerequisiti 302

SCHEDA PRE-1

Semiconduttori, diodi e transistor 302

E1 Gli ambiti dell’elettronica 307

E1.1 L’elettronica analogica 307

E1.2 L’elettronica digitale 308LA COMUNICAZIONE TRA DISPOSITIVI ANALOGICI

E DISPOSITIVI DIGITALI 309

Test di verifica 310

E2 Variabili binarie, operatori logicielementari, porte logiche 311

E2.1 Variabili binarie, bit 311E2.2 Operatori logici NOT, AND, OR,

circuiti con interruttori 311OPERATORE NOT 312OPERATORE AND 312OPERATORE OR 313TABELLE DELLA VERITÀ 314CIRCUITI LOGICI CON RELÉ 314

E2.3 Circuiti logici integrati 315CARATTERISTICHE GENERALI DEGLI INTEGRATI 315FAMIGLIE TECNOLOGICHE DEI CIRCUITI LOGICI 316DISPOSITIVI LOGICI ELEMENTARI INTEGRATI (SSI) 317FAN-OUT (VENTAGLIO SULL’USCITA) 318ALCUNI INTEGRATI CON PORTE LOGICHE ELEMENTARI 318

E2.4 Configurazioni d’uscita dei circuitilogici integrati 319STRUTTURA A TOTEM POLE 319OPEN COLLECTOR, OPEN DRAIN 320USCITE 3-STATE 321

E2.5 Porte logiche con triggerdi Schmitt 322

E2.6 Porte di trasmissione(transmission gates) 323


E3 Il laboratorio di elettronica digitale 327

E3.1 Strumentazione di base 327E3.2 Uso della breadboard 328E3.3 I codici a colori dei resistori 329E3.4 Utilizzazione di diodi LED

e resistenze 329E3.5 Utilizzazione del tester 330E3.6 Utilizzazione dell’alimentatore

stabilizzato 330E3.7 Utilizzazione del generatore

di segnali 331E3.8 Utilizzazione dell’oscilloscopio 331E3.9 Organizzazione e realizzazione

di una verifica pratica 332


E4 Sistemi di numerazione 335

E4.1 Sistemi di numerazione posizionali 335E4.2 Sistema di numerazione binario 336E4.3 Numerazione esadecimale 337

Indice IX

E4.4 Conversione da decimalea esadecimale/binario 338

E4.5 Conversione di numeri frazionarida decimale a binario/esadecimale 338

E4.6 Operazioni aritmetiche con i numeribinari 339ADDIZIONE 339SOTTRAZIONE 340MOLTIPLICAZIONE 340DIVISIONE 340

E4.7 Il codice binario BCD 340E4.8 Il codice binario complemento a due 340


E5 Attività di laboratorio proposte 349

E5.1 Verifica di porte logiche 349E5.2 Caratteristica statica

di porta logica NOT 350E5.3 Composizione e visualizzazione

di un numero binario con 8 bit 350

Modulo F

Circuiti logici combinatori 351

Obiettivi 352

Prerequisiti 352

F1 Algebra di Boole e circuiti logici 353

F1.1 Rappresentazione di variabilibinarie mediante mappe 353RAPPRESENTAZIONE DI NOT A 354RAPPRESENTAZIONE DI DUE VARIABILI BINARIE INDIPENDENTI 355RAPPRESENTAZIONE DELLE FUNZIONI AND E OR 355

F1.2 Struttura reticolare dell’insiemedelle variabili binarie 355RETICOLO 356LEGGI DI IDENTITÀ E DI ANNULLAMENTO 356IL CONCETTO DI ABILITAZIONE 357

F1.3 Complemento di una variabilebinaria e operatore NOT 358LEGGE DEI COMPLEMENTI 358LEGGE DELLA DOPPIA NEGAZIONE 359LA LEGGE DEI COMPLEMENTI E LE PORTE LOGICHE REALI,L’ALEA STATICA 359

F1.4 Porte logiche NAND-NOR 360REALIZZAZIONE DI NOT MEDIANTE NAND E NOR 361

F1.5 Regole di precedenza degli operatorie uso delle parentesi 361

F1.6 Le proprietà del reticolo 361PROPRIETÀ COMMUTATIVA 361PROPRIETÀ ASSOCIATIVA 362

AND E OR COME RICONOSCITORI DI CODICE BINARIO 363DECODER DI NUMERI BINARI 364LA PROPRIETÀ DI IDEMPOTENZA 364LA PROPRIETÀ DI ASSORBIMENTO 364IL PRINCIPIO DI DUALITÀ 365

F1.7 L’algebra di Boole delle variabilibinarie 366PROPRIETÀ DISTRIBUTIVA 366

F1.8 Teoremi dell’algebra di Boole 366LEGGE DI UNIFICAZIONE O DI ADIACENZA 366SECONDO TEOREMA DI ASSORBIMENTO 367TEOREMA DI CONSENSO 367TEOREMA DI DE MORGAN 367GENERALIZZAZIONI DEL TEOREMA DI DE MORGAN 369TEOREMA DI ESPANSIONE DI SHANNON O DELLO SVILUPPO

DI FUNZIONI BOOLEANE 369


F2 Sviluppo e realizzazione di funzionibooleane 377

F2.1 Tutte le funzioni di n variabili 377FUNZIONI DI 2 VARIABILI 377OPERATORI XOR E XNOR 377PROPRIETÀ ASSOCIATIVA DELLA XOR 378FUNZIONI DI N VARIABLI 378

F2.2 Applicazione del teorema di Shannonallo sviluppo di funzioni di n variabili 379

F2.3 Il multiplexer (MUX) o selettoredi linee di dato 382APPLICAZIONE DEI MULTIPLEXER ALLA REALIZZAZIONE

DI FUNZIONI BOOLEANE 383F2.4 Forme canoniche 384

COSTITUENTI O MINTERM 384PROPRIETÀ DEI COSTITUENTI 385COSTITUENTI O MINTERM DI UNA FUNZIONE 385PRIMA FORMA CANONICA 385ASSEGNAZIONE DI UNA FUNZIONE MEDIANTE ELENCO

DEI SUOI MINTERM 386APPLICAZIONE DEI DECODER ALLA REALIZZAZIONE

DI FUNZIONI BOOLEANE 386MAXTERM 387PROPRIETÀ DEI MAXTERM 387MAXTERM DI UNA FUNZIONE 387SECONDA FORMA CANONICA 387

F2.5 Livelli delle porte logichedi un circuito 389


F3 Sintesi di forme algebriche minimeper le funzioni booleane 395

F3.1 Semplificazioni tra minterm 395F3.2 Il codice Gray e le mappe di Karnaugh 396

IndiceX

F3.3 Minimizzazione della forma ORdi AND mediante mappadi Karnaugh 399

F3.4 Minimizzazione della forma ANDdi OR mediante mappadi Karnaugh 400

F3.5 Alee statiche e coperturaridondante 401

F3.6 Mappe di Karnaugh per funzionidi più di 4 variabili 402

F3.7 Condizioni di indifferenza 403


F4 Circuiti combinatori integrati di base 410

F4.1 Multiplexer o selettore di linee 410L’INTEGRATO 74XX253 410ESPANSIONE 410

F4.2 Decoder e demultiplexer 411L’INTEGRATO 74XX139 411ESPANSIONE IN PARALLELO 412ESPANSIONE CON PIÙ LIVELLI 412L’INTEGRATO 74XX138 413ESPANSIONE 413L’INTEGRATO 4051 413

F4.3 Codificatore con priorità 414ESPANSIONE 415L’INTEGRATO 4532 416L’INTEGRATO 74XX148 416

F4.4 Decoder-driver per displaycon 7 segmenti 416DISPLAY A LED 416DISPLAY A CRISTALLI LIQUIDI, LCD 416GLI INTEGRATI 74LS47 E 74LS48 417USO DELLE FUNZIONI RBI E RBO 418L’INTEGRATO 9368 418GLI INTEGRATI 4543 E 74HCT4543 419

F4.5 Generatore-verificatore di parità 420L’INTEGRATO 74HCT280 421ESPANSIONE 421

F4.6 Comparatore 421L’INTEGRATO 74HCT85 422ESPANSIONI 422L’INTEGRATO 74HCT688 422ESPANSIONE 423

F4.7 Sommatori e generatoridi riporto 423FULL ADDER 423RIPPLE ADDER 424SOTTRAZIONE 424GENERATORE E PROPAGATORE DI RIPORTO 425LOOK AHEAD CARRY 425SOMMATORI CON LOOK AHEAD CARRY 425INTEGRATO 74XX283 426ESPANSIONE 426INTEGRATI 40182 E 74XX182 426

F4.8 Unità Aritmetico Logica (ALU) /Generatore di Funzioni 427GLI INTEGRATI 74181 E 40181 427


F5 Attività di laboratorio proposte 435

F5.1 Leggi di identità e annullamento,concetto di abilitazione 435

F5.2 Legge dei complementi, alea statica 436F5.3 Teorema di De Morgan 437F5.4 Circuito logico di un MUX 1 of 4 437F5.5 Circuito generatore di funzione

mediante MUX 1 of 8 438F5.6 Decoder/demultiplexer digitale 439F5.7 Espansione di decoder 439F5.8 Comparatore digitale 440F5.9 Espansione di un comparatore digitale 441

F5.10 Decoder per display 7 segmenti 441

Modulo G

Circuiti logici sequenziali 443

Obiettivi 444

Prerequisiti 444

G1 Circuiti sequenziali di base:latch e flip-flop 445

G1.1 Una semplice trappola elettronica 445G1.2 Il concetto di stato di un sistema 446

TABELLE DEGLI STATI O DI ECCITAZIONE 446DIAGRAMMA DEGLI STATI 447

G1.3 Latch SR 447DIAGRAMMA DEGLI STATI DI UN SR 449EQUAZIONE DELLO STATO SUCCESSIVO DI UN SR 449

G1.4 Circuito antirimbalzo 449G1.5 Latch SR con abilitatore 450G1.6 D-latch 450G1.7 Registri a ingressi

e uscite paralleli 451CORSA CRITICA 451INTEGRATO 74LS75 452INTEGRATO 74LS279 452INTEGRATO 74LS373 452INTEGRATO CD4042 453

G1.8 Caratteristiche di commutazionedei latch 453

G1.9 Flip-flop 453MASTER-SLAVE 453INGRESSI ASINCRONI O DIRETTI 454EDGE-TRIGGERED 455DATA LOCK-OUT 456

Indice XI

G1.10 Flip-flop JK 456EQUAZIONE DELLO STATO SUCCESSIVO DI UN JK 457

G1.11 Dal SR al JK 457G1.12 Il flip-flop D 458G1.13 Il flip-flop T 458G1.14 Flip-flop integrati 458

CARATTERISTICHE DI COMMUTAZIONE 459G1.15 Trasformazioni di flip-flop 459


G2 Circuiti generatori di segnali impulsivi 465

G2.1 Monostabile mediante un latch SR 465CALCOLO DEL TEMPO T0 466

G2.2 Astabile mediante un latch SR 466CALCOLO DEI TEMPI T1 E T2 466

G2.3 Monostabile con triggerdi Schmitt 466

G2.4 Astabile con trigger di Schmitt 468G2.5 Astabile realizzato con porte

NOT CMOS 469CALCOLO DEI TEMPI T1 E T2 470

G2.6 Circuiti monostabili e astabiliintegrati 471L’INTEGRATO 4047 471INDICAZIONI PER L’UTILIZZAZIONE DELL’INTEGRATO 471ASTABILE 471MONOSTABILE 473UTILIZZAZIONE DELL’INGRESSO RETRIGGER 474TIMER 555 474MONOSTABILE 475ASTABILE 475


G3 Contatori e registri a scorrimento 482

G3.1 Un modello per i sistemi sequenzialisincroni 482

G3.2 Registri a scorrimento 482G3.3 Contatori realizzati

con shift register 484CONTATORE AD ANELLO SEMPLICE 484CONTATORE JOHNSON 484

G3.4 Contatori binari sincroni 485CONTATORE IN AVANTI (UP) 485CONTATORE DOWN 487CONTATORE UP/DOWN 488FREQUENZA MASSIMA DEL CLOCK 488ERRORI NEI CODICI 488CONTATORI SINCRONI MODULO QUALUNQUE 489

G3.5 Contatori asincroni 489CONTATORE BINARIO RIPLLE MODULO 2N 489

G3.6 Controllo ed espansionedei contatori 490

START/STOP 490PRESET 490COLLEGAMENTO IN CASCATA DI PIÙ CONTATORI 491


G4 Contatori e shift register integrati 496

G4.1 Contatori integrati binari e decadici 496GLI INTEGRATI 4510 E 4516 496L’INTEGRATO 4029 497GLI INTEGRATI 74LS169 E 74LS168 497L’INTEGRATO 40110 497GLI INTEGRATI 74LS90 E 74LS93 498

G4.2 Shift register integrati 498L’INTEGRATO 74LS164 498L’INTEGRATO 74LS194 499L’INTEGRATO 4015 499L’INTEGRATO 4094 499


G5 Attività di laboratorio proposte 504

G5.1 Verifica di latch SR 504G5.2 Verifica di circuito antirimbalzo 504G5.3 Verifica di flip-flop JK 505G5.4 Monostabile con latch 506G5.5 Astabile con porte NOT CMOS 507G5.6 Contatore decimale con 7490 508

Modulo H

Circuiti programmabili e a programma 509

Obiettivi 510

Prerequisiti 510

H1 Memorie 511

H1.1 Memorie RAM (Random AccessMemory) 511CICLI DI SCRITTURA E CICLI DI LETTURA 513

H1.2 Memorie ROM 515MEMORIE A MASCHERA 515MEMORIE PROM 516MEMORIE EPROM 517MEMORIE EEPROM E FLASH 518

H1.3 Applicazioni delle memorie 519NEI CIRCUITI COMBINATORI 519NEI CIRCUITI SEQUENZIALI 519NEI SISTEMI A PROGRAMMA 519


IndiceXII

H2 Dispositivi logici programmabili (PLD) 522

H2.1 Dalle PROM agli Array LogiciProgrammabili PLA e FPLA 522L’INTEGRATO PLS100 525L’INTEGRATO PLS405 525

H2.2 Programmable ArrayLogic (PAL, FPAL) 525L’INTEGRATO 22V10 527

H2.3 Dispositivi Logici ProgrammabiliComplessi (CPLDs, FCPLDs) 528

H2.4 Gate Array Programmabili(MPGAs, FPGAs) 528


H3 Dispositivi logici esecutori di programma,microprocessori 532

H3.1 Concepire un microprocessore 532H3.2 Architettura di Von Neumann 535H3.3 Modello di Harvard 536


H4 Attività di laboratorio proposte 539

H4.1 Operazioni manuali di scritturae lettura su una memoria RAM 539

Soluzioni 541

Prefazione

XIII

L’opera recepisce le indicazioni contenute nei documenti ministeriali sui nuovi istituti tecnici del settore tec-nologico per la disciplina Elettrotecnica ed elettronica sia per il secondo biennio, a cui sono dedicati i vo-lumi 1 e 2, sia per il quinto anno, per il quale è stato previsto il volume 3.

Nel contempo viene proposto un percorso di apprendimento che tiene conto, oltre che degli elementi dinovità, anche di esperienze didattiche consolidate e funzionali alla formazione di una figura di tecnico in-termedio in grado di inserirsi proficuamente in vari settori lavorativi con le competenze effettivamente ri-chieste per le sue mansioni.

Altro obiettivo è quello di fornire agli studenti e ai docenti uno strumento didattico completo, efficace,di facile consultazione e che consenta di misurare in modo continuo il grado di apprendimento degli argo-menti. A tal fine la trattazione è arricchita da frequenti esempi, ogni unità didattica è corredata da numerosiesercizi e test di verifica e sono state inserite delle unità di fine modulo che consentono di coniugare lo stu-dio teorico con la necessaria attività didattica in laboratorio.

Struttura

Ciascun volume è articolato in moduli didattici, per ognuno dei quali vengono dichiarati gli obiettivi pro-pri del modulo, sia in termini di conoscenze che di capacità che gli studenti dovranno acquisire, capacità checoncorreranno poi a formare le competenze associate alla disciplina e quelle più ampie connesse al profiloprofessionale. Per ogni modulo vengono indicati o richiamati con apposite schede i prerequisiti che occorrepossedere per progredire nello studio.

Per i primi due volumi i moduli sono raggruppati in due parti: elettrotecnica ed elettronica. Tale divisioneè più formale che sostanziale e non esclude la possibilità di affrontare lo studio della materia con una diversasequenza dei moduli, in funzione della personale programmazione didattica.

Ogni modulo è diviso in unità didattiche, a loro volta comprendenti vari paragrafi e sottoparagrafi,tutti indicati nell’indice generale del volume. Questa suddivisione consente di orientarsi facilmente nei con-tenuti del modulo. Per aumentare la facilità di consultazione sono state evidenziate le definizioni e, me-diante brevi scritte poste sul colonnino delle varie pagine, vengono richiamate le formule principali e le partiin cui sono suddivisi gli argomenti.

Ogni unità didattica è corredata da esercizi, numerici e non, e test di verifica, sotto forma di quesiti ascelta multipla e a risposta aperta, per consentire un controllo continuo e graduale dell’apprendimento. I ri-sultati degli esercizi sono riportati sotto il testo dell’esercizio stesso, in modo da avere un riscontro imme-diato, mentre quelli dei test sono consultabili nelle pagine finali del volume. Non sono riportati, per evidentiragioni, le soluzioni di quegli esercizi che non hanno un risultato univoco in quanto dipendente da scelte chedeve effettuare il risolutore.

Nella maggior parte dei moduli sono presenti delle unità finali con le proposte di attività di laborato-rio, da svolgere sia con strumentazione reale sia, in alcuni casi, con strumenti virtuali, avvalendosi del soft-ware di simulazione fornito col testo.

PrefazioneXIV

Risorse onlineNel sito www.hoepliscuola.it i contenuti dei volumi sono ulteriormente arricchiti da utili risorse didattiche,tra le quali:

• link di collegamento a siti significativi (aziende produttrici di componenti, macchine elettriche ecc.);

• manuale d’uso del software Multisim;

• simulazioni di circuiti elettrici ed elettronici svolte con tale software;

• temi d’esame degli anni precedenti svolti e commentati;

• esercizi aggiuntivi;

• svolgimento di alcuni degli esercizi di verifica proposti.

Contenuti del volume 1Questo primo volume del Corso di elettrotecnica ed elettronica per il terzo anno dell’articolazioneElettrotecnica comprende gli argomenti tipici della disciplina, trattati con un grado di approfondimento ido-neo a fornire agli studenti una serie di conoscenze, abilità e competenze di base necessarie sia per lo studiodella materia negli anni successivi sia per il necessario raccordo con le altre discipline tecniche. Si è sceltodi presentare i vari temi partendo dai concetti iniziali, in modo da consentire al docente di individuare unpercorso didattico che tenga conto dell’effettivo livello di partenza della classe, escludendo eventualmentedelle unità quando lo ritiene opportuno.

Nel modulo A (Grandezze elettriche fondamentali e loro legami, bipoli elettrici) vengono presentate levarie grandezze elettriche e le leggi tra esse intercorrenti, vengono studiati i diversi bipoli elettrici e i circuiticostituiti da più bipoli collegati tra loro e sono indicati i metodi di risoluzione dei circuiti con una sola sor-gente di alimentazione. Nella parte di misure elettriche sono trattati gli aspetti generali e i metodi per la mi-sura delle principali grandezze elettriche. L’unità conclusiva del modulo riporta alcune proposte di esercita-zioni di laboratorio.

Nel modulo B (Risoluzione delle reti elettriche lineari in corrente continua) sono illustrati i principalimetodi di risoluzione delle reti elettriche lineari funzionanti in corrente continua e la loro verifica in labora-torio, con una vasta gamma di esercizi applicativi.

Il modulo C (Reti elettriche capacitive) tratta l’argomento delle reti capacitive limitando all’indispensa-bile i concetti relativi al campo elettrico, propri della Fisica. La trattazione è incentrata sullo studio del con-densatore visto come bipolo e sul comportamento delle reti capacitive, sia nel funzionamento a regime siadurante il periodo transitorio di carica e scarica, per il quale viene anche presentato un metodo per il rilievosperimentale delle grandezze.

Nel modulo D (Elettromagnetismo, circuiti magnetici) ampio spazio è riservato allo studio dell’elettro-magnetismo e all’interazione tra circuiti elettrici e campo magnetico, nonché alla trattazione dei fenomenitransitori nei circuiti induttivi, tutti argomenti basilari per molte applicazioni elettriche ed elettroniche e pro-pedeutici allo studio delle macchine elettriche, sia tradizionali sia speciali.

Col modulo E (Introduzione all’elettronica digitale) inizia la parte del testo dedicata a questo tema, conl’esposizione dei primi e più intuitivi concetti sulle variabili binarie, sugli operatori logici e sulle corrispon-denti porte logiche con le loro reali caratteristiche fisiche e sui sistemi di numerazione. Il modulo com-prende la presentazione del laboratorio di elettronica digitale e, come tutti i seguenti, anche un’unità finalecon le proposte di esercitazioni legate alle parti teoriche sviluppate.

Nel modulo F (Circuiti logici combinatori) si espone l’impianto teorico su cui si fonda lo sviluppo deicircuiti logici, evidenziando contestualmente l’applicazione di ciascun enunciato al circuito che gli corri-sponde. Si perviene così a concepire le strutture logiche delle più importanti funzioni combinatorie e i me-todi per la sintesi di funzioni più complesse. Vengono poi presentati alcuni componenti della media scalad’integrazione importanti per le loro applicazioni o per le particolari funzioni in essi realizzate, sottolinean-done la modularità.

Prefazione XV

Il modulo G (Circuiti logici sequenziali) tratta i sistemi sequenziali: vengono analizzati il comporta-mento, le caratteristiche e le applicazioni di latch e flip-flop di vario tipo, dei circuiti generatori d’impulsi edi segnali rettangolari e si mostra come è possibile progettare e realizzare i diversi tipi di registri e di conta-tori. Vengono poi presentati alcuni circuiti integrati in cui sono state realizzate tali funzioni.

Nel modulo H (Circuiti programmabili e a programma) vengono illustrati gli sviluppi dell’elettronicadigitale con l’introduzione dei circuiti a larga scala d’integrazione, partendo dalle memorie per arrivare aidispositivi logici programmabili e all’architettura di un microprocessore.

GAETANO CONTE MATTEO CESERANI EMANUELE IMPALLOMENI

CD-ROM allegatoIl CD-ROM allegato al volume 1 contiene il software Circuit Design Suite 11.0.2 di National Instrumentsche include NI Multisim e Ultiboard (*). NI Circuit Design Suite è un ambiente integrato rivolto a inse-gnanti, studenti e professionisti, per la schematizzazione di circuiti, la relativa simulazione e la realizzazionedel circuito stampato.

NI Multisim è una piattaforma software intuitiva, ricca e semplice da utilizzare, che integra in un solo am-biente la schematizzazione di sistemi elettrici ed elettronici, la loro simulazione e la prototipizzazione subreadboard. Multisim è ideale per motivare gli studenti e rafforzare le conoscenze teoriche, attraverso unostudio attivo. È dotato di una vasta componentistica che consente, tra l’altro, di studiare circuiti elettrici incorrente continua e in corrente alternata monofase e trifase, sia nel dominio del tempo che della frequenza,sistemi elettronici digitali e analogici, convertitori elettronici di potenza e sistemi di automazione in quantoinclude microcontrollori e componenti per ladder diagram.

NI Ultiboard è l’ambiente dove trasferire gli schemi progettati con Multisim, per la realizzazione del pro-totipo del circuito stampato (PCB layout) e l’esportazione nei formati standard industriali di fabbricazione.

Grazie all’accordo tra Hoepli e National Instruments, studenti e docenti che utilizzano il testo Corso di elet-trotecnica ed elettronica potranno ottenere gratuitamente il proprio codice di attivazione collegandosi al sitohttp://italy.ni.com/editoria/attivazione e attivare il software entro 30 giorni dalla data di installazione. Perl’installazione dei software e per i requisiti minimi di sistema richiesti si consulti il file Leggimi contenutonel CD-ROM.

(*) Il software installato nel CD-ROM è copyright 2011 National Instruments Corporation. Tutti i diritti sono riservati.LabVIEW, MULTISIM, National Instruments, NI, Ultiboard, il logo LabVIEW e il logo National Instruments sono marchi diproprietà di National Instruments. Il Corso di Elettrotecnica ed elettronica, che comprende il primo volume e il CD-ROM al-legato ad esso, sono prodotti da Hoepli che è la sola responsabile sia dei volumi che compongono il corso sia del CD-ROMallegato al volume 1, nonché dei loro relativi contenuti. Né Hoepli né qualsiasi libro o altri beni o servizi offerti da Hoepli sonopubblicazioni o servizi ufficiali di National Instruments o attribuibili in qualsiasi modo a National Instruments. L’utilizzo deisoftware di National Instruments presenti nel CD-ROM è limitato a fini didattici in ambito domestico.

ELETTROTECNICA

Obiettivi

Prerequisiti

Scheda PRE-1 Unità di misura

Scheda PRE-2 Elementi di geometria analitica

Contenuti

• A1 Grandezze elettriche

• A2 Bipoli elettrici e loro collegamenti

• A3 Misure elettriche: aspetti generali e misura

delle grandezze fondamentali

• A4 Attività di laboratorio proposte

Esercitazioni

• Esercizi di verifica

• Test di verifica

Grandezze elettrichefondamentali e loro legami,bipoli elettrici

Modulo A

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici4

Al termine di questo modulo gli alunni dovranno:

1. conoscere le varie grandezze elettriche e saper scrivere correttamentei loro valori, utilizzando le unità di misura appropriate;

2. conoscere i legami tra le varie grandezze;3. saper analizzare, classificare e determinare le caratteristiche di un bipolo

elettrico secondo i vari modelli proposti;4. saper ridurre al bipolo equivalente un insieme di bipoli variamente

collegati tra loro (limitatamente al caso dei resistori);5. saper risolvere un circuito elettrico con una sola fonte di alimentazione;6. saper misurare alcune grandezze elettriche (tensione, corrente, potenza,

resistenza), scegliendo in modo appropriato gli strumenti di misura;7. saper valutare i risultati di una misura e gli errori commessi.

Gli obiettivi 2, 3, 4, 5, 6 si riferiscono ai circuiti funzionanti in corrente continua.

PrerequisitiSCHEDA PRE-1 Unità di misura

Tabella PRE-1.1 Grandezze e unità fondamentali e supplementari del Sistema Internazionale

Unità di misura

Grandezza

Nome Simbolo

Grandezze e unità fondamentali

Lunghezza metro m

Massa kilogrammo kg

Intervallo di tempo secondo s

Intensità di corrente elettrica ampere A

Temperatura kelvin K

Intensità luminosa candela cd

Quantità di sostanza mole mol

Grandezze e unità supplementari

Angolo piano radiante rad

Angolo solido steradiante sr

Le unità di misura delle grandezze fisiche sono raggruppate nel SistemaInternazionale (SI), adottato da quasi tutte le nazioni. Esso si basa su settegrandezze fondamentali, due grandezze supplementari e un certo numero digrandezze derivate, le cui unità di misura sono esprimibili in funzione di quellefondamentali.

Le tabelle PRE-1.1 e PRE-1.2 riportano le grandezze e le unità fondamen-tali, quelle supplementari e alcune grandezze e unità derivate.

Obiettivi

Prerequisiti 5

Regole per la scrittura delle unità di misura

1. Il simbolo dell’unità di misura segue, e non precede, il numero (esempio: 5 Ve non V 5).

2. Il simbolo dell’unità di misura non deve essere seguito dal punto finale(salvo al termine della frase).

3. I prefissi devono essere maiuscoli o minuscoli a seconda dei casi, come indi-cato nella tabella PRE-1.3 (esempi: 10 kV e non 10 KV, 5 GW e non 5 gW).

4. L’unità di misura non accompagnata da un numero in cifre si esprime con ilnome e non con il simbolo, salvo nei disegni, prospetti ecc. (esempio: dueampere e non due A).

5. I nomi delle unità di misura devono essere generalmente scritti con caratteriminuscoli, compresa la lettera iniziale, e, quando derivano da un nome pro-prio, sono invariabili al plurale (esempi: “la tensione vale cinque volt” e non“la tensione vale cinque Volt” o “la tensione vale cinque volts”).

ESEMPI

1. 25 mA = 25 × 10–3 A = 0,025 A

2. 450 μF = 450 × 10–6 F = 0,450 × 10–3 F = 0,450 mF

3. 0,15 MW = 0,15 × 106 W = 150 × 103 W = 150 kW

4. 0,067 kJ = 0,067 × 103 J = 67 J

Tabella PRE-1.2 Alcune grandezze e unità derivate del Sistema Internazionale

Grandezza Nome dell’unità Simbolo Definizione

Area metro quadrato m2

Volume metro cubo m3

Forza, peso newton N kg m/s2

Pressione pascal Pa N/m2

Energia, lavoro, calore joule J N m

Velocità metro al secondo m/s

Accelerazione metro al secondo quadrato m/s2

Velocità angolare radiante al secondo rad/s

Accelerazione angolare radiante al secondo quadrato rad/s2

Potenza watt W J/s

Carica elettrica coulomb C A s

Intensità del campo elettrico newton al coulomb N/C

Tensione, differenza di potenziale elettrico,

forza elettromotrice volt V J/C

Capacità elettrica farad F C/V

Resistenza elettrica ohm Ω V/A

Resistività elettrica ohm per metro Ωm

Induzione magnetica tesla T N/(A m)

Flusso magnetico weber Wb T m2

Induttanza henry H Ω s

Frequenza hertz Hz 1/s

Tabella PRE–1.3

Prefissi per le unità di misura

Nome Simbolo Moltiplica

per

exa E 1018

peta P 1015

tera T 1012

giga G 109

mega M 106

kilo k 103

etto h 102

deca da 101

deci d 10–1

centi c 10–2

milli m 10–3

micro μ 10–6

nano n 10–9

pico p 10–12

femto f 10–15

atto a 10–18

Piano cartesiano

Il piano dotato di un sistema di riferimento cartesiano viene detto piano carte-siano. Il sistema di riferimento cartesiano è costituito da due rette, denominateasse x e asse y, perpendicolari e incidenti nel punto O, detto origine o centro delriferimento.

Un qualsiasi punto P del piano (figura PRE-2.1) è completamente determi-nato conoscendo le distanze di P dagli assi; tali distanze sono le coordinate di Pe prendono il nome di ascissa e di ordinata, con il seguente significato:

• l’ascissa xP

è la distanza del punto P dall’asse y;

• l’ordinata yP

è la distanza del punto P dall’asse x.


SCHEDA PRE-2 Elementi di geometria analitica

O

y

x

xP

yP

P (xP , yP)

Figura PRE-2.1Piano cartesiano e coordinate del punto P.

y

x

α6q

P1

P2

Δx = x2 – x1

Δy = y2 – y1

y = m

x + q

O

m = –––– = tg

q = (y)x = 0

α

Δ y

Δ x

Figura PRE-2.2Rappresentazione della rettay = mx + q; significato di me di q.

Equazione della retta

L’equazione y = mx + q rappresenta una retta sul piano cartesiano, dove m è ilcoefficiente angolare della retta e q è il valore che assume y per x = 0 (figuraPRE-2.2). Il coefficiente angolare indica la pendenza della retta rispetto all’assex, corrisponde al rapporto Δy/Δx tra gli incrementi delle grandezze ed è pari alvalore della tangente trigonometrica dell’angolo α.

Si hanno i seguenti casi particolari (figura PRE-2.3):

• per q = 0 la retta passa per l’origine (y = mx);

• per m = 0 la retta è y = q ed è parallela all’asse x;

• per m = 1 la retta è inclinata di 45°;

• per m tendente al valore infinito la retta diventa parallela all’asse y (x = k), inquanto l’angolo rispetto a x diventa di 90°;

• per m < 0 la pendenza diventa superiore a 90°.

α

Equazione della parabola

L’equazione di 2° grado y = ax2 + bx + c rappresenta una parabola con asse disimmetria parallelo all’asse y, avente vertice V di coordinate (figura PRE-2.4):

b – b2 + 4acxV

= – ––– yV

= ––––––––––2a 4a

Prerequisiti 7

x

y

m ➝

∞

y =

k

m =

1

y =

x +

q

q = 0 y = mx

m = 0 y = q

m < 0

45°

O

> 90°α

Figura PRE-2.3Rappresentazione della retta: casi particolari.

x

y

V (xV , yV )

O

Figura PRE-2.4Rappresentazione della parabolay = ax2 + bx + c.

x

y

y = x2 – 2x + 4 (a > 0)

y = –x2 – 2x + 2 (a < 0)

0

Figura PRE-2.5Parabola con concavità verso l’alto (a > 0)e verso il basso (a < 0).

Si hanno i seguenti casi particolari:

• per a > 0 la parabola ha la concavità rivolta verso l’alto, mentre per a < 0la concavità è verso il basso (figura PRE-2.5);

• per b = 0 e c = 0 la parabola y = ax2 ha il vertice che coincide con l’ori-gine degli assi (figura PRE-2.6);

• per b = 0 l’ascissa del vertice è nulla e quindi l’asse di simmetria della para-bola coincide con l’asse y (figura PRE-2.7).


x

y

y = 2x2

0 x

y

y = x2 + 4

0

Figura PRE-2.6Parabola con b = 0 e c = 0.

Figura PRE-2.7Parabola con b = 0.

b

a

2

4

6

8

1 2 3 4

a = 2b

0Figura PRE-2.8Grandezze direttamente proporzionali.

Prerequisiti 9

b

a

1

ab = 12

1

2

3

4

6

12

2 3 4 6 12

12a = ––– b

0Figura PRE-2.9Grandezze inversamenteproporzionali.

Grandezze direttamente proporzionali

Due grandezze a e b sono direttamente proporzionali quando all’aumentare del-l’una aumenta proporzionalmente anche l’altra e, quindi, il loro rapporto rimanecostante:

a––– = k

b

Rappresentando le grandezze su un piano cartesiano si ottiene la retta a = kb(figura PRE-2.8), dove k è il coefficiente angolare della retta. Nella figura èstato posto k = 2 e quindi si ha sempre a = 2b.

Grandezze inversamente proporzionali

Due grandezze a e b sono inversamente proporzionali quando all’aumentaredell’una diminuisce l’altra, in modo che il loro prodotto rimanga costante:

ab = k

La curva che rappresenta questa legge è detta iperbole equilatera; la figuraPRE-2.9 rappresenta l’andamento di a = f(b) nel caso a = 12/b e quindi ab = 12.

Grandezzeelettriche

Figura A1.1Verso

convenzionale

della corrente

in un circuito

elementare.

Verranno introdotte in questa unità, facendo riferimento ai circuiti funzionanti in correntecontinua, le principali grandezze elettriche e le relazioni che intercorrono tra esse.

A1.1 Intensità della corrente elettricaLa corrente elettrica che fluisce lungo un mezzo conduttore è costituita da cariche elet-triche; a seconda del tipo di conduzione tali cariche possono essere negative (elettroni,ioni negativi) o positive (ioni positivi).

Il verso di propagazione delle cariche dipende proprio dalla natura delle stesse: nellostudio dei circuiti elettrici, per ragioni storiche risalenti all’epoca in cui si credeva che lecariche elettriche avessero soltanto polarità positiva, si suppone che la corrente sia for-mata da cariche positive che si muovono all’interno di un circuito elettrico secondoun verso convenzionale.

Poiché l’energia necessaria a far muovere le cariche elettriche all’interno di un cir-cuito è fornita dal generatore elettrico, il verso convenzionale della corrente è così de-terminato:

• dal polo positivo a quello negativo all’esterno del generatore, dato che le cariche posi-tive vengono respinte dalla polarità positiva e attirate da quella negativa;

• dal polo negativo a quello positivo all’interno del generatore, in quanto è il ge-neratore stesso che fornisce alle cariche l’energia necessaria a vincere la forzacontraria esercitata dalle proprie polarità, allo stesso modo che una pompa confe-risce a una massa di liquido l’energia per passare da una quota più bassa a una piùalta, movimento che altrimenti sarebbe innaturale, dato che un liquido, per effettodella gravità, è portato a scendere e non a salire.

Quanto detto in precedenza è riassunto nella figura A1.1.

G U

L

L

+

–

G: generatore

U: utilizzatore

L: linea dicollegamento

Sorge, a questo punto, il problema di definire quantitativamente il flusso di caricheelettriche, ossia introdurre una grandezza che consenta di dare un valore alla correnteelettrica.

Per capire meglio la questione si consideri il seguente esempio: una persona, ferma su

10

A1

A1 • Grandezze elettriche

un ponte dell’autostrada, guarda il movimento dei veicoli lungo una delle due direttrici dimarcia. Per valutare l’intensità del traffico stabilisce un certo intervallo di tempo (peresempio 10 minuti) e conta i veicoli che passano sotto il ponte nel tempo prefissato (peresempio 200). La persona a quel punto deduce, facendo il rapporto numero vei-coli/tempo, che l’intensità media è di venti veicoli al minuto. Volendo ricavare informa-zioni più precise sull’intensità del traffico in un dato momento è necessario ridurre sem-pre più l’intervallo di tempo considerato; spingendo al limite tale ragionamento si arriva,in astratto, a considerare un intervallo di tempo infinitesimo, a cui corrisponderà l’inten-sità di traffico istantanea.

In modo analogo si definisce intensità della corrente elettrica all’interno di un con-duttore il rapporto tra la carica elettrica Δq che transita lungo una sezione trasversale

del conduttore in un certo intervallo di tempo Δt e la durata di tale intervallo:

[A1.1]

L’espressione [A1.1] rappresenta l’intensità di corrente media nel tempo Δt; ri-ducendo l’intervallo al valore infinitesimale dt, durante il quale transita la carica dq, siottiene il valore istantaneo dell’intensità di corrente:

[A1.2]

L’intensità di corrente si misura in ampere (simbolo A), che è un’unità di misura

fondamentale SI; da essa si ricava l’unità di misura della carica elettrica. Dalla formula [A1.1] si ottiene:

[A1.3]

L’unità di misura della carica elettrica è il coulomb (simbolo C); dalla [A1.3] si ri-cava:

A1.2 Forma d’onda della corrente

In generale la corrente elettrica in un circuito può variare nel tempo; questa variabilità fasì che l’intensità di corrente istantanea i diventi una funzione del tempo t.

La relazione i = f(t), rappresentata sul piano cartesiano (t, i), indica la formad’onda della corrente e visualizza l’andamento della corrente nel tempo.

I circuiti elettrici ed elettronici possono funzionare, in teoria, con grandezze elettricheaventi una qualsiasi forma d’onda; in pratica vi sono però delle forme d’onda più ricor-renti, alcune delle quali sono riportate nelle figure A1.2, A1.3, A1.4, A1.5, A1.6, A1.7:

• corrente continua (figura A1.2): il valore della corrente si mantiene costante neltempo; il segno positivo indica la circolazione secondo il verso convenzionale,quello negativo il verso opposto;

• corrente alternata sinusoidale (figura A1.3): il valore della corrente cambia neltempo secondo una legge sinusoidale che si ripete periodicamente, alternando se-mionde positive ad altre negative; di conseguenza, cambia periodicamente anche ilverso di percorrenza della corrente;

• corrente sinusoidale raddrizzata a doppia semionda (figura A1.4): la legge divariazione è ancora sinusoidale, ma le semionde sono tutte positive e, quindi, la cir-colazione della corrente avviene sempre lungo il verso convenzionale;

1 1 1 1 C= A s As× =

Δ Δq I t=

iq

t=

d

d

Iq

t=

Δ

Δ

11

• corrente sinusoidale raddrizzata a semplice semionda (figura A1.5): non è con-sentita la circolazione delle semionde negative; nei corrispondenti intervalli ditempo l’intensità di corrente è nulla;

• corrente rettangolare simmetrica (figura A1.6): la corrente assume valori alter-nativamente positivi e negativi, con semionde di pari durata, durante le quali l’in-tensità di corrente rimane costante;

• corrente rettangolare raddrizzata a semplice semionda (figura A1.7): rispettoal caso precedente mancano le semionde negative; nei corrispondenti intervalli ditempo l’intensità di corrente è nulla.

Le forme d’onda che si ripetono dopo un determinato intervallo di tempo sono detteperiodiche. Elementi caratteristici di una grandezza periodica sono il periodo e la fre-

Figura A1.3Corrente alternata sinusoidale.

Figura A1.4Corrente sinusoidale raddrizzata a doppia semionda.

Figura A1.5Corrente sinusoidale raddrizzata a semplice semionda.

Figura A1.6Corrente rettangolare simmetrica.

Figura A1.7Corrente rettangolare raddrizzata a semplice semionda.

i

tO

i

tO

i

tO

i

tO

i

tO

i

tO

a) I > 0

i

tO

b) I < 0

I

I

Figura A1.2 a, bCorrente continua.

A1 • Grandezze elettriche 13

Legame traintensità e densità di corrente

quenza, così definiti:

• il periodo è l’intervallo di tempo dopo il quale la grandezza riprende lo stesso an-damento; si misura in secondi o nei suoi multipli e sottomultipli;

• la frequenza è il numero di periodi nell’unità di tempo e quindi rappresenta il nu-mero di cicli descritti in 1 s; si misura in hertz (Hz).

Se, per esempio, una grandezza ha periodo T = 1/50 s, è evidente che in un secondoil periodo si ripeterà 50 volte, ossia sarà f = 50 Hz. Questo valore è quello caratteristicodella corrente alternata utilizzata nella maggior parte delle applicazioni elettriche civilie industriali, mentre per gli apparati elettronici (per esempio, nel campo delle teleco-municazioni) si usano segnali con frequenza molto più elevata. In generale il periodo ela frequenza sono legati alla relazione f = 1/T.

A1.3 Densità di correnteSi consideri una corrente di intensità I che circoli attraverso un conduttore di sezionetrasversale S, ipotizzando una distribuzione uniforme delle cariche lungo la sezione.

Si definisce densità di corrente J il rapporto tra l’intensità di corrente e l’area della se-zione stessa, misurata normalmente in ampere su millimetri quadrati:

[A1.4]

L’esame dell’espressione [A1.4] permette di capire il significato di densità di cor-rente: il suo valore rappresenta l’intensità di corrente che interessa l’unità di sezione delconduttore. Per esempio, una densità di corrente di 5 A/mm2 indica che, mediamente,passano 5 A per ogni millimetro quadrato di superficie trasversale di conduttore.

La densità di corrente rappresenta un indice di sfruttamento della sezione: un ele-vato valore di J indica una maggiore corrente a parità di sezione oppure una minore se-zione a parità di corrente. Come si vedrà in seguito, è necessario limitare il valore delladensità di corrente per contenere le perdite di potenza nel conduttore e il conseguenteriscaldamento.

Conoscendo la densità di corrente e l’area della sezione è immediato il calcolo del-l’intensità di corrente:

[A1.5]

A1.4 Differenza di potenziale, tensione elettricaLa corrente elettrica può essere vista come un flusso di cariche elettriche, convenzio-nalmente di segno positivo. Affinché sia possibile tale movimento, alle cariche deveessere conferita dell’energia; in un circuito elettrico elementare tale energia viene for-nita dal generatore, che trasforma in elettrica l’energia ricevuta sotto altra forma (chi-mica, meccanica, luminosa ecc.).

Si supponga che una carica elettrica di valore Q1

debba fluire tra due punti di un cir-cuito elettrico e che per tale spostamento sia necessario l’impiego di una energia W

1; è

abbastanza intuitivo pensare che se la carica aumenta al valore Q2

anche l’energia ne-cessaria aumenterà in maniera direttamente proporzionale, assumendo il valore W

2.

Data la proporzionalità diretta tra le due grandezze, il loro rapporto rimarrà costante:

W

Q

W

Q

1

1

2

2

=

I J S=

JI

S=

Si definisce tensione elettrica tra due punti di un circuito il rapporto tra l’energia cheviene fornita alla carica elettrica durante il movimento tra i due punti considerati e il va-lore della carica stessa:

[A1.6]

Considerando la carica pari a 1 C, l’espressione [A1.6] mostra che la tensione co-incide numericamente con l’energia che occorre fornire alla carica unitaria durante ilsuo spostamento tra i punti considerati. L’unità di misura della tensione elettrica è ilvolt (simbolo V); in base alla definizione si ha:

11

1 V

J

C=

VW

Q=


Un asciugacapelli viene collegato a una presa con tensione 230 V e fatto funzionare per15 min, durante i quali assorbe una corrente costante, di intensità 4 A. Calcolare l’energianecessaria per il funzionamento.

■ La carica elettrica che percorre il circuito durante il tempo indicato è pari a:

Si deve immaginare che tutto il sistema elettrico a monte della presa sia equivalente a un ge-neratore che, per far funzionare l’asciugacapelli, deve fornire l’energia:

W VQ= = × =230 3600 828 000 J = 828 kJ

Q It= = × × =4 15 60 3600 C

ESEMPIO 1

Nello studio dei circuiti elettrici la tensione elettrica (o semplicemente tensione) èdetta anche differenza di potenziale elettrico (d.d.p.) tra i due punti, dove per poten-ziale elettrico si deve intendere la tensione di un punto rispetto a un riferimento, che sisuppone a potenziale zero. Il concetto è analogo a quello delle altitudini geografiche,dove il livello di riferimento è quello del mare: l’altezza di un punto rispetto al livellodel mare corrisponde al potenziale rispetto al riferimento, mentre la differenza di quotatra due punti è analoga alla differenza di potenziale e quindi alla tensione elettrica.

I concetti espressi sono evidenziati nella figura A1.8, dove il punto GND indicaquello a potenziale zero, ossia la massa del circuito (in inglese ground).

+ +

V = 0

GND

VAB = 12 V

A B

VB = 12 VVA = 24 VFigura A1.8Esemplificazione dei concetti di potenziale, differenza di potenziale, tensione.

VA: potenziale

del punto AV

B: potenziale

del punto BV

AB: differenza

di potenziale (tensione) tra i punti A e B

Nel caso dei generatori elettrici, la tensione che si sviluppa al loro interno prende an-che il nome di forza elettromotrice, spesso abbreviata in f.e.m.; il termine è esplicativoin quanto induce a pensare alla forza che mette in movimento le cariche elettriche. Inrealtà si tratta ancora di una tensione e corrisponde al valore dell’energia che il generatoreconferisce all’unità di carica elettrica che transita nel circuito in cui è inserito.


A1.5 Potenza elettricaSi consideri una carica elettrica di valore Q che si muove all’interno di un circuito nel-l’intervallo di tempo t, tra due punti aventi differenza di potenziale V. L’energia da fornirealla carica corrisponde al lavoro fatto dal generatore ed è pari a:

La potenza elettrica è data dal rapporto tra lavoro e tempo e quindi si ha:

dove il rapporto Q/t rappresenta l’intensità della corrente.

Si definisce potenza elettrica il prodotto:

[A1.7]

L’espressione [A1.7] consente di calcolare la potenza elettrica di un qualsiasi ele-mento di circuito come prodotto tra la tensione e l’intensità di corrente; essa si presta,inoltre, alle seguenti considerazioni:

• se la tensione e la corrente sono ambedue costanti nel tempo, anche la potenza, parial loro prodotto, lo è;

• se la tensione e la corrente sono, in generale, variabili nel tempo, l’espressione[A1.7] fornisce una funzione del tempo p(t) = v(t)⋅i(t);

• se in un circuito la corrente circola tra due punti allo stesso potenziale (V = 0), la po-tenza è nulla; l’elemento circuitale che consente la circolazione di corrente senzatensione ai suoi capi è detto cortocircuito ideale;

• se tra due punti a potenziale diverso non circola corrente (I = 0), la potenza è nulla;un funzionamento di questo tipo è detto a vuoto e l’elemento circuitale che lo rap-presenta prende il nome di circuito aperto ideale.

L’unità di misura della potenza è il watt (simbolo W); dalla definizione di potenzae dalla formula [A1.7], si ricavano le due seguenti uguaglianze:

1 1 1 W V A= ×11

1 W

J

s=

P VI=

PL

t

VQ

t= =

L W VQ= =

Calcolare la potenza elettrica dell’utilizzatore considerato nell’esempio 1.

■ Trattandosi di un circuito funzionante con tensione e corrente costanti, il calcolo è immediato:

Allo stesso risultato si perviene applicando la definizione fisica di potenza:

PW

t= =

×

=828 000

15 60920 W

P VI= = × =230 4 920 W

ESEMPIO 2

A1.6 Resistenza e conduttanza, legge di OhmNel paragrafo A1.4 si è visto che la tensione elettrica tra due punti di un circuito corri-sponde all’energia che occorre fornire all’unità di carica che si sposta tra i punti suddetti.La circolazione di carica implica il passaggio di corrente elettrica e, quindi, vi è un rapportodi causa/effetto tra la tensione e la corrente: per far circolare una corrente di intensità I tradue punti di un circuito elettrico è necessario che tra questi due punti vi sia una d.d.p. paria V, legata all’energia fornita alla carica.

Quanto sopra si può spiegare introducendo il concetto di resistenza elettrica: il mezzoconduttore entro cui avviene il passaggio di carica si oppone alla circolazione della cor-rente, richiedendo un dispendio di energia per far sì che tale circolazione avvenga.L’energia elettrica che viene messa in gioco sarà dissipata sotto forma di calore, come av-viene, per esempio, nei conduttori di collegamento, oppure verrà trasformata in un’altraforma di energia, come succede nel caso degli utilizzatori elettrici (lampade, motori ecc.).

Nei normali materiali conduttori la tensione necessaria a far circolare la correnteaumenta proporzionalmente all’aumentare dell’intensità di corrente, per cui il rapportoV/I può essere ritenuto costante e rappresenta il coefficiente di proporzionalità tra ledue grandezze.

Si definisce resistenza elettrica di un circuito il rapporto tra la tensione applicata e lacorrente circolante:

[A1.8]

La resistenza elettrica si misura in ohm (simbolo Ω); dalla [A1.8] si ricava la se-guente uguaglianza:

Se nella [A1.8] si considera I = 1 A, si vede che il valore della resistenza coincidecon quello della tensione; questo consente di definire la resistenza elettrica come ilvalore della tensione che occorre applicare tra due punti per ogni ampere di correntecircolante.

Supporre costante la resistenza elettrica tra due punti di un circuito significa rite-nere direttamente proporzionali tra loro tensione e corrente e quindi considerare linearela legge di variazione V = f(I), come mostrato graficamente nella figura A1.9.

L’equazione della retta è data da:

[A1.9]

ed esprime analiticamente la legge di Ohm.Il valore della resistenza R rappresenta il coefficiente angolare della retta e ne deter-

mina l’inclinazione: all’aumentare di R cresce, a parità di corrente, il valore della ten-sione e la retta ruota in senso antiorario, come mostrato nella figura A1.10.

Vi sono dei casi in cui la resistenza non è costante e quindi la legge che lega ten-sione e corrente non è lineare, come mostrato, per esempio, nel grafico di figura

V RI=

11

1

V

AΩ =

RV

I=


Figura A1.9Rappresentazionegrafica dell’equazioneV = RI.

Figura A1.10Influenza del valore

di R nel grafico V = f (I).

V

IO

V

II

V3

V2

V1

R3 > R2

R2 > R1

R1

V1 = R1 I

V2 = R2 I

V3 = R3 I

O

Espressionedella legge di Ohm

A1.11, in cui è rappresentata la caratteristica tensione-corrente di un varistore, ossia diun elemento circuitale la cui resistenza varia con la tensione.

Ricavando la corrente dall’equazione [A1.9] si ottiene la legge I = f(V):

Si definisce conduttanza elettrica, indicata con il simbolo G, il rapporto:

In funzione della conduttanza la legge di Ohm diventa pertanto:

[A1.10]

La conduttanza si misura in siemens (simbolo S) e rappresenta il reciproco della re-sistenza: un elevato valore di G indica un piccolo valore di resistenza e, quindi, mag-gior corrente circolante a parità di tensione applicata. L’esame della [A1.10] mostrainoltre che, considerando V = 1 V, il valore della conduttanza coincide con quello dellacorrente conseguente all’applicazione della tensione unitaria.

I GV=

GR

I

V= =

1

IR

V=1


Figura A1.11Caratteristica

tensione-corrente

di un resistore

non lineare.O I

V

Calcolare la resistenza e la conduttanza di un circuito, sapendo che l’applicazione di una ten-sione di 5 V determina la circolazione di una corrente pari a 20 mA.

■ Usando le formule viste in questo paragrafo, la risoluzione è immediata:

GI

V= =

×= × =

−

−20 10

54 10 4

33 S mSR

V

I= =

×= × =

−

5

20 100 10 250

3

3,25 Ω

ESEMPIO 3

A1.7 Resistività e conduttivitàSi consideri (figura A1.12) un conduttore di lunghezza l e sezione S, che collega ipunti A e B di un circuito e nel quale circoli la corrente I, nel senso da A verso B. Talecircolazione è possibile in quanto il generatore imprime al punto A un potenziale mag-giore del punto B. Si può allora dire che vi è una diminuzione di potenziale elettricolungo il percorso della corrente, ossia una caduta di tensione (c.d.t.) tra i punti A e B,pari a V = V

A– V

B, con un andamento lineare, supponendo che il conduttore abbia ca-

ratteristiche omogenee in tutti i punti.

Altra espressionedella legge di Ohm


Il rapporto:

espresso in volt per metro, rappresenta allora la c.d.t. per unità di lunghezza, essendopari alla caduta di tensione per ogni metro di conduttore. La caduta di tensione totaletra i punti A e B sarà data da:

V = ul

Introducendo anche la densità di corrente, la resistenza elettrica del tratto A-B può es-sere espressa nel modo seguente:

[A1.11]

Le grandezze u e J, essendo riferite a lunghezza e sezione unitarie, non dipendono,a differenza della resistenza, dalle dimensioni del conduttore, ma soltanto dal materialeche lo costituisce e pertanto anche il valore del loro rapporto è solo funzione delle ca-ratteristiche del materiale.

Il rapporto:

prende il nome di resistività elettrica del materiale conduttore.

L’espressione [A1.11] diventa:

[A1.12]

La relazione [A1.12] esprime la resistenza elettrica di un conduttore in funzionedelle sue dimensioni geometriche e delle caratteristiche fisiche del materiale. Dal suoesame si possono trarre le seguenti conclusioni:

• all’aumentare della sezione la resistenza elettrica diminuisce in quanto, a parità dicorrente, le cariche hanno più spazio per fluire attraverso il conduttore (J diminui-sce) e quindi incontrano minore resistenza;

• all’aumentare della lunghezza la resistenza elettrica aumenta perché diventa maggiorela d.d.p. V = ul necessaria per far circolare la stessa corrente tra i due punti considerati;

Rl

S= ρ

ρ =u

J

RV

I

ul

JS= =

uV

l=

V = VA – VB

A I B

V

VA

VB

u

1 mFigura A1.12Rappresentazionegrafica della cadutadi tensione per unità di lunghezza.

Resistenzadi un conduttore


• la resistenza elettrica è direttamente proporzionale alla resistività del materiale con-duttore, grandezza legata alle sue caratteristiche intrinseche; per avere la minimaresistenza deve essere di piccolo valore la resistività, come avviene nei buoni con-duttori (argento, rame, alluminio);

• il valore della resistività è pari a quello della resistenza di un conduttore avente lun-ghezza e sezione unitaria.

Dalla [A1.12] si ricava:

[A1.13]

L’unità di misura della resistività si ottiene dalla [A1.13], a seconda delle unità dimisura usate per S e l; normalmente si ha:

In alcuni casi la sezione viene espressa in metri quadrati, ottenendo:

Dalla relazione [A1.12] si può ricavare l’espressione della conduttanza:

La grandezza:

[A1.14]

è detta conduttività elettrica del materiale conduttore e rappresenta l’inverso della re-sistività.

La sua introduzione consente di esprimere la conduttanza in funzione delle ca-ratteristiche fisiche del materiale e delle dimensioni del resistore:

[A1.15]

Il significato della conduttività è opposto a quello della resistività: un elevato valoredi γ implica, a parità di dimensioni, un elevato valore di conduttanza e quindi un bassovalore di resistenza.

Le unità di misura della conduttività elettrica si ricavano da quelle della resistività,ottenendo:

[ ] (= = =−−

ΩΩ

m)m

S

m

11

γ[ ] =⎛

⎝⎜⎞

⎠⎟= =

− −Ω Ωmm

m

m

mm

Sm

mm

2

2 2

1 1

γ

GS

l= γ

γρ

=1

GS

l=

1

ρ

ρ[ ] = =Ω

Ω m

m m

2

ρ[ ] =Ω mm

m

2

ρ =RS

l

Calcolare la resistenza e la conduttanza di un conduttore in rame di lunghezza 100 m e sezione 4 mm2.

ρ2

=⎛

⎝⎜⎞

⎠⎟0,0178

mm

m

Ω ESEMPIO 4

Resistivitàdi un conduttore

Espressionedellaconduttanza


A1.8 Variazione della resistività e della resistenza con la temperatura

Vari fattori influiscono sul valore della resistenza elettrica, modificando i parametri dacui essa dipende (resistività, lunghezza, sezione). Una delle grandezze fisiche che mag-giormente incide sul valore della resistenza è la temperatura: per la maggior parte deimateriali metallici la conducibilità elettrica diminuisce all’aumentare della temperaturae quindi la resistività aumenta.

Fisicamente il fenomeno si può spiegare considerando che nei solidi cristallini gliatomi vibrano attorno alla loro posizione di equilibrio e queste vibrazioni interferi-scono con il movimento degli elettroni di conduzione, determinando quel complesso diazioni contrastanti la conduzione delle cariche che viene espressa analiticamente con ilconcetto di resistività elettrica e che determina, in ultima analisi, una perdita di energiadegli elettroni, perdita che deve essere compensata dal generatore esterno, per mante-nere la conduzione nel circuito.

Aumentando la temperatura, l’agitazione termica aumenta e cresce pertanto anchel’opposizione del mezzo conduttore al passaggio della corrente. Alla temperatura dellozero assoluto, cessando del tutto l’agitazione termica degli atomi, la resistività dovrebbeessere nulla; in realtà subentrano altri fattori di disturbo, come i difetti reticolari e la pre-senza di impurità, che producono una resistività residua ρ

r. L’andamento della resisti-

vità in funzione della temperatura assume pertanto la forma del grafico di figura A1.13,

■ Applicando le formule viste si ottiene:

GR

= = =1 1

0 4452 247

,, S

Rl

S= =

×=

ρ 0 0178 100

40 445

,, Ω

Di un filo conduttore di sezione 6 mm2 si ignora il materiale di cui è costituito; provandone in la-boratorio uno spezzone di lunghezza 1 m è stata misurata una caduta di tensione di 0,1 V facendocircolare una corrente di 5 A. Calcolare resistenza, conduttanza, resistività e conduttività.

■ Applicando la legge di Ohm si ottengono i valori della resistenza e della conduttanza:

Usando le espressioni [A1.13] e [A1.14] si ricavano i valori della resistività e della condut-

tività:

γρ

= = =1 1

0 128 333

2,,

Sm

mmρ = =

×=

RS

l

0 02 6

10 12

2,,

mm

m

Ω

GR

= = =1 1

0 0250

, SR

V

I= = =

0 1

50 02

,, Ω

ESEMPIO 5

(K)

ρ

ρr

ϑ0

Figura A1.13Variazione

della resistività

nei metalli.


nel quale la resistività alle temperature di normale funzionamento risulta proporzionalealla temperatura, con una legge lineare.

L’espressione R = ρl/S mostra che la resistenza dipende dalla resistività del materiale,dalla lunghezza e dalla sezione del conduttore; si riterrà trascurabile la variazione di re-sistenza dovuta alla variazione di lunghezza e sezione per cause termiche, considerandocome unico fattore influente la resistività. In questo modo, ai fini pratici, non cambianulla se si considera la variazione della resistività o della resistenza, essendo le due gran-dezze legate da un fattore costante.

Per una trattazione analitica del fenomeno, si indichi con R0

il valore della resi-stenza alla temperatura di 0 °C (273 K) e con R quello alla temperatura generica ϑ; ladifferenza tra i due valori rappresenta la variazione di resistenza:

Per semplificare lo sviluppo analitico si può ritenere tale differenza direttamenteproporzionale alla variazione di temperatura ϑ – 0 = ϑ, alla resistenza iniziale R

0e ad

un coefficiente α0

dipendente dal tipo di materiale; esprimendo queste considerazioniin forma matematica si ha:

[A1.16]

e, sostituendo nell’espressione precedente, si ottiene:

e, quindi: [A1.17]

La relazione [A1.17] consente di calcolare il valore della resistenza a una certa tem-peratura, in funzione del suo valore alla temperatura di riferimento, del salto termico edel fattore α

0, detto coefficiente di temperatura della resistenza, dipendente dal tipo

di materiale.Ricavando la formula inversa della [A1.16] si ottiene:

[A1.18]

che consente di dedurre il significato del coefficiente di temperatura. Infatti, se nella[A1.18] si pone R

0= 1 Ω e ϑ = 1 K, i valori di α

0e ΔR coincidono e, quindi, il valore

del coefficiente di temperatura rappresenta la variazione di resistenza di un conduttorecon resistenza iniziale 1 Ω, dovuta alla variazione di temperatura di 1 K (o di 1 °C).

La sua unità di misura si ricava dalla [A1.18]:

(oppure °C –1)

Dalla [A1.17], in base alle ipotesi fatte inizialmente, è possibile ricavare un’ana-loga relazione per la resistività:

e, quindi: [A1.19]

da cui si deduce che α0

è anche il coefficiente di temperatura della resistività.

ρ ρ α ϑ= +( )0 01

ρ ρα ϑ

l

S

l

S= +( )0

01

α01[ ] = = −Ω

Ω KK

αϑ

00

=ΔR

R

R R= +( )0 01 α ϑ

R R R+ 0 0α ϑ= 0R R R− =0 0 0α ϑ

ΔR R= 0 0α ϑ

ΔR R R= − 0

Resistività alla temperatura ϑϑin funzione di quella a 0 °C

Resistenza alla temperatura ϑϑin funzione di quella a 0 °C

Espressione del coefficiente di temperatura


(°C)0

R

ΔR = R0 0

R0

α ϑ

ϑ

Figura A1.14Andamento della resistenzain funzione della temperatura, ipotizzando α0 costante.

Resistenza alla temperatura ϑϑin funzione di quella a 20 °C

Tabella A1.1 Caratteristiche elettriche di alcuni materiali conduttori

Materiale Resistività Conduttività Coefficiente di temperatura

a 20 °C (Ω mm2/m) a 20 °C (MS/m) a 20 °C (K–1)

Argento 0,0163 61,3 3,8 × 10–3

Rame crudo 0,0178 56,2 3,81 × 10–3

Rame ricotto 0,0175 57,1 3,93 × 10–3

Rame ricotto campione 0,017241 58 3,9 × 10–3

Alluminio 0,0284 35,2 4 × 10–3

Aldrey 0,032 31,2 3,6 × 10–3

Tungsteno 0,055 18,2 4,5 × 10–3

Ferro puro 0,098 10,2 6 × 10–3

Acciaio 0,10 ÷ 0,25 10 ÷ 4 4,7 × 10–3

Ferro silicio (%Si = 1% ÷ 5%) 0,27 ÷ 0,67 3,7 ÷ 1,5 /

Argentana 0,38 2,63 0,07 × 10–3

Manganina 0,44 2,27 0,015 × 10–3

Costantana 0,5 2 0,002 × 10–3

Carbone 66,67 0,015 –0,45 × 10–3

Zinco 0,06 16,7 3,7 × 10–3

Stagno 0,12 8,33 4,3 × 10–3

Supponendo che il valore di a0

resti costante al variare della temperatura, le espres-sioni [A1.17] e [A1.19] indicano una variazione lineare della resistenza (o della resi-stività), corrispondente all’andamento del grafico di figura A1.14, valido nel caso chela resistenza aumenti con la temperatura.

Spesso la temperatura di riferimento si assume pari a 20 °C; in questo caso bisognaconsiderare come salto termico la differenza ϑ – 20 e l’espressione [A1.17] diventa:

[A1.20]

dove R20

è il valore della resistenza iniziale, R quello alla temperatura ϑ considerata ea

20è il valore del coefficiente alla temperatura di 20 °C. Un’espressione analoga vale

per la resistività.Nella tabella A1.1 sono riportati i valori della resistività, della conduttività e del co-

efficiente di temperatura di alcuni materiali di uso comune nelle applicazioni elettriche.

R R= + −( )⎡⎣ ⎤⎦20 201 20α ϑ

Riguardo alla variazione della resistenza con la temperatura si possono fare, pren-dendo in esame la relazione [A1.16], le seguenti considerazioni:

• essendo R0

e ϑ entrambi positivi, α0

e ΔR hanno lo stesso segno;

• se α0

è positivo lo è anche ΔR e, quindi, la resistenza aumenta con la temperatura,come avviene, anche se in misura minima, in molti materiali conduttori (rame, al-luminio, argento ecc.) e in modo accentuato per i materiali usati nella costruzionedei termistori PTC (Positive Temperature Coefficient);

• se α0

è negativo lo è anche ΔR e, quindi, la resistenza diminuisce con la tempera-tura, come avviene in modo significativo in alcuni ossidi metallici usati per la co-struzione dei termistori NTC (Negative Temperature Coefficient);


• nel caso fosse verificata la condizione α0

= 0 si avrebbe ΔR = 0, ossia la resistenza nonvarierebbe con la temperatura (caso ideale); in realtà vi sono dei materiali che si avvici-nano molto a questa condizione e vengono usati per costruire resistori campione da la-boratorio, per i quali la variazione della resistenza comporterebbe un errore di misura.

Un altro modo per valutare la variazione di resistenza con la temperatura si basa sulconfronto tra i valori della resistenza a due diverse temperature, prescindendo dal va-lore assunto a 0 °C.

Indicando con R1

e R2

i valori delle resistenze alle temperature ϑ1

e ϑ2

e applicandol’espressione [A1.17] si ottiene:

Facendo il rapporto tra le due espressioni e dividendo numeratore e denominatoreper α

0si ha:

Ponendo:

[A1.21]

si ottiene:

[A1.22]

Il coefficiente introdotto dà anche il rapporto tra le resistività e si ha pertanto:

[A1.23]

Di particolare importanza pratica è il caso dei conduttori in rame e in alluminio, per iquali i valori del coefficiente di temperatura α

0sono rispettivamente pari a 0,004264 K–1

e 0,0043 K–1; sostituendo questi valori nella [A1.21] si ottiene:

• rame:

[A1.24]

• alluminio:

[A1.25]Kϑ

ϑ

ϑ=

+

+

232 5

232 5

2

1

,

,

Kϑ

ϑ

ϑ=

+

+

234 5

234 5

2

1

,

,

ρ ρ ϑ2 1= K

R R K2 1= ϑ

Kθ

αϑ

αϑ

=

+

+

1

10

2

01

R

R

2

1

0 2

0 1

02

01

1

1

1

1=

+

+=

+

+

α ϑ

α ϑ

αϑ

αϑ

R R2 0 0 21= +( )α ϑR R1 0 0 11= +( )α ϑ

Un filo di tungsteno ha diametro 0,8 mm e lunghezza 25 m. Calcolare la resistività e la resi-stenza a 150 °C.

■ Dalla tabella A1.1 si ricava:

α 3 14 5 10= × − −, K20ρ20

2

0 055= , mm

m

Ω

ESEMPIO 6

Fattore di riportodella resistenza

Relazione tra le resistenze a due diversetemperature


Un conduttore di rame presenta, a 20 °C, la resistenza di 0,5 Ω. Calcolarne il valore a 90 °C edeterminare l’aumento percentuale della resistenza.

■ Applicando le formule [A1.24] e [A1.22] si ottiene:

L’aumento percentuale, riferito al valore della resistenza iniziale, è dato da:

ΔΔ

RR

R

R R

R%

, ,= × =

−( ) ×=

−( ) ×

1

2 1

1

100100 0 6375 0 5 100

00 527 5

,, %=

R R K2 1 0 5 1 275 0 6375= = × =ϑ , , , Ω

Kϑϑϑ

=++

=++

=234 5

234 5

234 5 90

234 5 201 2752

1

,

,

,

,,

Un conduttore in alluminio presenta, a 35 °C, la resistenza di 2 Ω. Riscaldato, subisce un au-mento di resistenza del 30%. Determinare la temperatura finale.

■ La variazione assoluta di resistenza si ricava applicando la formula inversa di quella vistanell’esempio precedente:

La resistenza finale sarà pertanto pari a:

Ricavando dalla [A1.22] il valore di Kϑ e applicando la [A1.25] si ottiene:

e, infine:

ϑ2 1 3 232 5 35 232 5 115 3= +( ) − =, , , , C°

232 5

232 5 351 32,

,,

++

=ϑ

KR

Rϑ = = =2

1

2 6

21 3

,,

R R R2 1 2 0 6 2 6= + = + =Δ Ω, ,

ΔΔ

ΩRR R

= =×

=%

,1

100

30 2

1000 6

Applicando l’espressione [A1.20] per la resistività se ne ricava il valore a 150 °C:

Si calcola quindi la sezione del conduttore e la sua resistenza a 150 °C:

Rl

S= =

×=

ρ 0 0872 25

0 5034 334

,

,, ΩS

d= =

×=

π mm2

2 2

4

3 14 0 8

40 503

, ,,

ρ ρ α ϑ= + −( )⎡⎣ ⎤⎦ = + × −−20 20

31 20 0 055 1 4 5 10 150 20, , (( )⎡⎣ ⎤⎦ = 0 0872, mm

m

2Ω

ESEMPIO 7

ESEMPIO 8

A1.9 Effetto Joule

Tra i vari effetti provocati dal passaggio della corrente, particolarmente importante, aifini della costruzione e del funzionamento delle apparecchiature elettriche, è il cosid-detto effetto Joule, consistente nella trasformazione in calore dell’energia elettricaprodotta dalla corrente.

Per far avvenire il passaggio di corrente attraverso un conduttore di resistenza R, è ne-cessario che il generatore impieghi una potenza elettrica P, per consentire la circolazionedegli elettroni, potenza che, moltiplicata per il tempo di funzionamento, dà luogo a unaenergia che viene dissipata in calore all’interno del mezzo conduttore, a causa delle inte-


razioni tra le particelle interessate alla conduzione. Il calore sviluppato determina il ri-scaldamento del conduttore e dell’eventuale isolante che lo circonda, facendo aumentarela temperatura fino a un regime termico di equilibrio tra il calore prodotto e quello dissi-pato.

Partendo dal presupposto che la temperatura assunta da una qualunque apparecchia-tura durante il funzionamento non può superare un determinato valore, dipendente prin-cipalmente dal tipo di isolamento, è evidente che la potenza dissipata che si trasforma incalore, di cui spesso quella per effetto Joule è però soltanto una componente, deve esserelimitata, compatibilmente con la temperatura ammissibile e con l’efficacia dei mezzi diraffreddamento di cui l’apparecchiatura dispone.

Per valutare quali siano i fattori da cui dipende il valore della potenza prodotta pereffetto Joule si parte dall’espressione [A1.7] della potenza e si applica la legge diOhm, ottenendo:

e, infine:

[A1.26]

da cui si vede che la potenza che si trasforma in calore è direttamente proporzionalealla resistenza e al quadrato della corrente.

Sostituendo l’espressione della resistenza e introducendo la densità di corrente siottiene:

e, quindi:

[A1.27]

L’esame della [A1.27] porta ad alcune interessanti conclusioni:

• la potenza persa per effetto Joule è direttamente proporzionale alla resistività delmateriale, aumentando la quale cresce la resistenza del mezzo e quindi le perdite;

• notevole peso ha la densità di corrente che influisce al quadrato: raddoppiando ilsuo valore quadruplica la potenza, triplicandolo la potenza diventa nove volte ecc.;questo implica che, per limitare le perdite per effetto Joule, occorre mantenere re-lativamente basso il valore della densità di corrente, per esempio da 2 a 10 A/mm2

per i cavi elettrici e da 2 a 5 A/mm2 per le macchine elettriche;

• la perdita per effetto Joule è direttamente proporzionale al prodotto lS, che rappre-senta il volume del conduttore.

Considerando unitario il volume si ha che il termine:

[A1.28]

rappresenta la potenza persa per effetto Joule per unità di volume, espressa in watt almetro cubo se le dimensioni del conduttore sono in metri e metri quadrati; tale fattorenon dipende dalle dimensioni del conduttore, ma solo dalla densità di corrente e dallaresistività del materiale.

La potenza persa per effetto Joule può anche essere espressa in funzione della ten-sione, nel modo seguente:

P VI VGV= =

P JV = ρ 2

P J lS= ρ 2

Pl

SJS

l

SJ S= ( ) =

ρ ρ2 2 2

P RI= 2

P VI RII= =

Potenza persaper effetto Joule

Potenza persaper unità di volume


[A1.29]

Da quanto esposto risulta evidente l’aspetto negativo dell’effetto Joule, che pro-voca perdita di potenza, riscaldamento delle apparecchiature, diminuzione del rendi-mento delle macchine. L’effetto termico della corrente viene però anche sfruttato, peresempio nelle stufe elettriche, nei forni a resistenza, negli scaldacqua.

P GV= 2

Calcolare la perdita per effetto Joule in un conduttore lungo 500 m, di sezione 25 mm2, di rame(ρ = 0,0178 Ω mm2/m), che funziona con densità di corrente 6 A/mm2.

■ Applicando la [A1.27] si ha:

Considerando che il volume del conduttore è:

la potenza persa per unità di volume vale:

PP

SlV = = =

8010

0 0125640 800 3

, W m

Sl = × × =−25 10 500 0 01256 3, m

P J lS= = × × × =ρ 2 2 80100,0178 6 500 25 W

Calcolare la densità di corrente ammissibile in un conduttore di alluminio ,

funzionante alla temperatura di 75 °C, di lunghezza 100 m e sezione 6 mm2, in modo che la potenza

persa per effetto Joule sia non superiore a 500 W.

■ Utilizzando le formule [A1.25] e [A1.23] si riporta a 75 °C la resistività dell’alluminio:

Applicando la formula inversa della [A1.27] si ottiene:

JP

lS= =

× ×=

ρ752

500

0 0346 100 64 91

,,

A

mm

ρ ρ ϑ75 20 0 0284 1 218 0 0346= = × =K , , , mm

m

2Ω

Kϑ =++

=232 5 75

232 5 201 218

,

,,

ρ20

2

=⎛

⎝⎜⎞

⎠⎟0,0284

mm

m

Ω

ESEMPIO 9

ESEMPIO 10

Potenza persain funzionedella tensione


Esercizi di verifica

Esercizio 1

Di un resistore sono noti P = 0,5 W e I = 50 mA. Calcolare la tensione, la resistenza, la conduttanza, la carica el’energia dopo 0,5 h di funzionamento.

[ Risultati: V = 10 V; R = 200 ΩΩ; G = 5 mS; Q = 90 C; W = 900 J]

Esercizio 2

Di un resistore sono noti V = 5 V e R = 0,5 kΩ. Calcolare la corrente, la potenza e la conduttanza.

[ Risultati: I = 0,01 A; P = 0,05 W; G = 2 mS]

Esercizio 3

Un elettrodomestico è alimentato con tensione 230 V e assorbe la potenza di 460 W. Calcolare la corrente as-sorbita; calcolare inoltre la carica e l’energia per ogni ora di funzionamento.

[ Risultati: I = 2 A; Q = 7200 C; W = 1,656 MJ ]

Esercizio 4

Ai capi di un filo conduttore di lunghezza 16 m e diametro 1 mm vi è una caduta di tensione di 50 V quandocircola una corrente di 2,5 A. Calcolare la resistenza del conduttore, la resistività del materiale e la densità dicorrente.

[ Risultati: R = 20 ΩΩ; ρρ= 0,981 ××10–6 ΩΩm; J = 3,18 A/mm2 ]

Esercizio 5

Un filo conduttore in rame, di sezione 4 mm2 e lunghezza 100 m, funziona alla temperatura di 75 °C con densitàdi corrente 4 A/mm2. Calcolare la resistenza, la conduttanza, la conduttività, la corrente, la caduta di tensione ela potenza prodotta per effetto Joule. Calcolare inoltre la sezione di un filo conduttore in alluminio che abbia lostesso valore di resistenza nelle stesse condizioni.

[ Risultati: R = 0,541 ΩΩ; G = 1,85 S; γγ= 46,3 S m/mm2; I = 16 A;

V = 8,67 V; P = 138,5 W; SAl

= 6,4 mm2 ]

Esercizio 6

Un filo conduttore in tungsteno, avente ρ0

= 0,05 Ω mm2/m e α0

= 4,5 × 10–3 K–1, ha un diametro di 0,8 mm, èlungo 25 m e funziona alla temperatura di 150 °C con densità di corrente di 3,5 A/mm2. Calcolare, nelle condi-zioni di funzionamento, la resistenza elettrica, la corrente assorbita, la caduta di tensione, la potenza persa pereffetto Joule, l’energia dissipata dopo cinque ore di funzionamento, la carica transitata in tale tempo.

[ Risultati: R = 4,16 ΩΩ; I = 1,76 A; V = 7,32 V; P = 12,9 W; W = 232 200 J; Q = 31 680 C ]

Esercizio 7

Un resistore avente R20= 600 Ω scaldandosi da 20 °C a 120 °C assume un valore di resistenza pari a 750 Ω.

Calcolare la variazione percentuale di resistenza e il coefficiente α20

.

[ Risultati: ΔΔR% = 25%; αα20

= 2,5 ××10–3 K–1]

Ese

rcit

azio

ni

Quesiti a risposta aperta

1. Spiegare che cosa s’intende per intensità della corrente elettrica.

2. Disegnare e spiegare le caratteristiche della forma d’onda di una tensione sinusoidale raddrizzata a doppia semionda.

3. Che cos’è la tensione elettrica tra due punti di un circuito? Che differenza c’è tra la tensione e il potenziale?

4. Se, a parità di tensione, aumenta la corrente in un componente, come varia la potenza elettrica?

5. Definire la resistenza elettrica di un generico elemento circuitale.

6. Spiegare la differenza tra la resistenza elettrica e la resistività.

7. Definire la conduttanza elettrica di un generico elemento circuitale.

8. Spiegare la differenza tra la conduttanza elettrica e la conduttività.

9. Che cos’è il coefficiente di temperatura della resistività e come influisce sulla variazione della resistenza elet-trica con la temperatura?

10. Spiegare come varia la potenza persa per effetto Joule in un elemento conduttore al variare della densità dicorrente.

11. Che cos’è la potenza persa per effetto Joule per unità di volume?

Quesiti a scelta multipla

Scegliere la risposta corretta tra quelle proposte.

1. Che cosa indica la forma d’onda di una corrente? (Una sola risposta corretta)

L’andamento dell’intensità di corrente in funzione della tensione.

L’andamento dell’intensità di corrente in funzione del tempo.

L’andamento della densità di corrente in funzione del tempo.

L’andamento della densità di corrente in funzione della tensione.

2. Come si calcola la densità di corrente? (Una sola risposta corretta)

Mediante il rapporto tra l’intensità di corrente e la sezione del conduttore.

Mediante il prodotto tra l’intensità di corrente e la sezione del conduttore.

Mediante il rapporto tra l’intensità di corrente e la tensione.

Mediante il prodotto tra l’intensità di corrente e la tensione.

3. Che cos’è la potenza elettrica? (Più risposte corrette)

È il rapporto tra la tensione e l’intensità di corrente.

È il prodotto tra la tensione e l’intensità di corrente.

È l’energia fornita alle cariche elettriche nell’unità di tempo.

È il potenziale elettrico di un punto.d

c

b

a

d

c

b

a

d

c

b

a

Ese

rcit

azio

ni


Test di verifica

Ese

rcit

azio

ni


4. Che cos’è la resistività elettrica? (Più risposte corrette)

È la resistenza elettrica di un conduttore avente lunghezza e sezione unitarie.

È la conduttanza elettrica di un conduttore avente lunghezza e sezione unitarie.

È il rapporto tra la c.d.t. unitaria e l’intensità di corrente.

È il rapporto tra la c.d.t. unitaria e la densità di corrente.

5. Come varia la resistenza elettrica di un conduttore con la temperatura? (Una sola risposta corretta)

Aumenta con la temperatura solo se è negativo il suo coefficiente di temperatura della resistività.

Rimane in ogni caso costante al variare della temperatura.

Varia con la temperatura in funzione del valore e del segno del suo coefficiente di temperatura della resistività.

Aumenta con la temperatura nello stesso modo per tutti i materiali aventi coefficiente di temperatura positivo.

6. Per un resistore con coefficiente di temperatura positivo come varia la potenza persa per effetto Joulese aumenta la temperatura del componente? (Una sola risposta corretta)

Aumenta.

Rimane costante.

Diminuisce.

Le due grandezze non sono in relazione.d

c

b

a

d

c

b

a

d

c

b

a

Bipoli elettricie loro collegamenti

30

A2

A

A

B

B

Insieme di

componenti

variamente

collegati

Gli argomenti di questa unità verranno trattati ritenendo verificate le seguenti ipotesi:

• il funzionamento dei circuiti verrà considerato in regime stazionario, ossia supponendo giàesauriti eventuali fenomeni transitori e quindi con grandezze elettriche che hanno assuntodefinitivamente la propria forma d’onda;

• si considererà la forma d’onda continua delle varie grandezze elettriche, così come definita alparagrafo A1.2, anche se le leggi e i principi introdotti hanno validità generale.

A2.1 Concetto di bipolo elettricoIn generale un sistema elettrico può essere visto come un insieme di componenti inter-connessi tra loro. Vi sono molti elementi che vengono collegati al resto del sistema me-diante due morsetti, come insegna l’esperienza comune (apparecchi illuminanti, elet-trodomestici, conduttori di collegamento, pile elettriche ecc.).

È quindi possibile definire come bipolo elettrico un componente (o un insieme di com-ponenti riducibili a uno equivalente) che interagisce col resto del sistema elettrico in duepunti soltanto.

In questi punti si può immaginare che siano posti i morsetti di collegamento del bi-polo, anche se, in realtà, tali morsetti possono non esserci. I concetti espressi sono illu-strati nelle figure A2.1 e A2.2.

Ogni bipolo è caratterizzato dalle due seguenti grandezze:

• la tensione V tra i punti A e B, pari alla d.d.p. elettrico tra i due punti;

• la corrente I che circola tra i punti A e B.

A

B

Figura A2.1Componenteelettricorappresentato con il simbolo del bipolo.

Figura A2.2Bipolo rappresentante un insieme di componenti variamente collegati.

A2 • Bipoli elettrici e loro collegamenti 31

A2.2 Convenzioni di segnoLa tensione e la corrente possono essere positive o negative, dove i termini precedentiassumono i seguenti significati:

• la tensione è positiva sul morsetto A del bipolo (e quindi negativa su B) quando unvoltmetro, inserito con il suo morsetto “+” nel punto A, dà una lettura positiva (fi-gura A2.3); se il voltmetro, lasciando invariata l’inserzione, fornisce una lettura ne-gativa, vuol dire che la tensione è positiva in B;

• la corrente è positiva nel percorso tra A e B all’interno del bipolo quando un ampe-rometro, inserito con il suo morsetto “+” in corrispondenza di A, dà una lettura po-sitiva (figura A2.4); se l’amperometro, lasciando invariata l’inserzione, fornisceuna lettura negativa, vuol dire che la corrente è positiva nel percorso da B ad A.

Il segno positivo viene indicato sugli schemi con il simbolo “+” per la tensione econ la freccia per la corrente. A volte si usa la freccia anche per la tensione.

A

B

+

+

–

–

V = VA – VB > 0V

Figura A2.3Significato di tensione positiva.

Figura A2.4Significato di corrente positiva.

+

V

–

I

a)

–

V

+ I

b)

Figura A2.5 a, bConvenzione di segno degli utilizzatori.

I

AA

+

B

+

V

–

I

a)

–

V

+ I

b)

Figura A2.6 a, bConvenzione di segno dei generatori.

Supponendo di aver stabilito che la tensione è positiva in un punto (A o B), la cor-rente può essere entrante o uscente da tale punto. Per l’esatta definizione della caratte-ristica di un bipolo, ossia del legame tra la tensione e la corrente, occorre fissare unaconvenzione di segno che permetta di definire operativamente i versi della tensione edella corrente del bipolo, precisando come si intendono misurate queste due grandezze.

Vengono utilizzate le due seguenti convenzioni di segno:

• convenzione di segno degli utilizzatori (figura A2.5 a, b): si considera positivo il versodella corrente quando la stessa, all’interno del bipolo, va dal morsetto positivo a quellonegativo della tensione, ossia entra nel bipolo dal punto con tensione positiva;

• convenzione di segno dei generatori (figura A2.6 a, b): si considera positivo il versodella corrente quando la stessa esce dal bipolo dal morsetto positivo della tensione.

Le due convenzioni di segno indicate possono essere spiegate nel seguente modo: ungeneratore è tale in quanto fornisce energia alle cariche elettriche, forzandole all’esterno diesso dal polo positivo a quello negativo, mentre l’utilizzatore, assorbendo energia elettricadal circuito esterno, si comporta in modo opposto.


A2.3 Caratteristica esternaTra la tensione e la corrente di un bipolo esiste in generale una relazione, che può es-sere espressa in forma analitica mediante leggi del tipo V = f (I) e I = g(V), ossia assu-mendo come variabile indipendente la corrente o la tensione, oppure in forma graficasul piano cartesiano.

La curva che indica il legame tensione-corrente viene detta caratteristica esternadel bipolo (o caratteristica volt-amperometrica).

L’aggettivo “esterna” è significativo: esso indica infatti che il grafico descrive ilcomportamento del bipolo verso l’esterno, ossia nei confronti del circuito a cui ècollegato, senza tener conto dei fenomeni che avvengono all’interno del bipolostesso.

Riguardo la rappresentazione grafica della caratteristica, esistono due diverse mo-dalità:

• ponendo sull’asse delle ascisse la corrente e su quello delle ordinate la tensione sirappresenta graficamente la legge V = f (I);

• ponendo sull’asse delle ascisse la tensione e su quello delle ordinate la corrente sirappresenta graficamente la legge I = g(V).

Le figure A2.7 e A2.8 mostrano la caratteristica dello stesso bipolo (per ora nonspecificato) nei due modi indicati.

I due tipi di rappresentazione grafica possono essere usati indifferentemente; nelprosieguo del testo si utilizzerà prevalentemente il primo tipo.

La forma della caratteristica esterna consente di classificare i bipoli in:

• bipoli lineari, aventi la caratteristica rappresentabile mediante una retta;

• bipoli non lineari, il cui comportamento non è rappresentabile tramite una retta.

Sono di tipo lineare i bipoli aventi le caratteristiche indicate nelle figure A2.7 eA2.8, mentre la figura A2.9 rappresenta la caratteristica di un elemento non lineare(diodo).

I

50 A

0 10 V V

V

10 V

0 50 A I

Figura A2.7Caratteristica esterna di un bipolo nella forma V = f(I).

Figura A2.8Caratteristica esterna

di un bipolo nella forma I = g(V ).


A2.4 Tensione a vuoto e corrente di cortocircuitoEsaminando la caratteristica esterna di un generico bipolo elettrico è possibile definirele due seguenti grandezze:

• tensione a vuoto V0: è la tensione che si ha ai morsetti del bipolo quando è nulla la

corrente che vi circola, ossia quando il bipolo funziona a vuoto; essa è rappresen-tata dal segmento intercettato dalla caratteristica esterna sull’asse della tensione (fi-gura A2.10);

• corrente di cortocircuito Icc

: è la corrente che si manifesta nel bipolo quando ènulla la tensione ai morsetti, ossia quando gli stessi sono chiusi in cortocircuito;graficamente è rappresentata dal segmento intercettato dalla caratteristica esternasull’asse della corrente (figura A2.10).

In base ai valori assunti da V0

e Icc

i bipoli si dividono in:

• bipoli passivi (o inerti), quando sia la tensione a vuoto che la corrente di cortocir-cuito sono nulle e, di conseguenza, la caratteristica passa per l’origine degli assi;

• bipoli attivi, quando la tensione a vuoto e la corrente di cortocircuito sono entrambediverse da zero e la caratteristica esterna non passa per l’origine degli assi.

In sostanza, come si vedrà meglio in seguito, in un bipolo attivo è possibile averetensione ai morsetti anche in assenza di corrente (o corrente in assenza di tensione),mentre nel bipolo passivo l’annullamento della tensione implica necessariamente an-che quello della corrente.

La differenza risulta evidente considerando il comportamento di una batteria elet-trica per auto e di una lampada: nel primo caso aprendo il circuito si annulla la corrente,ma la tensione ai morsetti rimane (tensione a vuoto), mentre nel secondo l’apertura delcircuito determina lo spegnimento della lampada e l’annullamento anche della tensione.

O

I

VFigura A2.9Caratteristica esterna di un bipolo non lineare (diodo).

V

V0

OIcc

IFigura A2.10Tensione a vuoto e corrente di cortocircuito.


A2.5 Bipoli idealiLo studio di un circuito elettrico richiede, in genere, una operazione di “modellizza-zione” del circuito stesso, nel senso che occorre rappresentare un sistema, formato dacomponenti reali come generatori, utilizzatori, conduttori di collegamento ecc., me-diante degli elementi aventi dei comportamenti definiti e soggetti a determinate ipotesisemplificative.

Per questa ragione vengono introdotti i bipoli ideali, che sono dei bipoli lineari, ditipo astratto, aventi determinate proprietà e dalla cui composizione si possono ricavaredei bipoli reali, ancora di tipo lineare.

Generatore ideale di tensione

È un bipolo attivo che mantiene ai suoi morsetti una tensione costante in valore e se-gno, qualunque sia la corrente erogata. La tensione si indica con E e prende il nome ditensione impressa o forza elettromotrice; la sua equazione caratteristica è:

Il simbolo del bipolo e la sua caratteristica esterna sono rappresentati nella figuraA2.11 a, b.

V E=

La potenza erogata dal generatore è data da:

P = VI = EI

Generatore ideale di corrente

È un bipolo attivo che fornisce una corrente costante in valore e segno, qualunque siala tensione ai suoi morsetti. La corrente si indica con I0 e prende il nome di correnteimpressa; la sua equazione caratteristica è:


I I= 0

Figura A2.11 a, bGeneratore ideale di tensione: a) simbolo;b) caratteristica

esterna.

O

E V

+

–

+

I

a) b)

V = E

V

I

O

b)

V

I = I0

I

b)a)

I0 V

+

–

I

Figura A2.12 a, bGeneratore idealedi corrente: a) simbolo; b) caratteristica

esterna.


La potenza erogata dal generatore è data da:

P 5 VI 5 VI0

Resistore ideale

È un bipolo passivo che conserva una resistenza elettrica costante qualunque siano i va-lori assunti dalla tensione e dalla corrente; il suo simbolo è riportato nella figura A2.13 a.

La sua equazione caratteristica si desume dalla legge di Ohm ed è:

oppure:

a seconda che si consideri come parametro la resistenza o la conduttanza.La caratteristica esterna è una retta passante per l’origine, avente inclinazione di-

pendente dal valore della resistenza (figura A2.13 b).

I G V=

V R I=

Questo tipo di bipolo approssima il comportamento di un resistore reale, qualora sipossano trascurare le variazioni di resistenza dovute alla temperatura e ad altre cause.

La potenza assorbita dal resistore è data da:

V 2

P 5 VI 5 RI 25 ––– 5 GV 2

R

Circuito aperto ideale

È un bipolo passivo interessato da corrente nulla qualunque sia la tensione ai suoi mor-setti e pertanto la sua equazione è:


I = 0

Figura A2.13 a, bResistore ideale: a) simbolo; b) caratteristica

esterna.a)

R V

I

+

–O

b)

V

V = RI

I

Figura A2.14 a, bCircuito apertoideale:a) simbolo; b) caratteristica

esterna.

+

I

V

–

a)

O

b)

I = 0

V

I


La potenza elettrica del bipolo è nulla, essendo data da:

P = VI con I = 0

In pratica, questo bipolo approssima il comportamento di un qualunque circuitoaperto, come quello costituito dallo strato d’isolante tra i due poli di un interruttore, en-tro un determinato limite di tensione, superato il quale la tenuta dell’isolante vienemeno e tra i due poli si manifesta la scarica (arco elettrico).

Il circuito aperto ideale può anche essere visto come un resistore ideale di resistenzainfinita, che non consente il passaggio di corrente qualunque sia la tensione applicata.

Cortocircuito ideale

È un bipolo passivo che mantiene ai suoi morsetti tensione nulla qualunque sia il va-lore della corrente e pertanto la sua equazione è:


V = 0

La potenza elettrica del bipolo è nulla, essendo data da:

P = VI con V = 0

Il cortocircuito ideale è assimilabile a un resistore ideale con resistenza nulla,per il quale si ha sempre V = 0 3 I = 0 e quindi rappresenta il comportamento di unqualsiasi collegamento elettrico per il quale sia trascurabile la resistenza.

A2.6 Maglie e nodi, leggi di KirchhoffSi consideri un insieme di bipoli elettrici collegati tra loro, costituenti in generale unarete elettrica.

Si definisce maglia una qualunque successione di bipoli della rete, scelti in modo da co-stituire un percorso chiuso.Si definisce nodo un qualsiasi punto della rete a cui sono connessi più di due bipoli.

Si consideri la rete rappresentata nella figura A2.16, costituita da sei generici bi-poli collegati tra loro da corto circuiti ideali; in essa si possono individuare tre ma-glie (percorsi ABCDEFGA, ABCDA, ADEFGA) e due nodi (punti A e D), a ognunodei quali sono collegati tre bipoli. Gli altri punti della rete indicati con lettere nonsono nodi, dato che non soddisfano la condizione enunciata, essendo collegati a duesoli bipoli.

Si definiscono lati di una rete le parti che collegano tra loro due nodi adiacenti e checomprendono uno o più bipoli.

+I

V

–

a)

O

V

V = 0

I

b)

Figura A2.15 a, bCortocircuitoideale: a) simbolo; b) caratteristica

esterna.


Nel caso della figura A2.16 vi sono tre lati, costituiti dai percorsi tra i nodi A e D ecomprendenti, rispettivamente, i bipoli 1 e 2, il bipolo 3 e i bipoli 4, 5 e 6.

Ai nodi e alle maglie di una rete vengono applicate le leggi di Kirchhoff delle cor-renti e delle tensioni, detti anche primo e secondo principio di Kirchhoff.

Legge di Kirchhoff delle correnti (o primo principio di Kirchhoff)

Si consideri (figura A2.17) il nodo A di una generica rete elettrica, in cui convergonoi bipoli 1, 2, 3, 4, 5, ognuno percorso da corrente nel verso indicato.

G

F

E D

A B

C

3

1

2

4

6

5

I1 I3

I2

I4

I5

A

2

31

5 4

In regime stazionario non ci deve essere variazione di carica elettrica nel nodo, inmodo che il suo potenziale rimanga costante e quindi, nello stesso intervallo di tempo,alla carica che arriva al nodo deve corrispondere una uguale quantità di carica in par-tenza dallo stesso.

Dato che la carica nell’unità di tempo corrisponde alla intensità di corrente, risultaevidente che la corrente totale entrante nel nodo (somma delle singole correnti diretteverso il nodo) deve essere uguale alla corrente totale uscente dal nodo (somma dellesingole correnti dirette dal nodo verso l’esterno).

Quanto sopra costituisce la legge di Kirchhoff delle correnti (KLC: Kirchhoff ’sLaw Currents), così esprimibile:

ÈÈla somma delle correnti dirette verso un nodo di una rete elettrica è uguale allasomma delle correnti che se ne allontanano.

In forma analitica si ha:

[A2.1]I I I I I1 3 4 2 5+ + = +

Figura A2.16Esempio di rete di bipoli elettrici.

Figura A2.17Legge di Kirchhoff delle correnti.


Portando tutti i termini al primo membro, l’equazione [A2.1] diventa:

[A2.2]

in cui le varie correnti compaiono in valore e segno, positive quelle entranti e negativequelle uscenti.

Poiché cambiando segno a tutti i termini l’equazione [A2.2] rimane soddisfatta, siha anche:

[A2.3]

in cui figurano come negative le correnti entranti e con segno positivo quelle uscenti.

Le considerazioni precedenti consentono di esprimere la legge di Kirchhoff dellecorrenti anche nel modo seguente:

ÈÈattribuendo un verso arbitrario alle correnti che confluiscono in un nodo, lasomma algebrica delle varie intensità di corrente deve essere nulla.

L’arbitrarietà del verso è giustificata dall’equivalenza delle espressioni [A2.2] e[A2.3].

È evidente però che, in base al regime di funzionamento della rete, i versi delle va-rie correnti sono definiti. Come si vedrà in dettaglio nel Modulo B, riguardante la riso-luzione di reti complesse, l’applicazione dei principi di Kirchhoff porta a un sistema diequazioni aventi come incognite le correnti dei vari lati, risolvendo il quale si determi-nano, in valore e segno, le varie correnti.

L’esame dei segni dei vari risultati porta alle seguenti conclusioni:

• per i lati con correnti positive il verso effettivo della corrente corrisponde a quelloarbitrariamente scelto all’atto della scrittura delle equazioni;

• per i lati con correnti negative il verso effettivo della corrente è opposto a quello ar-bitrario.

− + − − + =I I I I I1 2 3 4 5 0

I I I I I1 2 3 4 5 0− + + − =

Calcolare, per la parte di rete di figura A2.18, il valore della corrente nel bipolo 3.

■ La corrente I3 dovrà essere senz’altro diretta verso il nodo A, per bilanciare la maggior cor-rente uscente e, quindi, si avrà:

da cui:I I I3 2 1 1 0 5 0 5= − = − =, , A

I I I1 3 2+ =

I1 = 0,5 A I2 = 1 A

A

I3

1 2

3

Figura A2.18Esempio 1.

ESEMPIO 1


Legge di Kirchhoff delle tensioni (o secondo principio di Kirchhoff)

Si consideri la maglia rappresentata nella figura A2.19, formata da cinque generici bi-poli, sui quali sono state indicate le polarità delle tensioni.

Se, partendo da un punto generico (per esempio dal nodo A), si effettua un percorsochiuso secondo un verso di percorrenza arbitrario, orario o antiorario, e si sommano letensioni dei singoli bipoli, si ottiene una tensione risultante nulla, in quanto la d.d.p.elettrico tra un punto e se stesso è necessariamente zero (V

AA= 0).

Supponendo di percorrere la maglia in senso antiorario e considerando positivele tensioni dei bipoli che presentano, in base al senso di percorrenza scelto, comepunto d’ingresso il morsetto con tensione positiva e come punto d’uscita quello ne-gativo, si ha:

[A2.4]

Cambiando segno a tutti i termini, l’equazione [A2.4] rimane soddisfatta e quindisi ha anche:

[A2.5]

Il cambiamento di segno equivale a considerare positive le tensioni dei bipoli chevengono percorsi dal morsetto negativo a quello positivo della tensione e quindi lascelta della convenzione di segno è indifferente.

L’equazione [A2.5] si ottiene anche percorrendo la maglia in senso orario e adot-tando la prima convenzione di segno, il che dimostra che anche la scelta del senso dipercorrenza è ininfluente sull’equazione.

Quanto sopra costituisce la legge di Kirchhoff delle tensioni (KLV: Kirchhoff ’sLaw Voltages), così esprimibile:

ÈÈla somma algebrica delle tensioni che agiscono in qualsiasi maglia di una reteelettrica è uguale a zero.

Nelle espressioni [A2.4] e [A2.5] le tensioni dei singoli bipoli dovranno essere poiesplicitate, utilizzando le leggi relative ai bipoli stessi, come evidenziato nell’esempioseguente.

− − + − + =V V V V V1 2 3 4 5 0

V V V V V1 2 3 4 5 0+ − + − =

A

B

V1

+

–

V5

+

–

V2 +

–

V3

+

–

V4

C

D

E

23

1 4

5

+ –

Figura A2.19Legge di Kirchhoff delle tensioni.


Dall’esempio precedente si possono ricavare le seguenti regole pratiche per lascrittura della legge di Kirchhoff delle tensioni:

ÈÈper i generatori ideali di tensione le relative f.e.m. saranno considerate positivese, in base al verso di percorrenza scelto, si entra dal morsetto positivo del gene-ratore stesso e viceversa;

ÈÈper i resistori le relative tensioni saranno considerate positive se il verso di per-correnza coincide con quello della corrente e viceversa.

Dato che è possibile sempre invertire il segno dei vari termini dell’equazione è cor-retta anche la scelta opposta; nel prosieguo del testo, per evitare confusioni, le equa-zioni delle tensioni verranno scritte con le convenzioni sopra indicate.

A2.7 Tensione tra due puntiSi riconsideri il circuito di figura A2.20 dell’esempio 2. L’equazione [A2.6] può esserescritta nel modo seguente:

Il secondo membro dell’equazione rappresenta la tensione sul resistore R3, ossia latensione tra i punti A e B; data l’uguaglianza dei due membri è evidente che anche ilprimo corrisponde alla stessa tensione V

ABe quindi si può scrivere:

E R I E R I R I1 1 1 2 2 2 3 3− − + =

Scrivere l’equazione di Kirchhoff delle tensioni per la maglia di figura A2.20.

■ Nello schema in esame i tre lati della maglia sono costituiti da generatori ideali di tensione eda resistori; per questi bipoli valgono le seguenti regole:

• le tensioni dei generatori ideali sono già definite in valore e segno, dato che corrispondonoalle f.e.m.;

• le tensioni dei resistori sono date dai prodotti V = RI, con il segno positivo nel morsetto incui entra la corrente (convenzione di segno degli utilizzatori).

Percorrendo la maglia in senso antiorario e considerando positive le tensioni dei bipoli in cuisi entra dal morsetto “+”, l’equazione richiesta è:

[A2.6]

È interessante osservare che per i resistori aventi corrente con il verso concorde a quello di per-correnza della maglia le relative tensioni figurano nell’equazione con il segno positivo e viceversa.

E R I E R I R I1 1 1 2 2 2 3 3 0− − + − =

A

E1

+

–

R1

–

+

C

I1

E2

– + +

R2

–

I2

B

I3

+

–

R3


ESEMPIO 2


Questo consente di formulare la seguente regola per il calcolo della tensione tradue punti di una rete elettrica:

ÈÈper calcolare la tensione tra due punti di una rete è necessario scegliere unpercorso qualsiasi che vada dal primo al secondo punto e sommare le tensionidei vari bipoli incontrati lungo il percorso, secondo le regole indicate per lalegge di Kirchhoff delle tensioni, ossia considerando positive le f.e.m. dei bi-poli attivi quando il primo morsetto incontrato è il “+” e viceversa e positive letensioni sui resistori quando il percorso coincide con quello della corrente eviceversa.

V E R I E R IAB = − − +1 1 1 2 2 2

V R IAB = 3 3

Calcolare la tensione VAC

per la rete di figura A2.21, di cui sono già note le f.e.m. dei bipoli at-

tivi e le correnti nei vari lati.

C

+

E1

+

R1

I1

A

I2 I3

R3

B

I4I5

R4 E5R2

E1

= 80 V R1

= 20 Ω

I1

= 2,75 A R2

= 20 Ω

I2

= 1,25 A R3

= 10 Ω

I3

= 1,5 A R4

= 20 Ω

I4

= 0,5 A E5

= 10 V

I5

= 1 A

I01

= 0,5 A

R1

= 50 Ω

E1

= 12 V

R2

= 100 Ω

Per la rete di figura A2.22 calcolare la tensione VAB

ai capi del generatore ideale di corrente.

+

AR1

I01

B

E1

I2

R2


■ Per andare da A a C sono possibili quattro differenti percorsi e quindi si può calcolare la ten-sione richiesta in quattro modi differenti, ottenendo sempre lo stesso risultato:

La scelta del percorso più comodo per calcolare la tensione tra due punti dipende dai dati adisposizione; nel caso in esame, conoscendo tutte le correnti, era possibile avvalersi di tutti ipercorsi; è evidente che quello che consente il calcolo più immediato è il percorso che com-prende il solo resistore R

2.


V R I EAC = − + = − × + =1 1 1 20 2 75 80 25, V V R IAC = = ×2 2 20 1,225 25= V

10 1 5 20 0 5 253 3 4 4= + = × + × = VV R I R IAC , , VAC == + = × + =R I E3 3 5 10 1 5 10 25, V

ESEMPIO 3

ESEMPIO 4


A2.8 Bipoli in serie, in parallelo, in serie-paralleloSi consideri, nel circuito di figura A2.22, il collegamento tra il generatore ideale di correnteI01

e il resistore R1. Esso è tale che la corrente impressa dal generatore interessa anche il re-

sistore, non essendoci bipoli intermedi in grado di derivare una parte della corrente.Tale collegamento è detto in serie; in generale si ha che due o più bipoli sono col-

legati in serie quando sono soggetti alla stessa corrente.Il collegamento in serie è caratterizzato dall’assenza di nodi tra i vari bipoli, dato

che nei punti intermedi (punto A di figura A2.22) confluiscono sempre due soli bipoli.Nella figura A2.23 è rappresentata una serie di n bipoli, tutti caratterizzati dalla

stessa corrente I ma da tensioni diverse V1, V

2,…,V

ne facenti capo ai punti A e B. Nei

riguardi della rete a cui sono collegati il complesso è equivalente a un unico bipolo,avente come corrente il valore I e come tensione totale la tensione V

AB, calcolata col

metodo della tensione tra due punti.

Si parla in questo caso di equivalenza esterna, nel senso che è possibile sostituirea una serie di bipoli un bipolo equivalente avente la stessa tensione e la stessa corrente,senza modificare il comportamento del circuito esterno.

L’equivalenza non vale ai fini interni: è evidente, infatti, che nel bipolo equivalentenon figurano più le tensioni dei singoli bipoli componenti.

■ Il generatore ideale di corrente è un bipolo in cui è definito il valore della corrente, ma nonquello della tensione ai capi, che dipende dal regime di funzionamento del circuito; per questaragione non è possibile scegliere come percorso quello comprendente il generatore stesso.

Ricavando la tensione dai due percorsi possibili e tenendo conto che I2

= 0,12 A (E1/R

2), si

ottiene:

V R I EAB = + = × + =1 01 1 50 0 5 12 37, V

V R I R IAB = + =1 01 2 2 500 0 5 100 0 12 37× + × =, , V

A

I

V1

V2

Vn

VAB

B

VAB

A

B

I

1

2

n

+

+

−

−

Figura A2.23Serie di n bipoli e bipoloequivalente.


Si consideri ora, sempre per il circuito di figura A2.22, il collegamento tra il gene-ratore ideale di tensione E

1e il resistore R

2.

I due bipoli sono connessi in modo tale che la tensione impressa dal generatore agi-sce anche sul resistore, ossia sono sottoposti alla stessa tensione.

Tale collegamento è detto in parallelo o in derivazione; in generale si ha che dueo più bipoli sono collegati in parallelo quando sono soggetti alla stessa tensione.

Il collegamento in parallelo è caratterizzato dal fatto che i bipoli sono collegati aglistessi nodi della rete.

Nella figura A2.24 è rappresentato un parallelo di n bipoli, tutti caratterizzati dallastessa tensione V ma da correnti diverse I

1, I

2,…, I

ne collegati ai nodi A e B. Anche in

questo caso è possibile sostituire il complesso di n bipoli con un unico bipolo equiva-lente, caratterizzato dalla stessa tensione V e dalla corrente totale I, somma algebricadella corrente dei singoli bipoli.

Si definiscono reti di tipo serie-parallelo quelle reti costituite da bipoli tutti col-legati in serie o in parallelo; in questi casi si può arrivare al bipolo equivalente me-diante successive riduzioni di bipoli in serie o in parallelo.

Non tutte le reti sono di tipo serie-parallelo: un esempio è la rete a ponte di fi-gura A2.25.

n

I

I1

I2

A

1 2

In

V

B

IA

B

V

+

+

−

− Figura A2.24Parallelo di n bipoli e bipoloequivalente.

A

C

D

B 3

5

1 2

4

Figura A2.25Rete a ponte.

In questo caso non è possibile individuare una successione di operazioni di ridu-zione di tipo serie-parallelo che consenta di arrivare al bipolo equivalente. Nel caso chei bipoli siano tutti resistori, il bipolo equivalente si può determinare con le trasforma-zioni stella-triangolo di cui al paragrafo A2.14.


I A+

R1 V1

+

–

R2 V2

+

–

Ri Vi

+

–

Rn Vn

+

–

B–

V V

I+

B–

Req

A

Figura A2.26n resistori in serie e resistoreequivalente.

Il problema è quello di determinare la resistenza del resistore equivalente alla serie,ossia di quel resistore che, sottoposto alla stessa tensione, assorbe il medesimo valore dicorrente; l’inserzione del resistore equivalente al posto della serie originaria non com-porta variazioni per la rete esterna di alimentazione.

Tenendo conto che le tensioni sui singoli resistori hanno tutte la polarità positivanel punto di ingresso della corrente, la tensione totale tra i punti A e B si calcola sem-plicemente come somma delle tensioni dei singoli resistori:

[A2.7]

Applicando la legge di Ohm al resistore equivalente, di resistenza Req

, si ottiene:

[A2.8]

Il confronto tra le espressioni [A2.7] e [A2.8] consente di trovare immediatamente laformula per il calcolo della resistenza equivalente di una serie di n resistori:

[A2.9]

Dall’espressione [A2.9] discende la regola:

ÈÈla resistenza equivalente di n resistori in serie è data dalla somma delle resistenzedei singoli resistori.

R R R Req n= + + +1 2 K

V I= Req

V R R R In= + + +( )1 2 K

V R I R I R In= + + +1 2 K

Resistenza equivalente nel collegamentoin serie

…

…

…

A2.9 Collegamento in serie dei resistoriSi considerino (figura A2.26) n resistori collegati in serie e quindi interessati dallastessa corrente I, circolante dal morsetto A al morsetto B in seguito all’applicazionedella tensione V ai capi della serie.


Calcolare la resistenza equivalente di una serie di tre resistori aventi resistenze pari a 100 Ω,180 Ω, 220 Ω . Calcolare le potenze assorbite dai singoli resistori e quella totale, supponendodi applicare alla serie una tensione totale di 15 V.

■ La resistenza equivalente è data da:

La corrente che interessa tutta la serie è pari a:

Le potenze dei singoli resistori sono date da:

La potenza totale può essere calcolata nei due seguenti modi, ottenendo il medesimo risultato:

IV

Req

= = = =

A mA15

5000 03 30,

R R R Req = + + = + + =1 2 3

100 180 220 500Ω

Serie di nresistori uguali

Potenza totale della serie

La [A2.9] può anche essere scritta in forma contratta, indicando con Rila resistenza

del generico termine i-esimo della serie e introducendo il concetto di sommatoria:

[A2.10]

Nel caso particolare di n resistori aventi uguale resistenza R, la resistenza equiva-lente risulta pari a n volte la resistenza di un singolo resistore:

[A2.11]

Tenendo conto che, per effetto Joule, ogni resistore assorbe dal circuito esterno unapotenza elettrica data dall’espressione [A1.26], le potenze assorbite dai singoli resi-stori della serie sono pari a:

P1

= R1I2 P

2= R

2I2 ... P

n= R

nI2

La potenza totale assorbita dalla serie risulta pari a:

[A2.12]

e, quindi:

[A2.13]

L’espressione [A2.13] porta alla conclusione, a cui si poteva arrivare anche intuiti-vamente, che:

ÈÈla potenza totale assorbita da un gruppo di resistori in serie è, a parità di corrente,uguale a quella assorbita dal resistore equivalente.

P R It eq= 2

P R I R I R I R R R It n n= + + + = + + +( )12

22 2

1 22

K K

R nReq =

R Req ii

n

==

∑1

P R I3 32 2220 0 03 0 198 198= = × = =, , W mW

P R I1 12 2100 0 03 0 09 90= = × = =, , W mW P R I2 2

2 180 0= = × ,, ,03 0 1622 = W=162 mW

P P P Pt = + + = + + =1 2 3 90 162 198 450 mW P R It eq= = ×2 500 0,, ,03 0 45 4502 = = W mW

… …

ESEMPIO 5


■ Per risolvere il quesito è opportuno modificare la [A2.13], cercando un legame tra la potenzatotale e la tensione.

Dalla legge di Ohm si ottiene sostituendo nella [A2.13] e semplificando si ha:

[A2.14]

La formula inversa della [A2.14] consente di ricavare la resistenza equivalente:

Trattandosi di quattro resistenze uguali, la resistenza di ogni resistore è di quella totale:

R = = =Req

4

72

418 Ω

1

4

Req = = =V

Pt

2 212

272 Ω

PV

t =

2

Req

IV

=Req

;

Tensione ai capidi un generico resistore della serie

A2.10 Regola del partitore di tensioneSi riconsideri la serie di figura A2.26, con lo scopo di calcolare la tensione ai capi di unqualsiasi resistore. Applicando la legge di Ohm a un generico resistore della serie (ter-mine i-esimo), si ha:

Ricavando la corrente dalla [A2.8] e sostituendo si ha:

ossia:

[A2.15]

L’espressione [A2.15] consente di calcolare la tensione ai capi di un resistore dellaserie in funzione della tensione totale e costituisce la regola del partitore di tensione,così esprimibile:

ÈÈla tensione su un qualsiasi resistore di un gruppo di resistori connessi in serie è parialla tensione totale moltiplicata per un coefficiente di riduzione, dato dal rapportotra la resistenza del resistore considerato e quella equivalente della serie.

È possibile notare che la tensione è proporzionale alla resistenza e quindi per il col-legamento in serie vale la regola che:

ÈÈil resistore di resistenza maggiore è soggetto alla tensione maggiore e viceversa,ossia la tensione si ripartisce in maniera direttamente proporzionale alle resi-stenze dei vari elementi della serie.

Nel caso di n resistenze uguali di valore R, l’espressione [A2.15] diventa:

V VR

nRi =

V VR

R R Ri

i

n

=+ + +1 2 K

V RV

i i=Req

V R Ii i=

…

Una serie di quattro resistori uguali, alimentata con tensione 12 V, assorbe la potenza di 2 W.Calcolare il valore della resistenza di ogni resistore.

ESEMPIO 6


da cui:

[A2.16]

e, quindi, la tensione totale si ripartisce in n parti uguali.

VV

ni =

Calcolare le tensioni parziali ai capi dei tre resistori dell’esempio 5.

■ Applicando la regola del partitore di tensione si ha:

V VR

R R R1

1

1 2 3

15100

100 180 220=

+ +=

+ +=

3 V 15

180

100 1802

2

1 2 3

=

+ +=

+ +V V

R

R R R 2220= 5 4 V,

1533

1 2 3

=+ +

=

V VR

R R R

22

100 180 220

20

+ += 6 6 V,

A

I

+

I1

R1 R2

I2

Ri

Ii In

Rn

B

V Req

I A

V

+

–

B

–

Figura A2.27n resistori inparallelo e resistoreequivalente.

A2.11 Collegamento in parallelo dei resistoriSi considerino (figura A2.27) n resistori collegati in parallelo tra i nodi A e B e quindisoggetti tutti alla stessa tensione V, supposta positiva sul morsetto A. Nei singoli resi-stori, da A verso B, circoleranno delle correnti, la cui somma, per il primo principio diKirchhoff, sarà pari alla corrente totale I.

Anche in questo caso il problema consiste nel determinare la resistenza del resistoreequivalente, che sarà pertanto interessato dalla corrente totale e dalla tensione V co-mune a tutti i resistori.

Utilizzando le conduttanze dei vari resistori si ottiene la corrente totale:

[A2.17]

Applicando la stessa legge al resistore equivalente, di conduttanza Geq

, si ottiene:

[A2.18]I G Veq=

I G G G Vn= + + +( )1 2 K

I I I I G V G V G Vn n= + + + = + + +1 2 1 2K K

Ripartizione della tensione tra n resistoriuguali in serie

…

… …

ESEMPIO 7


Conduttanzaequivalente nel collegamentoin parallelo

Conduttanzaequivalente di n resistoriuguali in parallelo

Resistenza equivalente nel collegamentoin parallelo

Parallelo di n resistoriuguali

Il confronto tra la [A2.17] e la [A2.18] consente di esprimere la conduttanza equi-valente in funzione delle conduttanze dei singoli resistori:

[A2.19]

Dall’espressione [A2.19] discende la regola:

ÈÈla conduttanza equivalente di n resistori in parallelo è data dalla somma delleconduttanze dei singoli resistori.

Indicando con Gila conduttanza del termine i-esimo del parallelo, si ha anche:

[A2.20]

Nel caso particolare di n resistori aventi uguale conduttanza G, la conduttanzaequivalente risulta pari a n volte la conduttanza di un singolo resistore:

[A2.21]

Nota la conduttanza equivalente, è immediato il calcolo della resistenza equiva-lente, utilizzando l’espressione generale:

Volendo comunque esprimere la resistenza equivalente in funzione delle singole re-sistenze, si può esplicitare la formula precedente, ottenendo:

[A2.22]

Nel caso di n resistori uguali, dalla [A2.21] si ottiene facilmente:

da cui:

[A2.23]

L’espressione [A2.23] mostra che

ÈÈla resistenza equivalente di n resistori uguali in parallelo è pari alla resistenza diun singolo resistore diviso il numero di rami del parallelo.

Particolarmente importante è il caso di due resistori in parallelo, di resistenze R1

eR

2. Dall’espressione [A2.22] si ricava:

RR

neq =

RG nG

nR

eqeq

= = =1 1 1

1

R

R R R

eq

n

=

+ + +

1

1 1 1

1 2

...

RG G G

eqn

=+ + +

1

1 2 K

RG

eqeq

=1

G nGeq =

G Geq ii

n

==

∑1

G G G Geq n= + + +1 2 K…

…


Calcolare la resistenza equivalente di tre resistori in parallelo, aventi resistenze pari a 1,2 kΩ,1,8 kΩ, 3,6 kΩ; supponendo di applicare al parallelo la tensione V = 48 V, calcolare le potenzeassorbite dai singoli resistori e quella totale.

■ Le conduttanze dei vari resistori sono uguali a:

Applicando la [A2.19] si ottiene:

e, quindi:

Allo stesso risultato si arriva operando con le resistenze, mediante la formula [A2.22]:

= = =3 6

60 6 600

,, k Ω ΩR

R R R

eq =

+ +

=

+ +

=+

1

1 1 1

1

1

1 2

1

1 8

1

3 6

1

3 2

1 2 3 , , ,

++=

1

3 6,

RG

eq

eq

= =×

=−

1 1

1 667 10600

3, Ω

G G G Geq = + + = + + × =−

1 2 330 833 0 556 0 278 10 1 667( , , , ) , ××

−10 3 S

GR

1

13

31 1

1 2 100 833 10= =

×= ×

−

,, S G

R2

23

1 1

1 8 10= =

×,== ×

−0 556 10 3, S = =×

= ×−

1 1

3 6 100 278 103

33

3

,, SG

R

Resistenza equivalente di due resistori in parallelo

Potenza totale del parallelo

[A2.24]

Utilizzando l’espressione [A1.29], le potenze assorbite dai singoli resistori delparallelo sono pari a:

La potenza totale assorbita dal parallelo sarà quindi uguale a:

e, pertanto:

[A2.26]

L’espressione [A2.26] porta alla conclusione che la potenza totale assorbita da ungruppo di resistori in parallelo è, a parità di tensione, uguale a quella del resistoreequivalente.

La regola enunciata, verificata sia per il collegamento in serie che per quello inparallelo, ha validità generale e si può così esprimere:

ÈÈla potenza totale di un gruppo di resistori, pari alla somma delle singole potenze, èuguale a quella del resistore equivalente, qualunque sia il collegamento dei resistori.

P G Vt eq=2

P G V G V G V G G G Vt n n= + + + = + + +12

22 2

1 22

K K( )

RR R

R Req =

+

1 2

1 2

R

R R

R R

R R

eq =

+

=+

1

1 1

1

1 2

1 2

1 2

P G V1 12

= P G V2 22

= P G Vn n=2

…

[A2.25]… …

ESEMPIO 8


Quattro resistori uguali, connessi in parallelo e alimentati con tensione 20 V, assorbono una po-tenza totale di 16 W. Calcolare il valore della resistenza di ogni resistore.

■ Applicando le formule inverse ricavabili dalla [A2.26] e della [A2.21] si ottiene:

e, quindi, la resistenza di ogni resistore è data da:

RG

= = =1 1

0 01100

, Ω

GP

Veq

t= = =

2 2

16

200 04, S G

G

n

eq= = =

0 04

40 01

,, S

Corrente in un generico resistoredel parallelo

Le potenze assorbite dai singoli resistori sono date da:

e, quindi, la potenza totale è pari a:

Allo stesso risultato si perviene applicando la formula [A2.26]:

P G Vt eq= = × × =−2 3 21 667 10 48 3 84, , W

P P P Pt = + + = + + =1 2 3 1 1 0 64 3 84,92 ,28 , , W

P G V1 12 3 20 833 10 48 1 92= = × × =

−, , W P G V2 22 0 556= = ×, 110 48 1 283 2−

× = , W

0 278 10 48 0 643 32 3 2−

= = × × =, ,P G V W

A2.12 Regola del partitore di correnteSi riconsideri il parallelo di figura A2.27, con l’intento di calcolare la corrente che in-teressa un generico resistore. Applicando la legge di Ohm (espressione [A1.10]) al ter-mine i-esimo del parallelo, si ha:

Ricavando la tensione dalla [A2.18] e sostituendo si ottiene:

ossia:

[A2.27]

L’espressione [A2.27] consente di calcolare la corrente in un ramo del parallelo infunzione della corrente totale e costituisce la regola del partitore di corrente, cosìesprimibile:

ÈÈla corrente in un qualsiasi resistore di un gruppo di resistori connessi in paralleloè pari alla corrente totale moltiplicata per un coefficiente di riduzione, dato dal rap-porto tra la conduttanza del resistore considerato e quella equivalente del parallelo.

Si può notare che la corrente è proporzionale alla conduttanza e quindi, per il colle-gamento in parallelo, vale la regola che:

ÈÈil resistore di conduttanza maggiore (ossia di resistenza minore) è interessato dallacorrente maggiore e viceversa.

Nel caso di due soli resistori in parallelo (arco doppio) è possibile ricavare due for-mule operative molto usate in pratica, utilizzando l’espressione [A2.24]. Con semplicipassaggi si ottiene:

I IG

G G Gi

i

n

=+ + +1 2 K

I GI

Gi i

eq

=

I G Vi i=

…

ESEMPIO 9


Calcolare le correnti parziali nei tre resistori dell’esempio 8.

■ La corrente totale è data da:

Applicando la regola del partitore di corrente si ha:

I IG

G G G3

3

1 2 3

3

800 278 10

0 833 0 556=

+ +=

×+ +

− ,

, , 00 278 1013 3

3,,( ) =

− mA

I IG

G G G2

2

1 2 3

3

800 556 10

0 833 0 556=

+ +=

×+ +

− ,

, , 00 278 1026 7

3,,( ) =

− mA

I IG

G G G1

1

1 2 3

3

800 833 10

0 833 0 556=

+ +=

×+ +

− ,

, , 00 278 1040

3,( ) =−

mA

I G Veq= = × × =−1 667 10 48 803, mA

Regola del partitore di corrente nel caso di due resistori

Ripartizione della corrente tra n resistoriuguali in parallelo

e, infine:

[A2.28]

In modo analogo si ricava la corrente nell’altro resistore:

[A2.29]

L’esame delle espressioni [A2.28] e [A2.29] consente di formulare la seguenteregola:

ÈÈla corrente in uno dei due rami di un arco doppio è data dalla corrente totale peril rapporto di riduzione tra la resistenza dell’altro ramo e la somma delle due re-sistenze.

Nel caso di n resistenze uguali di valore R, l’espressione [A2.27] diventa:

da cui:

[A2.30]

e, quindi, la corrente totale si ripartisce in n parti uguali.

II

ni =

I IG

nGi =

I IR

R R2

1

1 2

=+

I IR

R R1

2

1 2

=+

I IG

GI

R

R

IR

R R

R R

I

RR R

R

eq

eq

11 1 1

1 2

1 21

1 2

1

1

1

1= = = + =

+

11 2R

⎛⎝⎜

⎞⎠⎟

ESEMPIO 10


A2.13 Risoluzione dei circuiti con resistori in serie-parallelo

Per un circuito comprendente solo resistori collegati in serie o in parallelo e alimentatosu una coppia di morsetti, il calcolo della resistenza equivalente, delle correnti e delletensioni dei singoli resistori si può effettuare con un algoritmo di calcolo composto daiseguenti passi:

• analisi della rete, con l’individuazione dei collegamenti tra i bipoli;

• riduzione al resistore equivalente dei gruppi di bipoli per i quali è stato individuatoil collegamento, fino ad arrivare a un unico bipolo;

• schematizzazione dei circuiti derivanti dalle varie riduzioni effettuate;

• calcolo delle correnti e delle tensioni per i vari circuiti equivalenti, partendo dall’ul-timo, fino a risolvere completamente la rete; per tale calcolo si utilizzano la legge diOhm, i principi di Kirchhoff e le regole del partitore di tensione e di corrente.

I seguenti esempi hanno lo scopo di chiarire quanto indicato.

Data la rete resistiva di figura A2.28 calcolare la resistenza equivalente tra i morsetti A e B;calcolare inoltre le correnti e le tensioni nei vari resistori quando V

AB= 50 V.

■ L’esame della rete mostra che:

• la corrente totale I si ripartisce, in corrispondenza del nodo C, nelle correnti I1

e I2;

• nel nodo D la corrente I2

si divide nelle correnti I3

e I67

;

• la corrente I3

si divide, a sua volta, nelle correnti I4

e I5

(nodo E); le due correnti sono uguali,essendo R

4= R

5;

• i resistori R6

e R7

sono in serie, in quanto interessati dalla stessa corrente I67

;

• i resistori R4

e R5

sono in parallelo, soggetti alla stessa tensione VEF

= V4

= V5.

Eseguendo queste prime riduzioni si ottiene lo schema di figura A2.29 a, in cui non com-paiono più le tensioni V

6e V

7e le correnti I

4e I

5.

R1 = 50 Ω R2 = 10 Ω

R3 = 30 Ω R4 = R5 = 120 Ω

R6 = 40 Ω R7 = 80 Ω

A I CR2 I2 D I67

VAB R1 V1

I1

V2

R3 V3

I3

R6 V6

R7 V7R5 V5R4 V4

E

I5I4

FB

+

–

+ –

+

–

+

–

+

–

+

–

+

–

+

–


Figura A2.29 a, bSuccessive riduzionidel circuito difigura A2.28.

A CI

+

B

VAB R1 V1

+

–

–

F

+ –V2

R2 I2 D

I3

+

V3R3

–

I1

E

V45R45

V67R67

I67

+

–

+

–

A+

I C

I1

VAB R1 V1

B

V2

R2 I2 D

F

R37 V37

+

–

+

–

+ –

a) b)

ESEMPIO 11


Osservando la nuova rete si può notare che:

• i resistori R3

ed R45

sono in serie, in quanto percorsi dalla stessa corrente I3;

• la serie precedente è in parallelo col resistore R67

, in quanto ambedue soggetti alla tensioneVDF

.

Effettuando queste riduzioni si ottiene lo schema di figura A2.29 b, dal quale risulta che iresistori R

2ed R

37sono in serie in quanto interessati dalla stessa corrente I

2.

Si ottiene quindi lo schema di figura A2.29 c, in cui i resistori R1

ed R27

sono in paralleloperché soggetti entrambi alla tensione V

AB= V

CFe quindi possono essere ridotti alla resistenza

equivalente Req

(figura A2.29 d).Applicando le regole di riduzione valide per il collegamento in serie e per quello in parallelo

si ottiene:

Per il calcolo delle correnti e delle tensioni parziali si procede a ritroso, partendo dall’ultimo cir-cuito ottenuto e applicando le leggi viste finora (legge di Ohm, regole di partizione).

Dallo schema di figura A2.29 d si ricava la corrente totale:

Applicando la legge di Ohm agli schemi c e b di figura A2.29 si ottiene:

La risoluzione del circuito di figura A2.29 a porta ai seguenti risultati:

Ritornando, infine, allo schema di figura A2.28 si calcolano le ultime grandezze incognite:

IV

R

AB

eq

= = =50

27 561 814

,, A

A I C I2

+

I1

VAB R1 V1 R27 V27

B F–

–

+

–

+

A I

ReqVAB

+

–

Bc) d)

Figura A2.29 c, dSuccessive riduzionidel circuito di figuraA2.28.

RR R

R R

R45

4 5

4 5

4

2

120

260=

+= = = ΩR R R67 6 7 40 80 120= + = + = Ω

R R R35 3 45 30 60 90= + = + = Ω RR R

R R37

35 67

35 67

90 120

90 12051 4=

+=

×

+= , Ω

R R R27 2 37 10 51 4 61 4= + = + =, , Ω RR R

R Req =

+=

×

+=

1 27

1 27

50 61 4

50 61 427 56

,

,, Ω

IV

R

V

R

CF AB1

1 1

50

501= = = = A I

V

R

CF2

27

50

61 40 814= = =

,, A

V V VCF AB1 50= = = V V R I2 2 2 10 0 814 8 14= = × =, , V

V V R IDF = = = × =37 37 2 51 4 0 814 41 84, , , V

IV

R

DF3

35

41 84

900 465= = =

,, A I I I

V

R

DF6 7 67

67

41 84

1200 349= = = = =

,, A

V R I3 3 3 30 0 465 13 95= = × =, , V V V V R I4 5 45 45 3 60 0 465 27 9= = = = × =, , V


È possibile effettuare il controllo dei risultati ottenuti; nel caso in esame il primo principiodi Kirchhoff non è stato usato per la risoluzione e può quindi essere utilizzato per la verifica, ot-tenendo le seguenti identità:

• nodo C:

• nodo D:

• nodo F:

Un altro modo per verificare i risultati ottenuti è quello di calcolare la tensione nota VAB

sce-gliendo un percorso opportuno sul circuito originario; tenendo presente che V

ACe V

FBsono en-

trambe nulle perché relative a corto circuiti ideali, si ha:

1 814 1 814, ,=1 0 2325 0 2325 0 349 1 8+ + + =, , , , 114I I I I I1 4 5 67+ + + =

0 814 0 8=, , 1140 814 0 465 0 349= +, , ,I I I2 3 67= +

=1 814 1 814, ,= +1 814 1 0 814, ,I I I= +1 2

I II

4 53

2

0 465

20 2325= = = =

,, A V R I6 6 67 40 0 349 13 96= = × =, , V

V R I7 7 67 80 0 349 27 92= = × =, , V

V V R I R I R I VAB AC FB= + + + + =2 2 6 67 7 67 = + × + ×0 10 0 814 40, 00 349 80 0 349 0 50, ,+ × + = V

Calcolare la resistenza equivalente, le correnti e le tensioni dei singoli bipoli per il circuitodi figura A2.30.

A+

B–

VAB

V1

R1

+ –

I1

R2 V2

+

–

R3 V3

+

–

I23

R4 V4

+

–

I4

C

D

R5 V5

+

–

R6 V6

+

–I6I5

E

R7 V7

+

–

I7

I7 = 1,2 A R1 = 20 Ω

R2 = 30 Ω R3 = 60 Ω

R4 = 30 Ω

R5 = R6 = 50 Ω

R7 = 40 Ω


■ L’esame della rete consente di individuare i collegamenti di seguito indicati e di ridurre pro-gressivamente il circuito secondo gli schemi della figura A2.31 a, b, c:

• collegamento in serie di R2 ed R3 (riduzione alla R23);

• collegamento in parallelo di R5 ed R6, il tutto in serie con R4 (riduzione alla R46);

• collegamento in parallelo tra R23, R46 ed R7 (riduzione alla R27);

• collegamento in serie tra R1 ed R27, con riduzione finale alla Req

.

A+

VAB

R1

V1

+ –

I1C

I23

I4I7

R23 V23

+

–

R46 V46

+

–

R7 V7

+

–

EB–

A+

+

R1

V1

–

I1C

R27 V27

+

–

EB–

VAB

a) b)

+A

B

I1

ReqVAB

–

c)

Figura A2.31 a, b, cSuccessive riduzioni del circuito di figura A2.30.

ESEMPIO 12


Eseguendo i calcoli si ottiene:

//

In questo caso, non essendo nota la tensione VAB

ma la corrente I7, si deve partire da R

7,

ottenendo:

R R Req = + = + =1 27 20 18 42 38 42, , Ω

R

R R R

27

23 46 7

1

1 1 1

1

1

90

1

55

1

40

1

0 0543=

+ +

=

+ +

=

,

== 18 42, Ω

R R R46 4 5= + ( R6 3050

255) = + =/ ΩR R R23 2 3 30 60 90= + = + = Ω

V V R ICE = = = × =7 7 7 40 1 2 48, V IV

R

CE4

46

48

550 873= = = , A

I II

5 64

2

0 873

20 4365= = = =

,, A I I I

V

R

CE2 3 23

23

48

900= = = = = ,533 A

V R I1 1 1 20 2 606 52 12= = × =, , V V R I2 2 23 30 0 16= = × =,533 V

V R I3 3 23 60 0 32= = × =,533 V V R I4 4 4 30 0 873 26 2= = × =, , V

V V R I5 6 5 5 50 0 4365 21 8= = = × =, , V V R IAB eq= = × =1 38 42 2 606 100, , V

I I I I1 23 4 7 0 0 873 1 2 2 606= + + = + + =,533 , , , A

A2.14 Resistori collegati a stella e a triangoloNel paragrafo A2.8 era stato già anticipato che vi sono dei collegamenti tra bipolinon riconducibili a quelli in serie e in parallelo, portando come esempio la rete aponte, indicata nella figura A2.25.

Dal suo esame si vede che i bipoli 1, 3 e 4 hanno un terminale in comune (nodo B)e gli altri collegati a tre nodi distinti (nodi A, C, D); lo stesso collegamento è riscon-trabile per i bipoli 2, 3 e 5.

Considerando invece i bipoli 1, 2, 3, si vede che essi costituiscono un circuitochiuso a tre lati, i cui vertici sono collegati a tre nodi della rete (A, B, C); lo stessotipo di collegamento si ha anche per i bipoli 3, 4, 5.

Nel caso di tre bipoli resistivi si possono introdurre i due seguenti tipi di collega-mento tra resistori:

• collegamento a stella, quando i resistori hanno tre dei loro terminali uniti assiemea creare il centro stella O e gli altri tre sono connessi a tre diversi nodi della rete,come indicato nella figura A2.32 a, b, c;

O

O

O

A

RA

RC RB

BC

A

B

RB

RC

C

A B C

RCRBRARA

Figura A2.32 a, b, cEsempi di resistori collegati a stella.

a) b) c)


• collegamento a triangolo, quando i resistori hanno i terminali connessi uno di se-guito all’altro a formare un circuito chiuso a tre lati (triangolo), i cui vertici sonocollegati a tre diversi nodi della rete, come indicato nella figura A2.33 a, b, c.

Nella valutazione del tipo di collegamento occorre fare bene attenzione ai nodi:nello schema di figura A2.33 c, per esempio, se al punto B non fosse collegato alcun al-tro bipolo, lo stesso non sarebbe un nodo e quindi il collegamento sarebbe di tipo se-rie-parallelo (R

ABin serie con R

BCe il complesso in parallelo con R

CA).

Per la risoluzione delle reti resistive occorre spesso sostituire a un gruppo di resi-stori a stella l’equivalente gruppo collegato a triangolo o viceversa; tale sostituzione ècorretta se i due gruppi sono equivalenti, ossia se il regime di funzionamento della reteresta invariato.

Per ricavare le relazioni che consentono di trasformare un collegamento a stella in unoequivalente a triangolo e viceversa, rispettando il principio precedentemente esposto, oc-corre che la resistenza equivalente valutata rispetto alla medesima coppia di morsetti siala stessa per il collegamento a stella e per quello a triangolo.

Considerando, per esempio, la coppia di morsetti A-B, le corrispondenti resi-stenze equivalenti possono essere dedotte dagli schemi delle figure A2.34 a, b, suiquali sono indicati anche i percorsi delle correnti che l’eventuale generatore esternofarebbe circolare nei resistori e da cui si vede che i resistori R

Aed R

Bsono in serie,

mentre nel triangolo vi sono due rami in parallelo, costituiti dal resistore RAB

e dallaserie R

CAed R

BC.

A

BC

RCA RAB

RBC

A BRAB

RCA

CRBC

A

RABB

RBC

CRCA

Figura A2.33 a, b, cEsempi di resistori collegati a triangolo.

C

A

RA

RBRC

B

)

+

G

O

C

+

A

RCA

RAB

BRBC

G

a) b)

Figura A2.34 a, bResistenza vista daimorsetti A-B per icollegamenti astella e a triangolo.

Ripetendo il ragionamento per le altre due coppie di terminali si ottengono le se-guenti espressioni per le resistenze viste dalle tre coppie di morsetti:

• collegamento a stella:

RA-B

= RA

+ RB

RB-C

= RB

+ RC

RC-A

= RC

+ RA

a) b) c)


Condizioni di equivalenza tra i collegamentia stella e a triangolo

Resistenze dei lati della stella in funzione di quelle del triangolo

• collegamento a triangolo:

RA-B

RB-C

RC-A

Uguagliando tra loro le espressioni delle resistenze viste dalle corrispondenti cop-pie di morsetti, si ottiene il seguente sistema di tre equazioni:

Trasformazione da triangolo a stella

In questo caso sono note le tre resistenze del triangolo; risolvendo il sistema [A2.31]considerando come incognite le resistenze R

A, R

Bed R

C, si ottengono le resistenze della

stella equivalente al triangolo dato:

Per ricordare facilmente le relazioni [A2.32] e, nello stesso tempo, svincolarsi daiparticolari simboli usati per indicare le resistenze, vale la seguente regola, che si puòdedurre osservando la struttura delle espressioni:

ÈÈla resistenza relativa a un nodo della stella è data dal rapporto tra il prodotto delleresistenze dei lati del triangolo equivalente che confluiscono in quel nodo e lasomma delle resistenze del triangolo.

Trasformazione da stella a triangolo

In questo caso sono note le tre resistenze della stella; risolvendo il sistema [A2.31] con-siderando come incognite le resistenze R

AB, R

BC, R

CA, si ottengono le resistenze del

triangolo equivalente alla stella data:

RR R

R R R

RR R

R R R

R

ACA AB

AB BC CA

BAB BC

AB BC CA

C

=+ +

=+ +

=RR R

R R R

BC CA

AB BC CA+ +

⎧

⎨

⎪⎪⎪

⎩

⎪⎪⎪

R RR R R

R R R

R RR R R

R R R

R RR R R

R R R

A BAB BC CA

AB BC CA

B CBC CA AB

AB BC CA

C ACA AB BC

AB BC CA

+ =+

+ +

+ =+

+ +

+ =+

+ +

⎧

⎨

⎪⎪⎪⎪

⎩

⎪⎪⎪⎪

( )

( )

( )

R R R

R R R

AB BC CA

AB BC CA

=+( )

+ +

R R R

R R RC

BC CA AB

AB BC CA

=+( )

+ +

R R R

R R RA

CA AB BC

AB BC CA

=+( )

+ +

[A2.31]

[A2.32]


Esiste anche in questo caso una regola pratica per ricordare le relazioni [A2.33], in-dipendentemente dai simboli usati per indicare le resistenze:

ÈÈla resistenza di un lato del triangolo è data dal rapporto tra la somma dei prodottidelle coppie di resistenze della stella equivalente e la resistenza del ramo dellastella che fa capo al vertice opposto al lato in esame.

Caso particolare di tre resistenze uguali

In questo caso particolare sia la stella che il triangolo sono formati da tre resistenze diuguale valore tra loro. Indicando con:

le tre resistenze della stella e con:

le tre resistenze del triangolo equivalente, l’applicazione di una qualsiasi delle relazioni[A2.32] consente di ottenere il legame tra le due resistenze equivalenti:

[A2.34]

e, quindi:

[A2.35]

Vale pertanto la seguente regola:

ÈÈtre resistori di uguale resistenza collegati a stella sono equivalenti a tre resistoria triangolo aventi resistenza tripla.

R RD Y= 3

RR

YD=3

RR R

R R R

R

RY

D D

D D D

D

D

=+ +

=2

3

R R R RD AB BC CA= = =

R R R RY A B C= = =

RR R R R R R

R

RR R R R R R

R

R

ABA B B C C A

C

BCA B B C C A

A

CA

=+ +

=+ +

==+ +

⎧

⎨

⎪⎪⎪

⎩

⎪⎪⎪

R R R R R R

R

A B B C C A

B

Resistenze dei lati del triangolo in funzione di quelle della stella

Trasformazionistella-triangolonel caso di tre resistoriuguali

Calcolare la resistenza equivalente della rete resistiva di figura A2.35.

■ Il circuito è composto dal resistore R1

in serie con una rete a ponte, per la quale si possonoindividuare i seguenti collegamenti:

• R2, R

4, R

5collegate a stella

• R3, R

4, R

6collegate a stella

• R2, R

3, R

4collegate a triangolo

• R4, R

5, R

6collegate a triangolo

Per il calcolo della resistenza equivalente si può effettuare la trasformazione di uno qualsiasi

[A2.33]

ESEMPIO 13


R1 A

R2

B

R4

R5

D

R3

C

R6

R1 = 5 Ω

R3 = 12 Ω

R5 = 25 Ω

R2 = 20 Ω

R4 = 16 Ω

R6 = 30 Ω


dei precedenti gruppi, ottenendo, ovviamente, lo stesso risultato. A titolo di esempio si risolveràil problema nei quattro modi possibili.

A) Trasformazione della stella R2-R4-R5

Sostituendo la stella indicata con il triangolo equivalente si ottiene lo schema di figura A2.36 a.Riducendo i collegamenti in parallelo R

AC-R

3e R

CD-R

6si arriva allo schema di figura A2.36 b,

per il quale i collegamenti sono facilmente riconoscibili.

R1A

RDA

RAC

R3

R6

C

D

RCD

R1 A

RDA

D

R3 AC

R6 CD

a) b)

Figura A2.36 a, bSoluzione A: trasformazione del circuito difigura A2.35.

Eseguendo i relativi calcoli si ha:

RR R R R R R

RCD =

+ += =2 4 4 5 5 2

2

1220

2061 Ω

RR R R R R R

RDA =

+ += =2 4 4 5 5 2

4

1220

1676 25, Ω

RR R R R R R

RAC =

+ +=

× + × + ×=2 4 4 5 5 2

5

20 16 16 25 25 20

25

12220

2548 8= , Ω

RR R

R RAC

AC

AC

33

3

12 48 8

12 48 89 63=

+=

×

+=

,

,, Ω

RR R

R RCD

CD

CD

6 =+

=×

+=6

6

30 61

30 6120 11, Ω

R RR R R

R R Req

DA AC CD

DA AC CD

= ++( )

+ += +1

3 6

3 6

576 25, 99 63 20 11

76 25 9 63 20 1126 4

, ,

, , ,,

+( )+ +

= Ω


B) Trasformazione della stella R3-R4-R6

Sostituendo la stella indicata con il triangolo equivalente si ottiene lo schema di figura A2.37 a.Riducendo i collegamenti in parallelo R

AB-R

2e R

BD-R

5 si arriva allo schema di figura A2.37 b,

con collegamenti serie-parallelo facilmente riducibili.

A

R2 RAB

RDA

RBDR5

B

D

R1 R1

R2 AB

R5 BD

RDA

D

A

Figura A2.37 a, bSoluzione B:trasformazione delcircuito di figura A2.35.

a) b)

R1A

RA

RCRB

B

R5 R6

D

C

R1

RA

R5B R6C

D

A

a) b)

Figura A2.38 a, bSoluzione C:trasformazione del circuito di figura A2.35.

Eseguendo i calcoli relativi alle trasformazioni indicate si ha:

C) Trasformazione del triangolo R2-R3-R4

Sostituendo il triangolo indicato con la stella equivalente si ottiene lo schema di figura A2.38 a.Riducendo i collegamenti in serie R

B-R

5e R

C-R

6si arriva allo schema di figura A2.38 b, dal

quale è semplice calcolare la resistenza equivalente.

RR R R R R R

RBD =

+ += =3 4 4 6 3 6

3

1032

1286 Ω

RR R R R R R

RDA =

+ += =3 4 4 6 3 6

4

1032

1664 5, Ω R

R R

R RAB

AB

AB

22

2

20 34 4

20 34 412 65=

+=

×

+=

,

,, Ω

RR R

R RBD

BD

BD

55

5

25 86

25 8619 37=

+=

×

+= , Ω

R RR R R

R R Req

AB BD DA

AB BD DA

= ++( )

+ += +1

2 5

2 5

512 65 , ++( )

+ +=

19 37 64 5

12 65 19 37 64 526 4

, ,

, , ,,

Ω

RR R R R R R

RAB =

+ +=

× + × + ×=3 4 4 6 3 6

6

12 16 16 30 12 30

30

10332

3034 4= , Ω


Eseguendo i calcoli relativi alle varie trasformazioni si ha:

D) Trasformazione del triangolo R4-R5-R6

Sostituendo il triangolo indicato con la stella equivalente si ottiene lo schema di figura A2.39 a.Riducendo i collegamenti in serie R

2-R

Bed R

3-R

Csi arriva allo schema di figura A2.39 b, dal

quale si determina facilmente la resistenza equivalente.

RR R

R R RA =

+ +=

×

+ +=

2 3

2 3 4

20 12

20 12 165 Ω R

R R

R R RB =

+ +=

×

+ +=

2 4

2 3 4

20 16

20 12 166 67, Ω

RR R

R R RC =

+ +=

×

+ +=

3 4

2 3 4

12 16

20 12 164 Ω R R RB B5 5 25 6 67 31 67= + = + =, , Ω

R R RC C6 6 30 4 34= + = + = Ω R R RR R

R Req A

B C

B C

= + ++

= + +×

+1

5 6

5 6

5 531 67 34

31 67 3

,

, 4426 4= , Ω

R1 A

R2

B

RB RC

C

R3

RD

D

R1

R2B R3C

RD

D

A

a) b)

Figura A2.39 a, bSoluzione D:trasformazione del circuito difigura A2.35.

Eseguendo i calcoli relativi alle trasformazioni indicate si ha:

RR R

R R RB =

+ +=

×

+ +=

4 5

4 5 6

16 25

16 25 305 63, Ω R

R R

R R RC =

+ +=

×

+ +=

4 6

4 5 6

16 30

16 25 306 76, Ω

RR R

R R RD =

+ +=

×

+ +=

5 6

4 5 6

25 30

16 25 3010 56, Ω R R RB B2 2 20 5 63 25 63= + = + =, , Ω

R R RC C3 3 12 6 76 18 76= + = + =, , Ω

R RR R

R RReq

B C

B C

D= ++

+ = +×

+1

2 3

2 3

525 63 18 76

25 63

, ,

, 118 7610 56 26 4

,, ,+ = Ω

A2.15 Resistenza tra due punti di una rete elettrica passiva

Si consideri (figura A2.40 a) una rete elettrica formata soltanto da resistori (bipoli pas-sivi). Se si collega la rete a un generatore elettrico, circolerà una corrente che, a paritàdi tensione applicata, dipenderà dalla resistenza presentata dalla rete nei confronti delsistema esterno di alimentazione, resistenza che varierà in funzione dei punti in cui av-viene il collegamento.


Calcolare le resistenze RBC

ed RAC

per la rete passiva di figura A2.40, nell’ipotesi che tutte le re-sistenze siano uguali tra loro e pari a 120 Ω. Supponendo di alimentare la rete con un generatoredi tensione avente E = 15 V, calcolare le correnti assorbite nei due casi.

■ Per il circuito di figura A2.40 b si ottiene:

La corrente che la rete richiede al generatore è uguale a:

R

R R R

BC =

+ +

=

+ +

=1

1 1 1

1

1

240

1

120

1

240

60

12 3 45

Ω

R R R12 1 2 120 120 240= + = + = Ω R R R45 4 5 120 120 240= + = + = Ω

Nel caso della figura A2.40 b la rete si presenta con tre rami in parallelo, due dei quali for-mati da resistori in serie (R

1-R

2ed R

4-R

5), mentre nel circuito di figura A2.40 c la serie

R4-R

5è in parallelo con R

3, il bipolo risultante è in serie con R

2e il tutto in parallelo con R

1.

A

C

R2 R4

R1 R3 R5

B

a)

E

+

C

R3

R4

B

R5

R2

R1

I1

RBC =I1

E

b)

E

+

I2B

C

R3R1

A

R5

R2 R4

RAC =I2

E

c)

Figura A2.40 a, b, cResistenza tra duepunti di una rete:a) rete passiva;b) rete vista tra

i morsetti B-C;c) rete vista tra

i morsetti A-C.

Si definisce resistenza tra due punti della rete passiva la resistenza elettrica che la retepresenta verso un generatore esterno collegato nei punti considerati; essa corrisponde al

rapporto tra la tensione applicata dal generatore e la corrente totale assorbita dalla rete.

Considerando, per esempio, le coppie di punti B-C e A-C e supponendo di applicare tragli stessi un generatore di tensione con f.e.m. E, i due circuiti si presenteranno come nellefigure A2.40 b e A2.40 c.

VI

ESEMPIO 14


A2.16 Circuito equivalente del generatore realeNel paragrafo A2.5 sono stati introdotti due bipoli ideali chiamati, rispettivamente, ge-neratore ideale di tensione e generatore ideale di corrente.

Si supponga ora di voler ricavare un bipolo che rappresenti un generatore elettricoreale; occorre tenere presenti i seguenti aspetti:

• un generatore elettrico non è mai solo “di tensione” o solo “di corrente”; esso, in realtà,fornisce al circuito esterno una potenza elettrica, che esiste solo se vi sono contempo-raneamente tensione e corrente; parlare di generatore di tensione o di corrente servesolo a indicare qual è la grandezza elettrica che viene maggiormente messa in risalto;

• all’interno di un generatore reale vi sono dei fenomeni dissipativi dovuti a causeelettriche, magnetiche e meccaniche e quindi una parte della potenza generata vienepersa all’interno del componente; per tener conto di tale perdita bisogna inserireuna resistenza interna nel circuito equivalente.

Per rappresentare con un circuito equivalente un generatore elettrico reale, funzio-nante in corrente continua, vengono comunemente usati due modelli, corrispondenti adue bipoli reali, detti rispettivamente:

• generatore reale di tensione (figura A2.41), formato dalla serie tra un generatoreideale di tensione e un resistore; esso può anche essere visto come il circuito equi-valente serie del generatore;

• generatore reale di corrente (figura A2.42), formato dal parallelo tra un genera-tore ideale di corrente e un resistore; può anche essere visto come il circuito equi-valente parallelo del generatore.

Per il circuito di figura A2.40 c si ottiene:

La rete presenta, rispetto al caso precedente, una resistenza maggiore e, di conseguenza, as-sorbe una minore corrente, data da:

IE

RBC

1

15

600 25= = = , A

RR R

R R3 5

3 45

3 45

120 240

120 24080- =

+=

×

+= Ω

RR R

R RAC =

+=

×

+=

1 2 5

1 2 5

120 200

120 20075-

-

Ω

R R R45 4 5 120 120 240= + = + = Ω

R R R2 5 2 3 5 120 80 200- -= + = + = Ω

IE

RAC

2

15

750 2= = = , A

I0 Ri

E

+

Ri

Figura A2.42Generatore reale di corrente.

Figura A2.41Generatore reale di tensione.


In entrambi i casi la resistenza Riha il significato di resistenza interna del genera-

tore e, insieme alla f.e.m. E o alla corrente impressa I0, dipende dalla costituzione in-

terna dell’apparecchio.

A2.17 Generatore reale di tensioneSi consideri (figura A2.43) un generatore reale di tensione, collegato a una resistenzaR

uche rappresenta la resistenza equivalente dell’utilizzatore connesso al generatore

(resistenza di carico). Sotto l’azione della f.e.m. nel circuito circolerà una corrente Iche determinerà una caduta di tensione interna V

inel generatore. La tensione V indica

invece la d.d.p. tra i due morsetti del generatore e corrisponde alla tensione applicatasulla resistenza di carico.

Applicando la legge di Kirchhoff delle tensioni all’unica maglia presente, si ot-tiene:

e quindi:

[A2.36]

L’espressione [A2.36] dice che in una determinata condizione di carico la tensioneV fornita dal generatore è minore della f.e.m. E; tale differenza corrisponde allac.d.t. interna e dipende in maniera direttamente proporzionale dalla corrente ero-gata e dalla resistenza interna.

L’equazione [A2.36] rappresenta anche, in forma analitica, la caratteristicaesterna del bipolo, ossia la legge V = f (I), considerando costanti i parametri E ed R

ie

utilizzando la convenzione di segno dei generatori.La [A2.36] è l’equazione di una retta: scrivendola infatti nella forma V = − R

iI + E

e confrontandola con l’equazione caratteristica della retta y = mx + q, si deduceche (− R

i) rappresenta il coefficiente angolare ed E l’intercetta sull’asse delle ordinate.

Il tracciamento della caratteristica esterna in forma grafica si può fare considerandodue condizioni tipiche di funzionamento del generatore, corrispondenti ai due punti diintersezione della retta con gli assi cartesiani.

Funzionamento a vuoto

Si ha quando il generatore non eroga corrente, ossia quando il carico non è collegato (laresistenza di carico può essere considerata infinita), come indicato nella figura A2.44.

V E R Ii= −

= −V E Vi− + + =E V Vi 0

I = 0

+

E

Ri

Ru ∞

V0 = E

+

–

E

+

Ri

I = Icc

V = 0

Ru = 0

Figura A2.44Funzionamento a vuoto.

Figura A2.45Funzionamento in cortocircuito.

Ponendo I = 0 nella [A2.36] si ha che la c.d.t. interna è nulla e la tensione a vuotodel generatore assume il valore:

E

+

+I

Vi Ri

–

V uR

Figura A2.43Generatore reale ditensione collegatoalla resistenza dicarico.


[A2.37]

Il punto (0, V0) della caratteristica esterna indica tale funzionamento.

Funzionamento in cortocircuito

Si ha quando il generatore non fornisce tensione ai morsetti essendo collegato a un cor-tocircuito ideale (la resistenza di carico può essere considerata nulla), come indicatonella figura A2.45.

Ponendo V = 0 nella [A2.36] si ha che la tensione interna sviluppata dal generatore(f.e.m. E) coincide con la c.d.t. interna e la corrente erogata assume il valore della cor-rente di cortocircuito, che si ricava da:

da cui:

[A2.38]

Il punto (Icc

, 0) della caratteristica esterna indica tale funzionamento.

Caratteristica esterna

Tracciando la retta passante per i due punti precedentemente determinati, si ottiene lacaratteristica esterna del bipolo in forma grafica, riportata nella figura A2.46.

IE

Rcc

i

=

0 = −E R Ii cc

V E0 =

V

V0 = E

a vuoto

in cortocircuito

O

Ri

Icc = E I

Figura A2.46Caratteristica volt-amperometrica del generatorereale di tensione.

Tensione a vuoto

Corrente dicortocircuito

L’esame della figura A2.46 consente di classificare il bipolo in esame come bipoloattivo lineare, essendo la caratteristica una retta non passante per l’origine.

Punto di lavoro

La determinazione del punto di lavoro del generatore richiede il calcolo della tensioneV e della corrente I corrispondenti a un dato valore della resistenza di carico R

u.

Per la sua determinazione analitica si applica la legge di Ohm al carico, ottenendo:

[A2.39]

Confrontando l’espressione precedente con la [A2.36] si ha:

R R I Eu i

+( ) =R I R I Eu i

+ = ;R I E R Iu i

= −

V R Iu

=Tensione ai capidel carico


da cui si ottiene il valore della corrente erogata dal generatore in funzione dei suoiparametri interni E ed R

ie della resistenza di carico R

u:

[A2.40]

Il valore della tensione V si calcola con la formula [A2.39] o con la [A2.36].

La determinazione del punto di lavoro può anche essere fatta graficamente, interse-cando la caratteristica del generatore con quella del carico, che è una retta passante perl’origine, disegnata con la convenzione di segno degli utilizzatori (figura A2.47). Datoche i due bipoli devono avere la stessa tensione e la stessa corrente, il punto di lavoronon può essere che quello d’intersezione P.

È importante notare che, a parità di altre condizioni, la diminuzione della resistenzaRu, facendo abbassare la caratteristica del carico, determina lo spostamento del punto

di lavoro del generatore, con l’aumento della corrente e la diminuzione della tensione,come mostrato nella figura A2.48. Per R

uvariabile da infinito a zero il punto P si spo-

sta da quello a vuoto a quello di cortocircuito.

IE

R Ru i

=

+

V

V = Ru I

P(I,V)

V = E – Ri I

O I

V

Ru1

Ru2

Ru3

P1

P2

P3

O I

Ru1 > Ru2

> Ru3

Figura A2.47Punto di lavoro del generatore reale di tensione.

Figura A2.48Spostamento del punto di lavoro al variare di R

u.

Potenze e rendimento

Si consideri l’espressione [A2.36] e la si scriva nella forma:

Moltiplicandone tutti i termini per la corrente si ottiene:

[A2.41]

Tutti i termini della [A2.41] sono delle potenze elettriche, a cui si possono attribuiredei precisi significati.

Il termine:

[A2.42]

rappresenta la potenza generata dal bipolo, dipendente dalla sua tensione interna E;essa è la potenza elettrica che il generatore produce tramite la trasformazione della po-tenza di altro tipo (meccanica, chimica ecc.) che gli viene fornita.

P EIg =

EI VI R Ii= +2

E V R Ii= +

Corrente assorbita dal carico

Potenza generata


Il termine:

[A2.43]

è invece la potenza utile del generatore, ossia quella che effettivamente esso fornisceal circuito esterno, dipendente dalla tensione V con cui il generatore alimenta il caricoai suoi morsetti. Applicando la legge di Ohm al resistore R

usi ha anche:

[A2.44]

Il termine:

[A2.45]

rappresenta, infine, la potenza persa all’interno del generatore, conglobata nella po-tenza dissipata per effetto Joule dalla resistenza interna R

i. Tale potenza è anche data da:

[A2.46]

La [A2.41] può pertanto essere espressa nella seguente forma:

[A2.47]

e definisce il bilancio delle potenze del generatore reale: la potenza che viene com-plessivamente generata è somma della potenza effettivamente fornita al caricoesterno (utile) e di quella persa all’interno del generatore.

Dalla [A2.47] si ricavano le formule equivalenti:

[A2.48]

[A2.49]

Si definisce rendimento del generatore il rapporto tra la potenza utile e quella generata:

[A2.50]

Altre formule derivate per il calcolo del rendimento sono le seguenti:

[A2.51]

[A2.52]

[A2.53]η =−

= −P P

P

P

P

g p

g

p

g

1

η =+

=+

R I

R R I

R

R R

u

u i

u

u i( )

η = =VI

EI

V

E

η =P

P

u

g

P P P E V Ip g u= − = −( )

P P P EI R Iu g p i= − = − 2

P P P VI R Ig u p i= + = + 2

P V Ip i=

P R Ip i= 2

P R Iu u= 2

P VIu =

Potenza utile

Potenza utile

Potenza persa

Bilancio delle potenze del generatore

Formule per il calcolo del rendimentodel generatore

Il valore del rendimento, essendo un rapporto tra grandezze omogenee, è un nu-mero adimensionato; esso può variare tra 0 e 1, dove si ha:

• η = 0 quando Pu

= 0, ossia quando Ru

= 0 (funzionamento in cortocircuito);

• η = 1 quando Pu

= Pg, ossia quando P

p= 0 e quindi R

i= 0 (generatore ideale senza

resistenza interna).

Nel caso del funzionamento a vuoto, non essendoci corrente, tutte le potenze sononulle e non ha senso parlare di rendimento.

Spesso il valore del rendimento si esprime percentualmente, moltiplicando percento il suo valore decimale; le espressioni del rendimento percentuale si ottengonofacilmente da quelle viste in precedenza:

[A2.54]

[A2.55]

Analisi delle potenze al variare del carico esterno

La condizione di carico del generatore può variare tra i seguenti limiti:

• funzionamento a vuoto, con Ru

→ ∞, V = V0

= E, I = 0

• funzionamento in cortocircuito, con Ru

= 0, V = 0, I = Icc

= E/Ri

Per rappresentare le potenze in funzione della corrente erogata dal generatore siconsideri che:

• la potenza generata Pg

= EI, con E costante, è analoga all’espressione y = mx, che è l’equazione di una retta passante per l’origine; la potenza generata è

nulla a vuoto ed è massima in cortocircuito

• la potenza persa Pp

= RiI2, con R

icostante, è analoga all’espressione y = ax2, che è

l’equazione di una parabola con concavità verso l’alto (a > 0), asse coincidente conquello delle ordinate e con vertice nell’origine; la potenza persa è nulla a vuoto emassima in cortocircuito, quando coincide con quella generata;

• la potenza utile Pu

= Pg

− Pp

è data dalla differenza tra le ordinate delle due curve

precedenti; dalla [A2.48] si ha anche Pu

= − RiI2 + EI, analoga all’espressione

y = ax2 + bx, che rappresenta una parabola con concavità verso il basso (a < 0) epassante per l’origine (c = 0); la potenza utile è nulla sia a vuoto che in cortocir-

cuito.

Rappresentando le tre curve in funzione della corrente si ottengono i grafici delle fi-gure A2.49 e A2.50.

Il regime di funzionamento a cui corrisponde il massimo valore di potenza utilecorrisponde alla condizione di adattamento del generatore. Tale condizione di caricosi ha in corrispondenza del vertice della parabola, ossia per una corrente pari a:

come si può facilmente verificare analiticamente mediante le espressioni delle coordi-nate del vertice.

II E

Rv

cc

i

= =2 2

IgM = =⎛

⎝⎜P E

⎞⎟

E

Ri ⎠

2

cc

η% = −⎛

⎝⎜

⎞

⎠⎟100 1

P

P

p

g

η% �= 100P

P

u

gEspressioni del rendimentopercentuale


Confrontando quest’espressione con la [A2.40] si vede che tale regime di funzio-namento si ha quando la resistenza di carico è tale da soddisfare la relazione:

da cui si ha: [A2.56]

Nei circuiti elettronici la condizione di adattamento è molto importante: un genera-tore è adattato quando è caricato con un circuito esterno di resistenza equivalente aquella interna del generatore: in tale condizione esso eroga la potenza utile massima.

Nella condizione di adattamento si ha:

e, quindi, la massima potenza utile del generatore sarà pari a:

da cui:

[A2.57]

Il rendimento nella condizione di adattamento è dato da:

ossia:

La condizione di massima potenza utile non è conveniente per i generatori digrande potenza, dato che, con rendimento 0,5, la potenza utile è solo il 50% di quellagenerata e l’altro 50% se ne va in perdite. Nei circuiti elettronici, invece, le potenze ingioco sono modeste e tale condizione di funzionamento non comporta, in assoluto, fe-nomeni dissipativi gravi.

ηad = =1

20 5,

ηaduM

g

ad v

v

P

P

V I

EI

E

E= = =

2

PE

RuM

i

=

2

4

P V IE E

RuM ad v

i

= =2 2

V R I RE

RR

E

R

Ead u v u

iu

u

= = = =2 2 2

R Ru i=

Pg, Pp

Pg = EI

Pu

Pp = Ri I2

O Icc I

O

Pu

PuM

Iv = Icc

2

Icc I

Figura A2.49Variazione della potenza generata e della potenza persa in un generatorereale di tensione, al variare della corrente.

Figura A2.50 Variazione della

potenza utile in un generatore

reale di tensione, al variare della

corrente.

Condizione di adattamentodel generatore

Massimo valoredella potenzautile

R R Ru i i+ = 2

Valore del rendimentonella condizionedi adattamento


Un generatore reale di tensione, avente E = 100 V ed Ri= 5 Ω, è collegato a un carico di resi-

stenza Ru

= 20 Ω. Calcolarne il punto di lavoro (corrente e tensione), le potenze (generata,utile, persa) e il rendimento.

■ La risoluzione del problema è immediata; applicando le formule [A2.40], [A2.39], [A2.42],[A2.43], [A2.45], [A2.50] si ottengono i valori delle grandezze richieste:

Un generatore reale di tensione, avente E = 10 V ed Ri= 2,5 Ω, eroga al carico a cui è collegato

una potenza pari a 8 W. Calcolarne il punto di lavoro, la resistenza del carico, la potenza ge-nerata, quella persa, il rendimento. Determinare il valore della resistenza da collegare in serieo in parallelo a quella di carico per ottenere la condizione di adattamento del generatore.

■ DallÕesame della figura A2.50 si vede che per ogni valore della potenza utile vi sono due di-versi valori della corrente, entrambi possibili, escluso il punto di vertice della parabola, a cuicorrisponde la potenza utile massima e un solo valore di corrente.

Nel caso in esame tale potenza è pari a:

La potenza utile erogata al carico (8 W) è inferiore a tale valore e quindi vi saranno due possi-bili valori della corrente, corrispondenti a due diversi punti di lavoro (figura A2.51).

PE

RuM

i

= =×

=2 2

4

10

4 2 510

, W

Per il loro calcolo si parte dalla relazione [A2.47] che lega le potenze, ottenendo:

Cambiando segno e ordinando i vari termini, si arriva alla seguente equazione di secondogrado:

risolvendo la quale si ricavano i due valori della corrente:

e, quindi:

Il calcolo delle altre grandezze incognite dovrˆ essere fatto separatamente per le due soluzioni.

I2 2= ,9 AI1 1 1= , A

I1 2

5 25 20

2 5

5 5

2 5,

, ,=

± −=

±

2 5 10 8 02, I I− + =

IE

R Ru i

=+

=+

=100

20 54 A V R Iu= = × =20 4 80 V P EIg = = × =100 4 400 W

P VIu = = × =80 4 320 W P R Ip i= = × =2 25 4 80 W η = = =P

P

u

g

320

4000 8,

I

Pu

10 W

8 W

OI1 I2 Icc

10 I I− − =8 2 5 02,P P Pg u p= + P P Pg u p− − = 0 EI P R Iu i− − = 02


ESEMPIO 15

ESEMPIO 16

Prima soluzione

Applicando le formule viste nel paragrafo A2.17 si ottiene:

Essendo Ru

> Ri, per ottenere l’adattamento del generatore occorre ridurre la resistenza com-

plessiva del carico. Questo si può ottenere ponendo in parallelo a Ru

una resistenza R, tale chesia soddisfatta la relazione:

risolvendo la quale si ottiene:

Seconda soluzione

Procedendo allo stesso modo si ha:

Si può notare che nel secondo caso il rendimento è piuttosto basso e la maggior parte dellapotenza generata viene persa nel generatore.

In questa condizione di funzionamento si ha Ru

< Rie quindi, per ottenere la condizione di

adattamento, bisogna aumentare la resistenza complessiva del carico, ponendo in serie a Ru

unaresistenza R di valore tale che sia:

VP

I

u= = =8

1 17 27

,, V R

V

Iu = = =

7 27

1 16 61

,

,, Ω P EIg = = × =10 1 1 11, W

P R Ip i= = × =2 22 5 1 1 3, , W η = = =P

P

u

g

8

110 727,

RR

R RRu

u

i+

=R

R+=

,

,,

6 61

6 612 5

6 61 16 525 2 5, , , R R= + 6 61 2 5 16 525, , , R R− = 4 11 16 525, ,R = R = =16 525

4 114

,

, Ω

VP

I

u= = =8

2 92 76

,, V R

V

Iu = = =

2 76

2 90 952

,

,, Ω P EIg = = × =10 2 9 29, W

P R Ip i= = × =2 22 5 2 9 21, , W η = = =P

P

u

g

8

290 276,

R R Ru i+ = R R Ri u= − = − =2 5 0 952 1 548, , , Ω

A2.18 Generatore reale di correnteSi consideri un generatore reale di corrente collegato a una resistenza di carico R

u(fi-

gura A2.52). La corrente impressa I0

si dividerà nella corrente interna Ii, circolante

nella resistenza propria del generatore, e nella corrente I fornita al carico esterno.

I0

Ii

Ri

I +

V

–

Ru

Figura A2.52Generatore reale di correntecollegato alla resistenza di carico.

Applicando la legge di Kirchhoff delle correnti al nodo si ha:

I I Ii0 = +


Funzionamento in cortocircuito

Analizziamo il circuito di figura A2.54. Ponendo V = 0 nella [A2.58] si annulla la cor-rente interna e si ha:

[A2.60]

Il punto (0, Icc

) della caratteristica esterna indica il funzionamento in cortocircuito.


Tracciando la retta passante per i due punti precedentemente determinati, si ottiene lacaratteristica esterna del bipolo in forma grafica, indicata nella figura A2.55.Anche il generatore reale di corrente è un bipolo attivo lineare, avendo come caratteri-stica una retta non passante per l’origine.

I Icc = 0Corrente dicortocircuito

I0 Ri

Ii = I0

I = 0 +

Ru ➞ ∞

V0 = Ri I0

–

Figura A2.53Funzionamento

a vuoto.

Figura A2.54Funzionamento

in cortocircuito.

I0 Ri

Ii = 0

Ru = 0

V = 0

Icc = I0

dove:

Sostituendo e ricavando la corrente nel carico si ottiene:

[A2.58]

L’espressione [A2.58] dice che, in una determinata condizione di carico, la cor-rente I fornita dal generatore è minore della corrente impressa I

0; tale differenza

corrisponde alla corrente interna e dipende in maniera direttamente proporzionaledalla tensione e dalla conduttanza interna.

L’equazione [A2.58] rappresenta anche, in forma analitica, la caratteristicaesterna del bipolo, ossia la legge I = f (V), considerando costanti I

0e G

ie utilizzando

la convenzione di segno dei generatori.La [A2.58] è l’equazione di una retta: scrivendola nella forma I = − G

iV + I

0 viene

evidenziato il coefficiente angolare (− Gi) e l’intercetta con l’asse delle ordinate I

0.

Analogamente al generatore reale di tensione, vi sono due condizioni tipiche di fun-zionamento, corrispondenti ai due punti di intersezione della retta con gli assi cartesiani.

Funzionamento a vuoto

Analizziamo il circuito di figura A2.53. Ponendo I = 0 nella [A2.58] si ricava:

e, quindi:

[A2.59]

Il punto (V0, 0) della caratteristica esterna indica tale funzionamento.

VI

GR I

ii0

00= =

0 0 0= −I G Vi

I I G Vi= −0

IV

RG Vi

ii= =

Relazione tra la corrente e la tensione

Tensione a vuoto


Punto di lavoro

Anche in questo caso il punto di lavoro può essere determinato per via analitica o grafica.Operando nel primo modo occorre confrontare l’equazione [A2.58] con quella ti-

pica del resistore di carico, data da:

[A2.61]

Si ottiene:

e, infine:

[A2.62]

Il valore della corrente si calcola con le espressioni [A2.61] o [A2.58].Il metodo grafico (figura A2.56) consiste nel trovare il punto d’intersezione tra la

caratteristica del generatore e quella del resistore di carico, tracciata con la conven-zione di segno degli utilizzatori e corrispondente all’equazione [A2.61]. Anche in que-sto caso si possono fare considerazioni analoghe a quelle relative al generatore reale ditensione, in merito all’influenza del carico esterno G

u.

VI

G Gu i

=+

0

G G V Iu i

+( ) = 0G V G V Iu i

+ = 0G V I G Vu i

= −0

IV

RG V

u

u= =

O

Icc = I0

I

V0 = RiI0

V

a vuoto

in cortocircuito

Figura A2.55Caratteristica volt-amperometricadel generatorereale di corrente.

Corrente assorbita dal carico

Tensione ai capidel carico

O

I

I = GuV

P (V, I)

I = I0 – GiV

V

Figura A2.56Punto di lavoro del generatorereale di corrente.


Scrivendo l’equazione [A2.58] nella forma I0

= I + GiV e moltiplicandone tutti i ter-

mini per V, si ottiene:


A2.19 Equivalenza tra i generatori reali di tensione e di corrente

Nel paragrafo A2.16 è stato sottolineato che i generatori reali di tensione e di corrente sonodei bipoli che rappresentano due modelli del generatore elettrico reale; per questa ragioneessi, rispettando determinate condizioni, devono essere equivalenti, ossia sostituendol’uno all’altro non deve mutare il funzionamento del circuito esterno e quindi, a parità ditensione applicata, deve rimanere uguale la corrente erogata e viceversa.

Le condizioni di equivalenza si possono ricavare considerando il funzionamentodei due bipoli con la stessa resistenza esterna e imponendo che siano uguali la tensionee la corrente ai morsetti del carico.

Se si ricava l’espressione della corrente dalla [A2.36], relativa al generatore reale ditensione, data la:

e la si confronta con l’espressione [A2.58] tipica del generatore reale di corrente, si de-duce che i due bipoli sono equivalenti quando sono soddisfatte le seguenti condizioni:

IE V

R

E

R RV

i i i

=−

= −1

R I E Vi = −

[A2.63]

Tutti i termini della [A2.63] sono delle potenze, analogamente a quanto succede peril generatore reale di tensione; essi rappresentano rispettivamente:

• potenza generata: [A2.64]

• potenza utile: [A2.65]

• potenza persa: [A2.66]

Per i termini precedenti vale ancora il bilancio delle potenze indicato per il genera-tore reale di tensione, ossia P

g= P

u+ P

p, con le relative formule inverse.

Il rendimento del generatore reale di corrente è ancora il rapporto tra la potenzautile e quella generata e si può esprimere nei seguenti modi:

[A2.67]

[A2.68]

[A2.69]

[A2.70]η =−

= −P P

P

P

P

g p

g

p

g

1

η =+( )

=+

G V

G G V

G

G G

u

u i

u

u i

η = =VI

VI

I

I0 0

η =P

P

u

g

Pp

= GiV

2

P VI R IV

RG Vu u

uu= = = =2

22

Pg

= VI0

VI VI G Vi02= +

Potenze del generatorereale di corrente

Formule per il calcolo del rendimentodel generatore


Un generatore reale di corrente, avente I0

= 1 A e Ri= 10 Ω, è collegato a un carico di resi-

stenza Ru

= 10 Ω. Calcolarne il punto di lavoro (corrente e tensione), le potenze (generata,utile, persa) e il rendimento. Ricavare, inoltre, le caratteristiche del generatore reale di tensioneequivalente.

■ Applicando le formule del paragrafo A2.18 si ottengono i valori delle grandezze richieste:

Il valore ottenuto per il rendimento non è casuale: essendo, infatti, Ru

= Ri, il generatore è in

condizioni di adattamento, con rendimento 50%.Il generatore reale di tensione equivalente ha la stessa resistenza interna e f.e.m. pari a:

I G Vu= = × =1

105 0 5, AV

I

G Gu i

=+

=

+

= =0 1

1

10

1

10

1

0 25

V,

P VIg = = × =0 5 1 5 W P VIu = = × =5 0 5 2 5, , W

[A2.71]

[A2.72]

corrispondenti alla regola:

ÈÈun generatore reale di tensione è equivalente a un generatore reale di correnteavente la stessa resistenza interna e corrente impressa pari alla corrente di corto-circuito del generatore di tensione.

Dalla [A2.71] si ricava la condizione di equivalenza inversa:

[A2.73]

e, quindi:

ÈÈun generatore reale di corrente è equivalente a un generatore reale di tensioneavente la stessa resistenza interna e f.e.m. pari alla tensione a vuoto del genera-tore di corrente.

E I R Vi= =0 0

GR

ii

=1

IE

Ri0 =

P G Vp i= = × =2 21

105 2 5, W η = = =

P

P

u

g

2 5

50 5

,,

E I Ri= = × =0 1 10 10 V

Un generatore reale di corrente eroga a un carico di resistenza 0,5 kΩ una potenza utile pari a15 W, funzionando con rendimento del 75%. Calcolare P

g, P

p, I, V, R

i, I

0.

■ Dall’espressione del rendimento e dal bilancio delle potenze si calcolano le due potenze ri-chieste:

La resistenza interna si ricava dalla [A2.69], che lega il rendimento alle conduttanze del cir-cuito:

PP

gu= = =

η

15

0 7520

, W P P Pp g u= − = − =20 15 5 W

η =+

G

G G

u

u i η+ =G G

Gu i

u

η= −G

GGi

uu

Gi = − = − =

1

5000 75

1

500

1

375

1

5000 000667

S

,, R

Gi

i

= = = =1 1

0 0006671500 1 5

,, kΩ Ω

Formule per il passaggioda generatore di corrente a generatore di tensione

ESEMPIO 17

ESEMPIO 18


Rete

esterna

di alimen-

tazione

V

E

+

Ri Vi

I

Figura A2.58Utilizzatore attivodi tensione.

A2.20 Utilizzatore attivoSi considerino due bipoli attivi di tipo serie, ognuno composto cioè da un generatoreideale di tensione in serie a un resistore, collegati tra loro in opposizione, come indi-cato nella figura A2.57.

Il verso della corrente dipenderà dai valori delle due f.e.m.: supponendo che siaE

1> E

2, la corrente circolerà nel verso indicato in figura, in quanto prevale la f.e.m. del

primo bipolo. Applicando la legge di Kirchhoff delle tensioni alla maglia si ha:

e quindi la corrente circolante è data da:

[A2.74]

Si possono fare a questo punto delle osservazioni sul comportamento del bipolo E2-R

i2:

• è un bipolo attivo in quanto la presenza della E2

fa sì che, in mancanza di corrente, latensione non sia nulla e, quindi, la sua caratteristica esterna non passerà per l’origine;

• la tensione interna E2

si oppone al passaggio della corrente, facendone diminuire ilvalore rispetto a quello che si avrebbe se ci fosse solo la E

1, come si vede chiaramente

IE E

R Ri i

=−

+

1 2

1 2

− + + + =E E R I R Ii i1 2 2 1 0

E1 E2

I

V

Vi1Ri1

+

Vi2 Ri2

E1 > E2

+

Figura A2.57Collegamento in opposizione di due bipoli attividi tipo serie.

Utilizzando le formule inverse ricavabili dalle relazioni [A2.64], [A2.65], [A2.66] si calco-lano i valori delle altre grandezze richieste:

VP

GR P

p

i

i p= = = × =1500 5 86 6, V IP

V

u= = =

15

86 60 173

,, A I

P

V

g

0

20

86 60 231= = =

,, A


dalla [A2.74]; per questa ragione essa è detta forza controelettromotrice ( f.c.e.m.),indicando, con tale termine, una causa di opposizione al passaggio della corrente;

• il bipolo riceve corrente dal circuito esterno e quindi si comporta da utilizzatore,non da generatore.

Il bipolo in esame prende pertanto il nome di utilizzatore attivo di tensione e il suocircuito equivalente è riportato nella figura A2.58.


Applicando la regola per il calcolo della tensione tra due punti, si ricava l’espressioneanalitica della caratteristica volt-amperometrica V ==f(I) del bipolo:

[A2.75]

dalla quale si deduce che per far circolare la corrente I occorre applicare una tensioneV tale da bilanciare la f.c.e.m. E e la caduta di tensione interna V

i= R

iI.

Il grafico della caratteristica esterna dell’utilizzatore attivo, disegnato con la con-venzione di segno degli utilizzatori, è mostrato nella figura A2.59.

V E R Ii= +

Per determinare il punto di lavoro dell’utilizzatore attivo occorre conoscere la ca-ratteristica della rete esterna di alimentazione. Supponendo che essa sia costituita da ungeneratore di tensione (o che possa essere ricondotta a un generatore di tensione equi-valente), si ha la situazione di figura A2.57; la corrente assorbita dall’utilizzatore attivosi calcola con la [A2.74] e la tensione con la [A2.75].

Graficamente il punto di lavoro corrisponde all’intersezione delle due caratteristi-che esterne (figura A2.60).

O

V

V

E

P

RiI

V = E + RiI

E

I I

Figura A2.59Caratteristica

esterna

dell’utilizzatore

attivo di tensione.

Relazione tra la tensione e la corrente

V

E1

E2

VP V = E2 + Ri2I (utilizzatore attivo)

V = E1 – Ri1I (generatore)

IIO

Figura A2.60Punto di lavoro

dell’utilizzatore

attivo di tensione.


Formule per il calcolo del rendimentodell’utilizzatoreattivo


Moltiplicando i due membri della [A2.75] per la corrente, si ottiene:

[A2.76]

espressione nella quale tutti i termini sono delle potenze.Il prodotto:

[A2.77]

indica la potenza che complessivamente la rete esterna di alimentazione fornisce all’u-tilizzatore attivo e rappresenta quindi la potenza assorbita dal componente.

Il termine:

[A2.78]

indica la potenza persa nell’utilizzatore attivo; nel circuito equivalente essa è rappre-sentata dalla potenza dissipata per effetto Joule nella resistenza interna.

Il termine:

[A2.79]

è la differenza tra la potenza assorbita e quella persa e rappresenta pertanto la potenzautile del componente, ossia la potenza elettrica netta che l’utilizzatore attivo trasformain un’altra forma di potenza.

Nello studio delle macchine elettriche si vedrà che l’utilizzatore attivo può rappre-sentare il circuito equivalente di un motore elettrico, nel qual caso la potenza utile èquella parte di potenza che viene trasformata in meccanica e fornita al carico mecca-nico del motore.

Il rendimento dell’utilizzatore attivo è dato dal rapporto tra la potenza utile e la po-tenza assorbita e si può esprimere in uno dei seguenti modi:

[A2.80]

[A2.81]

[A2.82]η =−

= −P P

P

P

P

a p

a

p

a

1

η = =EI

VI

E

V

η =P

P

u

a

P EI VI R I P Pu i a p= = − = −2

P R Ip i= 2

P VIa =

VI EI R Ii= + 2

Potenza assorbita

Potenza persa

Potenza utile


La tensione ai capi dei bipoli si può determinare mediante l’equazione caratteristica del ge-neratore o dell’utilizzatore attivo, ottenendo lo stesso risultato:

Le potenze del generatore sono date da:

Il rendimento del generatore risulta pari a:

Le potenze e il rendimento dell’utilizzatore attivo si calcolano applicando le formule viste inquesto paragrafo:

Si può notare che la potenza utile del generatore è uguale a quella assorbita dall’utilizzatoreattivo. Tale risultato non è casuale: l’utilizzatore attivo costituisce il carico del generatore e quindila potenza utile che il generatore eroga corrisponde a quella che l’utilizzatore attivo assorbe.

η11

1

224

2400 933= = =

P

P

u

g

,

V E R Ii= − = − × =1 1 120 4 2 112 V V E R Ii= + = + × =2 2 100 6 2 112 V

P E Ig1 1 120 2 240= = × = W P VIu1 112 2 224= = × = W P Rp i1 = 112 24 2 16I = × = W

P VIa2 112 2 224= = × = W P R Ip i2 22 26 2 24= = × = W

P Eu2 2= II = × =100 2 200 WP

P

u

a

= = =200

2240 8932

2

2

η ,

Un generatore reale di tensione, avente f.e.m. E1

= 120 V e resistenza interna Ri1

= 4 Ω, ali-menta un utilizzatore attivo con f.c.e.m. E

2= 100 V e resistenza interna R

i2= 6 Ω. Calcolare il

punto di lavoro dei due bipoli, le potenze e il rendimento del generatore, le potenze e il rendi-mento dell’utilizzatore attivo.

■ La corrente circolante, comune ai due bipoli, si calcola con la [A2.74]:

IE E

R Ri i

=−

+=

−

+=1 2

1 2

120 100

4 62 A

ESEMPIO 19

Ese

rcit

azio

ni


Esercizio 1

Tre resistori collegati in serie hanno resistenze R1

= 120 Ω, R2

= 60 Ω, R3

= 40 Ω e sono alimentati con tensioneV = 44 V. Calcolare la resistenza equivalente, l’intensità di corrente, le tensioni e le potenze di ogni resistore, lapotenza totale.

[Risultati: Req

= 220 ΩΩ; I = 0,2 A; V1

= 24 V; V2

= 12 V; V3

= 8 V;

P1

= 4,8 W; P2

= 2,4 W; P3

= 1,6 W; Pt= 8,8 W]

Esercizio 2

Quattro resistori uguali sono collegati in serie e dissipano la potenza P = 100 W, con corrente I = 5 A. Calcolarela tensione sulla serie, la resistenza equivalente, la resistenza e la tensione dei singoli bipoli.

[Risultati: V = 20 V; Req

= 4 ΩΩ; Ri= 1 ΩΩ; V

i= 5 V]

Esercizio 3

Tre resistori collegati in parallelo hanno resistenze R1

= 100 Ω, R2

= 150 Ω, R3

= 120 Ω e sono interessati dallacorrente I = 125 mA. Calcolare la resistenza equivalente, la tensione, le correnti e le potenze di ogni resistore, lapotenza totale.

[Risultati: Req

= 40 ΩΩ; V = 5 V; I1

= 50 mA; I2

= 33,3 mA; I3

= 41,7 mA;

P1

= 0,25 W; P2

= 0,166 W; P3

= 0,209 W; Pt= 0,625 W]

Esercizio 4

Quattro resistori uguali sono collegati in parallelo e dissipano la potenza P = 16 W, con tensione V = 10 V.Calcolare la corrente totale, la resistenza equivalente, la resistenza e la corrente dei singoli bipoli.

[Risultati: I = 1,6 A; Req

= 6,25 ΩΩ; Ri= 25 ΩΩ; I

i= 0,4 A]

Esercizio 5

Per la rete di figura A2.61 tutte le resistenze valgono 60 Ω. Calcolare la resistenza equivalente tra le coppie dinodi A-B, C-D, A-C e B-D.

[Risultati: RAB

= RCD

= 42 ΩΩ; RAC

= RBD

= 32 ΩΩ]


Figura A2.61Esercizio 5.

C

A B

R1

R3

R6

R7

R8

D

4R

R5

R2

R1 = R2 = R3 = R4 = R5 = R6 = R7 = R8 = 60 Ω

Ese

rcit

azio

ni


Esercizio 6

Del circuito di figura A2.62 calcolare la resistenza equivalente tra i punti A e D e la tensione VBC

, sia con il con-tatto aperto che chiuso.

[Risultati: con K aperto: Req

= 45,5 Ω; VBC

= 9,34 V;

con K chiuso: Req

= 44,8 Ω; VBC

= 5,19 V]

Esercizio 7

Del circuito di figura A2.63 calcolare il valore da assegnare alla resistenza R per avere una resistenza equiva-lente tra i punti A e B pari a 10 Ω.

[Risultato: R = 30 Ω]

Esercizio 8

Del circuito di figura A2.64 calcolare la resistenza equivalente vista dal generatore, le correnti nei vari resistori,le tensioni E, V

AC, V

ADe la potenza erogata dal generatore.

[Risultati: Req

= 19,3 Ω; I1

= 1,4 A; I23

= 0,4 A; I4

= 1 A;I

5= 0,5 A; E = 27 V; V

AC= 20 V; V

AD= 20 V; P

e= 37,8 W]

A D

C

R1

R3

R2

R4

R5

K

B

R1 = 50 Ω R2 = 40 Ω

R3 = 60 Ω R4 = 80 Ω

R5 = 30 Ω VAD = 50 V


B

R

R3

R2

R4 R5

A

R1

R1 = R2 = 10 Ω

R4 = R5 = 20 Ω

R3 = 5 Ω


E

+

R1I1A

I4

R4B

I5R2

R3

I23

I6

R5 R6

C D

R5 = R6 = 20 Ω

I6 = 0,5 A

R1 = 5 Ω

R2 = R3 = 25 Ω

R4 = 10 Ω


Ese

rcit

azio

ni


Esercizio 9

Del circuito di figura A2.65 calcolare la resistenza equivalente vista dal generatore, le correnti in tutti i rami delcircuito, la tensione del generatore.

[Risultati: Req

= 51,9 Ω; I = 0,077 A; I1

= 0,037 A; I2

= 0,0123 A; I3

= 0,0247 A;

I45

= 0,04 A; I6

= I7

= 0,02 A; E = 4 V]

Esercizio 10

Dimostrare che per il circuito di figura A2.66 si ha I = 2 A per ognuna delle seguenti condizioni di funzionamento:

a) K1 aperto, K2 apertob) K1 aperto, K2 chiusoc) K1 chiuso, K2 apertod) K1 chiuso, K2 chiuso

Esercizio 11

Del circuito di figura A2.67 calcolare le correnti I e I3, la tensione V e la f.e.m. E, le potenze e il rendimento del

generatore.

[Risultati: I = 1,5 A; I3

= 1 A; V = 275 V; E = 290 V; Pg

= 435 W;

Pu

= 412,5 W; Pp

= 22,5 W; ηη= 0,948]

R3R2

R4

R6

R5

+

E

I6

R1

R7

R1 = 100 Ω R2 = 24 Ω

R3 = 12 Ω R4 = 20 Ω

R5 = 30 Ω R6 = R7 = 100 Ω

I6 = 20 mA


I

R

R

R

+

E

R

K1

R R

K2

R = 10 Ω

E = 30 V


V

Ri

R3

R2

R4

+

E

R1

I4

I3

I

Ri = 10 Ω R1 = 100 Ω

R2 = 50 Ω R3 = 50 Ω

R4 = 100 Ω I4 = 0,5 A


Ese

rcit

azio

ni


Esercizio 12

Nel circuito di figura A2.68 la potenza PR

= 15 W è quella assorbita in totale dalle tre resistenze di carico.Calcolare i valori delle resistenze R

1e R

2, le correnti nei vari rami e la f.e.m. del generatore.

[Risultati: R1

= R2

= 40 Ω; I = 0,5 A; I1

= I2

= 0,25 A; E = 35 V]

Esercizio 13

Un generatore reale di tensione, avente resistenza interna 5 Ω, alimenta, tramite una linea di resistenza 4 Ω,un carico che assorbe una potenza di 500 W con tensione 200 V. Calcolare la tensione ai morsetti del gene-ratore, il rendimento della linea, quello del generatore e il rendimento totale del complesso generatore-linea.

[Risultati: V = 210 V; ηηL

= 0,952; ηηG

= 0,944; ηηT

= 0,899]

Esercizio 14

Un generatore reale di tensione avente E= 25 V e Ri= 5 Ω è collegato a un carico che assorbe la potenza P

u= 20 W.

Calcolare i valori di V, I, Ru, Pg, Pp

ed η per entrambi i punti di lavoro possibili.

[Risultati 1° punto: I = 1 A; V = 20 V; Ru

= 20 ΩΩ; Pg

= 25 W; Pp

= 5 W; ηη= 0,8

Risultati 2° punto: I = 4 A; V = 5 V; Ru

= 1,25 ΩΩ; Pg

= 100 W; Pp

= 80 W; ηη= 0,2]

Esercizio 15

Un generatore reale di tensione avente E = 25 V e Ri= 5 Ω è collegato a un carico di resistenza R

uvariabile.

Calcolare i valori di I, V, Pu, P

g, P

pfacendo variare R

uda 0 a 25 Ω con variazioni di 1 Ω e rappresentare con

grafici cartesiani le cinque grandezze calcolate in funzione di Ru. Verificare che la potenza utile aumenta da 0 a

31,25 W (PuM

per Ru

= Ri, condizione di adattamento) e poi diminuisce. Si consiglia, per i calcoli e i grafici, l’u-

tilizzazione di un foglio elettronico per PC (tipo Excel).

Esercizio 16

Dato il circuito di figura A2.69 calcolare le tensioni V e V2, le potenze assorbite dai vari resistori e quella totale.

[Risultati: V = 16,4 V; V2

= 6,6 V; P1

= 0,1 W; P2

= 0,132 W; P3

= P4

= 48 mW; Pt= 0,328 W]

V

Ri

R3

R2

+

E R1

R1 = R2 R3 = 40 Ω

V = 30 V Ri = 10 Ω

PR = 15 W


I0 R3 = R4 = 120 Ω

I0 = 20 mA

R1 = 0,25 k Ω

R2 = 0,33 k Ω

R4

R1

R2V V2

R3Figura A2.69Esercizio 16.

Ese

rcit

azio

ni


Esercizio 17

Dato il circuito di figura A2.70 calcolare le correnti nei tre resistori, la tensione VAB

e la potenza totale.

[Risultati: I1

= 19,7 mA; I2

= 29,6 mA; I3

= 10,7 mA; VAB

= 2,36 V; Pt= 0,142 W]

Esercizio 18

Un generatore reale di corrente, avente I0

= 1 A e V0

= 5 V, eroga la corrente I= 0,5 A. Calcolare V, Ru, Pg, Pu, Pp

e η.

[Risultati: V = 2,5 V; Ru

= 5 ΩΩ; Pg

= 2,5 W; Pu

= 1,25 W; Pp

= 1,25 W; ηη= 0,5]

Esercizio 19

Per il circuito di figura A2.71 verificare che il bipolo E2-R2

si comporti come utilizzatore attivo di tensione e cal-colarne le potenze e il rendimento. Calcolare inoltre la tensione V

AB.

[Risultati: Pa2

= 3,456 W; Pu2

= 2,16 W; Pp2

= 1,296 W; ηη2

= 0,625; VAB

= 19,2 V]

A

I0 = 60 mA

R1 = 0,12 k Ω

R2 = 80 Ω

R3 = 0,22 k Ω

I0

B

I1 R1

I2 R2

R3I3


R3

R2

R1

A

I01

B

+

E2

R1 = 120 Ω R2 = 40 Ω

R3 = 120 Ω I01 = 0,5 A

E2 = 12 V


Ese

rcit

azio

ni



1. Definire il concetto di bipolo elettrico.

2. Spiegare la differenza tra la convenzione di segno degli utilizzatori e quella dei generatori.

3. Che cosÕ• la caratteristica esterna di un bipolo?

4. Classificare i bipoli in base alla loro caratteristica esterna.

5. Che cosÕ• la corrente di cortocircuito di un bipolo?

6. Spiegare la differenza tra generatore ideale di tensione e di corrente.

7. PerchŽ un resistore in cui non • trascurabile la variazione della resistenza con la temperatura non • classifi-cabile come resistore ideale?

8. Che cosa sÕintende per cortocircuito e per circuito aperto ideali?

9. Enunciare le leggi di Kirchoff delle correnti e delle tensioni.

10. Di tre resistori collegati in serie ricavare lÕespressione della resistenza equivalente.

11. Dimostrare che, collegando in serie due resistori aventi resistenza R e 2R, le tensioni sui due bipoli sono 1/3e 2/3 di quella totale.

12. Di tre resistori collegati in parallelo ricavare lÕespressione della resistenza equivalente.

13. Dimostrare che, collegando in parallelo due resistori aventi resistenza R e 2R, le correnti nei due bipoli sono2/3 e 1/3 di quella totale.

14. Ricavare le condizioni di equivalenza tra i collegamenti a stella e a triangolo.

15. Disegnare e spiegare la caratteristica esterna del generatore reale di tensione.

16. Definire le potenze e il rendimento del generatore reale di tensione e ricavarne le relative espressioni.

17. Disegnare e spiegare la caratteristica esterna del generatore reale di corrente.

18. Definire le potenze e il rendimento del generatore reale di corrente e ricavarne le relative espressioni.

19. Ricavare le condizioni di equivalenza tra i generatori reali di tensione e di corrente.

20. Spiegare in quali condizioni un bipolo attivo di tensione funziona da utilizzatore attivo.



1. Per il circuito di figura A2.72 la resistenza equivalente vale:

R

2R

3/2 R

R/3d

c

b

a

Test di verifica

2 R

R

2 R3 R

R

Figura A2.72

Ese

rcit

azio

ni


2. Per il circuito di figura A2.73 la resistenza equivalente tra i punti A e B vale:

0

2/3 R

R

2R

3. Per il circuito di figura A2.73 la resistenza equivalente tra i punti A e C vale:

2/3 R 0 2R R

4. Per il circuito di figura A2.73 la resistenza equivalente tra i punti A e D vale:

2R R 0 2/3 R

5. Per il circuito di figura A2.73 la resistenza equivalente tra i punti C e D vale:

0 2/3 R R 2R

6. Per il circuito di figura A2.74 la tensione VAB

vale:

3 V

6 V

0

4 V

7. Per il circuito di figura A2.74 la tensione VBC

vale:

3 V 6 V 0 4 V

8. Per il circuito di figura A2.75 la corrente I vale:

0

0,5 A

5 A

1,5 Ad

c

b

a

dcba

d

c

b

a

dcba

dcba

dcba

d

c

b

a

R

R

R

R

R

CD

A

B

Figura A2.73

B

A D

CR 2 R

+

12 V

3 R R

Figura A2.74

3 A

I

R R

R

R

2

Figura A2.75

Ese

rcit

azio

ni


9. Che cos’è la tensione a vuoto di un bipolo?

È la tensione che si ha ai morsetti del bipolo quando la resistenza di carico è uguale a quella interna.

È la tensione che si ha ai morsetti del bipolo quando la resistenza di carico è nulla.

È la tensione che si ha ai morsetti del bipolo quando è nulla la corrente che vi circola.

È la tensione che si ha ai morsetti del bipolo quando la resistenza di carico è doppia di quella interna.

10. Quanto vale la corrente di cortocircuito di un generatore reale di tensione?

È uguale a zero.

È data dal rapporto E/Ri.

È data dal rapporto V/Ri.

Assume valore infinito.

11. Nella condizione di adattamento, un generatore reale:

eroga la massima potenza utile.

funziona con il massimo rendimento possibile.

fornisce la massima tensione al carico.

non ha potenza persa.d

c

b

a

d

c

b

a

d

c

b

a

Misure elettriche:aspetti generali e misuradelle grandezze fondamentali

88

A3

L’attività di laboratorio è di fondamentale importanza nello studio dell’Elettrotecnica: essa per-mette non solo di misurare i valori che assumono le varie grandezze elettriche durante il funzio-namento di un circuito, ma anche di verificare sperimentalmente le leggi che legano tali gran-dezze, sia come conferma dello studio teorico che come anticipazione dello stesso.In questa unità, dopo aver introdotto gli aspetti generali della misurazione, verranno presentatialcuni metodi di misura delle principali grandezze elettriche.

A3.1 Concetto di misura

È noto che misurare una grandezza significa associare alla stessa un valore,espresso con una appropriata unità di misura; tale valore indica il rapporto che legaquantitativamente la grandezza in esame con un’altra, della stessa specie, assunta comeunità di misura.

Dire, per esempio, che la lunghezza misurata tra due punti di una pista di atleticavale 100 m significa:

• avere scelto il metro come unità di misura della lunghezza;• avere a disposizione un campione di lunghezza unitaria 1 m;• avere stabilito che questa unità di misura è contenuta 100 volte nella grandezza da

misurare e che, quindi, il rapporto grandezza/campione vale 100.

È chiaro che il confronto ha significato solo se la grandezza e il campione sonoomogenei; nell’esempio precedente sono ambedue delle lunghezze.

Affinché misure fatte su grandezze della stessa specie siano tra loro confrontabili,è necessario che vengano espresse tutte nella stessa unità di misura: è evidente, peresempio, che di due lunghezze, una in metri e l’altra in miglia, non si riesce a stabilireimmediatamente qual è la maggiore, ma occorre prima effettuare la conversione deimetri in miglia o viceversa.

Per questa ragione è stato introdotto il Sistema Internazionale (SI) delle unità dimisura, descritto nella scheda PRE-1, alla quale si rimanda.

Le misure, in funzione del metodo utilizzato, possono essere divise in due differenticategorie:

• sono dette misure dirette quelle in cui la grandezza da misurare viene direttamenteletta sullo strumento utilizzato, come, per esempio, la misura di una temperatura conun termometro, quella di una tensione con un voltmetro ecc.;

• sono, invece, misure indirette quelle in cui la grandezza da misurare viene dedottadalla misura di altre grandezze (almeno due), utilizzando una relazione nota; sono,

A3 • Misure elettriche: aspetti generali e misura delle grandezze fondamentali 89

per esempio, indirette la determinazione dell’area di un rettangolo di cui sono statimisurati i lati e quella di una resistenza ricavata dal rapporto tra la misura della ten-sione e quella dell’intensità di corrente.

A3.2 Errori di misura e loro classificazione

Si supponga di aver misurato una generica grandezza X e di conoscerne, quindi, il va-lore misurato X

m. Su ogni misurazione gravano però degli errori di misura, di diverso

tipo, dovuti alla strumentazione usata, al metodo di misura, all’operatore che ha ese-guito la misura. L’errore commesso in quella particolare misura non è noto, però si puòvalutare un intervallo di incertezza Δx, di ampiezza tale da poter ritenere che il valoreeffettivo della grandezza misurata sia compreso tra i valori limite X

m− Δx e X

m+ Δx.

Si potrà allora dire che il risultato della misura è dato da:

[A3.1]

Per esempio, scrivere che una tensione vale V = (24 ± 0,5) V significa che la ten-sione in oggetto ha un valore compreso tra 23,5 V e 24,5 V, con una incertezza valu-tata, al massimo, in ± 0,5 V.

Nella teoria degli errori si fa spesso riferimento al valore vero Xv

di una grandezza,rispetto al quale:

si definisce come errore assoluto εa

la differenza:

[A3.2]

È da notare che il valore vero di una grandezza è un concetto solo teorico, in quantotale valore non è misurabile e, quindi, non si può conoscere; l’espressione [A3.2] nonsi può, pertanto, utilizzare in modo diretto, per calcolare l’errore, ma occorre conoscereε

aper poter ricavare la grandezza:

[A3.3]

che non è da intendere come valore vero della grandezza, ma come risultato X della mi-sura, conseguente a un errore valutato, al massimo, pari a ε

a.

Da quanto detto e confrontando tra loro le espressioni [A3.1] e [A3.3], risulta chel’incertezza Δx e l’errore assoluto ε

ahanno lo stesso significato, con la differenza che

Δx è da intendere sempre positivo, in quanto viene sommato e sottratto a Xm

, mentre εa

è una grandezza con segno. Da come è stato definito, l’errore assoluto è:

• positivo, se la misura è stata fatta in eccesso (Xm

> Xv);

• negativo, se la misura è stata fatta in difetto (Xm

< Xv).

L’errore assoluto viene sempre espresso nella stessa unità di misura della grandezzaa cui si riferisce.

X Xv m a= − ε

εa m vX X= −

X X xm= ± Δ

Risultato

di una misura

in funzione

dell’intervallo

di incertezza

Si supponga di aver misurato la corrente Im = 10 A commettendo un errore assoluto sicuramentepositivo e non superiore a εa = 0,5 A.

■ Il valore della corrente sarà compreso tra i valori limite 10 A (corrispondente a un errorenullo) e 9,5 A (corrispondente al valore massimo dell’errore).

ESEMPIO 1

Spesso è importante riferire l’errore assoluto al valore misurato; è evidente, infatti,che un errore di 10 cm è poco significativo se la lunghezza misurata è molto più grande(per esempio 10 km), mentre incide molto di più se il valore misurato è più piccolo (peresempio 10 m).

Il rapporto:

[A3.4]

è detto errore relativo .

Esso è un numero adimensionato. essendo il rapporto di due grandezze omogenee,ed è tanto minore quanto più piccolo è l’errore assoluto e maggiore è il valore misu-rato.

Si definisce come errore relativo percentuale il valore percentuale dell’errore relativo,dato da:

[A3.5]

Sia l’errore relativo che quello percentuale sono indici di qualità della misura, nelsenso che quanto più il loro valore è ridotto tanto più la misura è precisa.

εε

εra

mr

X% = =100 100

εε

ra

mX=


Si supponga di aver misurato le due tensioni Vm1

= 10 V con un errore assoluto εa1

= 0,5 V eV

m2= 50 V con un errore assoluto ε

a2= 1 V. Si calcolino i rispettivi errori relativi e percentuali.

■ Applicando le espressioni [A3.4] e [A3.5] si ottiene:

Si può notare che la seconda misura è più precisa della prima, pur se l’errore assoluto è mag-giore.

100 100 0 022 2% ,ε εr r= = × == 2%1

500 022

2

2

,εε

ra

mV= = =

ε εr r1 1100 100 0 05= = × =% , 55%εε

ra

mV1

1

1

0 5

100 05= = =

,,

Se 0,5 A è invece da considerare come incertezza sulla misura, allora il valore effettivo dellacorrente sarà compreso tra 9,5 A e 10,5 A.

Nel caso in cui non sia possibile conoscere il segno dell’errore assoluto commesso, non vi èpiù alcuna differenza numerica sul risultato della misura. Se ε

a= ± 0,5 A, si ha infatti:

come nel caso in cui 0,5 A rappresenta il valore dell’incertezza.

I Im a= − = − ±( ) = ÷( )ε 10 0 5 9 5 10 5 A, , ,

Gli errori che si commettono nella esecuzione di una misura possono essere classi-ficati, in base alle cause che li determinano, in:

• errori sistematici;

• errori accidentali;

• errori soggettivi.

ESEMPIO 2


Gli errori sistematici dipendono dal sistema di misura usato; rientrano in que-sto gruppo gli errori legati alla precisione degli strumenti utilizzati e quelli derivantidalle variazioni circuitali prodotte dall’inserzione degli apparecchi di misura,aventi una loro resistenza elettrica che va ad aggiungersi a quelle proprie del cir-cuito.

Gli errori sistematici si ripercuotono sul risultato della misura sempre nello stessosenso e, pertanto, non possono essere compensati facendo la media dei risultati di piùdeterminazioni. Scegliendo in modo opportuno il sistema di misura e gli strumenti, talierrori si possono ridurre e, conoscendone il massimo valore che possono assumere, sene può tenere conto nell’espressione del risultato della misura.

Gli errori accidentali sono quelli non prevedibili e sono sostanzialmente dovutialle condizioni ambientali in cui si svolge la misura. Le cause di perturbazione sonovarie: le più comuni riguardano l’influenza dei campi magnetici ed elettrici esternisul circuito di misura e la variazione delle caratteristiche delle apparecchiature percause termiche.

Gli errori accidentali sono di difficile valutazione, però si possono contenere entrolimiti tollerabili utilizzando strumenti poco sensibili ai disturbi indotti dall’esterno e sene può tenere conto con operazioni statistiche effettuate sui risultati di una serie di de-terminazioni della stessa grandezza.

Gli errori soggettivi sono quelli dovuti all’operatore che esegue la misura, ilquale può commettere degli errori di lettura, per motivi vari legati a disattenzione,stanchezza o altro. Utilizzando strumenti analogici, per i quali la lettura è indicatadalla posizione dell’indice su una scala, si possono commettere errori di apprezza-mento, quando l’indice si ferma in una posizione intermedia tra due tacche adia-centi della scala, ed errori di parallasse, quando si guarda in direzione diversa ri-spetto alla perpendicolare alla scala passante per l’indice; mediante opportuni ac-corgimenti costruttivi questo tipo di errore può essere eliminato, mentre quello diapprezzamento può essere ridotto utilizzando scale con un maggior numero di di-visioni.

Caratteristica degli errori soggettivi è quella di non avere un segno proprio ben de-terminato, ma di influire in modo casuale sul risultato della misura. Eseguendo più let-ture è probabile che gli errori in più e in meno si compensino e, pertanto, dalla mediadei vari risultati si può ottenere un valore più attendibile della grandezza in esame, ri-spetto a quello relativo a una sola lettura. Sotto questo aspetto gli errori soggettivi sicomportano come accidentali.

A3.3 Errore nella misura indirettadi una grandezza

Quando una grandezza viene dedotta dalla misura di altre grandezze secondo una rela-zione nota, è necessario saper valutare quale sarà l’errore risultante, in funzione deglierrori da cui sono affette le grandezze che compaiono nella relazione. Questo succede,per esempio, quando si valuta la potenza come prodotto P = VI, supponendo di averemisurato la tensione e la corrente.

Si considererà, per semplicità, solo il caso in cui le grandezze di partenza sono due; leespressioni ottenute si possono comunque estendere a casi più complessi.

Indicando con X e Y le grandezze di partenza, con Xm

e Ym

i loro valori misurati econ ε

aXed ε

aYi relativi errori assoluti, i valori che risultano dalla misura, considerati

con l’errore, sono calcolabili con l’espressione [A3.3]:

Y Ym aY= − εX Xm aX= − ε


Gli errori relativi saranno dati, secondo la [A3.4], da:

Ricavando gli errori assoluti e sostituendo, si ottiene:

[A3.6]

[A3.7]

Errore risultante dalla somma

Indicando con S la grandezza misurata indirettamente come somma di X e Y, si ot-tiene:

Confrontando questa espressione con la [A3.3], si ricava il valore misurato della

somma, che è dato da:

mentre l’errore assoluto è pari a:

[A3.8]

Si deduce pertanto la seguente regola:

ÈÈl’errore assoluto commesso nella misura indiretta di una grandezza somma didue o più grandezze è pari alla somma dei singoli errori assoluti.

Nell’applicazione della formula [A3.8] si deve tener presente che l’errore assolutoè una grandezza con segno: la situazione più sfavorevole si ha quando i due errorihanno lo stesso segno, nel qual caso i loro valori assoluti si sommano.

Per calcolare l’errore relativo sulla somma si applica la definizione, ottenendo:

Esprimendo gli errori assoluti in funzione di quelli relativi, si ha:

[A3.9]εε ε

rS

rX m rY m

m m

X Y

X Y=

+

+

εε ε ε

rS

aS

m

aX aY

m mS X Y

= =+

+

ε ε εaS aX aY

= +

S X Ym m m

= +

S X Y X Y X Ym aX m aY m m aX aY

= + = − + − = +( ) − +( )ε ε ε ε

Y YrY m

= −( )1 ε X XrX m

= −( )1 ε

Y Y Ym rY m

= − εX X Xm rX m

= − ε

ε εaY rY m

Y= ε εaX rX m

X=

εε

rY

aY

mY

=εε

rX

aX

mX

=

Valori delle grandezzein funzione deglierrori relativi

Errore assolutosulla somma

Errore relativosulla somma


L’espressione [A3.9] indica che:

ÈÈl’errore relativo sulla somma è pari alla media ponderale degli errori relativicommessi sulle grandezze componenti.

Il fatto che la media sia di tipo ponderale significa che i singoli errori influiscono pro-porzionalmente al valore della grandezza corrispondente e, quindi, l’errore sul termine divalore più elevato influisce maggiormente sull’errore risultante; di conseguenza occorremisurare con più accuratezza i termini della somma di valore maggiore.

Moltiplicando per 100 ambedue i membri della [A3.9] e tenendo presente che100ε

r= ε

r%, si ottiene la stessa relazione valida per l’errore relativo percentuale.

La tensione su un bipolo costituito da due bipoli in serie viene calcolata come somma delle ten-sioni sui bipoli componenti. Supponendo che i valori misurati siano V

1m= 2 V con errore rela-

tivo εr1

% = 5% e V2m

= 12 V con errore relativo εr2

% = 0,5%, calcolare l’errore relativo e as-soluto sulla tensione somma.

■ Il valore misurato della tensione risultante è dato da:

Applicando la [A3.9] con i valori relativi percentuali si ottiene immediatamente l’errore re-lativo percentuale sulla somma:

valore assai più vicino al secondo errore, corrispondente al termine maggiore, che al primo.L’errore assoluto si può calcolare direttamente sulla tensione risultante oppure applicando la

[A3.8]. Si ottiene, infatti:

ε εε

εε

a r mr

m

ar

V V= = =×

=

=

% ,,

%

100

1 143 14

1000 16

11

V

1100

5 2

1000 1

100

0 5 12

10

1

22

2

V

V

m

ar

m

=×

=

= =×

,

% ,

V

εε

000 06

0 1 0 06 0 161 2

=

= + = + =

,

, , ,

V

Vε ε εa a a

εε ε

rr m r m

m m

V V

V V%

% % ,5,=

+

+=

× + ×

+=1 1 2 2

1 2

5 2 0 12

2 121143%

V V Vm m m= + = + =1 2 2 12 14 V

Errore risultante dalla differenza

Indicando con D la grandezza misurata indirettamente come differenza di X e Y, si ot-tiene:

Confrontando questa espressione con la [A3.3], si ricava il valore misurato della

differenza, che è dato da:


[A3.10]ε ε εaD aX aY= −

D X Ym m m= −

D X Y X Y X Ym aX m aY m m aX aY= − = − − + = − − −( )ε ε ε ε

Errore assoluto

sulla differenza

ESEMPIO 3


Si deduce pertanto la seguente regola:

ÈÈl’errore assoluto commesso nella misura indiretta di una grandezza differenza didue grandezze è pari alla differenza dei singoli errori assoluti.

Anche nell’applicazione della formula [A3.10] si deve tener presente che l’erroreassoluto è una grandezza con segno: la situazione più sfavorevole si ha quando i dueerrori hanno segno opposto, nel qual caso i loro valori assoluti si sommano.

Per calcolare l’errore relativo sulla differenza si applica la definizione, ottenendo:

Utilizzando le espressioni [A3.6] si ha:

[A3.11]

L’espressione [A3.11] mostra che la situazione più sfavorevole si ha quando i dueerrori relativi hanno segno opposto e i valori misurati X

me Y

mnon sono molto diversi

tra loro; in questo caso i termini al numeratore si sommano e il valore del denomina-tore tende ad annullarsi, facendo aumentare l’errore relativo risultante.

Moltiplicando per 100 ambedue i membri della [A3.11] e tenendo presente che100ε

r= ε

r%, si ottiene la stessa relazione valida per l’errore relativo percentuale.

εε ε

rDrX m rY m

m m

X Y

X Y=

−

−

εε ε ε

rDaD

m

aX aY

m mD X Y= =

−

−

Si vuole determinare la corrente in un bipolo come differenza tra le correnti circolanti in altri duebipoli, collegati allo stesso nodo. Le correnti misurate e i relativi errori assoluti sono pari a:Im1

= 5 A, Im2

= 4 A, εa1

= – 0,1 A, εa2

= + 0,12 A.

Calcolare l’errore assoluto e relativo percentuale sulla corrente risultante.

■ Il valore misurato della corrente risultante è dato da:

Applicando la [A3.10] si calcola l’errore assoluto sulla differenza:

L’errore relativo percentuale si può calcolare direttamente oppure applicando la [A3.11], ot-tenendo:

Il valore dell’errore relativo percentuale sulla corrente differenza è notevolmente maggioredi quelli commessi sulle correnti componenti, a causa dei valori abbastanza vicini tra loro dellecorrenti misurate.

εε ε

rr m r m

m m

I I

I I%

% %%=

−

−

=− × − ×

−

= −1 1 2 2

1 2

2 5 3 4

5 422

εε

ra

mI2

2

2

1000 12 100

43%

,%= =

×=ε

ε

ra

mI%

– ,%= =

×= −

1

1

1000 1 100

52

εε

α

r

mI

%,22

= =− ×

=1000 100

1– 22%

ε ε εa a a= − = − − = −1 2 0 1 0 12 0 22, , , �A

I I Im m m= − = − =1 2 5 4 1 A

Errore relativo

sulla differenza

ESEMPIO 4


Errore risultante dal prodotto

Indicando con P la grandezza misurata indirettamente come prodotto di X e Y, si ottiene:

Confrontando questa espressione con la [A3.3], si ricava il valore misurato delprodotto, che è dato da:


Nell’espressione precedente il prodotto tra i due errori assoluti è trascurabile ri-spetto agli altri due termini e quindi si può ritenere, con sufficiente approssimazione,che sia:

[A3.12]

L’errore relativo sul prodotto è dato da:

I due termini al secondo membro dell’espressione precedente rappresentano gli er-rori relativi sui singoli fattori e, quindi, si ha:

[A3.13]

L’espressione [A3.13] stabilisce la seguente regola:

ÈÈl’errore relativo su una grandezza misurata indirettamente come prodotto di al-tre grandezze componenti è pari alla somma algebrica degli errori relativi com-messi sui singoli fattori.

Moltiplicando per 100 ambedue i membri della [A3.13], si ottiene la stessa rela-zione valida per l’errore relativo percentuale.

Come conseguenza della regola precedente si ha che:

• la situazione più sfavorevole si ha quando tutti gli errori hanno lo stesso segno, nelqual caso i valori assoluti dei singoli errori si sommano;

• la probabilità di commettere un errore elevato cresce all’aumentare del numero deifattori, dato che aumenta il numero di errori da sommare, errori che potrebbero es-sere tutti di segno concorde.

ε ε εrP rX rY= +

εε ε ε ε ε

rPaP

m

m aY m aX

m m

aY

m

aX

mP

X Y

X Y Y X= =

+= +

ε ε εaP m aY m aXX Y≅ +

ε ε ε ε εaP m aY m aX aX aYX Y= + −

P X Ym m m=

− + −( )X Y X Ym m m aY m aX aX aYε ε ε ε= − − + =X Y X Ym m m aY m aX aX aYε ε ε ε

P XY X Ym aX m aY= = −( ) −( ) =ε ε

Errore assolutosul prodotto

Errore relativosul prodotto

Si vuole determinare la potenza P di un circuito, misurando la tensione e la corrente. I valori ottenuti dalle prove sono pari a 25 V con errore 1,3% e 2 A con errore 0,7%.

Calcolare lÕerrore assoluto e relativo sulla potenza.

■ Il valore della potenza risultante dalle misure è dato da:

P V Im m m= = × =25 2 50 W

ESEMPIO 5


Errore risultante dal quoziente

Indicando con R la grandezza misurata indirettamente come rapporto tra X e Y, si ottiene:

Indicando con Rm

il valore del rapporto derivante dalle misure, l’espressione prece-dente diventa:

[A3.14]

Partendo dalla definizione di errore assoluto si ricava:

e, infine:

[A3.15]

Dividendo entrambi i membri della [A3.15] per Rm

si ottiene l’espressione dell’er-rore relativo:

[A3.16]

Normalmente l’errore relativo εrY

è molto minore di 1 e, quindi, la [A3.16] può es-sere scritta, con sufficiente approssimazione, nel seguente modo semplificato:

[A3.17]ε ε εrR rX rY

≅ −

εε ε

εrR

rX rY

rY

=−

−1

εε ε

εaR m

rX rY

rY

R=−

−1

εεε

εε

ε εεaR m m m

rX

rY

m

rX

rY

m

rY rX

rY

R R R R R R= − = −−−

= −−−

⎛⎝⎜

⎞⎠⎟

=− − +

−1

11

1

1

1 1

1

R Rm

rX

rY

=−

−

1

1

ε

ε

RX

Y

X

Y

X X

Y Y

Xm aX

m aY

m rX m

m rY m

m rX= =

−

−=

−

−=

−(ε

ε

ε

ε

ε1 ))−( )Y

m rY1 ε

Errore assolutosul quoziente

Errore relativosul quoziente

Gli errori assoluti commessi sulla tensione e sulla corrente sono pari a:

Applicando l’espressione [A3.12], si ricava l’errore assoluto sulla potenza:

Il calcolo dell’errore relativo percentuale si può eseguire con la [A3.13], oppure partendodalla definizione; si ottiene:

ε ε ε

εε

rP rV rS

rP

aP

mP

% % % , , %

%

= + = + =

= =

1 3 0 7 2

100 100 ××=

1

502%

ε ε εaP m aI m aV

V I= + = × + × =25 0 014 2 0 325 1, , W

εε

aI

rI mI

= =×

=% ,

,100

0 7 2

1000 014 Aε

εaV

rV mV

= =×

=% ,

,100

1 3 25

1000 325 V


Dalle espressioni [A3.15] e [A3.17] si deduce che l’errore risultante sul rapportodipende dalla differenza algebrica degli errori sulle grandezze componenti e, quindi,la situazione più sfavorevole si ha quando i due errori hanno segno discorde, nel qualcaso i loro valori assoluti si sommano.

Per trovare l’errore relativo percentuale basta moltiplicare per 100 le espressioni[A3.16] e [A3.17]:

[A3.18]

[A3.19]ε ε εrR rX rY% % %≅ −

εε ε

ε

ε ε

εrR

rX rY

rY

rX rY

rY

%% %

=−

−=

−

−100

1 1

Errore relativo percentualesul quoziente

Dalle misure riportate nell’esempio 5 calcolare il valore della resistenza e i relativi errori, as-soluto e percentuale.

■ Applicando la legge di Ohm si ricava:

Gli errori relativi commessi sulla tensione e sulla corrente sono dati da:

Con la [A3.15] si calcola l’errore assoluto:

L’errore relativo e quello percentuale, utilizzando le formule esatte, sono dati da:

Utilizzando, invece, le formule approssimate si ha:

con risultati quasi identici.

ε ε εrR% % % , , ,= − = − =1 3 0 7 0 6%rI rV

ε ε εrR rV rI= − = − =0 013 0 007 0 006, , ,

εε ε

εrR

rV rI

rI

%% % , ,

,, %=

−

−=

−

−=

1

1 3 0 7

1 0 0070 604

εε ε

εrR

rV rI

rI

=−

−=

−

−=

1

0 013 0 007

1 0 0070 00604

, ,

,,

εε ε

εaR m

rV rI

rI

R=−

−=

−

−=

112

0 013 0 007

1 0 0070 0755,5

, ,

,, Ω

εε

rIrI

= = =% ,

,100

0 7

1000 007

εε

rVrV

= = =% ,

,100

1 3

1000 013

RV

Im

m

m

= = =25

212 5, Ω

ESEMPIO 6


A3.4 Classificazione degli strumenti di misuraVi sono vari tipi di strumenti di misura, differenti tra loro per la grandezza misurata,per il tipo di indicazione fornita, per il principio di funzionamento.

La classificazione in funzione della grandezza misurata viene effettuata indicando ilnome della grandezza o della sua unità di misura; alcuni esempi sono i seguenti:

• amperometro per la misura di correnti;

• voltmetro per la misura di tensioni;

• wattmetro per la misura di potenze;

• frequenzimetro per la misura di frequenze.

Vi sono anche degli strumenti multifunzione, ossia che possono misurare vari tipidi grandezze elettriche, come i multimetri.

Gli strumenti vengono distinti anche, in funzione del tipo di indicazione che for-niscono, in:

• strumenti indicatori, che misurano il valore della grandezza in quel momento e,quindi, non consentono di risalire ai valori assunti precedentemente;

• strumenti registratori che, appunto, registrano l’andamento della grandezza neltempo, per esempio mediante una penna scrivente su un disco di carta o usando me-morie elettroniche;

• strumenti rivelatori, come i galvanometri, che non hanno il compito di misurarela corrente circolante, ma solo di rilevarne l’esistenza.

Un’altra importante suddivisione si ha tra strumenti analogici e digitali.Gli strumenti analogici indicano il valore misurato mediante lo spostamento di un in-

dice su una scala graduata. Essi, quindi, misurano lo spostamento angolare dell’indice,spostamento che viene reso corrispondente al valore della grandezza elettrica misurata,stabilendo un’analogia (da qui la denominazione di tali strumenti) tra grandezze diverse.

Per il funzionamento è necessario che, all’interno dello strumento, si creino duecoppie di forze: una coppia motrice, proporzionale al valore della grandezza misuratae che determina lo spostamento dell’indice, e una coppia antagonista, normalmentefornita da due molle di torsione, che, equilibrando la coppia motrice, arresta l’indicenella posizione corrispondente al valore misurato.

La figura A3.1 mostra uno strumento analogico in cui la coppia motrice è creatadall’azione di un magnete permanente su una bobina percorsa da corrente. Volendo ot-tenere un amperometro, occorre fare in modo che la coppia motrice sia proporzionalealla corrente, secondo la relazione:

La coppia antagonista è proporzionale all’angolo di rotazione α dell’indice, corri-spondente all’angolo di torsione della molla:

In condizioni di equilibrio l’equipaggio mobile dello strumento è fermo, in quantole due coppie sono uguali, e quindi si ha:

da cui:

[A3.20]

La relazione [A3.20] mostra che i valori della corrente e dell’angolo di rotazionesono direttamente proporzionali e, quindi, misurando α, si può risalire al valore di I.

α =k

kIm

a

k I km a= α

C ka a= α

C k Im m=

Figura A3.1Schema costruttivo di uno strumentoanalogico a bobina mobile.

I

S

I

N

Deviazione dell’indicein uno strumentoanalogico


Quando viene effettuata la taratura dello strumento, sulla scala vengono indicati, me-diante tacche graduate, i valori di corrente corrispondenti alle diverse deviazioni del-l’indice, in modo che la lettura risulti immediata.

Negli strumenti digitali, invece, il valore misurato viene visualizzato mediante ci-fre che compaiono su un apposito display, per cui non vi sono né l’indice né la scalagraduata. La figura A3.2 a, b mostra l’aspetto esterno di due multimetri portatili, unoanalogico e l’altro digitale.

Gli strumenti digitali sono assai diffusi ed è opinione comune che siano più precisidi quelli analogici. In realtà in essi non vi sono gli errori di parallasse e di apprezza-mento, in quanto non si deve valutare la posizione dell’indice sulla scala, ma questonon riguarda la precisione propria dello strumento, che potrebbe essere inferiore aquella di uno di tipo analogico.

Un’ulteriore classificazione distingue gli strumenti elettrici in funzione del princi-pio scientifico su cui si basa il loro funzionamento; per esempio, nel caso degli stru-menti analogici, si possono avere strumenti elettromagnetici, elettrodinamici, elettro-statici, termici, a induzione.

A3.5 Caratteristiche degli strumenti di misuraPortata

La portata rappresenta il valore massimo misurabile dallo strumento, detto ancherange; per gli strumenti analogici corrisponde al valore di fondo scala Vfs.

Per esempio un voltmetro con portata 50 V può misurare una tensione fino a tale va-lore, superato il quale si rischia di danneggiare lo strumento.

Nel caso degli strumenti analogici valori superiori alla portata non possono es-sere letti, in quanto si esce dalla scala. Negli strumenti digitali, invece, può essereprevista una certa percentuale di sovraccarico (overrange), che permette di esten-dere il campo di misura; la lettura viene resa possibile aumentando il numero di ci-fre a disposizione.

Molti strumenti possono operare su più portate, mediante commutatori di vario tipo.

Costante di lettura

Negli strumenti con indice e scala graduata la costante di lettura è il rapporto tra la por-tata e il numero di divisioni di fondo scala.

Per esempio un voltmetro di portata 50 V e numero di divisioni 100 ha una costante dilettura pari a 50/100 = 0,5 V/div. Se la lettura effettuata è pari a 60 divisioni, la tensionemisurata sarà uguale a 60 × 0,5 = 30 V.

Figura A3.2 a, bMultimetri portatili, di tipo analogico (a) e digitale (b).b)a)


Sensibilità

La sensibilità di uno strumento indica la capacità di rispondere a piccole variazionidella grandezza da misurare e può essere definita come la più piccola variazione indi-cata, riferita alla portata minore.

Nel caso degli strumenti analogici essa dipende dal numero di divisioni della scala:maggiore è il loro numero, più sensibile è lo strumento. Per esempio, su un ampero-metro con portate 1, 5 e 10 A e 100 divisioni di fondo scala si riesce ad apprezzare unavariazione minima di corrente pari a una divisione, che corrisponde, con la portata mi-nore, a 1/100 = 0,01 A e, quindi, coincide numericamente con la costante di letturadello strumento, per quel valore di portata.

Per gli strumenti digitali la sensibilità dipende dal numero di cifre del display; peresempio, un voltmetro a tre cifre, con portata minima 1 V, consente di misurare tensionida 1 mV a 999 mV, con sensibilità 1 mV, non essendo possibili valutazioni intermedie.

Classe di precisione

La classe di uno strumento indica la sua precisione intrinseca, indipendentemente daglialtri errori commessi nella misura; essa dipende, in generale, dall’accuratezza con cui lostrumento è stato costruito.

Per gli strumenti analogici la classe di precisione è indicata da un numero, che rap-presenta l’errore relativo percentuale massimo riferito al valore di fondo scala e,quindi, è data da:

[A3.21]

dove εc

indica la classe ed εa

è l’errore assoluto, supposto costante su tutta la scala dellostrumento.

Ricavando dalla [A3.21] l’errore assoluto e sostituendolo nell’espressione dell’er-rore relativo percentuale, si ricava il valore di tale errore commesso nella misura di ungenerico valore V

m:

[A3.22]

[A3.23]

Dall’esame dell’espressione [A3.23] risulta chiaramente che:

• l’errore dovuto allo strumento è uguale alla classe solo quando la misura viene ef-fettuata a fondo scala e rappresenta l’errore relativo minimo che lo strumento puòcommettere;

ε

ε

rc fs

m

V

V% =

εε ε

ra

m

c fs

mV

V

V% = =

100

100

100

ε

ε

ac fsV

=

100

εε

ca

fsV=

100

Errore assolutodovuto alla classe

Errore relativopercentualedovuto alla classe

• quando Vm

< Vfs

l’errore relativo è maggiore della classe ed è tanto più grandequanto più la misura viene effettuata lontano dal fondo scala;

• per migliorare la precisione di una misura occorre scegliere lo strumento con un va-lore di portata non molto maggiore del valore da misurare, per effettuare la misuranella parte finale della scala.

Con un amperometro di portata 1 A e classe 0,5 si effettuano due misure, rilevando i valori 0,4 A e0,95 A. Calcolare, supponendo che la sola causa di errore sia la classe di precisione dello stru-mento, il valore dell’errore assoluto e di quello relativo percentuale in entrambe le rilevazioni.

■ L’errore assoluto si calcola con la [A3.22] ed è indipendente dal valore misurato:

L’errore relativo percentuale, applicando la [A3.23], è dato da:

L’esame dei risultati ottenuti conferma le conclusioni precedenti.

ε

ε

r

c fs

m

V

I2

2

0 5 1

0 950 526%

,

,, %= =

×=ε

ε

r

c fs

m

V

I1

1

0 5 1

0 41 25%

,

,, %= =

×=

ε

ε

a

c fsV= =

×=

100

0 5 1

1000 005

,, A

Un voltmetro digitale a tre cifre ha portata 1 V, errore sul fondo scala 0,2%, errore sulla lettura1% ed errore sull’ultima cifra di 1 digit. Calcolare l’errore assoluto e quello relativo che sicommettono misurando la tensione di 600 mV.

■ Esprimendo tutto in millivolt e tenendo conto che l’errore sull’ultima cifra è di 1 mV, si ha:

a cui corrisponde l’errore relativo percentuale:

εr% , %= =9

600100 1 5

εa = + + = + + =1

100600

0 2

1001000 1 6 2 1 9

, mV

I valori assunti dalla classe dipendono dall’utilizzazione dello strumento: si va dalleclassi 0,1 o 0,2 per gli strumenti più precisi (strumenti da laboratorio) a 2,5 e 5 per quellia cui è richiesta una indicazione grossolana della grandezza (strumenti da quadro).

Errore sull’ultima cifra

Nel caso degli strumenti digitali l’ultima cifra del display (meno significativa) può es-sere affetta da errore; in questo caso si indica il numero di digit di incertezza, a cui bi-sogna sommare l’errore proprio dello strumento, che viene normalmente indicato conla percentuale sulla lettura più quella sul fondo scala.

A

A3.6 Misura di correnteLa misura diretta di una corrente viene effettuata mediante uno strumento chiamatoamperometro, il cui simbolo è rappresentato nella figura A3.3. Esso va collegato inserie al bipolo di cui si vuole misurare la corrente (o, in generale, al circuito in prova),in modo che entrambi siano interessati dalla stessa corrente.

L’inserzione di un amperometro modifica il regime di funzionamento del circuito in

ESEMPIO 7

ESEMPIO 8

Figura A3.3Simbolo dell’amperometro.


prova, in quanto lo strumento presenta una resistenza interna RA

non nulla, dovuta al

suo circuito interno, che fa variare la corrente circolante, introducendo un errore di mi-

sura, di tipo sistematico, dovuto all’autoconsumo dello strumento. Negli strumenti

elettronici, come i multimetri, questa resistenza è molto piccola e i suoi effetti si pos-

sono trascurare.

Quanto detto risulta evidente dall’esame della figura A3.4 a, b, in cui sono rappre-

sentate, rispettivamente, l’inserzione di un amperometro ideale (privo di resistenza in-

terna) e quella di uno strumento reale, con resistenza interna RA.

Relazionetra la correntereale e quellamisurata

Amperometroreale: erroreassoluto

Im

+

E

Im = E

R + RA

b)

RA

A

R

A

Im

+

E

Im = E

R

a)

R

Figura A3.4 a, bInserzione dell’amperometro:amperometroideale (a);amperometroreale (b).

Nel primo caso l’amperometro misura realmente la corrente che il generatore forni-sce al resistore di resistenza R:

[A3.24]

Nel secondo caso la corrente misurata è quella assorbita dalla serie RA

+ R, data daE/(R

A+ R); sostituendo E = RI si ha:

[A3.25]

Dall’esame della [A3.25] si deduce che:

• la corrente misurata è minore di quella che passerebbe nel circuito in assenza del-l’amperometro;

• la differenza tra le correnti è tanto più piccola quanto minore è RA

rispetto a R; seRA

= 0, non vi è alcuna differenza tra le correnti (si ricade nel caso di figura A3.4 a).

L’errore assoluto dovuto all’autoconsumo dello strumento si può calcolare con laformula [A3.2]:

Ricavando I dalla [A3.25] e sostituendo, si ha:

e, infine:

[A3.26]

L’errore relativo percentuale si calcola con la [A3.5]:

εa m

AI

R

R= −

εa m m

A

m

A

m

AI I

R R

RI

R R

RI

R R R

R= −

+= −

+⎛⎝⎜

⎞⎠⎟

=− −

1

εa m

I I= −

IRI

R Rm

A

=+

I IE

Rm

= =


Potenza persanell’amperometro

Amperometroreale: errorerelativo percentuale

Un amperometro di portata 0,5 A e autoconsumo a fondo scala di 50 mW viene inserito in uncircuito di resistenza 50 Ω; la corrente misurata vale 0,4 A. Determinare, in valore assoluto epercentuale, l’errore dovuto all’autoconsumo.

■ La resistenza interna dello strumento è data da:

Gli errori richiesti si calcolano direttamente applicando le formule [A3.26] e [A3.27]:

ε rAR

R%

,, %= − = − = −100 100

0 2

500 4ε a m

AIR

R= − = −

×= − −

0 4 0 2

500 0016

, ,, A = 1,6 mA

RP

IA

A

fs

= =×

=

−

2

3

2

50 10

0 50 2

,, Ω

e, quindi:

[A3.27]

Le espressioni [A3.26] e [A3.27] confermano le conclusioni precedenti, ossia che

ÈÈl’errore dovuto all’autoconsumo dello strumento è tanto minore quanto più èpiccola la resistenza interna dello strumento rispetto a quella del circuito inprova.

L’autoconsumo dello strumento, espresso in termini di potenza persa per effettoJoule all’interno dello stesso, è dato da:

[A3.28]

e dipende dalla corrente misurata; l’autoconsumo massimo si ha con la corrente difondo scala.

P R IA A m= 2

εrAR

R% = −100

εε

ra

m

m A

mI

I R

R I% = = −100

100

A3.7 Misura di tensioneLa misura diretta di una tensione viene effettuata mediante uno strumento chiamatovoltmetro, il cui simbolo è rappresentato nella figura A3.5. Esso va collegato inparallelo al bipolo di cui si vuole misurare la tensione (o, in generale, al circuito inprova), in modo che entrambi siano interessati dalla stessa tensione.

Nel campo degli strumenti analogici sono molto diffusi i voltmetri amperome-trici, derivati direttamente da amperometri di piccola portata (milli o microamperome-tri), nei quali la misura della tensione viene effettuata misurando, in realtà, una cor-rente che, circolando in una resistenza di valore noto, risulta proporzionale alla ten-sione che l’ha determinata.

Si consideri (figura A3.6) uno strumento amperometrico con resistenza interna RV,

collegato in parallelo a un bipolo resistivo di cui si vuole misurare la tensione; tutto ilcircuito è alimentato da un generatore di corrente I

0.

Indicando con kA

la costante amperometrica dello strumento, la deviazione n del-l’indice è legata alla corrente I

Vdalla relazione:

I k nV A=

Figura A3.5Simbolo

del voltmetro.

V

ESEMPIO 9


La tensione ai morsetti dello strumento sarà data da:

In questo modo si è ottenuto un voltmetro analogico, per il quale la deviazione del-l’indice e la tensione misurata sono legate dalla relazione:

[A3.29]

dove kV

= RV

kA

è la costante voltmetrica dello strumento.

L’inserzione di un voltmetro modifica il regime di funzionamento del circuito inprova, in quanto lo strumento, per funzionare, deve assorbire dal circuito una correnteIV

non nulla, che fa variare la corrente circolante, introducendo un errore di misura, ditipo sistematico, dovuto all’autoconsumo dello strumento. Tale errore è tanto minorequanto più è piccola la corrente assorbita e, quindi, quanto più è elevata la resistenzainterna del voltmetro; il voltmetro ideale dovrebbe avere resistenza infinita e correnteassorbita nulla.

Per quantificare l’errore dovuto all’autoconsumo, si riconsideri il circuito di figuraA3.6. In assenza del voltmetro il bipolo è interessato dalla corrente impressa dal gene-ratore e la tensione ai suoi capi è data da:

Inserendo il voltmetro, la tensione misurata è pari a:

[A3.30]

Dall’esame della [A3.30] si deduce che:

• la tensione misurata è minore di quella che si avrebbe in assenza del voltmetro;

• la differenza tra le tensioni è tanto più piccola quanto maggiore è RV

rispetto a R;con resistenza teoricamente infinita non vi è alcuna differenza tra le tensioni.

L’errore assoluto dovuto all’autoconsumo dello strumento si può calcolare con laformula [A3.2]:

εa mV V= −

V V RV

Rm

m

V

= −

V RI R I I RI RIm V V= = −( ) = − 0 0

V RI= 0

V k nm V=

V R I R k nm V V V A= =

Relazionetra la tensionereale e quellamisurata

A

I

RVmIV

RV

I0

Figura A3.6Inserzione di un voltmetroamperometrico.


Ricavando V dalla [A3.30] e sostituendo, si ha:

e, infine:

[A3.31]

L’errore relativo percentuale si calcola con la [A3.5]:

e, quindi:

[A3.32]

Le espressioni [A3.31] e [A3.32] confermano le conclusioni precedenti, ossia che:

ÈÈl’errore dovuto all’autoconsumo dello strumento è tanto minore quanto più è ele-vata la resistenza interna del voltmetro rispetto a quella del circuito in prova.

Spesso la resistenza interna viene data per unità di tensione, in ohm/volt.

L’autoconsumo dello strumento, espresso in termini di potenza persa per effettoJoule all’interno dello stesso, è dato da:

[A3.33]

e dipende dalla tensione misurata; l’autoconsumo massimo si ha con la tensione difondo scala. Negli strumenti elettronici come i multimetri, la resistenza interna è moltoelevata e si possono trascurare i suoi effetti.

P G VV

RV V m

m

V

= =22

εrV

R

R% = −100

εε

ra

m Vm

mV

R

RV

V% = = −100

100

εaV

m

R

RV= −

εa m mV

mV VR

RV= − +

⎛⎝⎜

⎞⎠⎟

Voltmetro reale:errore assoluto

Voltmetro reale:errore relativopercentuale

Potenza persa nel voltmetro

Un voltmetro, di portata 10 V e autoconsumo a fondo scala di 10 mW, viene inserito in un cir-cuito di resistenza 500 Ω; la tensione misurata vale 8 V. Determinare, in valore assoluto e per-centuale, l’errore dovuto all’autoconsumo.

■ La resistenza interna dello strumento è data da:

Gli errori richiesti si calcolano direttamente applicando le formule [A3.31] e [A3.32]:

εr

V

R

R%

,%= − = − = −100 100

0 5

105ε

α−

×= −

R

RV

V

m

0 8

100 4

,5, V= =−

RV

PV

fs

V

= = =2 210

0 0110

k

,Ω

A3.8 Misura di resistenza,metodo volt-amperometrico

La misura diretta di una resistenza viene effettuata per mezzo di un ohmmetro, ossiadi uno strumento appositamente dedicato a tale funzione. In pratica si usa un multime-tro, digitale o analogico, selezionando la funzione richiesta.

ESEMPIO 10


La misura diretta non è però molto precisa; maggiore accuratezza si ottiene con ilmetodo volt-amperometrico, meno pratico e immediato di quello precedente. Con talemetodo viene effettuata una misura indiretta della resistenza: il resistore in esameviene alimentato da un apposito generatore e vengono misurati i valori della tensione edella corrente; il rapporto V/I fornisce il valore della resistenza incognita.

A seconda di come gli strumenti vengono collegati al resistore in prova si possonoavere due tipi d’inserzione:

• inserzione con voltmetro a valle (figura A3.7), in cui il voltmetro viene collegatodirettamente in parallelo al resistore e, quindi, a valle dell’amperometro, rispetto aimorsetti di alimentazione;

• inserzione con voltmetro a monte (figura A3.8), in cui l’amperometro viene colle-gato direttamente in serie al resistore e, quindi, il voltmetro si trova, con riferimentoall’alimentazione, a monte dell’amperometro.

In entrambi i casi la misura è affetta da un errore sistematico d’inserzione, dovutoall’autoconsumo degli strumenti, che si può valutare ed eliminare conoscendo le carat-teristiche degli stessi.

Inserzione con voltmetro a valle

In questo caso la tensione Vm

misurata dal voltmetro è esattamente pari alla tensione VR

del resistore, mentre la corrente Im

misurata dall’amperometro è la somma della cor-rente I

Rassorbita dal resistore e della I

Vdel voltmetro:

Il rapporto:

rappresenta la resistenza misurata, calcolata con i valori letti sui due strumenti, mentreil rapporto:

corrisponde al valore effettivo della resistenza incognita; sviluppando l’espressioneprecedente si arriva alla seguente formula:

[A3.34]RR R

R R

R

R

R

xm V

V m

m

m

V

=

−

=

− 1

RV

I

V

IV

R

xR

R

m

mm

V

= =

−

RV

Im

m

m

=

I I I IV

RR m V m

m

V

= − = −V VR m=

Voltmetro a valle: resistenza incognita

Figura A3.7

Metodo volt-amperometrico: inserzione con voltmetro a valle.

V Vm

IV

Rx

IRIm

A

V

Figura A3.8

Metodo volt-amperometrico: inserzione con voltmetro a monte.

V VR Rx

ImI

V

A

VA

Vm


Dall’esame della [A3.34] si possono trarre alcune conclusioni:

• il valore della resistenza effettiva differisce da quello misurato a causa della resi-stenza interna del voltmetro; se è noto il valore di R

Vcon la [A3.34] si può calco-

lare il valore effettivo della resistenza incognita;

• all’aumentare di RV

rispetto a Rm

la differenza si riduce, fino ad annullarsi se RV

as-sume un valore teoricamente infinito.

Applicando la formula [A3.2] si valuta l’errore assoluto commesso nella misura:

Sviluppando l’espressione precedente si arriva alla formula:

[A3.35]

Essendo, normalmente, RV

> Rm

, l’errore assoluto sarà negativo e quindi il valoredella resistenza misurata risulterà minore di quello effettivo.

Con la formula [A3.5] si valuta l’errore relativo percentuale:

Eseguendo opportuni passaggi matematici, si arriva all’espressione:

[A3.36]

dalla quale si deduce che l’errore commesso, derivante dall’inserzione usata, dipendedal rapporto R

x /R

V, diminuendo con esso. L’inserzione con voltmetro a valle risulta

pertanto conveniente per piccoli valori della resistenza incognita, tali da portare l’er-rore entro limiti accettabili, nel caso che non fosse possibile eliminarlo.

Inserzione con voltmetro a monte

In questo caso la tensione Vm

misurata dal voltmetro è pari alla somma della tensione VR

del resistore e della caduta di tensione VA

dovuta all’amperometro, mentre la corrente Im

misurata dall’amperometro è esattamente uguale a quella assorbita dal resistore:

Il rapporto:

rappresenta la resistenza misurata, calcolata con i valori letti sui due strumenti, mentreil rapporto:

corrisponde al valore effettivo della resistenza incognita. Sostituendo Rm

nell’espres-sione precedente si arriva alla seguente formula:

[A3.37]

Dall’esame della [A3.37] si possono trarre alcune conclusioni:

• il valore della resistenza effettiva differisce da quello misurato a causa della resi-stenza interna dell’amperometro; se è noto il valore di R

Acon la [A3.37] si può cal-

colare il valore effettivo della resistenza incognita;

R R Rx m A= −

RV

I

V R I

I

V

IRx

R

R

m A m

m

m

mA= =

−= −

RV

Im

m

m

=

I IR m=V V V V R IR m A m A m= − = −

εrx

V

R

R% = −100

εε

ra

mR% = 100

εam

V m

R

R R= −

−

2

εa m x mm V

V m

R R RR R

R R= − = −

−

Voltmetro a valle:errore assoluto

Voltmetro a monte:resistenzaincognita

Voltmetro a valle:errore relativopercentuale


• al diminuire di RA

rispetto a Rm

la differenza si riduce, fino ad annullarsi se RA

as-sume un valore teoricamente nullo.

Applicando la formula [A3.2] si valuta l’errore assoluto commesso nella misura:

e, quindi:

[A3.38]

La [A3.38] mostra che l’errore assoluto è positivo e quindi il valore di resistenzamisurato risulta maggiore di quello effettivo e corrisponde alla somma della resi-stenza incognita più quella interna dell’amperometro. Applicando la formula [A3.5] etenendo conto della [A3.38], si valuta l’errore relativo percentuale, ottenendo:

[A3.39]

dalla quale si deduce che l’errore commesso, derivante dall’inserzione usata, dipendedal rapporto R

A/R

m, diminuendo con esso. L’inserzione con voltmetro a monte risulta

pertanto conveniente per elevati valori della resistenza misurata, tali da portare l’er-rore entro limiti accettabili, nel caso che non fosse possibile eliminarlo.

εrA

m

R

R% = 100

εa AR=

εa m x m m AR R R R R= − = − +

Voltmetro a monte: errorerelativopercentuale

Voltmetro a monte:errore assoluto

Utilizzando il metodo volt-amperometrico con voltmetro a valle sono stati rilevati i seguenti va-lori: V

m= 8 V, I

m= 0,04 A. Gli strumenti utilizzati, entrambi di classe 1, hanno portate pari a

10 V e 50 mA e resistenze interne RA

= 1 Ω e RV

= 10 kΩ. Valutare gli errori assoluti e relativipercentuali dovuti, rispettivamente, al tipo d’inserzione e alla classe degli strumenti.

■ La resistenza misurata e quella incognita sono date da:

L’errore assoluto dovuto all’inserzione si può ricavare sia dalla definizione sia applicando la

[A3.35], ottenendo:

Applicando la [A3.36] si calcola l’errore relativo percentuale dovuto all’inserzione:

Gli errori relativi percentuali dovuti alla classe degli strumenti si calcolano con la formula[A3.23], ottenendo:

rispettivamente per la tensione e per la corrente.

εε

rI

c fs

m

I

I%

,

,, %= =

×=

1 0 05

0 041 25

εε

rV

c fs

m

V

V% , %= =

×=

1 10

81 25

εrx

V

R

R%

,, %= − = −

×= −100 100

204 08

10 102 04

3

ε am

V m

R

R R= −

−= −

× −= −

2 2

3

200

10 10 2004 08, Ω

ε a m xR R= − = − = −200 204 08 4 08, , Ω

RR R

R Rx

m V

V m

=−

=× ×

× −=

200 10 10

10 10 200204 08

3

3, ΩR

V

Im

m

m

= = =8

0 04200

, Ω

ESEMPIO 11


A3.9 Misura di resistenza, ponte di WheatstonePer la misura di precisione di resistenze di valore medio viene usato un particolare me-todo di riduzione a zero, detto ponte di Wheatstone, il cui schema elettrico è ripor-tato nella figura A3.9.

Esso è costituito da un circuito a sei lati, comprendente:

• una diagonale di alimentazione (lato AC), costituita da un generatore in correntecontinua (pila o accumulatore) con in serie un tasto d’inserzione T

P, avente lo scopo

di alimentare tutto il circuito;

• una diagonale di rilevazione (lato BD), in cui è inserito un galvanometro G e un ta-sto T

G; il galvanometro ha la funzione di indicare in maniera molto precisa il pas-

saggio della corrente nel lato BD, senza misurarla;

• due lati di proporzione (AB e AD), in cui sono inserite le resistenze R1

e R2, ottenute

mediante resistori di precisione, regolabili in modo da poter realizzare diversi va-lori del rapporto R

1/R

2;

• un lato di paragone (CD), costituito da un resistore di precisione variabile entroun’ampia gamma di valori;

• un lato (BC) in cui viene inserito il resistore di resistenza incognita Rx.

Poiché il generatore impone un potenziale positivo in A e negativo in C, il versodelle correnti nei quattro lati e nella diagonale di alimentazione non può essere diverso

Si supponga di ripetere la misura dell’esempio 11 con il collegamento del voltmetro a monte.Calcolare l’errore dovuto al tipo d’inserzione.

■ L’applicazione delle espressioni [A3.38] e [A3.39] fornisce direttamente i valori richiesti:

da cui si vede che l’errore d’inserzione è, in questo caso, nettamente inferiore al valore calcolatonell’esempio precedente e, pertanto, l’inserzione con voltmetro a monte risulta più idonea perl’effettuazione della misura esaminata.

εrA

m

R

R% , %= =

×=100

100 1

2000 5εa AR= = 1 Ω

Si deve ora considerare l’effetto di questi errori sulla resistenza, pari al rapporto V/I.Applicando la [A3.19] e considerando il caso più sfavorevole di errori con segni discordi, i cuivalori assoluti si sommano, l’errore risultante dovuto alla classe sarà dato da:

a cui corrisponde un errore assoluto pari a:

Occorre ora valutare la ripercussione di entrambi gli errori sulla misura; essendo negativoquello dovuto all’inserzione, la condizione più sfavorevole si ha quando è negativo anche quelloderivante dalla classe, nel qual caso si ha:

che è un valore piuttosto elevato, tale da rendere poco accurata la misura.Nel caso in esame, avendo potuto valutare l’errore d’inserzione, si può prendere come va-

lore di resistenza non Rm

ma Rx

= 204,08 Ω e considerare come incertezza sul risultato solo l’er-rore dovuto alla classe. Occorre osservare che quando la resistenza interna del voltmetro non ènota, tale correzione non può essere apportata.

ε ε εrT r rc% % % , ,5 ,54%= + = − − = −2 04 2 4

εε

acrc mR

= =± ×

= ±% ,

�100

2 5 200

1005 Ω

ε ε εrc rV rI% % % ,25 ,25 ,5%= + = ± ± = ±1 1 2

ESEMPIO 12


Figura A3.9Schema elettrico del ponte di Wheatstone.

GI2

CA

B

D

R2

Rx

R3

R1

I4

I1

I3

I

E

+ –

Tg

Tp

da quello indicato nella figura, mentre la corrente nel galvanometro dipende, in intensità

e verso, dalla differenza di potenziale tra i punti B e D.

La particolarità del metodo sta proprio in questo: variando le resistenze R1, R

2e R

3

si deve ricercare la condizione di equilibrio del ponte, che si avrà quando i potenziali

dei punti B e D saranno uguali e, quindi, la corrente nel galvanometro risulterà nulla e

lo strumento non avrà più alcuna deviazione.

La condizione IG

= 0 comporterà, per il primo principio di Kirchhoff, l’uguaglianza

tra le correnti che interessano i nodi B e D, ossia:

[A3.40]

Essendo uguali i potenziali dei nodi B e D, saranno uguali tra loro anche le seguenti

tensioni:

e, quindi:

[A3.41]

Eseguendo il rapporto membro a membro delle espressioni [A3.41] e tenendo conto

delle [A3.40], si ottiene:

da cui si ha:

[A3.42]

Dall’espressione [A3.42] si deduce che:

ÈÈil ponte è in condizioni di equilibrio quando i prodotti delle resistenze delle due

coppie di lati opposti tra loro rispetto alla diagonale del galvanometro sono

uguali.

R R R Rx 2 1 3=

R

R

R

R

x

1

3

2

=

R I

R I

R I

R I

x 1

1 1

3 3

2 3

=

R I

R I

R I

R I

x 4

1 1

3 3

2 2

=

V VBC DC=V VAB AD=

R I R Ix 4 3 3=R I R I1 1 2 2=

I I2 3=I I1 4=

Ponte diWheatstone:condizionedi equilibrio


Ponte diWheatstone:resistenza incognita

Noti i valori delle tre resistenze che consentono l’azzeramento del galvanometro,quello della resistenza incognita è dato da:

[A3.43]

La ricerca della condizione di equilibrio viene comunemente effettuata fissandoil rapporto R

1/R

2e variando la resistenza R

3; se non si riesce a ottenere l’azzera-

mento si effettuano altri tentativi, con diversi valori del rapporto. In una prima fasesi cerca un azzeramento grossolano, inserendo un resistore nella diagonale del gal-vanometro e limitando la tensione di alimentazione, in modo da ridurre le correntinei rami; si passa poi all’azzeramento fine, togliendo ilresistore del galvanometro per aumentarne la sensibilitàe portando la tensione di alimentazione al massimo va-lore compatibile con le caratteristiche dei resistori.

I ponti normalmente usati comprendono già i tre resi-stori variabili collegati tra loro e sono predisposti con mor-setti per il collegamento del resistore incognito, della batte-ria e del galvanometro (figura A3.10). Nei ponti portatili,di minor precisione, sono inclusi anche l’alimentazione e ilgalvanometro e, quindi, occorre collegare solo il resistorein prova.

A3.10 Misura di potenzaLa misura indiretta della potenza in un circuito funzionante in corrente continua puòessere eseguita con il metodo volt-amperometrico, illustrato nel paragrafo A3.8 relati-vamente alla misura di resistenza.

Essendo P = V I, la potenza misurata sarà data dal prodotto tra i valori misuratidella tensione e della corrente:

[A3.44]

Anche sulla misura della potenza influisce l’errore d’inserzione dovuto all’auto-consumo degli strumenti, in modo diverso a seconda del collegamento.

Inserzione con voltmetro a valle

Tenendo conto delle relazioni VR

= Vm

e IR

= Im

– IV, la potenza effettiva assorbita dal-

l’utilizzatore in prova è data da:

e, quindi:

[A3.45]

dove il termine:

rappresenta la potenza relativa all’autoconsumo del voltmetro.

PV

RV

m

V

=

2

P PV

Rx m

m

V

= −

2

P V I V I I V I V Ix R R m m V m m m V

= = − = −( )

P V Im m m

=

RR

RR

x=

1

23

Rx

R1x 1 k

R3 x 100

x 10

x 1Galv

R2

+

–

Figura A3.10Schematizzazione dell’aspetto esterno di un ponte di Wheatstone a cassetta.

Voltmetro a valle:potenza incognita


Voltmetro a monte:potenza incognita

Se è noto il valore di RV, con la [A3.45] si calcola direttamente la potenza effettiva. In

caso contrario l’errore d’inserzione non si può eliminare, ma è possibile ridurlo usandocome voltmetro un multimetro digitale, avente un valore di R

Vmolto elevato.

Va osservato, infine, che l’autoconsumo del voltmetro aumenta col quadrato di Vm

,per cui questo tipo di inserzione è adatto per circuiti funzionanti con piccoli valori dellatensione.

Inserzione con voltmetro a monte

Tenendo conto delle relazioni VR

= Vm

– VA

e IR

= Im

, la potenza assorbita dall’utilizza-tore in prova è data da:

e, quindi:

[A3.46]

dove il termine:

rappresenta la potenza relativa all’autoconsumo dell’amperometro.Se è noto il valore di R

A, con la [A3.46] si calcola direttamente la potenza effettiva. In

caso contrario l’errore d’inserzione non si può eliminare, ma è possibile ridurlo usandocome amperometro un multimetro digitale, avente un valore di R

Amolto elevato.

Va osservato, infine, che l’autoconsumo dell’amperometro aumenta col quadratodi I

m, per cui questo tipo di inserzione è adatto per circuiti funzionanti con piccoli va-

lori della corrente.

P R IA A m= 2

P P R Ix m A m= − 2

P V I V V I V I V Ix R R m A m m m A m= = −( ) = −

Figura A3.11Simbolo

del wattmetro.

W

ESEMPIO 13Con i dati relativi all’esempio 11, calcolare i valori della potenza misurata e di quella effettiva.

■ Trattandosi dell’inserzione con voltmetro a valle, bisogna tener conto dell’autoconsumo delvoltmetro, ottenendo:

P P Px m v= − = − = =320 0 8 319 2 0 3192, , � , �mW W

PV

RV

m

V

= =×

=2

3

8

10 100 8, mWP V Im m m= = × =8 0 04 0 32, , W

Misura diretta della potenza, wattmetro

La misura diretta della potenza si effettua mediante un apposito strumento, detto watt-metro, il cui simbolo è riportato nella figura A3.11. Nel campo degli strumenti analo-gici è molto diffuso il wattmetro elettrodinamico, che si basa sul metodo volt-ampe-rometrico e può essere visto come l’insieme di un amperometro e di un voltmetro rac-chiusi in un unico strumento, per il quale la deviazione dell’indice sulla scala è pro-porzionale alla potenza elettrica misurata.

Questo strumento si presenta verso l’esterno con due coppie di morsetti (figuraA3.12), precisamente:

• due morsetti amperometrici (A+

e A−), corrispondenti ai terminali del circuito am-

perometrico interno, circuito da collegare in serie all’utilizzatore in prova, in modoche sia interessato dalla stessa corrente;

• due morsetti voltmetrici (V+

e V−), corrispondenti ai terminali del circuito voltmetrico

interno, circuito da collegare in parallelo all’utilizzatore in prova, in modo che sia in-teressato da una corrente proporzionale alla tensione.

V+

+

–V

–

A+

A––+


Le polarità “+” e “–” indicano i morsetti di entrata e di uscita della corrente e ser-vono per il collegamento esterno delle bobine.

A seconda di come vengono collegate tra loro le due bobine si ha, in analogia al me-todo volt-amperometrico, l’inserzione con bobina voltmetrica a valle e con bobinavoltmetrica a monte, come indicato nella figura A3.13.

Riguardo agli errori di autoconsumo dovuti all’inserzione, essi dipendono dalle re-sistenze interne R

AWed R

VWdei due circuiti, in modo del tutto analogo a quanto indi-

cato per la misura di potenza con il metodo volt-amperometrico.

La portata di un wattmetro analogico utilizzato in corrente continua dipende dalleportate delle due bobine; indicando con V

fsla portata voltmetrica e con I

fsquella am-

perometrica, la portata wattmetrica sarà data da:

[A3.47]

Entrambi i circuiti interni, amperometrico e voltmetrico, hanno normalmente piùportate; applicando la [A3.47] si calcolano le portate wattmetriche corrispondenti allecoppie scelte.

P V Ifs fs fs=

–V

W

+

+ –

V

Figura A3.13 a, bInserzione delwattmetro conbobina voltmetricaa valle (a)e a monte (b).

V

W

V–

+

+ –

Figura A3.12Distinzione tra morsetti amperometrici e voltmetrici in un wattmetro.

Portata di un wattmetro

a)

b)


Mediante un wattmetro analogico con 100 divisioni a fondo scala si esegue una misura di po-tenza, utilizzando le portate V

fs= 5 V e I

fs= 0,5 A. Supponendo che la lettura sia stata n = 85

divisioni, calcolare la potenza misurata.

■ La portata wattmetrica scelta è data da:

La costante di lettura risulterà pari a:

a cui corrisponde la potenza misurata:

P k nm W= = × =0 025 85 2 125, , W

kP

NW

fs

fs

= = =2 5

1000 025

,,

W

div

P V Ifs fs fs= = × =5 0 5 2 5, , W

ESEMPIO 14

Ese

rcit

azio

ni


Esercizio 1

Calcolare l’errore relativo e quello assoluto commessi nella misura di una corrente, sapendo che εr% = 2%

e Im

= 0,5 A.

[Risultati: εεr

= 0,02; εεa

= 0,01 A]

Esercizio 2

Sapendo che l’errore assoluto commesso nella misura di una tensione è εa

= – 1,2 V e che Vm

= 12 V, calcolarel’errore relativo e quello percentuale.

[Risultati: εεr

= −−0,1; εεr% = −−10%]

Esercizio 3

Nello schema di figura A3.14 entrambi gli amperometri sono di classe 1 e hanno fondo scala 5 A e 100 div. Leletture sono rispettivamente: l

1= 70 div e l

2= 55 div. Calcolare la corrente I risultante e gli errori, relativo per-

centuale e assoluto, commessi su tale grandezza.

I1

A1

I2

A2

I

VFigura A3.14Esercizio 3.

[Risultati: I = 6,25 A; εεa

= 0,1 A; εεr% = 1,6%]

Esercizio 4

Nello schema di figura A3.15 entrambi i voltmetri sono di classe 1 e hanno 100 divisioni di fondo scala. Le por-tate sono rispettivamente pari a 50 V e 25 V e sono state effettuate le letture l

1= 80 div e l

2= 90 div.

Determinare la tensione incognita Vx

e gli errori, assoluto e relativo percentuale, commessi su tale tensione.

V2

V1

Vx

V



[Risultati: Vx

= 17,5 V; εεa

= 0,75 V; εεr% = 4,286%]

Ese

rcit

azio

ni


Esercizio 5

Determinare la resistenza interna che deve avere un amperometro da utilizzare in un circuito di resistenza R = 330 Ω,per avere un errore relativo percentuale dovuto all’autoconsumo non superiore allo 0,5% in valore assoluto.Calcolare l’autoconsumo dello strumento quando I

m= 0,5 A.

[Risultati: RA

= 1,65 ΩΩ; PA

= 0,4125 W]

Esercizio 6

Determinare la resistenza interna che deve avere un voltmetro da utilizzare in un circuito di resistenza R = 220 Ω,per avere un errore relativo percentuale dovuto all’autoconsumo non superiore allo 0,2% in valore assoluto.Calcolare l’autoconsumo dello strumento quando V

m= 12 V.

[Risultati: RV

= 110 kΩΩ; PV

= 1,31 mW]

Esercizio 7

Mediante il metodo volt-amperometrico con voltmetro a monte sono stati misurati i seguenti valori: Vm

= 15 V, Im

=

= 7,5 mA. Gli strumenti sono entrambi di classe 1, con portate 25 V e 10 mA e resistenze interne 10 Ω (amperometro)e 5 kΩ (voltmetro). Calcolare i valori della resistenza e della potenza, depurati dall’autoconsumo degli strumenti,e gli errori, assoluto e relativo percentuale, commessi su tali grandezze a causa della classe di precisione.

[Risultati: Rx

= 1,99 kΩΩ; Px

= 111,9 mW; εεaR

= 60 ΩΩ; εεaP

= 3,375 mW; εεr% = 3%]

Esercizio 8

Calcolare i valori della costante di lettura kW

di un wattmetro con portate voltmetriche 5 V, 10 V, 15 V, portateamperometriche 1 A, 5 A e 100 divisioni a fondo scala.

[Risultati: 0,05 W/div – 0,1 W/div – 0,15 W/div

0,25 W/div – 0,5 W/div – 0,75 W/div]

Ese

rcit

azio

ni



1. Definire il concetto di misura.

2. Spiegare la differenza tra una misura diretta e una indiretta.

3. Che cos’è l’errore assoluto commesso in una misura?

4. Definire l’errore relativo e quello relativo percentuale.

5. Spiegare la differenza tra errore sistematico e accidentale.

6. Che cos’è l’errore soggettivo? Fare due esempi di errori di questo tipo.

7. Ricavare le espressioni dell’errore assoluto e di quello relativo commessi sul prodotto di tre grandezze.

8. A che cosa sono uguali gli errori relativi commessi sulla somma e sulla differenza di due grandezze?

9. In quale caso l’errore relativo percentuale commesso sul quoziente di due grandezze è uguale alla somma al-gebrica degli errori del numeratore e del denominatore?

10. Classificare gli strumenti di misura in funzione del tipo di indicazione fornita.

11. Che cos’è la costante di lettura di uno strumento analogico?

12. Che cosa s’intende per sensibilità di uno strumento?

13. Ricavare l’espressione dell’errore relativo in funzione della classe di precisione di uno strumento analogico.

14. Spiegare perché un amperometro di piccola resistenza interna influenza poco il regime di funzionamento delcircuito in cui è inserito.

15. Spiegare perché un voltmetro di elevata resistenza interna influenza poco il regime di funzionamento del cir-cuito in cui è inserito.

16. Spiegare il criterio di scelta della connessione degli strumenti per la misura di resistenza con l’inserzione volt-amperometrica.

17. Ricavare le espressioni della resistenza Rx

e della potenza Px, per entrambi i circuiti dell’inserzione volt-am-

perometrica.

18. Ricavare la condizione di equilibrio del ponte di Wheatstone.

Test di verifica

Attività di laboratorioproposte

118

A4

A4.1 Misura della resistenza con il metodovolt-amperometrico

Obiettivo dell’esercitazione è quello di misurare il valore della resistenza elettrica di unresistore incognito, con l’uso di un voltmetro e di un amperometro. La prova compren-derà quindi la misura diretta della tensione, la misura diretta della corrente e la misura

indiretta della resistenza.A seconda del valore presunto della resistenza incognita si potrà utilizzare uno de-

gli schemi riportati nella figura A4.1 a, b.

Lo svolgimento della prova è simile nei due casi. Avendo a disposizione un alimen-tatore regolabile si possono eseguire più misure, con diversi valori di tensione e cor-rente, tenendo conto dei valori di targa del resistore incognito R

x. Per evitare un ecces-

sivo riscaldamento del resistore è opportuno che la corrente massima di prova non su-peri il valore I

n/10, dove I

nè la corrente nominale del resistore, e che la misura venga

effettuata per valori decrescenti della corrente.Per ogni prova sugli strumenti verranno letti i valori della tensione misurata V

me

della corrente misurata Im

, dai quali si deduce il valore della resistenza misurata con

L’attività di laboratorio è di fondamentale importanza nello studio dell’Elettrotecnica, siacome verifica dei concetti studiati sia come approccio sperimentale ai vari argomenti. In que-sta unità vengono proposte delle esercitazioni attinenti ai contenuti del modulo che richie-dono l’impiego della strumentazione di cui sono normalmente dotati i laboratori elettrici,mentre per l’ultima proposta basta l’uso di un semplice PC.

+

Rx Rx

+

V

A

=

+

+

V

A

=

+

–

+

–

a) b)

Figura A4.1 a, b

Inserzione col voltmetro a valle (a); inserzione col voltmetro a monte (b).

A4 • Attività di laboratorio proposte 119

la relazione:

[A4.1]

Se vengono utilizzati strumenti elettronici come i multimetri, che hanno valori dellaresistenza interna tali da non influire in modo significativo sulla misura, oppure se nonsono noti i valori della resistenza interna del voltmetro e dell’amperometro, il valoredella resistenza incognita coincide con quello misurato: R

x= R

m.

Se, invece, sono noti i valori delle resistenze interne del voltmetro e dell’ampero-metro, si calcola il valore della resistenza incongita con le relazioni:

• inserzione col voltmetro a valle: [A4.2]

• inserzione col voltmetro a monte: Rx

= Rm

– RA

[A4.3]

Avendo effettuato più misure, il valore della resistenza incognita piò essere calco-lato come media aritmetica dei valori risultanti dalle varie prove.

Dai risultati delle misure è possibile ricavare la caratteristica volt-amperome-trica del bipolo incognito, riportando sul piano cartesiano V, I (o I, V) i punti corri-spondenti ai valori della tensione e della corrente misurati per ogni prova. Se l’oggettoin prova è un normale resistore con comportamento lineare, i punti suddetti devonostare su una retta passante per l’origine degli assi.

A4.2 Misura della potenza con il metodovolt-amperometrico

Mediante il circuito di misura del paragrafo precedente può anche essere effettuata lamisura della potenza assorbita dal resistore in prova. In pratica, se il componenteusato non cambia, non è necessario fare altre misure ma si possono usare i valori dellatensione e della corrente della prova precedente.

La potenza misurata si calcola in modo indiretto con la relazione:

Pm

= Vm

Im

[A4.4]

Se vengono utilizzati strumenti elettronici come i multimetri, che hanno valori dellaresistenza interna tali da non influire in modo significativo sulla misura, oppure se nonsono noti i valori della resistenza interna del voltmetro e dell’amperometro, il valoredella potenza incognita coincide con quello misurato: P

x= P

m.

Se, invece, sono noti i valori delle resistenze interne del voltmetro e dell’ampero-metro, si calcola il valore della potenza incognita con le relazioni:

• inserzione col voltmetro a valle: [A4.5]

• inserzione col voltmetro a monte: Px

= Pm

– RAIm2 [A4.6]

Riportando su un grafico cartesiano i valori di Px

sull’asse delle ordinate in fun-zione di quelli di V sull’asse delle ascisse, per le varie misure effettuate, si ricava lacurva della potenza in funzione della tensione. Se l’oggetto in prova è un normale re-sistore con comportamento lineare, avente resistenza e conduttanza costanti al variaredella tensione, i punti suddetti devono stare sul ramo di una parabola avente come ver-tice l’origine degli assi, di equazione P = GV2.

P PV

Rx m

m

V

= −

2

RR

R

R

xm

m

V

=

−1

RV

Im

m

m

=


A4.3 Generatore reale di tensione

con carico variabile

Mediante l’uso di un PC e di un foglio elettronico (tipo Excel) si può studiare il com-portamento di un generatore reale di tensione, per il quale vengono assegnati i valoridella f.e.m. E e della resistenza interna R

i, collegato a un utilizzatore passivo di resi-

stenza Ru

variabile da zero a RuM

(da assegnare) con passo ΔRu, anch’esso da scegliere.

Per esempio, se si fissa Ri= 5 Ω e R

uM= 25 Ω, si può scegliere ΔR

u= 1 Ω e ottenere

una tabella di 25 valori oltre quello iniziale con Ru

= 0, corrispondente alla condizionedi cortocircuito.

Per ogni valore della resistenza di carico si determinano i valori delle seguenti gran-dezze.

• corrente assorbita dal carico: [A4.7]

• tensione ai capi del carico: V = RuI = E – R

i I [A4.8]

• potenza generata: [A4.9]

• potenza utile: Pu

= VI = Ru

I2 [A4.10]

• potenza persa: Pp

= Pg

– Pu

= Ri I2 [A4.11]

Mediante le apposite funzioni del foglio elettronico si ricavano i grafici delle variegrandezze, riportando sull’asse delle ascisse i valori di R

u, da zero a R

uM. In accordo

con la teoria del bipolo generatore, i grafici cartesiani dovranno rispettare i seguenti an-damenti:

• la corrente dovrà diminuire all’aumentare di Ru, partendo dal valore I

cc= E/R

iche

si ha con resistenza di carico nulla;

• la tensione dovrà aumentare al crescere di Ru, partendo dal valore V = 0 in corto-

circuito; dalla [A4.8] risulta, infatti, che se la corrente diminuisce si riduce anche lac.d.t. interna al generatore e la tensione sul carico aumenta;

• la potenza generata dovrà diminuire all’aumentare di Ru, dato che diminuisce l’in-

tensità di corrente alla quale è proporzionale;

• la potenza utile dovrà aumentare con Ru

fino a un valore massimo che si avrà perR

u= R

i(condizione di adattamento) e poi diminuirà al crescere ulteriore di R

u; il va-

lore iniziale sarà Pu

= 0 per V = 0 (cortocircuito), mentre il valore massimo sarà paria P

uM= E2/(4 R

i);

• la potenza persa dovrà diminuire all’aumentare di Ru, essendo legata al quadrato

dell’intensità di corrente che, a sua volta, diminuisce.

P EIE

R Rg

i u

= =+

2

IE

R Ri u

=+

Obiettivi

Prerequisiti

Scheda PRE-1 Risoluzione di un sistema di equazioni lineari

Contenuti

• B1 Metodi di risoluzione delle reti lineari

• B2 Regolazione reostatica e verifica dei metodi

di risoluzione delle reti

• B3 Attività di laboratorio proposte

Esercitazioni



Risoluzione

delle reti elettriche

lineari in corrente

continua

Modulo B

Modulo B • Risoluzione delle reti elettriche lineari in corrente continua122


1. conoscere i principali metodi di risoluzione di una rete elettrica lineare;2. saper risolvere completamente una rete, ricavandone le grandezze elettriche

di tutti i lati, mediante il metodo di risoluzione indicato;3. saper risolvere completamente una rete scegliendo autonomamente il me-

todo di risoluzione più appropriato;4. saper risolvere parzialmente una rete, calcolando le grandezze elettriche ri-

chieste dalle specifiche del problema;5. saper analizzare il comportamento dei bipoli costituenti la rete e saper ese-

guire il bilancio energetico della stessa;6. essere in grado di verificare sperimentalmente i metodi di risoluzione stu-

diati.

Tutti gli obiettivi si riferiscono a reti elettriche lineari di media complessità, fun-zionanti in corrente continua e alimentate da uno o più generatori.

Sistema di equazioni lineari

Un’equazione nelle n incognite x1, x

2, …, x

n, si dice di 1° grado o lineare

quando può essere ridotta alla forma seguente, in cui tutte le incognite com-paiono alla prima potenza:

dove a1, a

2, …, a

nsono dei numeri reali noti, detti coefficienti delle incognite,

e h è il termine noto, anch’esso di tipo reale. L’equazione è omogenea se h = 0, non omogenea in caso contrario.

Considerando un insieme di n equazioni nelle n incognite indicate, si ottiene unsistema di equazioni lineari:

Si chiama soluzione del sistema un gruppo ordinato di n numeri che, sostituitialle n incognite, soddisfano tutte le equazioni del sistema.Nel seguito, limitandosi a un massimo di tre equazioni, le incognite verranno in-dicate con i simboli x, y, z.

Metodo di confronto

Il metodo di confronto è adatto ai sistemi di due equazioni e si applica usando laseguente procedura:

1. si ricava dalle due equazioni la stessa incognita, ponendo ogni equazionenella forma x = …, oppure y = …;

a x a x a x h

a x a x a x h

n n

n n

11 1 12 2 1 1

21 1 22 2 2

+ + + =

+ + + =

K

K 22

.................................................

a x a x a x hn n nn n n1 1 2 2+ + + =

⎧

⎨

⎪⎪

⎩

⎪⎪

K

a x a x a x hn n1 1 2 2+ + + =K…

…

…

…

Obiettivi

PrerequisitiSCHEDA PRE-1 Risoluzione di un sistema di equazioni lineari

Prerequisiti 123

2. si uguagliano i secondi membri, ottenendo un’equazione in una sola inco-gnita;

3. si risolve l’equazione, ricavando il valore dell’incognita;4. si sostituisce il valore in una delle equazioni e si ricava l’altra incognita.

Per chiarire la procedura, si segua la risoluzione del seguente sistema:

Procedendo nel modo indicato si ottiene:

Metodo di sostituzione

Le operazioni da seguire per applicare il metodo di sostituzione sono le seguenti:

1. si ricava da un’equazione una delle incognite, ottenendo un’espressione infunzione delle altre incognite;

2. si sostituisce l’espressione in tutte le restanti equazioni, ottenendo n – 1equazioni in n – 1 incognite;

3. per questo sistema ridotto si ripetono le operazioni 1 e 2, fino a ottenere unasola equazione in una incognita;

4. si risolve l’equazione e si ricava il valore dell’incognita;5. rifacendo a ritroso il cammino percorso, si calcolano le altre incognite.

Per chiarire la procedura si segua la risoluzione del seguente sistema:

.................

.................

− = −

⎧

⎨3 15z

⎪⎪

⎩⎪

...................

xz

zz

=−

−+ =

77 14

7

777 14

711 6 22

⎧

⎨

⎪⎪⎪

⎩

⎪⎪⎪

....................

7 14 77

7 11 62

x z

x z

+ =

+ =

⎧

⎨⎪

⎩⎪

..........................

− − = −

− −

7 14 77

7 11

x z

x zz = −

⎧

⎨⎪

⎩⎪ 62

.................................................

x x z z

x x z z

+ − − − =

+ − − + =

⎧

80 8 12 2 3

3 100 10 15 4 38

⎨⎨⎪

⎩⎪

y x z

x x z z

x x z

= − −

+ − −( ) − =

+ − −( ) +

20 2 3

4 20 2 3 2 3

3 5 20 2 3 44 38z =

⎧

⎨⎪

⎩⎪

2 3 20

4 2 3

3 5 4 38

x y z

x y z

x y z

+ + =

+ =

+ + =

⎧

⎨⎪

⎩⎪

–

x =36

11x = 4

9

11

y =9

11y =

18

22 22 18y =

18 2 20− =y y18 2

54

−=

yy

xy

x y

=−

=

⎧⎨⎪

⎩⎪

18 2

5

4

5 2 18

4

x y

x y

+ =

=⎧⎨⎩


Metodo di riduzione

Nel caso di sistemi con due equazioni la procedura da seguire per applicare que-sto metodo è la seguente:

1. si moltiplica ogni equazione per un numero reale diverso da zero, in modoche i coefficienti di una incognita (per esempio x) risultino opposti nelle dueequazioni;

2. si sommano membro a membro le due equazioni, in modo da ottenere unaterza equazione, combinazione lineare delle due iniziali, in una sola inco-gnita (y, nell’esempio);

3. si risolve l’equazione ottenuta, determinando il valore di un’incognita;4. si sostituisce tale valore in una delle equazioni iniziali e, risolvendola, si ot-

tiene il valore dell’altra incognita.

Per maggiori chiarimenti si consideri l’esempio seguente:

I coefficienti di x, 6 e 4, hanno minimo comune multiplo pari a 12, per cui, mol-tiplicando la prima equazione per 2 e la seconda per – 3 e sommando membro amembro, si ottiene:

Metodo di Cramer

Quello di Cramer è un metodo applicabile a sistemi lineari con un qualsiasi nu-mero di equazioni e fa uso dei concetti di matrice e determinante. Dato che tali concetti esulano dai limiti del testo, ci si limiterà a riportare le for-mule risolutive valide per un sistema di due equazioni, scritto nella forma:

La soluzione del sistema è data da:

ya c a c

a b a b=

−

−1 2 2 1

1 2 2 1

xb c b c

a b a b=

−

−2 1 1 2

1 2 2 1

a x b y c

a x b y c

1 1 1

2 2 2

+ =

+ =

⎧⎨⎩

x =17

44 7 10x − = 4 2

7

210x − =

y =7

28 28y =

+ − =

− + = −

− = −

12 14 2

12 6 30

8 28

x y

x y

y

/ /

6 7 1

4 2 10

x y

x y

− =

− =

⎧⎨⎩

y = 3y = − × − ×20 2 1 3 5

x = 1x =− ×

=−77 14 5

7

77 70

7

z = 5z =15

3

Prerequisiti 125

valida quando è verificata la condizione:

Nel caso del sistema dell’esempio precedente, i coefficienti e i termini noti sono:

e, quindi, essendo rispettata la condizione:

le soluzioni del sistema sono date da:

y =7

2y =

× − ×=

−=

6 10 4 1

16

60 4

16

56

16

x =17

4x =

−( ) × − −( ) ×=

− +=

2 1 7 10

16

2 70

16

68

16

a b a b1 2 2 1 6 2 4 7 12 28 16 0− = × −( ) − × −( ) = − + = ≠

c2 10=b2 2= − a2 4= c1 1= b1 7= −a1 6=

a b a b1 2 2 1 0− ≠

Metodi di risoluzionedelle reti lineari

126

B1

In questa unità verranno presentati alcuni metodi di risoluzione delle reti lineari, formate cioèdalla connessione di bipoli tutti lineari, sia di tipo attivo che passivo.La risoluzione di una rete contenente un numero l di lati comporta, in generale, il calcolo dellacorrente e della tensione per ogni lato; pur essendo molteplici i casi che possono presentarsi, èpossibile distinguere due categorie di problemi; precisamente:

• casi in cui è richiesta la risoluzione completa della rete e quindi il calcolo di l correnti e di ltensioni, per effettuare il quale sono necessarie 2 l equazioni, di cui l sono rappresentate dalleequazioni caratteristiche Vi = f (Ii) dei singoli lati;

• casi in cui è richiesta la risoluzione parziale della rete, ossia il calcolo della tensione edella corrente in uno o più lati, senza curarsi del resto della rete, che può anche subire tra-sformazioni equivalenti durante la risoluzione.

B1.1 Applicazione dei principi di KirchhoffL’applicazione dei due principi di Kirchhoff, introdotti nel paragrafo A2.6, consentedi effettuare la risoluzione completa di una rete lineare, ossia di scrivere le l equa-zioni che, unite alle l equazioni caratteristiche dei lati, permettono il calcolo delletensioni e delle correnti incognite. Dal sistema completo di 2 l equazioni è facile pas-sare al sistema ridotto, detto sistema di Kirchhoff, scrivendo le equazioni dei sin-goli bipoli solo in funzione delle correnti, in modo da avere un sistema lineare di lequazioni contenenti le l correnti incognite, una per lato.

Indicando con n il numero dei nodi, la scrittura delle l equazioni di Kirchhoff av-viene adottando la procedura seguente:

• si scelgono n – 1 nodi (tutti i nodi della rete meno uno) e si scrivono n – 1 equazioniai nodi, applicando a ogni nodo la legge di Kirchhoff delle correnti (KLC o primoprincipio), con le modalità descritte al paragrafo A2.6, scegliendo arbitrariamente iversi delle correnti;

• si scelgono l – n + 1 maglie e si scrivono l – n + 1 equazioni alle maglie, applicandoa ogni maglia la legge di Kirchhoff delle tensioni (KLV o secondo principio), con lemodalità descritte al paragrafo A2.6, scegliendo arbitrariamente i versi di percor-renza e lasciando come incognite le sole correnti;

• si ottiene così un sistema lineare di n – 1 + l – n + 1 = l equazioni, risolvendo ilquale si ottengono i valori delle l correnti dei lati;

• si valutano i segni dei risultati ottenuti, tenendo presente che il segno negativo in-dica che il verso effettivo della corrente è opposto a quello inizialmente prefissato,il quale va quindi cambiato se si vuole considerare positivo, da quel momento inpoi, il valore della corrente;

• applicando le equazioni caratteristiche dei singoli bipoli si calcolano le tensioni, serichieste.

B1 • Metodi di risoluzione delle reti lineari 127

Si calcolino le correnti circolanti nei lati della rete di figura B1.1 e le tensioni ai capi dei bipoli,considerando le serie E

1-R

1ed E

2-R

2come singoli bipoli attivi.

■ La rete è formata da l = 3 lati ed n = 2 nodi; occorre pertanto scrivere n – 1 = 1 equazione ainodi e l – n + 1 = 2 equazioni alle maglie. Scegliendo il nodo A e le maglie α e β, con i versi in-dicati nella figura B1.1, si ottengono le seguenti tre equazioni nelle incognite I

1, I

2, I

3:

nodo A)

maglia α)

maglia β)

Ponendole a sistema e risolvendole con il metodo di sostituzione si ha:

Tutte le correnti hanno segno positivo e, quindi, i versi scelti corrispondono a quelli effettivi.I due bipoli attivi, avendo correnti uscenti dal morsetto positivo della tensione, si comportanocome generatori reali di tensione, fornendo entrambi potenza al resistore R

3.

I tre bipoli sono in parallelo, sottoposti alla stessa tensione VAB, per calcolare la quale si puòusare l’equazione caratteristica di uno qualsiasi dei bipoli. Calcolandola, per verifica, in tutti etre i modi si ottiene:

V R IAB = = × =3 3 15 2 5 37 5, , V

V E R IAB = − = − × =2 2 2 40 10 0 25 37 5, , V

V E R IAB = − = − × =1 1 1 60 10 2 25 37 5, , V

I3 2 5= , AI I I3 1 2 2 25 0 25= + = +, ,

I1 2 25= , AI I1 22 2 0 25= + = + ,

I2 0 25= , AI2

10

40=40 10 02 I − =

I I I

I I

I I

3 1 2

1 2

2 2

2

25 40 30 15 0

= +

= +

− + + =

⎧

⎨⎪

⎩⎪

I I I

I I

I I

3 1 2

1 2

2 2

2

25 40 15 2 0

= +

= +

− + +( ) =

⎧

⎨⎪

⎩⎪

I I I

I I

I I

3 1 2

1 2

2 1

2 0

25 40 15 0

= +

− − =

− + =

⎧

⎨⎪

⎩⎪

I I I

I I

I I I

3 1 2

1 2

2 1 2

2 0

10 40 15 15 0

= +

− − =

− + + =

⎧

⎨⎪

⎩ ⎪⎪

I I I

I I

I I I

3 1 2

1 2

2 1 2

10 20 10 0

10 40 15

= +

− − =

− + +( ) =

00

⎧

⎨⎪

⎩⎪

I I I

I I

I I

1 2 3

1 2

2 3

10 60 40 10 0

10 40 15 0

+ =

− + − =

− + =

⎧⎧

⎨⎪

⎩⎪

R I E R I2 2 2 3 3 0− + =

R I E E R I1 1 1 2 2 2 0− + − =

I I I1 2 3+ =

I3I1

E1

R1 R2

α β

E2

R3

B

A

I2

+ +

R1 = R2 = 10 Ω

E1 = 60 V

E2 = 40 V

R3 = 15 Ω

Figura B1.1Esempio 1.

ESEMPIO 1


Presenza di generatori di corrente

Si supponga che nel lato di una rete vi sia un generatore ideale di corrente, che imponela propria corrente impressa a tutti i bipoli del lato, collegati in serie tra loro. In questocaso vi è una corrente incognita in meno, dal momento che la corrente impressa dal ge-neratore è un dato; però compare come incognita la tensione ai capi del generatore e,quindi, nel complesso, il numero di incognite rimane invariato.

Il metodo più conveniente per risolvere casi del genere è quello sintetizzato nellaseguente regola:

ÈÈin presenza di un numero p di lati contenenti generatori ideali di corrente con cor-rente impressa nota, si considerano come incognite l – p correnti, riducendo di p ilnumero delle equazioni alle maglie, con l’avvertenza di non scegliere come magliequelle che includono lati con generatori di corrente.

Per ulteriori chiarimenti si veda l’esempio seguente.

Del circuito di figura B1.2 calcolare le correnti nei lati e le tensioni ai capi dei generatori di cor-rente.

■ Nel caso in esame si ha: n = 4 nodi (A, B, C, D), l = 6 lati (A-B, A-C, A-D, B-C, B-D,C-D), p = 2 lati con generatori ideali di corrente e quindi l – p = 4 equazioni, di cui n – 1 = 3 ai nodie una sola equazione alle maglie, a differenza delle tre necessarie nei casi ordinari.

Scegliendo i nodi A, B, C e la maglia α (maglia A-C-B-D-A che non contiene i due generatoridi corrente), con i versi indicati nella figura B1.2, si possono scrivere le seguenti equazioni:

nodo A)

nodo B)

nodo C)

maglia α)

Sostituendo i valori noti, si ottiene il seguente sistema, nelle incognite I1, I

2, I

5, I

6:

I I

I I

I I

I I I I

1 2

5 6

5 1

1 2 6 5

1

1

0

20 50 40 30 80 60 0

+ =

= +

+ =

+ + − − + =

⎧

⎨

⎪⎪

⎩

⎪⎪

,5

E R I E R I R I R I1 1 1 2 2 2 6 6 5 5 0+ + − − + =

I I I5 04 1+ =

I I I03 5 6= +

I I I1 2 03+ =

E1

R1

C

R1 = 50 Ω

R5 = 60 Ω

I03 = 1 A

E1 = 20 V A

E2

I1

I03

I2

R2D

I6

R6

B

R5

I5

I04

R2 = 30 Ω

R6 = 80 Ω

I04 = 0,5 A

E2 = 40 V

+

+

α


ESEMPIO 2


risolvendo il quale (la soluzione viene omessa per brevità), si arriva ai seguenti valori:

I segni tutti positivi delle correnti indicano che i versi assunti sono quelli effettivi.

I valori delle tensioni ai capi dei generatori di corrente si calcolano usando il concetto di ten-sione tra due punti, illustrato al paragrafo A2.7.

Scegliendo i percorsi B-D-A e C-B-D si ottiene:

V V R I R ICD = = − + = − × + × =04 5 5 6 6 60 0 0454 80 0 9546 73, , ,664 V

V V R I R I EBA = = + − = × + × −03 6 6 2 2 2 80 0 9546 30 0 4546 40, , == 50 V

I6 0 9546= , AI5 0 0454= , A I2 0 4546= , A I1 0 5454= , A

B1.2 Bilancio delle potenze in una rete elettricaIn una rete elettrica sono presenti bipoli di vario tipo; precisamente:

• utilizzatori passivi, costituiti da resistori che assorbono potenza elettrica, senza ge-nerarne alcuna;

• generatori ideali, di tensione e di corrente, che erogano agli altri bipoli della retetutta la potenza elettrica generata, in quanto hanno perdite nulle;

• generatori reali, di tensione e di corrente, che erogano agli altri bipoli della rete ladifferenza tra la potenza generata e quella persa al loro interno;

• utilizzatori attivi che assorbono dalla rete una potenza pari alla somma della po-tenza utilizzata e di quella persa al loro interno.

Poiché la rete è isolata rispetto all’esterno, è evidente che la somma delle potenzeerogate dai generatori (corrispondenti alle loro potenze utili) deve essere uguale allasomma delle potenze assorbite dagli utilizzatori, attivi o passivi che siano.

Il bilancio delle potenze può quindi essere espresso con la seguente formula:

[B1.1]

dove per utilizzatori passivi si intendono tutti i resistori della rete, eccetto quelli cherappresentano le resistenze interne dei generatori reali e degli utilizzatori attivi reali.

Σ Σ ΣP P Pu Gen R Ut pass a Ut att( ) = ( ) + ( )

. . . . .

Eseguire il bilancio delle potenze per la rete dell’esempio 1.

■ Le potenze utili dei generatori E1-R

1ed E

2-R

2sono date da:

La potenza assorbita dall’utilizzatore passivo R3

è data da:

Il bilancio delle potenze è verificato in quanto si ha:

93 75 93 75, , W W=84 375 9 375 93 75, , ,+ =P P Pu u R1 2 3+ =

P R IR3 3 32 215 2 5 93 75= = × =, , W

P V I V Iu AB2 2 2 2 37 5 0 25 9 375= = = × =, , , W

P V I V Iu AB1 1 1 1 37 5 2 25 84 375= = = × =, , , W

Bilancio dellepotenze di una rete

ESEMPIO 3


B1.3 Teorema di MillmannIl teorema di Millmann è un mezzo molto efficace per risolvere le reti binodali, ossiaaventi soltanto due nodi, consentendo di calcolare in modo immediato la tensione tra idue nodi, nota la quale è facile risalire alle correnti nei lati.

Si consideri il circuito di figura B1.3, in cui il nodo B, collegato a massa, si assumecome riferimento a potenziale zero (V

B= 0). Scrivendo l’equazione al nodo A si ottiene:

E1

– VAB

VAB

I1

= I23

+ I02

–––––––– = ––––– + I02

R1

R23

E1G

1– V

ABG

1= V

ABG

23+ I

02

VAB

(G1

+ G23

) = E1G

1– I

02

Ricavando VAB

si ottiene:

Generalizzando la formula precedente per una rete binodale con l lati si può scri-vere:

[B1.2]

dove n è il numero dei lati contenenti bipoli attivi di tensione con f.e.m Eie condut-

tanze Gi, m è il numero dei lati con bipoli attivi di corrente con correnti impresse I

0je

l è il numero totale dei lati, le cui conduttanze Gq

comprendono anche le Gi.

La regola generale si esprime pertanto nel seguente modo:

ÈÈla tensione tra i nodi di una rete binodale è data da un rapporto, il cui denomi-natore è la somma aritmetica delle conduttanze di tutti i lati, mentre il numera-tore si calcola come somma algebrica (con segno) delle correnti di cortocircuitoG

iE

idei bipoli attivi di tensione più la somma algebrica delle correnti impresse

dai bipoli attivi di corrente.

V

G E I

G

AB

i i jj

m

i

n

qq

l=

+==

=

∑∑

∑

011

1

VG E I

G GAB =

−

+

1 1 02

1 23

E1

R1 R3

R2

B

A

I02

+I23I1

Figura B1.3Teorema di Millmann.

Calcolo della tensione tra duenodi col teoremadi Millmann

I termini della prima sommatoria al numeratore sono positivi se il morsetto “+”della relativa f.e.m. corrisponde al primo nodo (A per la tensione V

AB) e negativi in caso

contrario. I termini della seconda sommatoria al numeratore sono positivi se le correntiimpresse sono dirette verso il primo nodo e viceversa.


Della rete di figura B1.4 calcolare la tensione VAB

e le correnti nei lati.

E1

R1

R4

B

A

I02

+

E3

+

R2

R3

R5

E1 = 6 V

R1 = 120 Ω

I02 = 20 mA

R2 = 25 Ω

E3 = 25 V

R3 = 50 Ω

R4 = 80 Ω

R5 = 50 Ω

■ Le conduttanze dei singoli lati sono date da:

Applicando il teorema di Millmann, si ha:

Per decidere il verso delle correnti (figura B1.5) occorre osservare che:

• VAB

> 0 e quindi VA

> VB; nel resistore R

2la corrente andrà da A verso B;

• VAB

< E1

e pertanto il lato E1-R

1-R

4si comporterà da generatore, con corrente uscente dal

“+” di E1;

E1

R1

R4

B

A

I02

+

E3

+

I1 I3

R2

R3

R5

I2

= 4 73, VVG E I G E

G G GAB

=− +

+ +=

× −14 1 02 35 3

14 2 35

0 005 6 0 020, , ++ ×

+ +

0 01 25

0 005 0 04 0 01

,

, , ,

GR R R

35

35 3 5

1 1 1

50 500 01= =

+=

+= , S

GR

2

2

1 1

250 04= = = , S

GR R R

14

14 1 4

1 1 1

120 800 005= =

+=

+= , S

Figura B1.5Esempio 4.Correnti nei lati.

ESEMPIO 4

• VAB

< E3

e quindi anche il lato E3-R

3-R

5si comporterà da generatore, con corrente uscente

dal “+” di E3.

Eseguendo i calcoli, si ha:

Per controllo si può verificare il primo principio di Kirchhoff al nodo A:

La lieve differenza nei valori deriva dalle approssimazioni di calcolo.

209 05 209 2, , mA mA≅

6 35 202 7 20 189 2, , ,+ = +

I I I I1 3 02 2+ = +

V E R R IAB = − +( )3 3 5 3⇒ I

E V

R R

AB=−

+=

−

+3

3

3 5

25 4 73

50 5

,

000 2027= , A=202,7 mA

V R IAB = 2 2⇒ I

V

R

AB= = =2

2

4 73

250 1892

,, A=189,2 mA

V E R R IAB = − +( )1 1 4 1⇒ I

E V

R R

AB=−

+=

−

+1

1

1 4

6 4 73

120 8

,

000 00635 6 35= =, , A m

Nel circuito di figura B1.6 calcolare la corrente I4

applicando il teorema di Millmann.

■ Essendo I4

= VAB

/R4

il problema si può risolvere calcolando la tensione VAB

. L’applicazione

del teorema di Millmann non è immediata, dato che la rete ha tre nodi.

E1

R1

R2

B

A

I02

+

C

R3

E3

+I4

R4

E1 = 50 V R1 = 25 Ω

I02 = 4 A R2 = 10 Ω

E3 = 60 V R3 = 10 Ω

R4 = 100 Ω


Per eliminare il nodo C si trasforma il bipolo attivo parallelo I02

-R2

nell’equivalente bipolo

serie E2-R

2, con E

2= I

02R

2= 4 × 10 = 40 V. Si ottiene il circuito di figura B1.7 a.

Il lato di sinistra comprende due resistori in serie e due bipoli attivi con f.e.m. agenti nellostesso senso; può essere ridotto come mostrato nella figura B1.7 b, dove:

Applicando il teorema di Millmann si ottiene:

VG E G E

G G GAB =

+

+ +=

+

+ +

12 12 3 3

12 3 4

90

35

60

101

35

1

10

1

1100

8 57

0 138661 83= =

,

,, V

E E E12 1 2 50 40 90= + = + = VR R R12 1 2 25 10 35= + = + = Ω

ESEMPIO 5


B1.4 Sovrapposizione degli effettiSi consideri il circuito di figura B1.8, del quale si vuole calcolare la corrente I.

Applicando il teorema di Millmann si ricava la tensione VAB

:

[B1.3]

Ponendo:

l’espressione [B1.3] diventa:

V KE

RI

K

RE KI

R

R RE

R R

RAB = +

⎛⎝⎜

⎞⎠⎟

= + =+

+1

102

11 02

11

1

++ RI

102

K

R R

R R

R R=

+=

+1

1 1

1

1

1

VG E I

G G

E

RI

R R

AB=

++

=+

+

1 1 02

1

1

102

1

1 1

R1

B

A

E1

RI02

+I

R1

B

A

E1

R2

E2

+

E3

R3

R4

I4+ +

e, quindi:

IV

R

AB

4

4

61 83

1000 6183= = =

,, A

a)

Figura B1.7 a, bTrasformazioni del circuito di figura B1.6.

I4

R4

R3R12

E12 E3

++

B

A

b)

Figura B1.8Sovrapposizionedegli effetti.


La corrente I è data da:

[B1.4]

L’espressione [B1.4] mostra che la corrente I è data dalla somma di due termini;precisamente:

• la corrente I′ = dovuta al solo generatore di tensione, supponendo nulla la

corrente I02

impressa dal generatore di corrente;

• la corrente dovuta al solo generatore di corrente, supponendo nulla

la f.e.m. E1

del generatore di tensione.

Le precedenti osservazioni consentono di individuare il seguente metodo di calcolodella corrente I:

• si annulla la corrente I02

, sostituendo al generatore di corrente un circuito apertoideale (figura B1.9 a) e si determina la corrente I ′ dovuta al generatore di tensione;

• si annulla la f.e.m. E1, sostituendo al generatore di tensione un cortocircuito ideale

(figura B1.9 b) e si determina la corrente I ′′ dovuta al generatore di corrente;

• si calcola la corrente effettiva I sommando, tenendo conto dei versi di percorrenza,i due contributi I′ e I′′.

′′ =+

IR

R RI

1

102

E

R R

1

1+

IV

R R RE

R

R RI

AB= =

++

+

1

11

1

102

Figura B1.9 a, bCircuito di figura B1.8: a) Effetto della f.e.m. E1; b) Effetto della corrente impressa /02.

R1

B

A

E1

RI02 = 0

+I′ =

E1

R + R1

a)

R1

B

A

E1 = 0

R

I′′ = I02 R1

R + R1

b)

I02

La regola esposta corrisponde all’applicazione di un principio generale, detto disovrapposizione degli effetti, valido per tutti i sistemi fisici lineari, non solo per quellielettrici. Esso consente di ricavare la corrente o la tensione di un qualsiasi bipolo di unarete lineare scomponendo il circuito complessivo in tanti circuiti elementari, in ognunodei quali agisce un solo generatore, in quanto vengono disattivati tutti gli altri.

La regola generale per la sua applicazione è quindi la seguente:

• data una rete lineare contenente n bipoli attivi (di corrente o di tensione) di cui sivuole calcolare una grandezza elettrica (tensione o corrente) in un generico puntodella rete, si scompone il circuito in n circuiti parziali, in ognuno dei quali agirà un


solo bipolo attivo, avente funzione di generatore in quanto rimane l’unico compo-nente in grado di fornire energia elettrica al resto della rete;

• ogni circuito parziale si ricava dalla rete iniziale disattivando tutti i bipoli attivimeno uno, dove per “disattivazione” s’intende la sostituzione dei bipoli attivi dicorrente con circuiti aperti ideali (corrente impressa I0 = 0) e la sostituzione dei bi-poli attivi di tensione con corto circuiti ideali (tensione interna E = 0);

• si calcola la grandezza elettrica incognita in ognuno dei circuiti parziali; i vari ri-sultati ottenuti sono da intendere come i contributi dei vari generatori alla gran-dezza incognita effettiva;

• si sommano algebricamente gli n risultati ottenuti, tenendo conto dei segni dei ri-sultati parziali; più specificamente, occorre tener conto dei versi delle correnti par-ziali e delle polarità delle tensioni parziali, a seconda dei casi.

Questo metodo si presta, in genere, alla risoluzione parziale di una rete, quando èrichiesto il calcolo di una determinata corrente o tensione. La sua applicazione alla ri-soluzione totale, che si basa sempre sulla procedura descritta precedentemente, risultanormalmente piuttosto onerosa, dato che prevede la risoluzione completa di n circuiti,ognuno con un solo generatore.

È utile osservare che la sovrapposizione degli effetti non è applicabile a reti nonlineari, ossia aventi anche un solo bipolo con parametri non costanti al variare dellegrandezze elettriche. Si consideri, per esempio, il semplice circuito di figura B1.10,per il quale si suppone che il resistore abbia una resistenza R variabile con la tensione.Ipotizzando che R valga 50 Ω con tensione 50 V e 80 Ω con tensione di 100 V, la cor-rente effettiva sarà pari a 100/80 = 1,25 A, in quanto nelle reali condizioni di funzio-namento la resistenza è 80 Ω; l’applicazione della sovrapposizione degli effetti porte-rebbe invece a due contributi di corrente pari ognuno a 50/50 = 1 A e, quindi, a una cor-rente di 2 A, diversa da quella reale.

E1 = 50 V

R

I

E2 = 50 V

+

+

Figura B1.10Inapplicabilità dellasovrapposizionedegli effetti.

Determinare, in valore e verso, la corrente nel resistore R4 della rete di figura B1.11.

■ La rete comprende tre bipoli attivi, due di tensione e uno di corrente. Per applicare il principio disovrapposizione degli effetti bisogna risolvere i circuiti parziali riportati nelle figure B1.12 a, B1.12 b

e B1.12 c, in cui le correnti parziali hanno i versi segnati, dipendenti dalle polarità dei generatori.Applicando la legge di Ohm e la regola del partitore di corrente si calcolano i tre contributi

alla corrente I4:

IE

R R Rc4

3

1 3 4

6

120 60 3300 0118 11 8=

+ +=

+ += =, , A mA

I IR

R R Rb4 02

1

1 3 4

0 25120

120 60 3300 0588=

+ +=

+ +=, , AA mA= 58 8,

IE

R R Ra4

1

1 3 4

12

120 60 3300 0235 23 5=

+ +=

+ += =, , A mAA

E1

A

R1

E3

I02

R3

E1 = 12 V R1 = 120 Ω

I02 = 0,25 A E3 = 6 V

R3 = 60 Ω R4 = 0,33 kΩ

++

B

R4


ESEMPIO 6


La corrente totale avrà il verso di I4b

e di I4c

, in quanto prevalenti rispetto a I4a

, e il suo va-lore sarà pari a:

I I I Ia b c4 4 4 4 23 5 58 8 11 8 47 1= − + + = − + + =, , , , mA

E1

R1

I4a

R3

+

a)

R4

R1

I02

R3

B

R4

b)

I4b

A

R1

E3

I4c

R3

+

R4

c)

Figura B1.12 a, b, cApplicazione della sovrapposizione degli effetti: scomposizione della rete di figura B1.11.

Calcolare la corrente I2

e il potenziale di B rispetto a massa nel circuito di figura B1.13.

■ Il circuito è disegnato in modo un po’ diverso dall’usuale, con le notazioni tipiche dei circuiti

elettronici. Si deve intendere che tra il punto A e massa è applicato un generatore di tensione

ideale con E1

= 10 V, mentre tra il punto B e massa agisce un generatore ideale di corrente di va-

lore 100 mA. I due circuiti parziali sono riportati nelle figure B1.14 a e B1.14 b.

I2

BA

+ 10 V

R2 = 100 Ω

I02 = 100 mA

R1 = 220 Ω


R1

R2E1

+

I2a

B

a)

R1

R2 I02

B

b)

I2b

Figura B1.14 a, bApplicazione dellasovrapposizione degli effetti all’esempio 7.

ESEMPIO 7


B1.5 Generatore equivalente di TheveninSi è visto nei paragrafi precedenti che nello studio delle reti elettriche lineari si falargo uso delle trasformazioni di bipoli in altri equivalenti (per esempio, da genera-tore reale di tensione a generatore reale di corrente) e delle riduzioni di più bipoli auno o più equivalenti (per esempio, trasformazione serie-parallelo e stella-trian-golo).

In queste operazioni è fondamentale rispettare il concetto di equivalenza agli ef-fetti esterni, per chiarire il quale si considerino (figura B1.15) le reti elettriche lineariS e S′, facenti capo, rispettivamente, ai morsetti A-B e A′-B′.

Risolvendo i due circuiti, si ha:

Dato che entrambi i contributi, per ambedue le grandezze, hanno lo stesso verso, la correntee la tensione richieste sono date da:

Si può notare che il potenziale di B rispetto a massa è esattamente uguale alla tensione ap-plicata al punto A: questo significa che il generatore di tensione funziona a vuoto e, infatti, tuttala corrente I02 = 100 mA fluisce nella resistenza R2.

V V VB Ba Bb= + = + =3 125 6 875 10, , V

I I Ia b2 2 2 31 25 68 75 100= + = + =, , mA

V R IBb b= = × × =−

2 23100 68 75 10 6 875, , V

I IR

R Rb2 02

1

1 2

100220

220 10068 75=

+=

+= , mA

V R IBa a= = × =2 2 100 0 03125 3 125, , V

IE

R Ra2

1

1 2

10

220 1000 03125=

+=

+= , A=31,25 mA

RS V

A

B

RS′ V

A′I I

B′

Figura B1.15Reti elettriche equivalenti.

È evidente che S e S′ saranno equivalenti agli effetti esterni, prescindendo da comesi presentano internamente, se, collegate allo stesso resistore R (o, in generale, allostesso bipolo), impongono ai morsetti la stessa tensione V e fanno circolare la stessacorrente I.

Essendo reti lineari, la cui caratteristica esterna risultante è una retta, l’equivalenzatra S e S′ si avrà su tutti i punti della caratteristica e, quindi, anche nel funzionamentoa vuoto (circuito aperto) e in cortocircuito (circuito chiuso con R = 0).

Ci si può chiedere, a questo punto, quale sia la più semplice rete S′ equivalente a S:per rispettare l’equivalenza tra S e S′, la rete cercata dovrà essere un bipolo attivo,avente la stessa tensione a vuoto V0 e la stessa corrente di cortocircuito I

ccdella rete S.

Queste condizioni vengono rispettate sostituendo alla rete S un generatore realedi tensione, avente f.e.m. E

The resistenza interna R

Th(figura B1.16).


Per la rete di figura B1.16 a si ha:

• tensione a vuoto V0;

• corrente di cortocircuito Icc.

Per la rete di figura B1.16 b le omonime grandezze sono:

• tensione a vuoto ETh

;

• corrente di cortocircuito Icc

= ETh

/RTh.

Imponendo l’equivalenza a vuoto e in cortocircuito si ha:

[B1.5]

[B1.6]

Quanto sopra costituisce il teorema del generatore equivalente di Thevenin, cheafferma:

ÈÈuna rete elettrica lineare, facente capo a due morsetti, pu˜ essere sostituita, rispet-tando lÕequivalenza agli effetti esterni, da un generatore reale di tensione, aventef.e.m. E

Thpari alla tensione a vuoto della rete e resistenza interna R

Thpari al rap-

porto tra la tensione a vuoto e la corrente di cortocircuito della rete; tale resistenzacoincide con quella interna della rete vista dai due morsetti considerati.

Per il calcolo delle due grandezze caratteristiche ETh

e RTh

si usa la seguente procedura:

• si interrompe la rete in due punti, in modo da separare la parte di rete di cui sivuole calcolare il generatore equivalente da quella che verrà poi collegata a talegeneratore;

• si calcola la tensione che si ha a vuoto tra i due punti d’interruzione, per la partedi rete da sostituire, e si attribuisce tale valore alla f.e.m. E

Th;

• si calcola la resistenza equivalente RTh

della parte di rete da sostituire, vista tra idue punti d’interruzione, in condizioni di “rete passiva”, ossia sostituendo i bi-poli attivi di tensione con corto circuiti (E = 0) e quelli attivi di corrente con cir-cuiti aperti (I

0= 0).

In genere si parla di generatore di tensione equivalente e ciò è certamente veroper la parte di rete che viene sostituita, nel senso che il bipolo attivo ottenuto sicomporta da generatore per quella parte di rete, considerata da sola; quando, però,tale bipolo attivo di tensione viene collegato con il resto della rete potrebbe anchefunzionare come utilizzatore attivo, nel caso in cui si venisse a localizzare ai suoicapi una tensione superiore alla f.e.m. E

Th.

RE

I

V

ITh

Th

cc cc

= =0

E VTh = 0

RS V

A

B

V

ETh

I

I

a)

+

RTh

R

b)

A'

B'

Figura B1.16 a, bGeneratore equivalente di Thevenin.

F.e.m. e resistenza interna del generatore equivalente di Thevenin



nella rete di figura B1.17.

■ Interrompendo il lato contenente R3

e sostituendo alla rete data (escluso R3) il generatore

equivalente di Thevenin si ottiene lo schema di figura B1.18.

Per il calcolo di RTh

bisogna agire sulla rete passiva di figura B1.19, in cui sono stati disat-tivati i bipoli attivi.

Si ottiene:

La f.e.m. ETh

è la tensione a vuoto (con R3

scollegato) tra i punti d’interruzione. Consideran-do che R

2e R

4sono in parallelo, si ottiene il circuito di figura B1.20.

RR R

R RR

Th=

++ =

×

++ =

2 4

2 4

1

20 80

20 8010 26 Ω

R4

R1 RTh

R2

R4

+

I02

E1

R2

R1

R3

+

ETh

RTh

I3

R3

R4

+ I3

I02

E1 = 10 V R1 = 10 Ω

I02 = 0,5 A R2 = 20 Ω

R3 = 40 Ω R4 = 80 Ω

E1

R2

R1

R3

Figura B1.18Esempio 8.Generatore equivalente di Thevenin.


Figura B1.19Esempio 8. Calcolo della resistenza del generatoreequivalente.

ESEMPIO 8


In R24

non circola corrente e non vi è caduta di tensione; la corrente I02

interessa l’unica ma-glia della rete e, quindi, si ha:

Dal circuito equivalente di figura B1.18 si ricava:

IE

R R

Th

Th

3

3

15

26 400 227=

+=

+= , A

E V E R ITh = = + = + × =0 1 1 02 10 10 0 5 15, V

R24

+

I02

I02

E1

R1

V0

Calcolare la corrente nel resistore R3

e la tensione VBC

del circuito a ponte di figura B1.21.

■ Interrompendo il lato B-C e disattivando il generatore, si ottiene il circuito di figura B1.22

per il calcolo di RTh

:

// //

A

R2

R5

R5

R1

R4

B C

D

R2

R4

R1

C

B

RTh

A D

A D

R5

0 5 1 2

0 5 1 2

1 0 6

1 0 60 728=

×

++

×

+=

, ,

, ,

,

,, kΩR R4 2+R RTh = 1

+

E1 = 10 V R1 = 0,5 kΩ

R2 = 1 kΩ R3 = 0,33 kΩ

R4 = 1,2 kΩ R5 = 0,6 kΩ

A

R3

E1

R1

D

B C

R2

R4 R5


Figura B1.22Esempio 9. Calcolo della resistenza del generatore equivalente.

Figura B1.20Esempio 8. Calcolo della f.e.m.del generatoreequivalente.

ESEMPIO 9


B1.6 Generatore equivalente di NortonNel paragrafo A2.19 è stata dimostrata l’equivalenza tra un generatore reale di ten-sione, avente f.e.m. E e resistenza interna R

i, e un generatore reale di corrente avente la

stessa resistenza interna (o conduttanza Gi= 1/R

i) e corrente impressa I

0= E/R

i.

Applicando questo concetto al generatore equivalente di Thevenin si ottiene, pertrasformazione, un generatore reale di corrente (figura B1.25), le cui grandezze carat-teristiche sono date da:

[B1.7]GR

R RN

Th

N Th= =( )1

o IE

RN

Th

Th

=

Per il calcolo di ETh

si consideri il circuito di figura B1.23. Le correnti nei due rami in paral-lelo sono date da:

IE

R R25

1

2 5

10

1 0 66 25=

+=

+=

,, mAI

E

R R14

1

1 4

10

0 5 1 25 88=

+=

+=

, ,, mA

A

R2

R5

R1

R4

B C

D

V0

I25I14

E1

+

Figura B1.23Esempio 9. Calcolo della f.e.m. del generatoreequivalente.

Figura B1.24Esempio 9.Circuito equivalente.

RTh

R3

B

C

I3+

ETh

VBC

La ETh

, pari alla tensione a vuoto V0, corrisponde alla d.d.p. tra i punti B e C ed è data da:

Il risultato positivo indica che B è il punto a potenziale maggiore; il circuito equivalente èrappresentato nella figura B1.24.

E V R I R ITh

= = + = − × + × =0 14 2 25 0 5 88 1 6 3 31,5 , ,25 , V1−

La corrente e la tensione cercate sono date da:

VBC

= R3I3

= 0,33 × 3,13 = 1,03 VIE

R R

Th

Th

3

3

3 31

0 728 0 333 13=

+=

+=

,

, ,, mA

Corrente impressa e conduttanza interna del generatore equivalente di Norton


Il rapporto rappresenta la corrente di cortocircuito del generatore

di Thevenin e, quindi, anche la corrente di cortocircuito della rete S, a cui il generatoreè equivalente.

Quanto sopra costituisce il teorema del generatore equivalente di Norton che af-ferma:

ÈÈuna rete elettrica lineare, facente capo a due morsetti, può essere sostituita, ri-spettando l’equivalenza agli effetti esterni, da un generatore reale di corrente,avente corrente impressa I

Npari alla corrente di cortocircuito della rete e resi-

stenza interna RN

uguale alla resistenza presentata dalla rete, tra i due morsetticonsiderati, in condizioni di “passività”, ossia con i bipoli attivi di tensione sosti-tuiti da corto circuiti e con i bipoli attivi di corrente sostituiti da circuiti aperti.

La procedura per il calcolo delle grandezze caratteristiche è analoga a quella espo-sta per il generatore equivalente di Thevenin, con la differenza che per calcolare I

Nbi-

sogna determinare la corrente di cortocircuito della parte di rete sostituita, ossia quellache circolerebbe in un conduttore ideale, privo di resistenza, collegato tra i due puntid’interruzione.

E

RITh

Thcc=

RTh

RV

I

+

ETh

GN RVIN

I

Figura B1.25Trasformazione del generatore equivalente di Thevenin in quello di Norton.

Ripetere l’esempio 8 (figura B1.17) con il metodo del generatore equivalente di Norton.

■ Il calcolo della resistenza rimane invariato rispetto all’esempio 8 e, quindi, si ha: RN

= 26 Ω. Il

circuito per il calcolo di IN

è quello di figura B1.26.Applicando il teorema di Millmann ai nodi A-B, si ha:

e quindi IV

RN

AB= = =

24

9 23

160 577

,, AV

E

RI

R R

AB =

+

=

+

+

=

+ 021

1

1 24

1 1

10

100 5

1

10

1

16

9,

,223 V

R1

B

A

E1

R24

I02

+

IN

Figura B1.26Esempio 10. Circuito per il calcolo di I

N.

ESEMPIO 10


Il circuito iniziale si trasforma in quello di figura B1.27, per il quale si ha:

IN

I3

RN R3

I IR

R RN

N

N

3

3

0 57726

26 400 227=

+

=

+

=, , A

Figura B1.27Esempio 10. Circuito equivalente.

B1.7 Principio di dualitàSi consideri la seguente frase, corrispondente a una legge dell’Elettrotecnica: “la resi-stenza equivalente di n resistori in serie è pari alla somma delle resistenze dei singoli re-sistori”.

Se si sostituiscono le parole “resistenza” e “serie” con i termini “conduttanza” e“parallelo” si ottiene la seguente affermazione, anch’essa relativa a una delle leggi stu-diate: “la conduttanza equivalente di n resistori in parallelo è pari alla somma delle con-duttanze dei singoli resistori”.

Quanto sopra corrisponde al principio di dualità, secondo il quale affermata unacerta proposizione, è possibile ricavare un’altra affermazione operando un cambia-mento di termini, secondo una certa corrispondenza.

La corrispondenza, per i termini incontrati finora, è la seguente:

tensione ⇔ corrente

resistenza ⇔ conduttanza

maglia ⇔ nodo

serie ⇔ parallelo

a vuoto ⇔ in cortocircuito

aperto ⇔ chiuso

Questo principio non ha un’applicazione immediata per la risoluzione delle retielettriche, ma può essere un’utile regola per ricordare le varie leggi o controllarne l’e-sattezza della formulazione.

Dimostrare che i due principi di Kirchhoff sono duali.

■ Formulando il primo principio di Kirchhoff nel seguente modo:

“la somma algebrica delle correnti in un nodo è uguale a zero”

e sostituendo i termini “correnti” e “nodo” con “tensioni” e “maglia”, si ottiene:

“la somma algebrica delle tensioni in una maglia è uguale a zero”

corrispondente proprio al secondo principio di Kirchhoff.

ESEMPIO 11


B1.8 Reti con generatori dipendentiNello studio di alcuni dispositivi elettronici si ricorre spesso alla loro modellizzazionemediante una rete elettrica, che costituisce il circuito equivalente del dispositivo inesame. In tali circuiti equivalenti possono comparire dei bipoli particolari, detti gene-ratori dipendenti (o pilotati), di tensione o di corrente, la cui tensione o corrente aimorsetti dipende linearmente dalla tensione o dalla corrente presente in un’altra partedella rete.

In particolare, si possono avere:

• generatori di tensione dipendenti da tensione (figura B1.28 a), la cui tensioneimpressa E

idipende dalla tensione V

jpresente tra due punti della rete, secondo un

coefficiente kV

che, essendo un rapporto tra tensioni, è un numero adimensionato;

• generatori di tensione dipendenti da corrente (figura B1.28 b), la cui tensioneimpressa E

idipende dalla corrente I

jpresente in un lato della rete, secondo un co-

efficiente h che, essendo un rapporto tensione/corrente, ha le dimensioni di una re-sistenza;

• generatori di corrente dipendenti da tensione (figura B1.28 c), la cui correnteimpressa I

0idipende dalla tensione V

jpresente tra due punti della rete, secondo un

coefficiente γ che, essendo un rapporto corrente/tensione, ha le dimensioni di unaconduttanza;

• generatori di corrente dipendenti da corrente (figura B1.28 d), la cui correnteimpressa I

0idipende dalla corrente I

jin un lato della rete, secondo un coefficiente

kA

che, essendo un rapporto tra correnti, è un numero adimensionato.

Per la risoluzione delle reti contenenti anche generatori dipendenti si usano le leggiviste finora, con le seguenti avvertenze:

• l’uso della legge di Ohm, dei principi di Kirchhoff e del teorema di Millmann nonrichiede particolari cautele;

• il metodo della sovrapposizione degli effetti non è, in generale, conveniente inquanto si applica solo ai generatori indipendenti e quindi non consente di conside-rare la rete come somma di n reti con un unico generatore;

• nell’applicazione dei teoremi di Thevenin e di Norton si deve tener presente chenon è possibile separare un generatore dipendente da quelle parti di rete contenentila grandezza da cui il generatore dipende;

• una parte di rete contenente solo generatori dipendenti, non avendo componenti ingrado di fornire energia elettrica, si comporta come un bipolo passivo ed è quindiassimilabile a un resistore.

I0i = Vjγ

Figura B1.28 a, b, c, dGeneratori dipendenti.

Ei = kV Vj

+

Ei = h Ij

+

I0i = kA Ij

a) b) c) d)


Risolvere la rete di figura B1.29 utilizzando i principi di Kirchhoff.

■ Scegliendo il nodo A e le maglie α e β si ottiene il seguente sistema:

Risolvendo il sistema nelle incognite VAB

, I1, I

2(si omettono, per brevità, i passaggi mate-

matici), si ottiene:

La corrente impressa dal generatore dipendente è data da:

I segni negativi di I2

e I02

indicano che i versi effettivi di queste correnti sono opposti rispetto

a quelli indicati nella figura; il segno negativo di VAB

indica che il nodo B è a potenziale mag-giore rispetto ad A.

I VAB02 0 04 0 04 12 5 0 5= = −( ) = −, , , , A

VAB = −12 5, VI2 0 125= − A ,I1 0 375= , A

I V I

I I

V I

AB

AB

1 2

2 1

2

0 04

100 100 25 0

100

+ =

+ − =

− =

,

00

⎧

⎨⎪

⎩⎪

I I I

R I R I E

V R IAB

1 02 2

2 2 1 1 1

2 2

0

0

+ =

+ − =

− =

⎧

⎨⎪

⎩⎪

I1

E1

R1

R2α β

B

A

I2+

I02 = VAB

E1 = 25 V

R1 = R2 = 100 Ω

= 0,04 A

V

γ

γ


Per il circuito dell’esempio precedente ricavare la tensione VAB

applicando il teorema diMillmann.

■ Si ha:

L’equazione è in forma implicita, contenendo VAB

in ambedue i membri. Risolvendo si ot-tiene:

VAB = −12 5, V

− =VAB 12 5,− + =2 12 5 V VAB AB ,V VAB AB= +12 5 2,

V

E

RI

R R

V

AB

AB

=+

+=

+

+

1

1

02

1 2

1 1

25

1000 04

1

100

,

11

100

0 25 0 04=

+, ,

0,02

VAB

ESEMPIO 12

ESEMPIO 13

Ese

rcit

azio

ni


Esercizio 1

Per la rete di figura B1.30 calcolare le correnti I1

e I23

, la tensione VAB

, le potenze assorbite dai tre resistori e il

rendimento del bipolo attivo E1-R1. Eseguire infine il bilancio delle potenze.

[Risultati: I1

= 15 mA; I23

= 35 mA; VAB

= 7 V; PR1

= 45 mW; PR2

= 147 mW; PR3

= 98 mW; ηη1

= 0,7]

Esercizio 2

Per la rete di figura B1.31 calcolare le correnti I1

e I3

e le tensioni VAB

e VCB

.

[Risultati: I1

= 33 mA; I3

= 153 mA; VAB

= 18,36 V; VCB

= 20,16 V]

Esercizio 3

Data la rete di figura B1.32, calcolare:

• le correnti I1, I2

e I4

mediante i principi di Kirchhoff;

• la tensione VAB

con il teorema di Millmann;

• la corrente I4

col metodo del generatore equivalente di Thevenin;

• la corrente I2

applicando la sovrapposizione degli effetti;

• la corrente I2

col metodo del generatore equivalente di Norton.

E1 = 20 V

R1 = 50 Ω

I02 = 0,12 A

R2 = 15 Ω

R3 = 120 Ω

+

I1

R1

R2

A

E1

B

R3

I3

I02

C

E1 = 10 V

I02 = 20 mA

R1 = 200 Ω

R2 = 120 Ω

R3 = 80 Ω

+

R1I1A

R2

R3

B

E1 I02

I23Figura B1.30Esercizio 1.

Figura B1.31Esercizio 2.


Ese

rcit

azio

ni


[Risultati: I1

= 0,991 A; I2

= 0,302 A; I4

= 0,189 A; VAB

= 15,1 V]

Esercizio 4

Data la rete di figura B1.33, calcolare:

• la corrente I e la tensione V applicando la sovrapposizione degli effetti;

• la corrente I e la tensione V mediante il generatore equivalente di Thevenin;

• le potenze e il rendimento del generatore equivalente che alimenta la resistenza di carico;

• la tensione VAB

e le correnti I e I1

applicando il teorema di Millmann;

• la corrente I e la tensione V col metodo del generatore equivalente di Norton.

[Risultati: I = 0,2375 A; I1

= 0,0375 A; V = 7,83 V; VAB

= 10,2 V; Pg

= 5,13 W; Pu

= 1,86 W;

Pp

= 3,27 W; ηη= 0,363]

Esercizio 5

Calcolare le correnti I1

e I3

e le tensioni VBH

, VCH

e VAC

del circuito di figura B1.34.

[Risultati: I1

= 10 mA; I3

= 20 mA; VBH

= 2,5 V; VCH

= 5,8 V; VAC

= – 0,8 V]

R1 = 0,25 k Ω

R2 = 0,33 k Ω

R3 = 100 Ω

E3 = 0,5 V

H

+

E3

R3

I3

I1 R1 R2BA

5 V + 10 mA

C

+

I1A IR2

Ru

R2 = 10 Ω

E1 = 12 V

R1 = 48 Ω

I02 = 0,2 A

Ru = 33 Ω

V

B

I02

E1

R1

I1

A

I03

I4

B

+

E1

R1

R4R2

I2 E1 = 25 V

R1 = 10 Ω

R2 = 50 Ω

I03 = 0,5 A

R4 = 80 Ω




Ese

rcit

azio

ni


Esercizio 6

Calcolare le correnti nei lati della rete di figura B1.35, usando le equazioni di Kirchhoff.

[Risultati: I1

= 2,222 A; I2

= 1,78 A; I3

= 1,558 A; I4

= 0,222 A]

Esercizio 7

Per la rete di figura B1.35 calcolare il potenziale del nodo A rispetto a massa usando il teorema di Millmann.

[Risultato: VA

= 31,1 V]

Esercizio 8


nella rete di figura B1.35 usando la sovrapposizione degli effetti.

[Risultato: I3

= 1,558 A]

Esercizio 9


nella rete di figura B1.35 usando il teorema del generatore equivalente di Thevenin.

[Risultato: I4

= 0,222 A]

Esercizio 10


nella rete di figura B1.35 usando il teorema del generatore equivalente di Norton.

[Risultato: I2

= 1,78 A]

Esercizio 11

Dopo aver calcolato il potenziale del punto A rispetto a massa per la rete di figura B1.36, determinare le cor-renti nei lati ed eseguire il bilancio delle potenze.

[Risultati: VA

= 12,73 V; I1

= 0,273 A;

I2

= 0,182 A; I3

= 0,227 A; I4

= 0,045 A]

A

I01

R2

I1I01 = 2 A R1 = 10 Ω

E2 = 40 V R2 = 5 Ω

R3 = 20 Ω R4 = 40 Ω

BR4

I4 I3

R3R1

C

I2

E2

+

Figura B1.35Esercizi 6, 7, 8, 9, 10.

Ese

rcit

azio

ni


Esercizio 12


nella rete di figura B1.36 usando il teorema del generatore equivalente di Thevenin.

[Risultato: I3

= 0,227 A]

Esercizio 13


nella rete di figura B1.36 usando il teorema del generatore equivalente di Norton.

[Risultato: I4

= 0,045 A]

Esercizio 14


nella rete di figura B1.36 usando la sovrapposizione degli effetti.

[Risultato: I2

= 0,182 A]

Esercizio 15


e la tensione d’uscita Vu

della rete di figura B1.37.

[Risultato: I04

= 1,767 A; Vu

= 26,5 V]

Esercizio 16

Calcolare, per la rete di figura B1.37, il valore che deve assumere la corrente impressa I04

per avere I4

= 2 A.

[Risultato: I04

= 0,8425 A]

E1 = 100 V

R1 = 25 Ω

R2 = 50 Ω

R3 = 15 Ω

I04 = 0,5 A

R4 = 15 Ω

I04

H

+

R4

E1

I2

GF

R1

R2

R3

I3 I4

Vu

B

I02 R3

I1

E1 = 10 V R1 = 10 Ω

I02 = 0,5 A R2 = 20 Ω

R3 = 40 Ω R4 = 80 Ω

A

R2

I2

R1

C

E1

+

R4

I4

I3

Figura B1.36Esercizi 11, 12, 13, 14.

Figura B1.37Esercizi 15, 16, 17, 18.

Ese

rcit

azio

ni


Esercizio 17


della rete di figura B1.37 usando i seguenti metodi: generatore equivalente di Thevenin,

generatore equivalente di Norton, sovrapposizione degli effetti.

[Risultato: I3

= 1,267 A]

Esercizio 18


della rete di figura B1.37 usando i seguenti metodi: generatore equivalente di Thevenin,

generatore equivalente di Norton, sovrapposizione degli effetti.

[Risultato: I2

= 0,91 A]

Esercizio 19

Calcolare la corrente d’ingresso I1

e la tensione d’uscita Vu

nella rete di figura B1.38, contenente un generatore

di corrente dipendente da tensione.

[Risultati: I1

= 44,4 mA; Vu

= 3,56 V]

Vi = 10 V R1 = 100 Ω R2 = 200 Ω

R3 = 120 Ω R4 = 80 Ω I0 = 531023 VAH

I0

H

+

R4

I1 BA

R2

R3

VuVi

R1



1. Disegnare una rete di almeno quattro lati e con almeno due bipoli attivi, in cui è applicabile direttamente ilteorema di Millmann e spiegare come si possono calcolare le correnti nei lati mediante tale applicazione.

2. Spiegare perché il principio di sovrapposizione degli effetti non è applicabile a reti non lineari.

3. Definire, utilizzando i termini specifici, che cosa si intende per generatore equivalente di Thevenin.

4. Definire, utilizzando i termini specifici, che cosa si intende per generatore equivalente di Norton.

5. Dimostrare che le definizioni di cui ai quesiti 3 e 4 rispettano il principio di dualità.

6. Definire che cosa si intende per generatore di tensione dipendente da corrente.

7. Definire che cosa si intende per generatore di corrente dipendente da tensione.

Test di verifica

Regolazione reostaticae verifica dei metodi

di risoluzione delle reti

151

B2

B2.1 Reostati e potenziometriI reostati e i potenziometri sono dei resistori che consentono di inserire in un circuitouna resistenza variabile in funzione della posizione di una presa intermedia mobile,detta cursore, come mostrato schematicamente nella figura B2.1, in cui R è la resi-stenza totale dell’elemento tra i terminali fissi 1 e 2 ed r è la resistenza tra il terminale2 e il cursore 3, variabile con la posizione del contatto strisciante.

I reostati, usati normalmente nei laboratori di misure elettriche per regolare la correnteo la tensione in un circuito con alimentazione a tensione fissa, sono costituiti (figura B2.2)da un filo nudo avvolto a spire su un supporto isolante e collegato ai morsetti 1 e 2; il cur-sore C, collegato al morsetto 3, scorre sulle spire con movimento rettilineo.

L’isolamento tra le spire è ottenuto mediante il sottile strato di aria dovuto al loro di-stanziamento.

Indicando con x la distanza di C dal terminale 2, la lunghezza lx

del filo compresotra i morsetti 2 e 3 è proporzionale a x, secondo la relazione: l

x= kx, dove il coefficiente

k dipende dalle caratteristiche costruttive del reostato. La resistenza r inserita tra i mor-setti 2 e 3 sarà pertanto data da:

[B2.1]rl

S

k

Sx

x= =

ρ ρ

r

R

3

2

C

x

1

3

R

21

Cr

Figura B2.1Resistore con presa intermediamobile (reostato o potenziometro).

Figura B2.2Reostato a filo.

Resistenza di un reostato in funzione della posizionedel cursore


Supponendo che il filo abbia resistività e sezione costante per tutta la sua lun-ghezza, la relazione [B2.1] indica che r varia linearmente con x, secondo il grafico difigura B2.3, dove l

rè la lunghezza totale del reostato.

Figura B2.3Variazione della resistenza in funzione dello spostamentodel cursore.

Figura B2.4Schema di un potenziometrorotativo.

Figura B2.5Variazione della resistenza in funzione dello spostamentoangolare del cursore (potenziometro lineare).

r

R

0αM

α

3

Cα

r

R

12

Mα

La posizione del cursore è indicata dall’angolo α, che può variare da zero a αM

; diconseguenza, la resistenza r inserita tra i morsetti 2 e 3 varierà da zero a quella totaleR di tutto l’elemento resistivo. Nel caso dei potenziometri lineari la costruzione delcomponente viene fatta in modo che la variazione di r in funzione di α sia lineare,come mostrato nel grafico di figura B2.5. Esistono comunque potenziometri costruitianche secondo altre leggi di variazione, come quelli logaritmici ed esponenziali.

I potenziometri sono prevalentemente usati nei circuiti elettronici per la regola-zione della tensione e in quelli di controllo come trasduttori, ossia come componenti ingrado di trasformare uno spostamento, rettilineo o rotatorio, in una variazione di resi-stenza. Vi sono vari tipi costruttivi: quelli rotativi sono costituiti da un elemento resi-stivo di forma circolare, sul quale può muoversi il cursore, con un movimento rotato-rio, ottenibile in vari modi (albero rotante, vite ecc.), come mostrato schematicamentenella figura B2.4.

r

x

R

0 lr

B2 • Regolazione reostatica e verifica dei metodi di risoluzione delle reti 153

B2.2 Regolazione con reostato in serieQuesto tipo d’inserzione, il cui schema elettrico è indicato nella figura B2.6, viene ge-neralmente realizzato con un reostato (e non con un potenziometro) e serve per variarela corrente in un circuito alimentato con tensione d’ingresso costante V

i.

RcVu

I+

R12

3

Vi

r

r

I

0

lmin

R

lmax

Indicando con r la resistenza della parte di reostato inserita nel circuito, collegata inserie con la resistenza di carico R

c, la corrente circolante è data da:

[B2.2]

Tale corrente può variare, a seconda della posizione del cursore, tra i seguenti duevalori estremi:

• un valore minimo con il cursore in posizione 1 (reostato tutto inseri-

to, r = R);

• un valore massimo con il cursore in posizione 2 (reostato disinserito,

r = 0).

La variazione non è lineare in quanto la [B2.2] non è l’equazione di una retta: il gra-fico indicativo è mostrato nella figura B2.7, mentre quello effettivo dipende anche daivalori delle grandezze V

ie R

cche compaiono nella [B2.2].

IV

R

i

c

max =

IV

R R

i

c

min =

+

IV

r R

i

c

=

+

Figura B2.6Regolazione della corrente con reostato in serie.

Figura B2.7Variazione della corrente in funzione di r.

Reostato in serie:corrente in funzione della resistenzainserita


La tensione Vu

sul carico varia, di conseguenza, dal valore minimo Vu min

= Rc

Imin

al va-lore massimo V

u max= R

c Imax

; esplicitando le due espressioni precedenti si ottiene:

È da notare che la regolazione con reostato in serie non consente di ottenere cor-rente nulla nel circuito: per portare la corrente a zero occorrerebbe un reostato di resi-stenza totale infinita. Il vantaggio di tale regolazione è costituito dalle ridotte perdite dipotenza che comporta, dato che la parte di reostato disinserita non è percorsa da cor-rente.

V Vu i max =V VR

R

u i

c

min =

+

1

1

Con un reostato in serie si vuole regolare da 0,1 A a 1 A la corrente in un circuito con resistenzadi carico Rc = 50 Ω. Determinare la tensione di alimentazione e la resistenza totale che deveavere il reostato.

■ La tensione di alimentazione si calcola in funzione della corrente massima:

mentre dalla formula della corrente minima si ricava:

e, quindi:

R Rc= − = − =500 500 50 450 Ω

R RV

Ic

i+ = = =

min

50

0 1500

, Ω

V R Ii c= = × =max 50 1 50 V

B2.3 Regolazione potenziometricaTale regolazione è tipica dei potenziometri, ma può essere effettuata anche mediante unreostato; nel caso di funzionamento a vuoto (R

cinfinita o comunque molto maggiore

della resistenza del potenziometro) lo schema d’inserzione è quello della figura B2.8,dove tutto il reostato è collegato in parallelo all’alimentazione e la tensione d’uscita èprelevata tra i morsetti 2 e 3 (il morsetto 2 potrebbe essere collegato a massa).

In questo caso la corrente in uscita è nulla (I2 = 0) e tutto il reostato è percorso dallacorrente I1 = V

i /R; le due sezioni del reostato possono quindi essere considerate in se-

rie. La tensione in uscita si calcola facilmente applicando la regola del partitore di ten-sione:

[B2.3]V Vr

Ru i=

3R

2

1

+

I1 I2 = 0

Vi

r

Vu Rc ➞ `

R – r

Figura B2.8Regolazione potenziometrica: funzionamento a vuoto.

Potenziometro a vuoto: tensioned’uscita in funzione della resistenza

ESEMPIO 1


Essendo costante il rapporto Vi/R, l’espressione [B2.3] rappresenta l’equazione di

una retta, del tipo y = mx, e quindi la legge di variazione di Vu in funzione di r sarà rap-presentata da una semiretta passante per l’origine (figura B2.9). La tensione in uscitavarierà linearmente dal valore zero (r = 0, cursore nella posizione 2) al valore massimo,pari alla tensione d’ingresso V

i(r = R, cursore in posizione 1).

Nel caso di funzionamento su una resistenza di carico di valore finito occorreconsiderare lo schema di figura B2.10, corrispondente al circuito di figura B2.11 a,

a sua volta equivalente a quello di figura B2.11 b, dove Req

è la resistenza del parallelotra r e R

c, pari a:

Applicando la regola del partitore di tensione allo schema di figura B2.11 b e sosti-tuendo l’espressione precedente si ottiene:

V VR

R R rV

rR

r R

rR

r RR r

u ieq

eqi

c

c

c

c

=

+ −

=+

+

+ −

RrR

r Req

c

c

=

+

r

Vi

0

Vu

R

Figura B2.9Variazione di V

uin funzione

di r per il circuito di figura B2.8.

3R

2

1

+

I1 I2

Vi

r

Vu

R – r

I

Rc

+

I1

I2Vi

r Vu

R – r

I Rc

a) b)

Req

R – r+

Vi

I1

Vu

Figura B2.10Regolazione potenziometrica: funzionamento acarico.

Figura B2.11 a, bSchemi equivalenti del circuito di figura B2.10.


Svolgendo i vari passaggi si arriva, infine, alla seguente espressione, che lega Vu

alla resistenza r della parte di potenziometro che alimenta il circuito secondario:

[B2.4]

L’espressione [B2.4] mostra che la variazione di Vu

in funzione di r non è più li-neare e, inoltre, dipende dal valore assunto da R

c. Gli estremi di variazione sono co-

munque sempre gli stessi, dato che per r = 0 si ha Vu

= 0 e per r = R si ha Vu

= Vi.

La corrente I2

erogata al carico, essendo pari a Vu/R

c, sarà legata a r dalla seguente

legge:

[B2.5]

e varierà tra gli estremi I2

= 0 (r = 0) e I2

= Vi/R

c(r = R).

IV

R rR

rR

i

c

2 =

− +

V VR

R rR

rR

u ic

c

=

− +

Potenziometro a carico: tensioned’uscita in funzione della resistenza

Potenziometro a carico:corrente erogata in funzione della resistenza

Mediante un potenziometro di resistenza R = 10 kΩ si vuole regolare la tensione ai capi di uncarico con R

c= 1 kΩ, alimentato con tensione V

i= 5 V. Ricavare il grafico di variazione della

tensione.

■ Sostituendo nella [B2.4] i valori noti (le resistenze si possono lasciare espresse in kiloohm,dato che compaiono sia al numeratore che al denominatore), si ha:

Assegnando a r dieci valori, da 1 kΩ a 10 kΩ, corrispondenti ad altrettante posizioni del cur-sore del potenziometro, e calcolando i relativi valori della tensione di uscita, si ottiene la tabellaseguente:

Riportando sul piano cartesiano la tensione Vu

in funzione della resistenza r si ricava il gra-fico di figura B2.12, dal quale si vede che la variazione di tensione non avviene linearmente eche la pendenza della curva è maggiore per i valori più elevati di r: ciò significa che, a parità divariazione della resistenza r inserita sul circuito secondario, la corrispondente variazione di ten-sione è maggiore se il cursore è prossimo al morsetto 1.

r (kΩ)

Vu (V)

0

1

2

3

4

5

5 10

V

rr

u =

− +

5

1010

r (kΩ) 1 2 3 4 5 6 7 8 9 10

Vu

(V) 0,263 0,385 0,484 0,588 0,714 0,882 1,13 1,54 2,37 5

Figura B2.12Esempio 2. Grafico della funzione V

u= f(r).

ESEMPIO 2


B2.4 Verifica dei principi di KirchhoffLa verifica sperimentale in laboratorio delle leggi di Kirchhoff delle correnti e delletensioni non presenta particolari difficoltà.

Per quanto riguarda il primo principio è sufficiente realizzare una rete resistiva conalmeno due nodi, inserire in ogni lato un amperometro e alimentarla con tensione va-riabile, ottenuta con un alimentatore regolabile o con uno fisso con regolazione poten-ziometrica, in modo da poter eseguire diverse misure.

Per ogni prova si rilevano le correnti lette dai vari strumenti e con i risultati ottenutisi verifica che per ogni nodo la somma algebrica delle correnti sia nulla.Nell’esecuzione della misura e nella valutazione dei segni delle correnti è importanteconsiderare la polarità d’inserzione degli strumenti: ogni amperometro misura una cor-rente positiva quando la stessa è entrante nel morsetto “+”; se l’indicazione è negativala relativa corrente dovrà essere considerata con il segno meno.

Per la verifica del secondo principio bisogna misurare, per ogni prova, le tensionisui vari lati di una maglia e verificare che la loro somma algebrica sia nulla, tenendopresente che la polarità positiva di ogni tensione corrisponde al morsetto “+” del rela-tivo voltmetro e viceversa. È possibile utilizzare la stessa rete realizzata per la verificadel primo principio.

Per maggiori dettagli si rimanda alle attività di laboratorio proposte dell’unità B3.

B2.5 Verifica della sovrapposizione degli effettiSi supponga di voler verificare sperimentalmente che nella rete di figura B2.13 la cor-rente I

3è pari alla somma algebrica delle correnti I

3ae I

3b, dovute rispettivamente al-

l’azione del generatore di f.e.m. E1

con E2

= 0 (generatore in cortocircuito) e all’azionedel generatore di f.e.m. E

2con E

1= 0 (generatore in cortocircuito).

R5

I3+

R4

R1 AR3 B

R2

E2E1

+

Figura B2.13Rete resistiva alimentata da due generatori di tensione.

Per effettuare tale verifica occorre realizzare in laboratorio una rete resistiva concinque resistori e alimentarla con due alimentatori regolabili che rappresentano i gene-ratori dello schema, collegati in modo tale che sia possibile disconnetterli e sostituirlicon dei cortocircuiti. In serie a R3 va collegato un amperometro di resistenza internatrascurabile, in modo che non influisca sul valore della resistenza del lato.

Lo svolgimento della prova prevede le seguenti fasi:

a) si fissa un determinato valore di E1, si pone in cortocircuito E2 e si misura la cor-rente I3a dovuta al primo generatore che, stante le polarità del circuito, dovrà esserediretta da A verso B;

b) si fissa un determinato valore di E2, si pone in cortocircuito E1 e si misura la cor-rente I3b dovuta al secondo generatore che, stante le polarità del circuito, dovrà es-sere diretta da B verso A;

c) si inseriscono ambedue gli alimentatori, regolandoli ai valori di tensione E1 ed E2usati nelle fasi precedenti, e si misura la corrente I3 dovuta all’azione congiunta deidue generatori e se ne rileva il verso.


Il principio di sovrapposizione degli effetti sarà rispettato se i risultati delle tre mi-sure verificano le seguenti uguaglianze:

nel caso di corrente I3

diretta da A verso B e:

in caso contrario.

B2.6 Determinazione del generatore equivalenteSull’argomento dell’equivalenza tra una rete elettrica lineare e un generatore di ten-sione (Thevenin) o di corrente (Norton) si può svolgere attività di laboratorio, con i se-guenti obiettivi:

• data una rete, di cui non si conosce la composizione interna, determinare, medianteapposite misure, le caratteristiche del generatore di tensione o di corrente equiva-lente alla rete stessa;

• partendo da una rete la cui composizione interna è nota, verificare che le caratteri-stiche del generatore equivalente di tensione o di corrente determinate mediante lemisure siano corrispondenti a quelle calcolate analiticamente.

In entrambi i casi la base di partenza è costituita da quanto visto nella trattazioneteorica, riassumibile nelle seguenti affermazioni:

• la f.e.m. ETh

del generatore equivalente di Thevenin corrisponde alla tensione avuoto V

0della rete;

• la corrente impressa IN

del generatore equivalente di Norton corrisponde alla cor-rente di cortocircuito I

ccdella rete;

• la resistenza RTh

del generatore equivalente di Thevenin è pari al rapporto V0/Icc

;

• la conduttanza GN

del generatore equivalente di Norton è pari al rapporto Icc

/V0.

A questo punto dovrebbe essere chiaro che per determinare sperimentalmente le ca-ratteristiche del generatore equivalente è sufficiente misurare la tensione a vuoto e lacorrente di cortocircuito della rete in esame, tra i punti corrispondenti ai terminali delbipolo equivalente.

I I Ib a3 3 3= −

I I Ia b3 3 3= −

Ese

rcit

azio

ni


Esercizio 1

Ricavare per punti la curva di I in funzione di r per la regolazione con reostato in serie di cui all’esempio 1.

Esercizio 2

Ripetere l’esempio 2 relativo alla regolazione potenziometrica della tensione nei due seguenti casi:

Rc

= 10 kΩ e Rc

= 100 kΩ, lasciando inalterati gli altri valori. Verificare che all’aumentare della resistenza di

carico il grafico di Vu

in funzione di r tende sempre più alla forma lineare; spiegarne intuitivamente il perché.



1. Spiegare la costituzione di un reostato a filo e dire come varia la resistenza inserita in funzione della posizionedel cursore.

2. Disegnare lo schema del circuito per la regolazione della corrente con un reostato in serie e ricavare le leggidella variazione della corrente e della tensione sul carico. Come variano queste grandezze in funzione dellaresistenza della parte di reostato inserita?

3. Disegnare lo schema del circuito per la regolazione potenziometrica della tensione, nell’ipotesi di consideraremolto elevata la resistenza del carico. Ricavare l’espressione della tensione d’uscita e descriverne, anche gra-ficamente, la sua variazione in funzione della resistenza della parte di potenziometro (o di reostato) collegatacon l’uscita.

4. Disegnare lo schema del circuito per la regolazione potenziometrica della tensione, nell’ipotesi di funziona-mento a carico. Ricavare l’espressione della tensione d’uscita e della corrente erogata e descriverne, anchegraficamente, la loro variazione in funzione della resistenza della parte di potenziometro (o di reostato) col-legata con l’uscita.

5. Quali grandezze elettriche bisogna misurare e quali relazioni occorre usare per determinare sperimentalmenteil generatore equivalente di Thevenin di una rete elettrica lineare?

6. Quali grandezze elettriche bisogna misurare e quali relazioni occorre usare per determinare sperimentalmenteil generatore equivalente di Norton di una rete elettrica lineare?

Test di verifica

160

B3

B3.1 Regolazione reostatica della correnteLa prova ha lo scopo di ricavare la caratteristica di regolazione di un circuito in cuiun reostato è collegato in serie a una resistenza di carico, in modo da tracciare la curvadella corrente in funzione della resistenza r inserita. Il circuito di prova è riportato nellafigura B3.1. L’alimentazione viene effettuata con un alimentatore regolabile, sul qualeviene letto direttamente il valore della tensione d’ingresso V

i. In alternativa questa ten-

sione può essere misurata mediante un voltmetro di controllo.

Per effettuare la prova si divide la guida di scorrimento del reostato (generalmentegià graduata) in 10 parti uguali e, in ogni posizione, si effettua la lettura dell’ampero-metro, raccogliendo i risultati delle misure in una apposita tabella.

Ponendo in ordinate i valori della corrente misurata I e in ascisse le posizioni del cur-sore del reostato e i corrispondenti valori della resistenza inserita, si ricava la curva di re-golazione del circuito. Se la prova è stata condotta correttamente la corrente deve diminuire

in modo non lineare dal valore massimo al valore minimo .

Indicando con In

la corrente nominale della resistenza di carico e con Rn

la sua re-sistenza nominale, i componenti dovranno essere scelti in modo da rispettare le condi-zioni seguenti:

• il valore della Imax

deve essere inferiore a quello della In, in modo da non surri-

scaldare il componente; per tale ragione la tensione di alimentazione deve essereV

i< R

n In;

IV

R R

i

c

min=

+

IV

R

i

c

max=

Le proposte presentate in questa unità hanno l’obiettivo di verificare sperimentalmente gliargomenti di misure elettriche presentati nell’unità B2. La loro esecuzione richiede semplice-mente l’impiego della strumentazione di cui sono normalmente dotati i laboratori elettrici.

+

RC

R

VVi

I

2

3

1

A+

T

r

Figura B3.1Regolazione dellacorrente: circuitodi prova.

B3 • Attività di laboratorio proposte 161

• la corrente nominale del reostato deve essere anch’essa superiore a quella massimaprevista nel circuito;

• la portata dell’amperometro va scelta in base alla corrente massima;

• la resistenza R del reostato va scelta fissando il valore della Imin

e facendo in modoche si abbia:

B3.2 Regolazione potenziometrica della tensioneLa prova ha lo scopo di ricavare la caratteristica di regolazione di un circuito in cuiun reostato (o un potenziometro) è collegato in parallelo a una resistenza di carico, inmodo da tracciare la curva della tensione d’uscita V

uin funzione della resistenza r in-

serita. Il circuito di prova è riportato nella figura B3.2. L’alimentazione viene effet-tuata con un alimentatore regolabile, sul quale viene letto direttamente il valore dellatensione d’ingresso V

i. In alternativa questa tensione può essere misurata mediante un

voltmetro di controllo.

R RV

In

i+ ≥

min

Figura B3.2Regolazione della tensione: circuito di prova.

V

+

R

+

0

D

1 2

r

i VuV

Rc1 Rc2

Per effettuare la prova si divide la guida di scorrimento del reostato (generalmentegià graduata) in 10 parti uguali, in modo che alla posizione “10” corrisponda r = R. Perogni posizione si misura, mediante il voltmetro, la tensione di uscita V

ua vuoto, po-

nendo il deviatore D nella posizione “0” di aperto, e le due diverse tensioni d’uscita acarico, rispettivamente con il deviatore nelle posizioni “1” (inserzione di R

c1) e “2” (in-

serzione di Rc2

). I risultati delle misure vanno raccolti in un’apposita tabella.Ponendo in ordinate i valori della tensione di uscita V

ue in ascisse le posizioni del

cursore del reostato e i corrispondenti valori della resistenza inserita, si ricavano le trecurve di regolazione del circuito (a vuoto, con resistenza R

c1, con resistenza R

c2).

Se la prova è stata condotta correttamente le caratteristiche di regolazione avrannoil seguente andamento:

• la caratteristica a vuoto aumenterà linearmente da zero al valore Vidella tensione

d’ingresso;

• le caratteristiche a carico aumenteranno anch’esse da zero a Vi, ma non in modo li-

neare;

• per ogni posizione del cursore la differenza tra la tensione a vuoto e quella a caricosarà maggiore per la caratteristica con resistenza di carico minore.

Per la scelta dei componenti (potenziometro, voltmetro e resistori di carico) si do-vrà tener conto del valore della tensione V

i, che è il massimo valore di tensione agente

sul circuito secondario.


B3.3 Verifica del primo principio di KirchhoffScopo della prova è quello di verificare sperimentalmente, con l’uso di tre amperome-tri, l’enunciato della legge di Kirchhoff delle correnti. Usando lo schema di misura ri-portato nella figura B3.3, le letture dei tre amperometri devono soddisfare il primoprincipio di Kirchhoff applicato al nodo B:

I1

= I2

+ I3

Figura B3.3Verifica del primo principio di Kirchhoff: circuito di prova.

R2 R3

+ +

I2 I3

A2 A3

R1

+

A1

=

+

–

I1

B

Usando un alimentatore regolabile si possono effettuare più prove con diversi valoridella tensione di alimentazione, facendo comunque circolare correnti di valore non su-periore a quelli nominali ammessi per i tre resistori. I risultati delle misure verrannoraccolti in una apposita tabella.

Se, per esempio, vengono utilizzati resistori di potenza nominale 1 W e resistenzeR

1= 120 Ω, R

2= 150 Ω, R

3= 220 Ω, le correnti massime che possono circolare saranno

pari a: I1M

= 91,3 mA, I2M

= 81,6 mA, I3M

= 67,4 mA e si potranno utilizzare milliam-perometri di portata 100 mA. Poiché la resistenza equivalente del circuito, data dallaserie tra R

1e il parallelo R

2//R

3, è pari a 209,2 Ω, la tensione massima di alimentazione

dovrà essere: V1M

= Req

I1M

= 19 V.Se vengono considerati anche gli errori assoluti commessi sulle varie letture e do-

vuti alla classe degli strumenti, per ogni prova dovrà essere verificata la seguente di-sequazione:

(I2

+ I3) – (ε

a2+ ε

a3) ≤ (I

1± ε

a1) ≤ (I

2+ I

3) + (ε

a2+ ε

a3)

ossia i margini di variazione della corrente I1

devono essere compresi tra quelli di va-riazione della somma (I

2+ I

3).

B3.4 Verifica del secondo principio di KirchhoffScopo della prova è quello di verificare sperimentalmente, con l’uso di tre voltmetri,l’enunciato della legge di Kirchhoff delle tensioni. Usando lo schema di misura ripor-tato nella figura B3.4, relativo alla stessa rete resistiva usata per la verifica del primoprincipio, le letture dei tre voltmetri devono soddisfare il secondo principio diKirchhoff applicato alla maglia α:

V1

= V2

+ V3

Usando un alimentatore regolabile si possono effettuare più prove con diversi valoridella tensione di alimentazione, facendo comunque circolare correnti di valore non su-

B3 • Attività di laboratorio proposte 163

periore a quelli nominali ammessi per i tre resistori. I risultati delle misure verrannoraccolti in una apposita tabella.

Figura B3.4Verifica del secondoprincipio di Kirchhoff:circuito di prova.

=

+

–V1

+

+

+

α R1

R2V3

V2

R3

Se, per esempio, vengono utilizzati resistori con caratteristiche uguali a quelle indi-cate nel paragrafo precedente e con tensione massima di alimentazione 19 V, è facile ve-rificare, con la regola del partitore di tensione, che si avrà: V

1M= 10,9 V e V

2M= 8,1 V.

Si potranno pertanto usare voltmetri con portate massime 20 V, 15 V e 10 V.Se vengono considerati anche gli errori assoluti commessi sulle varie letture e

dovuti alla classe degli strumenti, per ogni prova dovrà essere verificata la seguentedisequazione:

(V2

+ V3) – (ε

a2+ ε

a3) ≤ (V

1± ε

a1) ≤ (V

2+ V

3) + (ε

a2+ ε

a3)

ossia i margini di variazione della tensione V1

devono essere compresi tra quelli di va-riazione della somma (V

2+ V

3).

B3.5 Verifica della sovrapposizione degli effettiL’esercitazione ha lo scopo di verificare sperimentalmente il principio di sovrapposi-zione degli effetti applicato a una rete resistiva da realizzare in laboratorio.

Per effettuare la misura si costruisce il circuito di figura B3.5, utilizzando cinqueresistori fissi e due alimentatori regolabili, per realizzare i due generatori; i due corto-circuiti saranno costituiti da conduttori di piccola lunghezza e sezione tale da poter ri-tenere nulle le loro resistenze.

È opportuno che la prova si svolga velocemente e con valori di corrente decisa-mente inferiori a quelli nominali dei resistori, in modo da limitarne il riscaldamento,che potrebbe essere causa di non linearità della rete.

Lo svolgimento della prova prevede le seguenti fasi:

• fase a: si porta il deviatore D1 in posizione 1 e D2 in posizione 2, in modo da inse-rire il primo generatore e cortocircuitare il secondo; sul voltmetro V1 si controlla latensione di alimentazione, mentre V2 dovrà segnare zero; in questa fase si legge sul-l’amperometro A3 la corrente misurata I3a, che dovrà circolare dal nodo A al nodoB, data la polarità di E1;

Figura B3.5Verifica delprincipio disovrapposizionedegli effetti:circuito di prova.

R3R1 R2BA

+ +

21

D2

E2

V2

A3

V1

+

D1

1

2

E1

R4 R5

H

+

+


• fase b: si porta il deviatore D1 in posizione 2 e D2 in posizione 1, inserendo così ilsecondo generatore e cortocircuitando il primo; il voltmetro V

1segnerà zero e V

2la

tensione di alimentazione; in questa fase si legge sull’amperometro A3

la correntemisurata I

3b, che dovrà circolare, data la polarità di E

2, dal nodo B al nodo A (A

3 do-

vrà essere invertito di polarità, in modo che la lettura sia positiva);

• fase c: si portano i due deviatori in posizione 1, in modo da inserire entrambi i gene-ratori, e si regolano gli alimentatori in modo che i valori di E

1ed E

2, letti sui volt-

metri, siano esattamente uguali a quelli usati nelle fasi a e b; si legge su A3

la cor-rente effettiva I

3; se l’amperometro è inserito con la polarità di figura B3.5 e la let-

tura è positiva vuol dire che I3

circola da A verso B; se la lettura è negativa si invertel’inserzione dell’amperometro e si considera la corrente circolante da B verso A.

I risultati delle misure dovranno soddisfare, pur con una certa approssimazione acausa degli inevitabili errori, le seguenti relazioni:

• I3

= I3a

– I3b

se la corrente I3

è diretta dal nodo A al nodo B;

• I3

= I3b

– I3a

se la corrente I3

è diretta dal nodo B al nodo A.

B3.6 Determinazione del generatore equivalenteL’esercitazione ha lo scopo di determinare le grandezze caratteristiche del generatoreequivalente secondo Thevenin e Norton di una rete elettrica lineare da costruire in la-boratorio e comprendente, come indicato nella schema di figura B3.6, un alimentatoree tre resistori. Completano lo schema un amperometro, un voltmetro, un deviatore e unreostato di carico.

Dovrà essere ricavata anche la caratteristica volt-amperometrica del generatore.

Figura B3.6Generatore equivalente:circuito di prova.

+

R2E

R1 R3+

A

+V

2

1D

R

Con il deviatore in posizione “1” si misura la tensione a vuoto V0, dopo aver rego-

lato l’alimentatore nella posizione prescelta. Successivamente, con il deviatore in posi-zione “2” e il reostato R completamente disinserito, si misura la corrente di cortocir-cuito I

cc; in tale condizione il voltmetro segnerà una tensione nulla.

Agendo sul reostato R si fa variare la corrente circolante e si misurano, per ogni con-dizione di funzionamento, i valori della tensione e della corrente. In questo modo è pos-sibile ricavare, oltre ai valori a vuoto e in cortocircuito, altri punti intermedi della carat-teristica esterna del generatore. Tutti i valori misurati verranno raccolti in una apposita ta-bella. Con i risultati ottenuti dalle misure si eseguono, infine, le seguenti elaborazioni:

• riportando sul piano cartesiano I-V le corrispondenti coppie di valori della corrente edella tensione si disegna la caratteristica esterna del generatore, che dovrà essere unsegmento di retta avente come estremi il punto a vuoto e quello di cortocircuito;

• si determinano i parametri del generatore equivalente di Thevenin:

• si determinano i parametri del generatore equivalente di Norton:

GI

VN

cc=

0

I IN cc=

RV

Ith

cc

=0

E Vth = 0

Obiettivi

Prerequisiti

Scheda PRE-1 Richiami di elettrostatica

Scheda PRE-2 Grandezze con andamento

esponenziale nel tempo

Contenuti

• C1 Reti capacitive a regime costante

• C2 Fenomeni transitori nei circuiti capacitivi

Esercitazioni



Reti elettrichecapacitive

Modulo C

Modulo C • Reti elettriche capacitive166


1. conoscere il bipolo “condensatore elettrico” e il suo comportamento circuitale;

2. conoscere le leggi relative alle reti capacitive a regime costante;3. saper risolvere completamente una rete capacitiva, scegliendo

autonomamente il metodo di risoluzione più appropriato;4. saper risolvere parzialmente una rete, calcolando le grandezze elettriche

richieste dalle specifiche del problema;5. conoscere i fenomeni che avvengono in una rete capacitiva durante

il periodo transitorio di carica e di scarica di un condensatore;6. saper risolvere una rete capacitiva durante il periodo transitorio;7. essere in grado di verificare sperimentalmente l’evoluzione delle grandezze

elettriche durante il periodo transitorio.

Gli obiettivi dal numero 5 al numero 7 si riferiscono a reti elettriche lineari dimedia complessità, con una sola costante di tempo.

• Legge di Coulomb (nel vuoto). Due corpi puntiformi, aventi cariche elettri-che Q

1e Q

2, posti a distanza r tra loro, si attraggono (se le cariche hanno se-

gno opposto) o si respingono (se le cariche hanno lo stesso segno) con unaforza direttamente proporzionale al prodotto tra le cariche e inversamenteproporzionale al quadrato della distanza:

dove la costante k0

vale:

• Costante dielettrica assoluta (del vuoto). La costante dielettrica assoluta èdata da:

• Costante dielettrica del mezzo e costante dielettrica relativa. La forza diCoulomb che si sviluppa non nel vuoto, ma in un mezzo dielettrico, è pro-porzionale non alla costante k

0, ma alla costante k, data da:

Il rapporto:

k

kr

0 0

0

1

4

1

4

= = =π ε

π ε

ε

ε

ε

k =1

4π ε

ε

π π0

09

121

4

1

4 8 99 108 85 10= =

×

= ×−

C

Nm

2

2k ,,

k098 99 10= ×,

Nm

C

2

2

F kQ Q

r0 0

1 22

=

Obiettivi

PrerequisitiSCHEDA PRE-1 Richiami di elettrostatica

Prerequisiti 167

è la costante dielettrica relativa del mezzo isolante ed è un numero adi-mensionato. Invece il prodotto:

rappresenta la costante dielettrica di tale mezzo, espressa nella stessa unitàdi misura di ε0.Normalmente si ha ε

r> 1; quindi: ε > ε0, k < k0, F < F0, ossia la forza che si

crea tra due cariche poste in un mezzo isolante è minore di quella nelvuoto, a parità di altre condizioni.

• Campo elettrico. Una regione di spazio è sede di un campo elettrico se unacarica di prova, posta in un qualsiasi punto di quello spazio, è soggetta a unaforza di origine elettrica.

• Vettore campo elettrico. Il vettore campo elettrico indica, in modo quanti-tativo, l’intensità del campo elettrico in un punto P dello spazio, intensitàche è tanto maggiore quanto maggiore sarà la forza agente su una carica qposta in quel punto. È una grandezza vettoriale, definita dal rapporto:

e, quindi, è un vettore caratterizzato da:

a) intensità pari al rapporto , avente unità di misura [N/C] o [V/m];

b) direzione coincidente con quella della forza;c) verso anch’esso coincidente con quello della forza.

• Linee di campo. Dette anche linee di forza, le linee di campo sono delle li-nee orientate che consentono di rappresentare graficamente l’azione delcampo elettrico (o di un qualsiasi altro campo vettoriale). La forza esercitatadal campo su una carica esploratrice q, supposta convenzionalmente posi-tiva e posta in un punto P, ha sempre direzione tangente alla linea di forza inquel punto e verso coincidente con quello della linea di forza. La figura PRE-1.1 a, b, c, d mostra l’andamento delle linee di forza nei se-guenti casi: campo prodotto da una sola carica negativa, campo prodotto dauna sola carica positiva; campo prodotto da due cariche uguali e opposte;campo prodotto da due cariche uguali, positive.

• Campo elettrico uniforme. Si ha un campo elettrico uniforme quando il vet-tore è costante in intensità, direzione e verso; questo significa che: laforza F prodotta sulla stessa carica q deve essere costante in ogni punto delcampo; la direzione della forza non deve variare e, quindi, le linee di campodevono essere rettilinee; il verso della forza non deve cambiare e, pertanto,le linee di campo devono essere tutte orientate allo stesso modo.La figura PRE-1.2 mostra un caso di campo elettrico uniforme, creato dadue lamine piane e parallele, di lunghezza teoricamente infinita, caricateelettricamente con due cariche uguali e opposte, distribuite uniformementelungo la superficie delle lamine.

• Differenza di potenziale elettrico (tensione elettrica). La forza F agentesulla carica q provoca uno spostamento Δs della carica stessa, compiendo il

E

EF

q=

EF

q

ur

ur

=

ε ε ε= 0 r


Figura PRE-1.3

Superfici equipotenziali nel

caso del campo elettrico

uniforme.

–F P

+ q+

FP

+ q

a) Campo elettrico prodottoda una carica negativa.

+

F

P+ q

– +

d) Campo elettrico prodotto dadue cariche uguali, positive.

+

c) Campo elettrico prodotto dadue cariche uguali e opposte.

b) Campo elettrico prodottoda una carica positiva.

F

P+q

+

+

+

F

F

F

+Q – Q

+

+

+

+

+

+

+

+

+

+

–

–

–

–

–

–

–

–

–

–

+Q – Q

100 V

175 V

150 V

125 V

12

0 V

Figura PRE-1.1 a, b, c, d

Andamento delle linee di forza del campo elettrico, in quattro casi tipici.

Figura PRE-1.2

Campo elettrico

uniforme.

Prerequisiti 169

lavoro ΔL. La possibilità che ha il campo elettrico di compiere lavoro testi-monia che in ogni suo punto vi è dell’energia, a livello potenziale. Si defini-sce come differenza di potenziale elettrico (d.d.p.) tra due punti A e B delcampo la differenza di energia per unità di carica e quindi il rapporto:

dove VB

e VA

sono i potenziali elettrici dei due punti, proporzionali ai lorolivelli energetici.

• Superfici equipotenziali. Le superfici equipotenziali sono formate, nellospazio sede del campo, da tutti i punti aventi lo stesso potenziale elettrico equindi lo stesso livello energetico. Una carica q che si muove tra due puntidi una superficie equipotenziale non subisce alcuna variazione di energia esu di essa non si compie lavoro. Dato che il lavoro è nullo quando lo sposta-mento è perpendicolare alla direzione della forza, ne consegue che: le su-perfici equipotenziali sono perpendicolari, in ogni punto, alle linee diforza.Nella figura PRE-1.3 sono indicate le superfici equipotenziali relative alcampo elettrico uniforme di figura PRE-1.2.

ΔVW W

q

W

q

W

qV VB A B A

B A=−

= − = −

SCHEDA PRE-2 Grandezze con andamento esponenzialenel tempo

Andamento esponenziale crescente

Molti processi fisici (per esempio, il riscaldamento di un corpo, la carica di uncondensatore ecc.) avvengono, sotto determinate ipotesi, secondo una legge ma-tematica descritta dalla funzione:

[P2.1]

dove:

• y è il valore della grandezza fisica in esame all’istante t (variabile dipendentedella funzione);

• t è il tempo (variabile indipendente della funzione);

• Yfè il valore finale della grandezza y;

• τ è la costante di tempo, il cui ruolo nell’evoluzione della grandezza y verràdefinito nel seguito della trattazione;

• e = 2,71828… è la base dei logaritmi naturali o neperiani;

• è una funzione esponenziale, con esponente negativo e base e.

I valori assunti dalla funzione [P2.1], in corrispondenza di determinati valoridel tempo, sono riportati nella tabella PRE-2.1. Per il calcolo dell’esponenzialebasta usare una normale calcolatrice provvista di tale funzione.

e

t−

τ

y Y ef

t

= −⎛

⎝⎜

⎞

⎠⎟

−1 τ


Tabella PRE-2.1 Valori tipici della funzione [P2.1]

t e– y % del valore

finale

0 0 1 0 0 0

1 τ 1 0,368 0,632 Yf

0,632 63,2

2 τ 2 0,135 0,865 Yf

0,865 86,5

3 τ 3 0,0498 0,950 Yf

0,950 95

4 τ 4 0,0183 0,982 Yf

0,982 98,2

4,6 τ 4,6 0,010 0,990 Yf

0,990 99

5 τ 5 0,00674 0,993 Yf

0,993 99,3

y

Yf

t

ττt

ττ

y

Yf

0 1τ 2τ 3τ 4τ 5τ t

63%

86%95%

98% 99%

τ τ τ τ τ

100%

Il grafico che mostra l’andamento di y in funzione del tempo è riportato nellafigura PRE-2.1.

Esaminando il grafico e la tabella si possono fare le seguenti considerazioni:

• la grandezza y parte da un valore iniziale nullo e tende a un valore finale Yf,

senza però mai raggiungerlo; nel linguaggio matematico Yfrappresenta l’a-

sintoto orizzontale della funzione e i valori di y tendono asintoticamente a Yf;

• in teoria la grandezza y non arriva mai a un valore costante; in pratica la suaevoluzione si considera conclusa quando lo scostamento rispetto al valore fi-nale diventa minore di un valore prefissato, normalmente pari all’1%;

• particolarmente significativo diventa il valore 4,6τ, per il quale si ha y = 0,99Y

f(scostamento pari a 1%); il tempo T

a= 4,6τ è detto tempo di as-

sestamento e rappresenta la durata pratica del processo di crescita espo-nenziale della grandezza y; esso è direttamente proporzionale al valoredella costante di tempo, dalla quale dipende, pertanto, tale durata;

• l’aumento della grandezza y avviene con incrementi sempre decrescenti;questo si nota facilmente dalla tabella: nel primo intervallo (da 0 a 1τ) la yaumenta da 0 a 0,632Y

f(incremento del 63,2%), mentre nel secondo inter-

vallo (da 1τ a 2τ) cresce dal 63,2% all’86,5% del valore finale (incrementodel 23,3%) e successivamente sempre meno.

Figura PRE-2.1Andamento esponenzialecrescente.

Prerequisiti 171

Calcolo del valore di y, noto t

Questa operazione si esegue direttamente usando l’espressione [P2.1], come ri-portato nell’esempio seguente.

ESEMPIO a)

Conoscendo τ = 2 s e Yf= 10, calcolare il valore y

1all’istante t

1= 5 s.

■ Si ha:

Calcolo del valore di t, noto y

Questa operazione è più complessa della precedente, dato che t compare nell’e-spressione dell’esponente e non in modo esplicito. Si può ricavare una formuladiretta per il calcolo del tempo, operando nel seguente modo:

A questo punto, per ricavare l’esponente, si ricorre alla funzione inversa del-l’esponenziale, ossia al logaritmo naturale ln (funzione anch’essa presente sullecomuni calcolatrici), ottenendo:

e, infine:

[P2.2]

ESEMPIO b)

Con i dati dell’esempio a) calcolare dopo quanto tempo la grandezza y assumeil valore 6.

■ Applicando la formula [P2.2] con y1

= 6, si calcola il tempo t1

richiesto:

Andamento esponenziale decrescente

L’andamento nel tempo di una grandezza y che parte da un valore iniziale Y0

etende esponenzialmente a zero è descritto dalla funzione:

[P2.3]y Y e

t

=−

0 τ

ty

Y f

= − −⎛

⎝⎜

⎞

⎠⎟τ ln 1

− = −⎛

⎝⎜

⎞

⎠⎟t

y

Y f

τ ln 1− = −⎛

⎝⎜

⎞

⎠⎟

t y

Y fτln 1

ey

Y

t

f

−= −τ 1

y

Ye

f

t

= −−

1 τy Y ef

t

= −⎛

⎝⎜

⎞

⎠⎟

−1 τ

y Y e e ef

t

1

5

2 2 51 10 1 10 1= −⎛

⎝⎜

⎞

⎠⎟ = −

⎛

⎝⎜

⎞

⎠⎟ = −(− − −τ , )) = −( ) =10 1 0 0821 9 18, ,

ty

Y f1 1 2 1

6

102 0 4= − −

⎛

⎝⎜

⎞

⎠⎟ = − −⎛

⎝⎜⎞⎠⎟

= − =τ ln ln ln , −− − =2 0 916 1 832( , ) , �s


I valori assunti dalla funzione [P2.3], in corrispondenza di determinati va-

lori del tempo, sono riportati nella tabella PRE-2.2.

Tabella PRE-2.2 Valori tipici della funzione [P2.3]

t e– y % del valore

iniziale

0 0 1 Y0

1 100

1 τ 1 0,368 0,368 Y0

0,368 36,8

2 τ 2 0,135 0,135 Y0

0,135 13,5

3 τ 3 0,0498 0,0498 Y0

0,0498 4,98

4 τ 4 0,0183 0,0183 Y0

0,0183 1,83

4,6 τ 4,6 0,010 0,010 Y0

0,010 1

5 τ 5 0,00674 0,00674 Y0

0,00674 0,674

Il grafico che mostra l’andamento di y in funzione del tempo è riportato nellafigura PRE-2.2.

y

Y0

t

ττ

t

ττ

Dall’esame del grafico e della tabella scaturiscono le seguenti considera-zioni:

• la grandezza y parte dal valore iniziale Y0

e tende a un valore finale nullo,senza però mai raggiungerlo; nel linguaggio matematico si dice che y tendeasintoticamente a zero;

• in teoria la grandezza y non si annulla mai; in pratica la sua evoluzione siconsidera conclusa dopo il tempo di assestamento T

a= 4,6τ, quando il suo

valore è pari all’1% di quello iniziale;

• la diminuzione della grandezza y avviene con decrementi sempre più piccoli;questo si nota facilmente dalla tabella: nel primo intervallo (da 0 a 1τ) la ydiminuisce da Y

0a 0,368Y

0(decremento del 63,2%), mentre nel secondo in-

tervallo (da 1τ a 2τ) diminuisce dal 36,8% al 13,5% del valore iniziale (de-cremento del 23,3%) e successivamente sempre meno.

y

Y0

0 t 2 t 3 t 4 t 5 t t

100%

37%

14%

2%5%

1%

τ τ τ τ τ1

Figura PRE-2.2Andamento esponenzialedecrescente.

Prerequisiti 173

Calcolo del valore di y, noto t

Questa operazione si esegue direttamente usando l’espressione [P2.3], come ri-portato nell’esempio seguente.

ESEMPIO c)

Conoscendo τ = 0,1 s e Y0

= 100, calcolare il valore y1

all’istante t1

= 0,35 s.

■ Si ha:

Calcolo del valore di t, noto y

In questo caso l’incognita t compare nell’espressione dell’esponente e non inmodo esplicito. Si può ricavare una formula diretta per il calcolo del tempo,operando nel seguente modo:

e, infine:

[P2.4]

ESEMPIO d)

Con i dati dell’esempio c) calcolare dopo quanto tempo la grandezza y assumeil valore 70.

■ Applicando la formula [P2.4] con y1

= 70, si calcola il tempo t1

richiesto:

ty

Y= −

⎛⎝⎜

⎞⎠⎟

τ ln0

− =⎛⎝⎜

⎞⎠⎟

t y

Yτln

0

ln

ey

Y

t−

=⎛⎝⎜

⎞⎠⎟

τ ln0

ey

Y

t−

=τ

0

y Y e e e

t

1 0

0 35

0 1 3 51

100 100 100= = = = ×− −

−

τ,

, , 00 0302 3 02, ,=

ty

Y1

1

0

0 170

1000 1 0= −

⎛⎝⎜

⎞⎠⎟

= ⎛⎝⎜

⎞⎠⎟

= −τ ln – , ln , ln ,, , ( , ) , �7 0 1 0 357 0 0357= − − = s

Reti capacitivea regime costante

174

C1

In questa unità verrà studiato un nuovo tipo di bipolo, detto condensatore, e verranno esaminatele reti capacitive, ossia reti comprendenti condensatori variamente collegati tra loro. Lo studioverrà condotto a regime costante, supponendo che si siano esauriti i fenomeni transitori di ca-rica dei condensatori e che tutte le grandezze elettriche interessanti la rete si possano ritenerecostanti nel tempo.

C1.1 CondensatoreNella sua forma più semplice (condensatore piano), un condensatore è un dispositivoelettrico costituito da due piastre conduttrici (armature) piane e parallele, provviste didue terminali di collegamento e separate tra loro da uno strato di isolante, detto dielet-trico (figura C1.1); il suo simbolo elettrico è indicato nella figura C1.2.

terminale terminale

armature

dielettrico

Figura C1.1Schematizzazione delcondensatore piano.

Quando il condensatore non è elettricamente carico, entrambe le armature sononello stato “neutro”, ossia possiedono in uguale misura cariche elettriche positive (pro-toni) e negative (elettroni). Collegando il condensatore a un generatore elettrico aventef.e.m. E ai suoi capi (figura C1.3 a), gli elettroni dell’armatura A vengono forzati dalgeneratore, che fornisce loro energia, a fluire verso l’armatura B, stabilendo così unmoto di elettroni da A verso B e quindi una circolazione di corrente elettrica (aventeconvenzionalmente il verso delle cariche positive, opposto a quello degli elettroni) daB verso A, in accordo con la polarità del generatore.

L’armatura A, perdendo elettroni, si caricherà positivamente (eccesso di cariche po-sitive), mentre l’armatura B acquisterà un’uguale carica negativa; tra le due armaturenascerà una d.d.p. elettrica e, quindi, una tensione che aumenterà proporzionalmentealla carica elettrica delle due armature.

Figura C1.2Simbolo del condensatore.

C1 • Reti capacitive a regime costante 175

È importante tener presente che, durante tutto il processo di carica del condensa-tore, gli elettroni circoleranno soltanto all’esterno del condensatore stesso, attraverso iterminali di collegamento e il generatore; nessun elettrone passerà attraverso il dielet-trico, data la sua natura di isolante elettrico. Questo significa che la corrente di caricadi un condensatore interessa soltanto il circuito esterno.

La circolazione degli elettroni terminerà quando la tensione VC

sul condensatore ar-riverà al valore della f.e.m. E del generatore: in queste condizioni le due tensioni,agendo in opposizione, faranno sì che nella maglia non vi sia più alcuna tensione ingrado di far circolare corrente (figura C1.3 b).

Se il condensatore viene scollegato dall’alimentazione (figura C1.3 c), la carica ac-cumulata sulle armature fino a quel momento rimarrà immagazzinata nel condensatorestesso, dato che le due armature sono tra loro isolate dallo strato di dielettrico. In teo-ria il condensatore non si dovrebbe scaricare mai; in realtà, a causa delle inevitabili im-perfezioni dello strato isolante, vi sarà una debolissima circolazione di elettroni da Bverso A, fino ad annullare la d.d.p. tra le armature.

Per far avvenire velocemente il processo di scarica occorre collegare tra loro le ar-mature, tramite un resistore (figura C1.3 d): gli elettroni sull’armatura B, non più for-zati dal generatore, fluiranno verso l’armatura A e si creerà pertanto una corrente discarica da A verso B, di verso opposto a quella di carica, che cesserà quando le arma-ture ritorneranno allo stato neutro. L’energia elettrostatica immagazzinata nel conden-satore durante la carica verrà interamente dissipata per effetto Joule nel resistore.

Figura C1.3 a, b, c, dFasi del processo di carica e di scarica di un condensatore.

A B

+

+

+

+

+

–

–

–

–

–

VC = E

c) Il condensatore, scollegato dalgeneratore, rimane carico.

- -

-

-

-

-

- -

I

A B

E

a) Durante il processo di caricagli elettroni passanodall’armatura A alla B.

+ –

b) Il condensatore è carico allatensione VC = E ; il flusso dielettroni si è interrotto.

A B

+ –

+

+

+

+

+

–

–

–

–

–

E

VC = E I = 0

- -

-

-

-

-

- -

I

A B

R

d) Durante il processo di scaricagli elettroni ritornano sull’armaturaA e la tensione VC diminuisce.

+

+

+

+

+

–

–

–

–

–

VC

I

I


Nella pratica costruttiva le forme che assumono i condensatori sono varie, a se-conda del tipo (condensatori ceramici, elettrolitici, a film plastico ecc.); la descrizionedelle particolarità tecnologiche esula dai limiti del testo.

Polarizzazione del dielettrico

La presenza di cariche elettriche uguali e opposte sulle armature di un condensatore fanascere al suo interno un campo elettrico, le cui linee di forza, nel caso di un conden-satore piano ideale, sono rettilinee e parallele tra loro (figura C1.4).

L’intensità E del vettore campo elettrico, da non confondere con la f.e.m. di ungeneratore, visto che hanno lo stesso simbolo, è legata alla tensione V tra le armature ealla distanza d tra le stesse, secondo la relazione:

[C1.1]

L’espressione [C1.1] mostra che E si misura in volt su metri (più frequentemente inkilovolt su millimetro o kilovolt su centimetro) e che l’intensità del campo è tanto mag-giore quanto più piccola è la distanza, a parità di tensione V.

Il campo elettrico agisce per induzione elettrostatica sulle molecole del dielettrico,polarizzandole, ossia attirando la parte positiva delle stesse verso l’armatura negativa eviceversa (figura C1.5); questo fenomeno è maggiormente evidente se il dielettrico èformato da molecole di tipo polare, costituite con legami ionici.

A questa azione si oppongono le forze di coesione molecolare, per cui all’internodel condensatore si crea uno stato di equilibrio tra forze contrapposte, simile a quelloche si ha in una molla tesa. Se la tensione tra le armature aumenta, anche l’intensità delcampo elettrico cresce e, di conseguenza, aumenta la forza esercitata sulle molecoledalla carica presente sulle armature; lo stato di equilibrio permane sino a quando non sisupera la forza di coesione molecolare: oltre tale limite gli elettroni del dielettrico ven-gono “strappati” dalle molecole, innescando una scarica interna che danneggia il con-densatore (scarica disruptiva). Il massimo valore del rapporto V/d sopportabile daldielettrico costituisce la sua rigidità dielettrica, che dipende dal tipo di isolante: nor-malmente si va da qualche unità alle centinaia di kilovolt al millimetro.

C1.2 Capacità di un condensatoreUn condensatore, dal punto di vista del comportamento circuitale, è un bipolo in gradodi accumulare carica elettrica sulle sue armature quando viene caricato da un circuitoesterno e di conservarla anche dopo essere stato scollegato.

Dato che il processo di carica continua fino a quando non si raggiunge la tensioneimposta dal circuito esterno (compatibilmente con la tensione massima sopportabiledal condensatore), è evidente che la quantità di carica accumulata sarà direttamenteproporzionale alla tensione, secondo la relazione:

[C1.2]

Si definisce capacità del condensatore il rapporto:

[C1.3]

Ponendo V = 1 V nell’espressione [C1.3] si ha che C e Q coincidono numericamentee quindi si può affermare che:

CQ

V=

Q C V=

EV

d=Figura C1.4

Campo elettrico all’interno di un condensatore piano.

Figura C1.5Polarizzazionedel dielettrico.

+Q – Q

V

+Q – Q

V

– + – + – +

– + – + – +

– + – + – +

– + – + – +

– + – + – +

– + – + – +

– + – + – +

Carica di un condensatore


ÈÈla capacità di un condensatore rappresenta la carica elettrica accumulata sulcondensatore stesso per unità di tensione applicata.

La capacità si misura in farad (F): il valore di 1 F indica che il condensatore imma-gazzina la carica di 1 C per ogni volt di tensione applicata. Dato che i condensatorireali hanno capacità molto inferiori a 1 F, in pratica si usano i sottomultipli microfarad(1 μF = 1 × 10–6 F), nanofarad (1 nF = 1 × 10–9 F) e picofarad (1 pF = 1 × 10–12 F).

Dall’espressione [C1.2] si ottiene la formula inversa:

[C1.4]

che consente di ricavare la tensione sul condensatore.

L’espressione [C1.2], essendo C costante, può essere intesa come l’equazione diuna retta passante per l’origine (figura C1.6); essa costituisce l’equazione caratteri-stica del bipolo condensatore.

VQ

C=

Tensione ai capi di un condensatore

a) Un condensatore accumula la carica Q = 100 μC con V = 10 V. Calcolare la sua capacitàin microfarad.

b) Un condensatore di capacità 5 μF viene caricato con tensione 100 V. Calcolare la caricaimmagazzinata.

c) Calcolare la tensione occorrente per avere una carica di 100 nC in un condensatore di ca-pacità 0,005 μF.

■ Per il calcolo a si ha:

Nel calcolo b la carica è data da:

Per il calcolo c si ha:

VQ

C= =

×

×=

×

×=

−

−

−

−

100 10

0 005 10

100 10

5 1020

9

6

9

9, V

Q CV= = × × = ×− −5 10 100 500 106 6 C=500 Cμ

CQ

V= =

×= × =

−

−100 10

1010 10 10

66 F Fμ

All’aumentare della capacità C la carica, a parità di tensione, aumenta; nella figuraC1.7 sono riportate le caratteristiche, limitate ai semiassi positivi, di due condensatoridi diversa capacità.

Q

Q = CV

VOFigura C1.6Caratteristica

carica-tensione

di un condensatore.

ESEMPIO 1


Capacità del condensatore piano

L’espressione [C1.3] è valida per un qualsiasi condensatore, in quanto discende dalladefinizione di capacità. Nel caso di un condensatore piano è possibile ricavare un’altraespressione della capacità, in funzione delle caratteristiche costruttive del componente:

[C1.5]

dove A è la superficie delle armature, d è la loro distanza ed ε è la costante dielettricadel materiale isolante interposto, pari al prodotto:

[C1.6]

tra la costante dielettrica assoluta del vuoto ε0

(detta anche permettività assoluta) e lacostante dielettrica relativa ε

rdell’isolante, dipendente dal tipo di materiale dielettrico.

Essendo ε0

= 8,85 × 10−12

F/m, l’espressione [C1.5] diventa:

[C1.7]

Esprimendo A in metri quadrati e d in metri, la [C1.7] fornisce il valore di C in farad.La costante dielettrica relativa gioca un ruolo importante nella costruzione di con-

densatori di elevata capacità: usando materiali con elevati valori di εraumenta la capa-

cità del condensatore, a parità di dimensioni geometriche. Per la maggior parte dei die-lettrici i valori di ε

rvariano da 1 a 10, ma vi sono anche materiali particolari, come il

titanato di bario, con costante dielettrica relativa di qualche migliaio.

C1.3 Energia elettrostaticaDurante il processo di carica il generatore esterno fornisce al condensatore energia elet-trica, che resta immagazzinata nel condensatore stesso sotto forma di energia poten-ziale elettrostatica.

Per calcolare la quantità di energia accumulata in un condensatore di capacità C siconsideri il grafico di figura C1.8, dove V e Q sono rispettivamente i valori finali dellatensione e della carica elettrica.

CA

d

r=

×( )−8 85 10 12, F m ε

ε ε ε= 0 r

CA

d=

ε

Q

Q2 > Q1

Q1

V V

C1

C2 > C1

O

Figura C1.7All’aumentare dellacapacità aumenta la carica,a parità di tensione.

Calcolare la capacità di un condensatore piano avente A = 0,1 m2, d = 5 mm, εr= 5.

■ Mediante l’espressione [C1.7] si ricava immediatamente:

CA

d

r=×

=× × ×

×=

− −

−

8 85 10 8 85 10 5 0 1

5 100 8

12 12

3

, , ,,

ε885 10 9× − F=0,885 nF

Capacità di un condensatorepiano

Capacità in funzione della costante dielettricarelativa

ESEMPIO 2

C1 • Reti capacitive a regime costante179

q

V v

W

Q

Δv

ΔW

q1

q2

O

Quando il condensatore subisce una variazione di tensione Δv, la carica si

incrementa dal valore q1

al valore q2. Indicando con il valore medio del-

la carica nell’intervallo considerato, l’incremento di energia immagazzinata nel conden-satore sarà pari a:

e corrisponderà all’area del rettangolo evidenziato nella figura C1.8.Durante tutto il processo di carica la tensione passerà da zero a V e la carica da zero

a Q; l’energia totale sarà data dalla somma di tutti gli incrementi:

e corrisponderà all’area del triangolo sotteso al segmento di retta del grafico di figuraC1.8, area data da:

[C1.8]

Sostituendo nella [C1.8] le espressioni [C1.2] e [C1.4] si ha anche:

[C1.9]

[C1.10]

Dalla formula [C1.9] si deduce che, a parità di tensione applicata, l’energia im-magazzinata in un condensatore è direttamente proporzionale alla sua capacità.

WQ

C=

1

2

2

W CV=1

22

WQV

=2

W W= ∑Δ

ΔW = qm

Δv

qq q

m =+1 2

2

Figura C1.8Energiaimmagazzinata in un condensatore.

Un condensatore di capacità C = 20 μF viene caricato con tensione V = 100 V; calcolare la ca-rica e l’energia accumulate.

■ Usando le formule [C1.2] e [C1.8] si ha:

Allo stesso risultato si perviene calcolando l’energia con la [C1.9] o con la [C1.10]:

WQ

C= =

×( )× ×

=−

−

1

2

2 10

2 20 100 1

2 3 2

6 J,W CV= = × × × =−1

20 5 20 10 100 0 12 6 2, , J

WQV

= =× ×

= ×−

−

2

2 10 100

2100 10

33 J=0,1 J

Q CV= = × × = × =− −20 10 100 2000 10 26 6 C mC

Formule per il calcolo dell’energia elettrostatica

ESEMPIO 3


C1.4 Condensatori in serieSi considerino n condensatori di capacità C

1, C

2, …, C

n, collegati tra loro in serie, come

mostrato nella figura C1.9, con il terminale di uscita dell’uno connesso al terminaled’ingresso dell’altro.

Chiudendo il circuito esterno inizierà il processo di carica, durante il quale si avràla circolazione della stessa corrente I nei conduttori di collegamento tra un condensa-tore e l’altro e nel lato del generatore, fino a quando i condensatori saranno completa-mente carichi e la tensione totale bilancerà la f.e.m. E del generatore.

Dato che ogni condensatore viene caricato dalla stessa corrente e per lo stesso in-tervallo di tempo, le cariche saranno uguali per tutti i condensatori (Q = It, in gene-rale) e si avrà la situazione indicata nella figura C1.10 a.

Indicando con Q il valore comune della carica, le tensioni sui vari condensatori sa-ranno date da:

[C1.11]

La tensione totale sarà pari alla somma di quelle parziali:

[C1.12]

Gli n condensatori collegati in serie dello schema di figura C1.10 a saranno equiva-lenti a un solo condensatore di capacità C

eq(figura C1.10 b), avente la stessa carica Q

e tensione pari a quella totale; per questo condensatore vale la legge:

[C1.13]VQ

CT

eq

=

V V V VT n= + + +1 2

VQ

CV

Q

CV

Q

Cn

n1

12

2

= = =

A B A B A BC1 C2 Cn

I I

I

RE

+

Figura C1.9Collegamento in serie: la corrente di carica è la stessa per gli n condensatori.

Figura C1.10 a, bCondensatori in serie e circuitoequivalente.

V1

C1 C2 Cn

I = 0

RE

+

+ – + – + –

V2 Vn

Ceq

RE

+

+ –

Q

VT = E

Q1 = Q2 = . . . = Qn = Q

VT = E

Condensatori in serie: tensioniparziali

Condensatori in serie: tensionetotale

a) b)


Sostituendo le espressioni [C1.11] e [C1.13] nella [C1.12] si ha:

e, quindi, semplificando Q:

da cui si ottiene:

[C1.14]

L’espressione [C1.14] permette di calcolare il valore della capacità equivalente di ncondensatori in serie, note le capacità dei singoli condensatori.

È facile notare che l’espressione è analoga a quella di n resistori in parallelo. Ciòconsente di affermare che la capacità equivalente di una serie di condensatori ha va-lore inferiore a quello della capacità più piccola.

Per quanto riguarda le cariche e le tensioni parziali, valgono le seguenti regole:

�� • tutti i condensatori collegati in serie hanno carica elettrica uguale;

• le tensioni sui condensatori in serie sono inversamente proporzionali alle ri-spettive capacità, come risulta evidente dalle relazioni [C1.11]; il condensatorecon capacità minore assume la massima tensione e viceversa.

Condensatori con capacità uguali

Se tutti i condensatori in serie hanno la stessa capacità C, la formula [C1.14] diventa:

e, quindi:

[C1.15]

��La capacità equivalente è pari a quella dei vari condensatori divisa per il loronumero.

Due condensatori in serie

In questo caso si ha:

e, quindi:

[C1.16]CC C

C Ceq =

+

1 2

1 2

C

C C

C C

C C

eq =

+

=+

1

1 1

1

1 2

2 1

1 2

CC

neq =

C

C C CnC

eq = =1

111

+1

+ +1

C

C C C

eq

n

=

+ + +

11 1 1

1 2

1 1 1 1

1 2C C C Ceq n

= + + +

Q

C

Q

C

Q

C

Q

Ceq n

= + + +

1 2

Capacità equivalente di una serie di condensatori

Capacità equivalente di una serie di condensatoriuguali

Capacità equivalente di due condensatori in serie

...

...

...


formula analoga a quella di due resistori in parallelo.Se C

1= C

2= C, dalla [C1.15] si ottiene:

ossia la capacità equivalente si dimezza.

CC

eq =2

Tre condensatori, di capacità C1

= 10 μF, C2

= 5 μF e C3

= 20 μF, sono collegati in serie e sot-toposti alla tensione V

T= 15 V. Calcolare la capacità equivalente e le tensioni parziali.

■ Applicando la formula [C1.14] si ha:

La carica Q, comune ai tre condensatori, è data da:

Con le espressioni [C1.11] si calcolano le tensioni sui tre condensatori:

VQ

CV

Q

CV

Q

C1

1

6

6 2

2

6

6 3

3

6

6

42 10

10 104

42 10

5 108

42 10

20 102 14= =

×

×= = =

×

×= = =

×

×=

−

−

−

−

−

−

,9,29

,9,58

,9, VV V

Q C Veq T= = × × =−2 86 10 15 42 96, , Cμ

C

C C C

eq =

+ +

=

+ +

=

F1

1 1 1

1

1

10

1

5

1

20

2 86

1 2 3

, μ

Calcolare quanti condensatori della stessa capacità C = 330 pF occorre collegare in serie peravere una capacità equivalente pari a 22 pF.

■ Dalla formula inversa della [C1.15] si ricava:

nC

Ceq

= = =330

2215

+

–

VT

Ci

C2

C1

–

+

–

+

V1

V2

Vi

Vn

–

+

–

+

Cn

Figura C1.11Regola del partitoredI tensione.

C1.5 Regola del partitore di tensioneLa regola del partitore di tensione capacitivo consente di calcolare le tensioni parzialisui singoli condensatori in serie, in funzione della tensione totale, senza dover ricorrereal calcolo della carica.

Considerando il condensatore i-esimo della serie di figura C1.11, la carica è data da:

La stessa carica è pari a:

e, quindi:

da cui si ricava:

[C1.17]V VC

Ci T

eq

i

=

C V C Vi i eq T=

Q C Veq T=

Q C Vi i=

ESEMPIO 4

ESEMPIO 5


Si può, quindi, affermare che:

ÈÈnel collegamento in serie la tensione su ogni condensatore è pari alla tensionetotale per il rapporto tra la capacità equivalente e quella del condensatore con-siderato.

I condensatori in serie sono spesso usati come divisori di tensione capacitivi, uti-lizzati per ottenere una tensione d’uscita (tensione su uno o più condensatori della se-rie) minore di quella d’ingresso (tensione totale). Il rapporto C

eq /C

irappresenta allora

il fattore di riduzione, pari al rapporto Vout

/Vin

.

Nel caso di n condensatori uguali in serie la [C1.17] diventa:

e, quindi:

[C1.18]

ossia su n condensatori uguali in serie la tensione totale si divide in n parti uguali.

Nel caso di due condensatori, di capacità C1

e C2, l’applicazione della [C1.17] porta

alle seguenti espressioni:

la cui dimostrazione si lascia per esercizio.

V VC

C CT2

1

1 2

=+

V VC

C CT1

2

1 2

=+

VV

ni

T=

V V

C

n

CV

C

nCi T T= =

Condensatoriuguali in serie:tensione su uncondensatore

Partitoredi tensione capacitivonel caso di duecondensatori

Calcolare la tensione VAB

per il circuito di figura C1.12.

■ La Ceq

della serie dei quattro condensatori è pari a:

C

C C C C

eq =

+ + +

=

+ + +

= 1

1 1 1 1

1

1

2 5

1

1

1

2

1

10

0

1 2 3 4 ,

,55 Fμ

+

–

C3

C2–

+

–

+

VAB

A

B

VT

–+

+–

C4

C1

C1 = 2,5 μF

C2 = 1 μF

C3 = 2 μF

C4 = 10 μF

VT = 5 V

Figura C1.12Esempio 6.

ESEMPIO 6


C1.6 Condensatori in paralleloSi considerino n condensatori di capacità C

1, C

2, …, C

n, collegati tra loro in parallelo,

come mostrato nella figura C1.13, con i terminali omonimi (armature di tipo A e ditipo B) collegati tra loro.

Durante il processo di carica, sul circuito esterno di ogni condensatore circolerà unadiversa corrente (I

1, I

2, …, I

n); il generatore fornirà una corrente I, somma delle correnti

parziali. Quando tutti i condensatori saranno carichi, la circolazione di corrente cesseràe ogni condensatore presenterà ai suoi capi una tensione pari alla f.e.m. del generatore,mentre le cariche saranno diverse, in quanto causate da differenti correnti (Q = I t, ingenerale); la situazione si presenterà come indicato nella figura C1.14 a.

+

R

E

I

I1 I2 In

A

B

A

B

A

B

C1 C2 Cn

InI2I1

I

Figura C1.13Collegamento in parallelo: ognicondensatore vienecaricato da unadiversa corrente.

R

E

+V

Q1

C1

+

–

Q2

C2

+

–

Qn

Cn

+

–

R

E

+V

QT

Ceq

+

–

V1 = V2 = . . . = Vn = V = E

I = 0

Condensatori inparallelo: caricatotale

Figura C1.14 a, bCondensatori in parallelo ecircuito equivalente.

La tensione cercata è quella ai capi della serie C2-C

3, la cui capacità equivalente è data da:

Applicando la [C1.17] si ricava:

V VC

CAB T

eq= = =

23

50 5

0 6673 75

,

,, V

CC C

C C23

2 3

2 3

1 2

1 20 667=

+=

×

+= , Fμ

La carica totale sarà data dalla somma aritmetica delle cariche parziali:

e, quindi:

[C1.19]Q C V C V C V C C C VT n n= + + + = + + +( )1 2 1 2

Q Q Q QT n= + + +1 2 …

… …

a) b)


Il parallelo degli n condensatori sarà equivalente a un solo condensatore di capacitàC

eq(figura C1.14 b), a patto che la carica totale e la tensione siano uguali. Per il con-

densatore equivalente si avrà:

[C1.20]

Uguagliando i secondi membri delle espressioni [C1.19] e [C1.20] si ha:

da cui si ricava:

[C1.21]

Per il collegamento in parallelo la capacità equivalente è la somma aritmeticadelle capacità dei singoli condensatori, analogamente al collegamento in serie dei re-sistori. Si può notare che la capacità equivalente è sempre maggiore della capacitàpiù grande tra quelle dei singoli condensatori in parallelo.

Per quanto riguarda le cariche e le tensioni parziali, valgono le seguenti regole:

�� • tutti i condensatori collegati in parallelo hanno la stessa tensione;

• le cariche sui vari condensatori in parallelo, date da Qi= C

iV, sono direttamente

proporzionali alle rispettive capacità e quindi sul condensatore con capacità mag-giore si accumulerà la maggiore carica elettrica e viceversa.

Condensatori con capacità uguali

Se tutti gli n condensatori in parallelo hanno la stessa capacità C, la formula [C1.21]diventa:

[C1.22]

e quindi:

��la capacità equivalente è pari alla capacità di un condensatore moltiplicata per ilnumero dei condensatori uguali in parallelo.

C nCeq =

C C C Ceq n= + + +1 2

C C C V C Vn eq1 2+ + +( ) =

Q C VT eq=

Capacità equivalente deicondensatori inparallelo

Capacità equivalente di condensatoriuguali in parallelo

Tre condensatori di capacità C1

= 47 pF, C2

= 10 pF e C3

= 0,001 nF sono collegati in paral-lelo e sottoposti alla tensione V = 10 V. Calcolare la capacità equivalente, la carica totale equelle parziali.

■ Considerando che C3

= 0,001 nF = 1 pF, con l’applicazione della formula [C1.21] si ha:

La carica totale è pari a:

Le cariche parziali saranno date da:

Q C V3 3121 10 10 10= = × × =− pC

Q C V2 21210 10 10 100= = × × =− pCQ C V1 1

1247 10 10 470= = × × =− pC

Q C VT eq= = × × =−58 10 10 58012 pC

C C C Ceq = + + = + + =1 2 3 47 10 1 58 pF

…

…

ESEMPIO 7


C1.7 Regola del partitore di caricaLa regola del partitore di carica consente di calcolare le cariche parziali sui singoli con-densatori in parallelo, in funzione della carica totale, senza dover ricorrere al calcolodella tensione.

Considerando il condensatore i-esimo del parallelo di figura C1.15, la tensione èdata da:

VQ

C

i

i

=

Partitore di caricaper i condensatoriin parallelo

Ci

Qi

+

–

C2

Q2

+

–

C1

Q1

+

–

V

+

–

Cn

Qn

+

–Figura C1.15Regola del partitoredi carica.

Partitore di caricanel caso di condensatoriuguali in parallelo

La stessa tensione è pari a:

e, quindi:

da cui si ricava:

[C1.23]

Si può quindi affermare che:

ÈÈnel collegamento in parallelo la carica su ogni condensatore è pari alla carica

totale per il rapporto tra la capacità del condensatore considerato e quella to-

tale.

Nel caso di n condensatori in parallelo di uguale capacità, la [C1.23] diventa:

da cui si ricava:

[C1.24]

ossia su condensatori in parallelo di uguale capacità la carica totale si divide in parti

uguali.

QQ

ni

T=

Q QC

nCi T=

Q QC

Ci T

i

eq

=

Q

C

Q

C

i

i

T

eq

=

VQ

C

T

eq

=


C1.8 Condensatori in serie-paralleloPer calcolare la capacità equivalente, le cariche e le tensioni parziali nel caso di reti ca-pacitive dove sono presenti collegamenti di tipo serie e di tipo parallelo, basta appli-care le regole viste nei paragrafi precedenti, come illustrato nell’esempio seguente.

In generale, analogamente a come si opera nelle reti con resistori, si inizia a risol-vere la rete partendo dai lati più lontani dal generatore che impone la tensione sui con-densatori.

Tre condensatori in parallelo, di capacità C1

= C, C2

= 2 C, C3

= 3 C sono collegati in paralleloe hanno carica totale Q

T= 600 μC. Calcolare le cariche parziali.

■ Essendo Ceq

= C1

+ C2

+ C3

= C + 2 C + 3 C = 6 C, con l’applicazione della [C1.23] si ot-tiene:

Q QC

C

C

CQ Q

C

C

C

C

Q QC

C

C

C

T

eq

T

eq

T

eq

1

1

2

2

3

6006

100 6002

6200

6003

6300

= = = = = =

= = = μC3

C Cμ μ

Per la rete di figura C1.16 calcolare la capacità equivalente, la carica totale e le tensioni par-ziali.

■ Riducendo le serie C2-C

3e C

4-C

5-C

6ai condensatori equivalenti si ottiene il circuito di fi-

gura C1.17 a, dove:

Sostituendo al parallelo C23

-C46

la capacità equivalente:

si ottiene lo schema di figura C1.17 b, per il quale è immediato il calcolo della capacità equi-valente:

CC C

C Ceq =

+=

×

+=

1 26

1 26

10 21 2

10 21 26 79

,

,, pF

C C C26 23 46 13 3 7 89 21 2= + = + =, , , pF

C

C C C

46

4 5 6

1

1 1 1

1

1

15

1

25

1

50

7 89=

+ +

=

+ +

=

pF,CC C

C C23

2 3

2 3

20 40

20 4013 3=

+=

×

+= , pF

V

A

C2

H

+

C3

C4

C6

C5

C1

B

C1 = 10 pF

C2 = 20 pF

C3 = 40 pF

C4 = 15 pF

C5 = 25 pF

C6 = 50 pF

V = 250 V


ESEMPIO 8

ESEMPIO 9


C1.9 Collegamento a stella e a triangoloI condensatori C

1, C

2e C

3di figura C1.19 a sono collegati a stella, in quanto hanno un

terminale in comune e gli altri connessi a tre diversi punti della rete. Nella figura C1.19 bè invece rappresentato il collegamento a triangolo: i tre condensatori costituiscono un cir-cuito chiuso, collegato in tre punti diversi al resto della rete.

La carica totale è data da:

Applicando la regola del partitore di tensione allo schema di figura C1.17 b si ottiene:

Riapplicando tale regola tra i nodi B e H (figura C1.16) si calcolano le tensioni parziali su-gli altri condensatori:

Per stabilire le polarità dei vari condensatori basta tener presente che tutte le armature diretteverso il punto A (punto della rete di polarità positiva a potenziale maggiore) si caricheranno po-sitivamente e le altre negativamente, come evidenziato sullo schema di figura C1.18.

V VC

CBH6

46

6

807 89

5012 6= = =

,, V

V VC

CBH5

46

5

807 89

2525 3= = =

,, VV V

C

CBH4

46

4

807 89

1542 1= = =

,, V

V VC

C CBH3

2

2 3

8020

20 4026 7=

+

=

+

= , VV VC

C CBH2

3

2 3

8040

20 4053 3=

+

=

+

= , V

V V VC

C CBH

= =

+

=

+

=261

1 26

25010

10 21 280

, VV V

C

C C1

26

1 26

25021 2

10 21 2170=

+

=

+

=,

, V

Q C VT eq= = × × =−6 79 10 250 169812, pC

V

A

C2

H

+

C1

B

C5

+ –

C4

+ –

– +

C6

C3

+

–

+

–

+

–Figura C1.18Esempio 9.Indicazione dellepolarità delletensioni parziali.

Figura C1.17 a, bEsempio 9. Schemi equivalenti.

V

A

C23

H

+

C1

B

C46

V

A

C26

H

+

C1

B

a) b)


Per ricavare le formule di conversione da un collegamento all’altro si segue un me-todo analogo a quello usato per i resistori: considerando coppie omonime di morsetti siuguagliano le capacità viste da ogni coppia per i due collegamenti, ottenendo:

• morsetti 1-2: nella stella i condensatori C1

e C2

sono in serie e C3

risulta scollegato;nel triangolo il condensatore C

12è in parallelo alla serie C

23-C

31; si ha pertanto:


e C3

sono in serie e C1



31-C

12; si ha pertanto:


e C1

sono in serie e C2



12-C

23; si ha pertanto:

Considerando note le capacità della stella e risolvendo il sistema in cui sono inco-gnite le capacità del triangolo, si ottengono le formule della trasformazione da stellaa triangolo:

[C1.25]

Se, invece, sono note le capacità del triangolo e si risolve il sistema considerandocome incognite quelle della stella, si ottengono le formule della trasformazione datriangolo a stella:

CC C

C C C

CC C

C C C

CC C

C

121 2

1 2 3

232 3

1 2 3

313 1

1

=+ +

=+ +

=+ CC C2 3+

⎧

⎨

⎪⎪⎪

⎩

⎪⎪⎪

C C

C CC

C C

C C

3 1

3 131

12 23

12 23+= +

+

C C

C CC

C C

C C

2 3

2 323

31 12

31 12+= +

+

C C

C CC

C C

C C

1 2

1 212

23 31

23 31+= +

+

C3 C2

C1

1

23

1

23

C31 C12

C23

Figura C1.19 a, bCondensatori a stella (a) e a triangolo (b).

Formule per il calcolo delle capacità del triangolo

a) b)


[C1.26]

Caso dei condensatori di uguale capacitˆ

In questo caso, indicando con CY

la capacità dei condensatori a stella e con CD

quelladei condensatori a triangolo, dall’applicazione di una qualsiasi delle espressioni[C1.25] si ricava:

da cui:

[C1.27]

mentre da una qualsiasi delle espressioni [C1.26] si ha:

e, quindi:

[C1.28]

che è esattamente la formula inversa della [C1.27].Le formule [C1.27] e [C1.28] mostrano che i collegamenti sono equivalenti se i

condensatori connessi a stella hanno capacità tripla rispetto a quelli collegati a trian-golo.

C CY D= 3

CC C C C C C

C

C

CY

D D D D D D

D

D

D

=+ +

=3 2

CC

DY=3

CC C

C C C

C

CD

Y Y

Y Y Y

Y

Y

=+ +

=2

3

CC C C C C C

C

CC C C C

112 23 23 31 31 12

23

212 23 23 31

=+ +

=+ + CC C

C

CC C C C C C

C

31 12

31

312 23 23 31 31 12

12

=+ +

⎧

⎨

⎪⎪⎪

⎩

⎪⎪⎪⎪

Calcolare la capacità equivalente tra i morsetti A-F e la carica totale della rete di figura C1.20.

■ Nello schema si possono individuare due collegamenti a triangolo (C2-C

3-C

4e C

4-C

5-serie

C67

) e due a stella (C2-C

4-C

5e C

3-C

4-serie C

67), per cui il calcolo della capacità equivalente può

essere condotto in vari modi.

A

F E C7

C5 C6

C3C2

C4

C D

B

C1

C1 = 10 pF

C2 = C4 = 2 pF

C3 = C5 = 3 pF

C6 = C7 = 5 pF

V = 50 V

V


Formule per il calcolo delle capacitˆ della stella

Condensatoriuguali: capacitˆdi un lato deltriangolo

Condensatoriuguali: capacitˆdi un lato dellastella

ESEMPIO 10


C1.10 Risoluzione delle reti capacitive a regime costante

Il comportamento a regime di una rete capacitiva può essere studiato tenendo presenteche, dopo il periodo transitorio durante il quale i vari condensatori si caricano, nellarete avvengono i seguenti fenomeni:

Trasformando il triangolo C2-C

3-C

4nella stella equivalente, si ottiene lo schema di figura

C1.21 a.Per applicare le espressioni [C1.26] si calcola il numeratore comune N delle stesse, pari alla

somma dei prodotti delle varie coppie di capacità:

Al denominatore di ognuna delle [C1.26] compare la capacità del lato del triangolo oppostoal nodo a cui converge il corrispondente condensatore della stella equivalente e, quindi, si ha:

Riducendo i collegamenti in serie presenti nello schema di figura C1.21 a si ottiene quellodi figura C1.21 b, dove:

I condensatori di capacità C1, C

Be C

GE(parallelo tra C

5Ce C

67D) sono in serie, quindi si ha:

La carica totale è data da:

Q C VT eq= = × × =−2 05 10 50 102 512, , pC

C

C C C

eq

B GE

=

+ +

=

+ +

=

pF1

1 1 1

1

1

10

1

8

1

3 82

2 05

1 ,

,

C C CGE C D= + = + =5 67 1 92 1 9 3 82, , , pF

C

C C C

D

D

67

6 7

1

1 1 1

1

1

8

1

5

1 9=

+ +

= =

+ +1

5

pF,CC C

C CC

C

C

55

5

3 5 33

3 5 331 92=

+=

×

+=

,

,, pF

CN

CD = = =

2

16

28 pFC

N

CC = = =

3

16

35 33, pFC

N

CB = = =

4

16

28 pF

N C C C C C C= + + = × + × + × = ( )2 3 3 4 2 4

22 3 3 2 2 2 16 pF

A

F E

C7

C5 C6

CB

C D

C1

CCV

B

G

CD

a)

A

F E

CB

C1

C5C

V

B

G

C67D

b)

Figura C1.21 a, bEsempio 10.Trasformazione del circuito di figura C1.20.


• ogni condensatore rimane carico, con un valore di tensione ai capi dipendente dacome si ripartiscono le tensioni imposte dai bipoli attivi presenti nella rete;

• le correnti nei lati contenenti condensatori sono nulle, in quanto, esaurito il tran-sitorio di carica, non vi è più flusso di cariche elettriche tra i vari condensatori e traquesti e i generatori;

• i generatori, essendo nulle le correnti, funzioneranno a vuoto, a meno che non visiano dei circuiti chiusi oltre quelli costituiti dai condensatori;

• sulle armature di ogni condensatore di capacità Cisi stabilirà una carica elettrica

Qi

= CiV

idipendente dalla tensione, positiva sull’armatura a potenziale elettrico

maggiore e negativa sull’altra.

Esiste un’analogia tra le reti resistive e quelle capacitive; se si considerano le equazioni:

si nota che esse sono formalmente identiche se si rispettano le seguenti corrispondenze:

corrente ⇔ carica I ⇔ Q

conduttanza ⇔ capacità G ⇔ C

tensione ⇔ tensione V ⇔ V

Essendo G = 1/R si avrà anche la corrispondenza R ⇔ 1/C, dove la grandezza 1/C(reciproca della capacità) è chiamata, in alcuni testi, elastanza.

Risolvere una rete capacitiva a regime costante significa, in generale, calcolare lecariche parziali Q

i, una per ogni lato della rete. Dato che ogni lato può comprendere

solo condensatori in serie (un parallelo di n condensatori corrisponde a n lati), aventi lastessa carica, le cariche incognite sono, in ogni caso, pari al numero dei lati. Note le ca-riche si calcolano le tensioni, con le espressioni V

i= Q

i/C

i.

È valido anche il procedimento inverso: si risolve la rete calcolando le tensioni e daqueste si risale alle cariche, con le relazioni Q

i= C

iV

i. Per far questo occorre, però, ridurre

gli eventuali condensatori in serie sui lati a quello equivalente, in modo da avere sempreun numero di tensioni incognite pari a quello dei lati della rete. Note le tensioni totali deilati è facile risalire a quelle parziali della serie, mediante la regola del partitore di tensione.

I metodi di risoluzione delle reti capacitive sono sostanzialmente gli stessi usati perquelle resistive, ove si tenga conto dell’analogia illustrata in precedenza. I seguentiesempi mostreranno l’applicazione dei metodi maggiormente usati.

I GV Q CV= = e


Teorema di Millmann

Calcolare le tensioni e le cariche di ogni condensatore della rete di figura C1.22.

C2

C1

A

B

C3

C4

C5

80 V + 40 V

C1 = C2 = 5 nF

C3 = C4 = 10 nF

C5 = 8 nF

+

Analogia tra retiresistive e capacitive

ESEMPIO 11

■ Riducendo i condensatori in parallelo C1-C

2e quelli in serie C

3-C

4e inserendo i generatori di

tensione con f.e.m. E1

= 80 V ed E2

= 40 V, per tener conto delle tensioni applicate tra i dueestremi della rete e massa, si ottiene lo schema di figura C1.23, dove:

Il teorema di Millmann si applica alle reti resistive senza bipoli attivi di corrente nellaforma:

Per l’analogia conduttanza ⇔ capacità, nel caso delle reti capacitive esso assumerà invecela seguente forma:

[C1.29]

dove nella sommatoria al numeratore si deve tener conto delle polarità delle varie f.e.m. rispettoal nodo A.

Nel caso in esame, con l’applicazione della [C1.29] si ricava:

Essendo C3

= C4

si avrà:

con polarità positiva verso il nodo A.Poiché V

AB< E

1, per il lato di sinistra si avrà:

con polarità opposta a E1

(negativa verso il nodo A).Il collegamento in parallelo tra C

1e C

2fa sì che sia:

Poiché VAB

> E2, per il lato di destra si ha:

con polarità uguale a E2

(positiva verso il nodo A).

V V EAB5 2 48 7 40 8 7= − = − =, , VV V EAB = +5 2

V V V1 2 12 31 3= = = , V

V E VAB12 1 80 48 7 31 3= − = − =, , VV E VAB = −1 12

V VVAB

3 42

48 7

224 35= = = =

,, V

VE C E C

C C CAB =

+

+ +=

× + ×

+ +=1 12 2 5

12 34 5

80 10 40 8

10 5 8488 7, V

V

E C

C

AB

i i

i

n

i

i

n= =

=

∑

∑

1

1

V

E G

G

AB

i i

i

n

i

i

n= =

=

∑

∑

1

1

CC C

343 4

2 2

10

25= = = = nFC C C12 1 2 5 5 10= + = + = nF

+

E1

+

E2C34

C5C12

A

B

Figura C1.23Esempio 11.Circuito equivalente.

Teorema diMillmann per lereti capacitive


Sovrapposizione degli effetti

Ripetere l’esempio 11 applicando il principio di sovrapposizione degli effetti.

■ L’applicazione della sovrapposizione degli effetti si svolge come per le reti resistive, facendoagire separatamente i generatori. Gli schemi per il calcolo dei contributi di ogni generatore sonorappresentati nella figura C1.24 a e b.

Il circuito di figura C1.24 a si può risolvere applicando ancora il teorema di Millmann; si ha:

Con l’applicazione del teorema di Millmann si risolve anche il circuito di figura C1.24 b:

Nel sommare i contributi dei due generatori occorre tener conto dei relativi segni. Nel casoin esame si ha:

Il calcolo delle cariche si effettua come per l’esempio 11.

V V V5 5 5 34 8 26 1 8 7= ′ − ′′= − =, , , V

V V V4 4 4 17 4 6 95 24 35= ′ + ′′= + =, , , VV V V3 3 3 17 4 6 95 24 35= ′ + ′′= + =, , , V

V V V2 2 2 45 2 13 9 31 3= ′ − ′′= − =, , , VV V V1 1 1 45 2 13 9 31 3= ′− ′′= − =, , , V

′′= − ′′ = − =V E VAB5 2 40 13 9 26 1, , V′′= ′′=′′

= =V VVAB

3 42

13 9

26 95

,, V

′′= ′′= ′′ =V V VAB1 2 13 9, V′′ =+ +

=×

+ +=V

E C

C C CAB

2 5

12 34 5

40 8

10 5 813 9, V

′ = ′ = − ′ = − =V V E VAB1 2 1 80 34 8 45 2, , V′ = ′ =′

= =V VVAB

3 42

34 8

217 4

,, V

′ = ′ =V VAB5 34 8, V′ =+ +

=×

+ +=V

E C

C C CAB

1 12

12 34 5

80 10

10 5 834 8, V

+

E1 = 80 V

C3

C5

C1

A

B

+ –

C4

+ –

+

–

+

–

+ –

C2

a)

+

E2

C3

C5

C1

A

B

+–

C4

– +

+

–

+

–

+–

C2

b)Figura C1.24 a, bEsempio 12.

Note le tensioni, il calcolo delle cariche è immediato:

Q C V5 5 598 10 8 7 69 6= = × × =− , , nCQ Q C V3 4 3 3

910 10 24 35 243 5= = = × × =− , , nC

Q C V2 2 295 10 31 3 156 5= = × × =− , , nCQ C V1 1 1

95 10 31 3 156 5= = × × =− , , nC

ESEMPIO 12


Principi di Kirchhoff

Calcolare le cariche e le tensioni di ogni condensatore della rete di figura C1.25.

■ Per applicare i principi di Kirchhoff è opportuno che la rete venga ridotta a quella equiva-lente, contenente un solo condensatore per lato (figura C1.26). Eseguendo le riduzioni si ha:

+

E1 E2

C3

C2C1

C4

C5 C6

A B

C

D

E1 = E2 = 200 V

C1 = 10 pF C2 = 20 pF

C3 = 30 pF C4 = 60 pF

C5 = 20 pF C6 = 30 pF

+

+ +

E1 E2

C23

C1

A

V46

D

C46+

–

α β+

–V23

V1+

–


Figura C1.26Esempio 13.Schema equivalente,con l’indicazionedella polarità.

Se si tiene conto dell’equivalenza corrente ⇔ carica, il primo principio di Kirchhoff per lereti capacitive si può formulare nel seguente modo: la somma algebrica delle cariche sulle ar-mature collegate a un nodo deve essere nulla.

Il secondo principio rimane lo stesso e può essere formulato come segue: la somma alge-brica delle tensioni lungo una maglia deve essere nulla.

Per applicare questo metodo si fissano arbitrariamente le polarità dei vari condensatori e ilverso di percorrenza delle maglie, si scrivono n – 1 equazioni ai nodi e l – n + 1 equazioni allemaglie e si risolve il relativo sistema.

Facendo riferimento allo schema di figura C1.26 si ha:

Sostituendo i valori noti si ottiene il sistema:

I risultati sono i seguenti (si omettono, per brevità, i passaggi matematici):

V46 48 7= , VV23 151 3= , VV1 48 7= , V

− + − =

− + =

− +

10 12 27 3 0

200 0

20

1 23 46

23 1

46

V V V

V V

V

,

00 023− =

⎧

⎨⎪

⎩⎪ V

− + − =C V C V C V1 1 23 23 46 46 0 nodo :

maglia : + 23

A Q Q Q

V E V

− + − =

− +1 23 46

1

0

α 11

46 2 23

0

0

=

− + − =maglia : β V E V

CC C C

C C C46

4 5 6

4 5 6

60 20 30

60 20 3027=

+( )+ +

=+( )

+ +=

,, 3 pFC

C C

C C23

2 3

2 3

20 30

20 3012=

+=

×+

= pF

Principi diKirchhoff per lereti capacitive

ESEMPIO 13


a cui corrispondono le cariche:

Essendo C2

e C3

collegati in serie si avrà:

e, quindi:

Anche C4

e C56

sono collegati in serie, per cui:

Q C V6 6 6 30 26 5 795= = × =, pCQ C V5 5 5 20 26 5 530= = × =, pC

V V V V5 6 46 4 48 7 22 2 26 5= = − = − =, , , V

VQ

C4

4

4

1330

6022 2= = = , VQ Q Q4 56 46 1330= = = pC

VQ

C3

3

3

1816

3060 5= = = , VV

Q

C2

2

2

1816

2090 8= = = , V

Q Q Q2 3 23 1816= = = pC

Q C V46 46 46 27 3 48 7 1330= = × =, , pC

Q C V23 23 23 12 151 3 1816= = × =, pCQ C V1 1 1 10 48 7 487= = × =, pC

Nel circuito di figura C1.27 calcolare il valore della capacità C1, in modo che la tensione di

uscita sia Vu

= 50 V.

■ A regime, con i condensatori carichi, la corrente circola solo nella maglia contenente R1

e R2,

tra loro in serie. La parte capacitiva della rete sarà quindi soggetta a una tensione pari alla c.d.t.su R

2, uguale a:

La tensione Vu

è legata alla VAB

dalla relazione:

dove:

Sostituendo i valori noti e risolvendo l’equazione, si calcola il valore della capacità C1:

50 1204

50 4 120 50 200 120 200 70

200

702 86

1

1

1 1 1 1 1

1

=+

+( ) = + = =

= =

C

CC C C C C

C , μF

CC C

232 3

2 2

8

24= = = = Fμ

V VC

C Cu AB=

+

1

1 23

V VR

R RAB i=

+=

+=2

1 2

20090

60 90120 V

+

A

R2

B

C2I

Vi

R1

C3

C1

Vu

Vi = 200 V

R1 = 60 Ω

R2 = 90 Ω

C2 = C3 = 8 μFFigura C1.27Esempio 14.

ESEMPIO 14

Ese

rcit

azio

ni


Esercizio 1

Un condensatore piano, con dielettrico avente εr= 5,5, ha le armature di area 0,04 m2 e distanti tra loro 3 mm.

Il condensatore è stato caricato con Q = 0,2 μC. Calcolare la capacità del condensatore, la tensione ai capi,l’energia elettrostatica immagazzinata, l’intensità del campo elettrico interno, la tensione massima sopporta-bile dal dielettrico se la sua rigidità dielettrica è di 25 kV/mm.

[Risultati: C = 0,649 nF; V= 308 V; W = 30,8 μJ; E = 102,7 kV/m; VM

= 75 kV]

Esercizio 2

Risolvere la rete dell’esempio 10 trasformando nel triangolo equivalente la stella C2-C4-C5.

[Risultati: si rimanda all’esempio 10]

Esercizio 3

Data la rete capacitiva di figura C1.28, calcolare la capacità vista tra i punti A e H, la carica del condensatoreequivalente, le cariche e le tensioni dei vari condensatori.

[Risultati: Ceq

= 5,39 pF; QT

= 539 pC; V1

= 53,9 V; V2

= 23,1 V; V3

= 23,1 V;

V4

= 30,8 V; V5

= 15,4 V; V6

= 15,4 V; Q1

= 539 pC; Q2

= 231 pC; Q3

= 231 pC;

Q4

= 308 pC; Q5

= 154 pC; Q6

= 154 pC]

Esercizio 4

Per il circuito di figura C1.29 calcolare il valore della capacità C3

per il quale si ha VAB

= – 50 V; calcolareinoltre le tensioni e le energie elettrostatiche dei vari condensatori.

[Risultati: C3

= 0,571 μμF; V1

= 166,7 V; V2

= 83,3 V; V3

= 116,7 V; V4

= 133,3 V; W

1= 27,8 mJ; W

2= 13,9 mJ; W

3= 3,89 m J; W

4= 4,44 mJ]

C1 C3

A

C4C2

E

+

R

B

100 V +A

C1

B

C2

C3

H

C5

C4

C6

C1 = C2 = C3 = C4 = C5 = C6 = 10 pF

Figura C1.28Esercizio 3.



E = 250 V R = 5 Ω

C1 = 2 μF C2 = 4 μF

C4 = 0,5 μF

Ese

rcit

azio

ni


C1 = 10 pF C2 = 20 pF

C3 = 15 pF C4 = 10 pF

C5 = 12 pF C6 = 8 pF

+ 150 V

C3

A B

C4

C5 C6

H

C2

C1

Esercizio 5

Della rete capacitiva di figura C1.30 calcolare la capacità e la carica del condensatore equivalente, l’energiaelettrostatica totale e la d.d.p. tra i punti A e B.

[Risultati: Ceq

= 19,8 nF; QT

= 2973 nC;W

T= 223 μμJ; V

AB= − 71,7 V]

Esercizio 6

Mediante l’applicazione del teorema di Millmann risolvere la rete di figura C1.31, calcolando le tensioni e le ca-riche dei vari condensatori.

[Risultati: V1

= 52,9 V; V2

= 26,5 V; V3

= 70,6 V; V4

= 52,9 V; V5

= 26,5 V; V

6= 26,5 V; Q

1= 529 pC; Q

2= 529 pC; Q

3= 1059 pC; Q

4= 529 pC;

Q5

= 318 pC; Q6

= 212 pC]

Esercizio 7

Risolvere la rete di figura C1.32, calcolando le cariche dei vari condensatori mediante i seguenti metodi: prin-cipi di Kirchhoff, sovrapposizione degli effetti, teorema di Millmann.

C6 C7C5

C4C3

C2C1A

B

V

+ –

C1 = 20 nF C2 = 40 nF

C3 = C4 = 50 nF

C5 = 15 nF C6 = 25 nF

C7 = 8 nF V = 150 V



Ese

rcit

azio

ni


[Risultati: Q1

= 0,128 nC; Q2

= 0,128 nC; Q3

= 1,66 nC;

Q4

= 3,32 nC; Q5

= 4,85 nC]

Esercizio 8

Calcolare la capacità equivalente, la carica e l’energia totali del circuito capacitivo di figura C1.33.

[Risultati: Ceq

= 13,04 μμF; QT

= 2,608 mC;

WT

= 0,2608 J]

Esercizio 9

Per il circuito di figura C1.34 calcolare il valore che deve assumere la f.e.m. E del generatore, in modo che si ab-bia, a regime, V

AB= 70 V.

[Risultato: E = 200 V]

V

A

BC1

C4

C3

C5

+

E

C2

D

C6

V = 200 V

C1 = 30 μ F

C2 = 90 μ F

C3 = 60 μ F

C4 = C5 = C6 = 10 μ F


R = 1,2 kΩ

C1 = 50 μF C2 = 20 μF

C3 = 40 μF C4 = 80 μF

C4

C1

C2E

+

A

B

C3R


C1 = 10 pF C2 = 30 pF

C3 = 20 pF C4 = 40 pF

C5 = 50 pF

E1 = 100 V E2 = 80 V

E2

C5C2

C1

C3 C4

E1

++


Ese

rcit

azio

ni


Esercizio 10

Per la rete di figura C1.35 calcolare, a regime: la tensione VAB

, la capacità equivalente, la tensione d’uscita Vu,

le tensioni e le energie di tutti i condensatori, la carica e l’energia elettrostatica totali.

[Risultati: VAB

= 70 V; Ceq

= 5,88 μμF; Vu

= 28,8 V; V1

= 20,6 V; V2

= 20,6 V;

V3

= 20,6 V; V4

= 8,2 V; V5

= 20,6 V; W1

= 4,24 mJ; W2

= 2,12 mJ;

W3

= 2,12 mJ; W4

= 1,68 mJ; W5

= 4,24 mJ; QT

= 412 μμC; WT

= 14,4 mJ]


1. Definire la capacità di un condensatore elettrico.

2. In quali modi si può calcolare l’energia elettrostatica di un condensatore?

3. Ricavare la formula della capacità equivalente per il collegamento in serie dei condensatori.

4. Tra due condensatori in serie, uno di capacità doppia dell’altro, come si ripartisce la tensione?

5. Ricavare la formula della capacità equivalente per il collegamento in parallelo dei condensatori.

6. Per quale ragione, tra due condensatori in parallelo, quello di capacità maggiore è interessato da una maggiorecarica elettrica?

7. Dimostrare che l’energia elettrostatica accumulata in un condensatore piano è direttamente proporzionale alvolume del dielettrico interposto tra le armature.

8. Spiegare l’analogia tra reti resistive e reti capacitive.

9. Nel caso delle reti capacitive in quale modo si applicano i due principi di Kirchhoff?

Test di verifica

Vu

R1

A C1

C2

+

E1

R2

BC5

C4

C3

E1 = 120 V

R1 = 0,5 k Ω R2 = 0,7 k Ω

C1 = 20 μ F C2 = 10 μ F

C3 = 10 μ F C4 = 50 μ F

C5 = 20 μ F


Ese

rcit

azio

ni


VC

2

C

2Vu

C

C

Figura C1.36

V C C Vu

2 C

2 C

Figura C1.37


Scegliere la risposta corretta tra quelle proposte, senza risolvere i circuiti.

1. Per il circuito di figura C1.36 la capacità equivalente vale:

3 C C/3 2 C/3 3 C/2

2. Per il circuito di figura C1.36 la tensione d’uscita Vu

vale:

V/2 V V/4 V/3dcba

dcba


2 C/3 3 C/2 C/3 3 C

4. Per il circuito di figura C1.37 la tensione d’uscita Vu

vale:

V/2 V V/3 (3/4) Vdcba

dcba

5. Per il circuito di figura C1.38 la tensione d’uscita vale:

50 V 100 V 25 V 75 V


10 pF

5 pF

2,5 pF

0,5 pFd

c

b

a

dcba

100 V +

10 pF

10 pF

10 pF

10 pF

Vu

Figura C1.38

Ese

rcit

azio

ni


7. Per il circuito di figura C1.39 la tensione sul condensatore, a regime, vale:

15 V

25 V

0

50 V

8. Per il circuito di figura C1.39 la corrente I, a regime, vale:

0 10 A 5 mA 10 mA

9. Per il circuito di figura C1.40 la tensione V1, a regime, vale:

0 25 V 50 V 100 V

10. Per il circuito di figura C1.40 la tensione V2

a regime, vale:

0

25 V

50 V

100 Vd

c

b

a

dcba

dcba

d

c

b

a

+

50 V

2,5 kΩ

C VC 2,5 kΩ

I

+

100 V

5 μF

V2V1

10 μF

2 kΩ

Figura C1.39

Figura C1.40

Fenomeni transitorinei circuiti capacitivi C2

203

Si esaminerà, in questa unità, il comportamento di un circuito capacitivo durante l’intervallo ditempo in cui il condensatore scambia energia elettrica con il resto del circuito a cui è collegato.Durante questo tempo la carica elettrica sulle armature del condensatore varia: quando essa au-menta si parla di transitorio di carica, in caso contrario di transitorio di scarica.Il termine “transitorio” indica che il fenomeno non è permanente, ma temporaneo e, quindi,cessa dopo un certo tempo. Questo avviene nelle reti in cui sono presenti generatori elettrici ditipo continuo, che impongono tensioni costanti nel tempo: quando i condensatori sono comple-tamente carichi, le d.d.p. ai loro capi raggiungono i valori imposti dal regime di funzionamentodel circuito e la circolazione di corrente nei lati capacitivi della rete cessa. Così non avviene congeneratori in corrente alternata.

C2.1 Transitorio di carica di un condensatoreSi consideri (figura C2.1) un circuito formato da un generatore di tensione continua,di f.e.m. E., collegato a un condensatore di capacità C, supposto inizialmente scarico;un interruttore permette di collegare il condensatore al generatore. Il resistore R rap-presenta la resistenza complessiva di tutto il circuito.

Alla chiusura dell’interruttore (figura C2.2 a) inizia il processo di carica delcondensatore e una corrente i fluisce nel circuito esterno; sul condensatore inizia adaccumularsi una carica elettrica q e tra le armature comincia a manifestarsi una ten-sione v

cche agisce in opposizione alla f.e.m. E e, quindi, si oppone anche alla cor-

rente di carica.Quando il condensatore sarà completamente carico (figura C2.2 b), la tensione

sullo stesso sarà pari alla E, la corrente si annullerà e il condensatore avrà accumulatola carica finale Q = CE.

C

E

R

+

Figura C2.1Il condensatore, staccato dal generatore, è inizialmente scarico (V0 = 0).


Per studiare quello che avviene durante il periodo di carica, si consideri l’equazionedi Kirchhoff alla maglia, per il circuito di figura C2.2 a:

[C2.1]

da cui si ricava la corrente di carica:

[C2.2]

L’esame della relazione [C2.2] consente di fare un’importante osservazione: al-l’aumentare della tensione v

c, essendo E costante, il numeratore della [C2.2] diminui-

sce e, quindi, diminuisce anche la corrente; pertanto la carica di un condensatore av-viene con corrente variabile nel tempo e man mano decrescente. Dato che, in realtà,sono gli elettroni che si spostano da un’armatura all’altra, con verso opposto alla cor-rente, si può dire che il flusso di elettroni durante il processo di carica diventa sempremeno intenso.

Si consideri ora un intervallo di tempo Δt, scelto sufficientemente piccolo da poterritenere costante la corrente per tutto l’intervallo (è, ovviamente, un’approssimazione,dato che la corrente varia nel tempo); in tale intervallo vi sarà una variazione di caricaelettrica Δq sulle armature del condensatore, legata alla corrente dalla relazione:

La variazione di carica comporterà una variazione della tensione sul condensatore,data da:

[C2.3]

Anche l’esame della [C2.3] consente di fare un’importante osservazione: suppo-nendo di dividere la durata del fenomeno di carica in tanti intervalli di tempo uguali traloro, nella [C2.3] il rapporto Δt/C rimane costante e, quindi, al diminuire della cor-rente, si riducono anche le variazioni della tensione; si deduce pertanto che la caricadel condensatore avviene con variazioni sempre minori della tensione ai suoi capi,ossia la tensione sul condensatore andrà man mano aumentando, ma con incre-menti sempre più piccoli. Dato che la corrente tende a zero quando nella [C2.2] v

c

tende ad E, anche la Δvc

tenderà a zero e la tensione vc

tenderà a un valore costante,dato appunto dalla f.e.m. E.

ΔΔ Δ

vq

C

i t

Cc = =

Δ Δq i t=

iE v

R

c=

−

− + + =E v Ric 0

C

E

R

+ i

vc

+

–

q

qC

E

R

+

Vf = E

+

–

Q

Q

If = 0

a) Durante la fase di caricala corrente i circola nelcircuito esterno; vc e qaumentano.

b) Alla fine della fase dicarica la corrente è nullae la tensione assumeil valore finale.

Figura C2.2 a, bCarica

del condensatore.

Corrente di carica di un condensatore

C2 • Fenomeni transitori nei circuiti capacitivi 205

Per trovare la funzione matematica vc

= f (t) che descrive la legge di variazionedella tensione, occorre risolvere l’equazione che si ottiene dalla [C2.1] sostituendo inessa l’espressione di i ricavata dalla [C2.3]; si ha:

[C2.4]

Nell’equazione [C2.4] compaiono gli incrementi finiti delle grandezze vc

e t, ossiavariazioni piccole quanto si vuole, ma di valore ben definito (per esempio, nel caso diΔt, un decimo di secondo, un centesimo di secondo, un millesimo di secondo ecc.); perapplicare i metodi dell’analisi matematica si devono considerare, invece, gli intervalliinfinitesimi dt e dv

c, a cui non si possono attribuire dei valori. Procedendo in questo

modo, l’equazione [C2.4] diventa:

[C2.5]

espressione che si chiama equazione differenziale, la cui soluzione esula dai limitidel testo.

Ritornando alle considerazioni fatte prima, si può comunque affermare che lacurva che descrive l’andamento della tensione v

cnel tempo dovrà possedere i se-

guenti requisiti:

• valore iniziale nullo (condensatore inizialmente scarico);

• andamento crescente nel tempo (la tensione sul condensatore aumenta al procederedella carica);

• incrementi della tensione man mano più piccoli;

• tendenza a raggiungere un valore finale ben definito (la tensione sul condensatorenon aumenta fino all’infinito, ma tende al valore E).

La legge matematica che soddisfa le condizioni indicate e che è soluzione dell’e-quazione differenziale [C2.5] è la curva esponenziale crescente di figura C2.3; essarappresenta la curva di carica del condensatore collegato a un generatore di tensionecostante e corrisponde alla funzione:

[C2.6]v V ec f

t

= −⎛

⎝⎜

⎞

⎠⎟

−1 τ

− + + =E v RCv

tc

cd

d0

− + + =E v RCv

tc

cΔΔ

0

i Cv

t

c=ΔΔ

Equazione tipicadella carica

Equazione differenziale della carica

Tensione sul condensatorein funzione del tempo

Vf

O t

vc

Figura C2.3Caricadel condensatore: andamento esponenzialedella tensione vc.


dove Vf= E è la tensione finale e τ è la costante di tempo del sistema, da cui dipende

la durata del fenomeno di carica.L’analisi del grafico di figura C2.3 mostra che, in teoria, il processo di carica di un

condensatore, come tutti i processi che avvengono in maniera esponenziale, dura perun tempo infinito, dato che la tensione v

csi avvicina sempre più a quella finale, senza

tuttavia mai raggiungerla (in matematica si dice che tende asintoticamente). In pratica, il processo di carica si considera concluso quando la tensione effettiva si

discosta da quella teorica finale di uno scarto percentuale prefissato. Normalmente siconsidera uno scarto dell’1% e il tempo corrispondente viene detto tempo di assesta-mento (in questo caso all’1%).

Da quanto riportato nella scheda PRE-2 si ha:

[C2.7]

espressione che giustifica l’affermazione qualitativa che considera concluso il feno-meno di carica dopo 4÷5 volte la costante di tempo.

Il ruolo della costante di tempo è fondamentale in questi processi: la durata deltransitorio di carica è direttamente proporzionale alla costante di tempo del circuitodi carica, aumentando con il suo valore.

Per quanto riguarda l’andamento della corrente si può dire che:

• nell’istante iniziale del processo di carica, essendo ancora vc

= 0, la corrente nel cir-cuito assume il valore massimo; ponendo v

c= 0 nella [C2.2] si ricava il valore ini-

ziale della corrente:

[C2.8]

• all’aumentare della tensione sul condensatore la corrente diminuisce;

• quando il processo di carica è concluso, la corrente è nulla (If= 0); in teoria, dato che

la tensione non arriva mai al valore finale, anche la corrente non arriverà mai a zero.

La funzione che descrive l’andamento nel tempo della corrente è ancora di tipoesponenziale, ma decrescente, data da:

[C2.9]

il cui grafico è rappresentato nella figura C2.4.

i I e

t

=

−

0 τ

IE

R0 =

Ta = 4 6, τ

i

I0

O t

Corrente inizialedi carica

Corrente di caricain funzione del tempo

Figura C2.4Caricadel condensatore: andamento esponenziale della corrente i.


Espressione della costante di tempo

È possibile ricavare l’espressione della costante di tempo del circuito R-C partendodalla seguente definizione:

la costante di tempo è pari al tempo necessario per caricare il condensatore alla ten-sione E del generatore, supponendo che la carica avvenga con corrente costante, pari aquella iniziale.

In questo caso la carica finale, data dal prodotto Q = CE, sarà anche pari a Q = I0τ, dove I0 = E/R; uguagliando i secondi membri si avrà:

da cui:

[C2.10]

La formula [C2.10] mostra che la costante di tempo è direttamente proporzionaleal valore dei parametri R e C del circuito e, quindi, aumenta con essi. Considerandoche τ è legata alla durata del processo di carica, la dipendenza può essere spiegata nelseguente modo: all’aumentare della capacità cresce anche la carica finale e quindi oc-corre più tempo per accumularla sulle armature del condensatore; invece all’aumentaredella resistenza diminuisce la corrente di carica e quindi aumenta il tempo necessarioper compiere il processo di carica.

Caso del condensatore inizialmente carico

Se il condensatore è inizialmente carico con tensione V0 e tende ad arrivare alla ten-sione finale V

f, la legge di variazione della tensione è data da:

[C2.11]

rappresentata dal grafico di figura C2.5.

v V V V ec f f

t

= + −( )−

0 τ

τ = RC

CEE

R= τ

vc

Vf

t

V0

O

Si può verificare che i valori estremi sono rispettati:

• per t = 0 si ha e− 0 = 1/e0 = 1 e vc

= Vf+ V0 − V

f= V0

• per t → ∞ si ha e− ∞ = 1/e∞ = 0 e vc

= Vf

L’espressione [C2.11] può essere considerata una formula generale, valida ognivolta che la tensione varia esponenzialmente da un valore iniziale a uno finale. Da essasi ricava anche l’espressione [C2.6], ponendo V0 = 0.

Costante di tempo del circuito R-C

Formula generaledella tensione sul condensatore

Figura C2.5Andamento

della tensione

in un condensatore

inizialmente carico

con tensione V0.


Una formula analoga può essere scritta per la corrente:

[C2.12]

Nel caso If= 0, dalla [C2.12] si ricava la [C2.9].

i I I I ef f= + −( ) −0

t

τFormula generaledella corrente di carica

Un condensatore di capacità C = 10 μF, inizialmente scarico, viene caricato da un generatorecon f.e.m. E = 200 V, tramite un circuito che presenta complessivamente una resistenza di 1 kΩ.Calcolare la costante di tempo, la corrente iniziale di carica, il tempo di assestamento all’1% el’energia elettrostatica accumulata dopo tale tempo.

■ Con le formule [C2.10] e [C2.7] si calcolano i valori della costante di tempo e del tempo diassestamento:

Al tempo di assestamento la tensione sul condensatore è pari al 99% di quella finale, ossiauguale a:

e, quindi, l’energia sarà pari a:

La corrente iniziale di carica è data dalla [C2.8]:

IE

R0

200

10000 2= = = , A

W CVc= = × × × =−1

20 5 10 10 198 0 1962 6 2, , J

V Ec = = × =0 99 0 99 200 198, , V

Ta = = × =4 6 4 6 10 46, , msττ = = × × × = ×− −RC 1 10 10 10 10 103 6 3s�=�10 ms

Per il condensatore dell’esempio precedente calcolare la tensione sul condensatore e la cor-rente nel circuito al tempo t

1= 30 ms e il tempo t

2necessario affinché la tensione arrivi al va-

lore V2

= 60 V.

■ Dato che il condensatore è inizialmente scarico, la tensione e la corrente variano con le leggiespresse dalla [C2.6] e dalla [C2.9]; sostituendo il valore di t

1si ha:

Per calcolare la tensione V2

bisogna risolvere la seguente equazione con incognita t2, che de-

riva dall’applicazione della [C2.6]:

Usando la formula [P2.2] della scheda PRE-2 per il calcolo del tempo si ha:

tV

Vf

22 31 10 10 1

60

200= − −

⎛

⎝⎜

⎞

⎠⎟ = − × −⎛

⎝⎜⎞⎠⎟

−τ ln ln == 3 57, �ms

V V ef

t

2 12

= −⎛

⎝⎜⎞

⎠⎟−

τ

I I et

1 0

30

10

1

0 2= = =− −

9,96 mAτ , e

V V e ef

t

1

30

101 200 1 1901

= −⎛

⎝⎜⎞

⎠⎟= −

⎛

⎝⎜⎞

⎠⎟=

− −τ �V

ESEMPIO 1

ESEMPIO 2


C2.2 Transitorio di scarica di un condensatoreSi consideri (figura C2.6 a) un condensatore di capacità C, carico con tensione inizialeV

0 e quindi avente un’energia elettrostatica W

0. Se il condensatore viene collegato con

un resistore R, inizia il processo di scarica del condensatore stesso (figura C2.6 b) enasce una corrente i, in senso opposto a quella che si aveva durante la carica. Il con-densatore si comporta come un “generatore temporaneo”, nel senso che la circolazionedi corrente è sostenuta dalla tensione v

ced è il condensatore che fornisce energia al cir-

cuito esterno, energia che viene dissipata per effetto Joule nel resistore. Dato che nelcondensatore, a differenza di un vero generatore, non vi è alcun processo di trasforma-zione in grado di produrre continuamente energia, si andrà verso l’esaurimento diquella disponibile e il conseguente annullamento della corrente (figura C2.6 c).

Un condensatore di capacità C = 20 nF, inizialmente carico con tensione 5 V, viene ulterior-mente caricato fino alla tensione di 25 V. Il circuito di carica ha una costante di tempo di 20 ms.Calcolare la resistenza del circuito, la carica iniziale, la carica finale, l’energia che il circuitodi carica ha fornito al condensatore, la tensione sul condensatore nell’istante t

1= 2τ.

■ La resistenza del circuito di carica è data da:

I valori iniziale e finale della carica elettrica sono legati ai corrispondenti valori di tensione:

Durante il transitorio di carica l’energia elettrostatica immagazzinata dal condensatore au-menta: l’incremento di energia nel condensatore sarà pari all’energia che il circuito esterno gliha fornito:

Il calcolo della tensione all’istante t1

si esegue applicando la [C2.11]:

V V V V e ef f

t

1 0

21

25 5 25 25 20= + −( ) = + −( ) = −− −

τ

τ

τ Ve− =2 22 3,

ΔW W W CV CV C V Vf f f= − = − = −( ) = ×02

02 2

02

1

2

1

2

1

20 5 2 , 00 10 25 59 2 2× −( ) =− 6 Jμ

Q CVf f= = × × =−20 10 25 5009 nCQ CV0 0920 10 5 100= = × × =− nC

RC

= =×

×= × =

−

−

τ 20 10

20 101 10 1

3

9

6 Ω Ω M

CR V0

+

–

Q0

Q0

a) Il condensatore è inizialmentecarico con tensione V0.

CR

i

vc

+

–

q

q

b) Durante la fase di scaricala corrente i circola nelcircuito esterno; vc e qdiminuiscono.

CR

c) Alla fine della fase di scaricala corrente e la tensione sonoentrambe nulle.

If = 0

Vf = 0

Si comprende, pertanto, che anche il processo di scarica è un fenomeno transitorioche, nei circuiti in corrente continua, non permane nel tempo.

Figura C2.6 a, b, cScarica del

condensatore.

ESEMPIO 3


La corrente e la tensione sul condensatore sono legate tra loro dalla legge di Ohm,applicata al circuito di figura C2.6 b:

[C2.13]

e, quindi, man mano che la corrente tende a zero, anche la tensione tenderà ad annul-larsi. Tenendo presente lo studio del fenomeno di carica, si possono fare le seguenti os-servazioni:

• la tensione sul condensatore partirà dal valore iniziale V0

e tenderà al valore finaleV

f= 0, con un decadimento esponenziale;

• la corrente nel circuito di scarica partirà dal valore iniziale I0

= V0/R e tenderà al va-

lore finale If= 0, anch’essa con legge esponenziale decrescente;

• il verso della corrente sarà opposto a quello che aveva durante la carica;

• la costante di tempo del processo è ancora data da τ = RC, dove R è la resistenza delcircuito di scarica e può non avere lo stesso valore della resistenza di carica;

• la durata pratica del processo di scarica è ancora pari a 4,6 τ, istante nel quale la ten-sione sul condensatore sarà uguale all’1% di quella iniziale.

L’espressione analitica delle forme d’onda della tensione e della corrente si pos-sono ricavare da quelle generali [C2.11] e [C2.12], considerando nulli i valori finali; siottengono le funzioni:

[C2.14]

[C2.15]

i cui grafici sono rappresentati nelle figure C2.7 e C2.8. Quando si vuole evidenziareche la corrente di scarica è opposta a quella di carica, assunta come riferimento posi-tivo, il relativo grafico viene invertito, come nella figura C2.9.

i I e

t

=

−

0 τ

v V ec

t

=

−

0 τ

iv

R

c=

Figura C2.8Scarica del condensatore: andamento esponenziale della corrente.

V0

O t

vc

I0

t

i

O

– I0

t

i

O

Figura C2.9Scarica del condensatore: andamento esponenziale della corrente, considerata negativa.

Figura C2.7Scarica del condensatore: andamento esponenziale della tensione.

Espressioni della tensione e della correntenel processo di scarica

Caso della scarica incompleta

Si consideri il circuito di figura C2.10, in cui un condensatore carico con tensione V0

viene collegato a un bipolo attivo di tensione, con f.e.m. E < V0. Dato che la tensione

E

R

+

vc

+

–

i

C

V0 > E

del condensatore prevale su quella del generatore, nascerà una corrente i nel verso in-dicato, data da:

[C2.16]

essendo vc

il valore di tensione sul condensatore nell’istante considerato.Per effetto di questa corrente il condensatore si scaricherà e il bipolo attivo funzio-

nerà da utilizzatore attivo, con la corrente entrante nel morsetto “+”. Il fenomeno pro-seguirà fino all’equilibrio tra le due tensioni e, quindi, il valore finale di v

csarà pari a

E, come indicato sul grafico di figura C2.11, la cui espressione matematica rientranella formula generale [C2.11].

iv E

R

c=−

vc

Vf = E

t

V0

O

La corrente partirà dal valore iniziale:

[C2.17]

e tenderà a zero, con l’andamento di figura C2.8 o di figura C2.9, a seconda del se-gno che si considera.

IV E

R0

0=−

Un condensatore di capacità 1 μF e V0

= 50 V viene collegato con un resistore avente R = 2,5 kΩ. Calcolare la carica sul condensatore all’istante t

1= 6 ms.

■ La costante di tempo del circuito di scarica è data da:

τ = = × × × = ×− −RC 2 5 10 1 10 2 5 103 6 3, , s=2,5 ms

Figura C2.10Scarica parziale di un condensatore su un bipolo attivo.

Figura C2.11Andamentodella tensione nel caso della scarica incompletadi un condensatore.

Corrente inizialenel caso della scarica incompleta

ESEMPIO 4


Usando la relazione [C2.14] si calcola la tensione V1 all’istante considerato:

La carica corrispondente è data da:

Q CV1 161 10 4 54 4 54= = × × =− , , Cμ

C2.3 Risoluzione di reti capacitive nel periodo transitorio

Per risolvere una rete contenente condensatori, durante il periodo transitorio di ca-rica e scarica degli stessi, bisogna tener conto che le grandezze elettriche (tensionee corrente) nei lati capacitivi non sono costanti, ma variano nel tempo con leggeesponenziale.

È particolarmente importante calcolare tre elementi caratteristici di tali gran-dezze: il valore iniziale, il valore finale e la costante di tempo, note le quali si rica-vano le leggi di variazione delle tensioni o delle correnti mediante le formule gene-rali [C2.11] e [C2.12].

Occorre inoltre tener presente la durata del funzionamento: se il condensatoreresta collegato al circuito di carica o di scarica per un tempo non inferiore a 4,6τ, sipuò considerare che la corrente e la tensione siano arrivate ai valori di regime, al-trimenti occorre calcolarne i valori nell’istante in cui il condensatore viene scolle-gato dal circuito.

Per quanto riguarda gli altri elementi della rete, occorre valutare se il loro compor-tamento sia oppure no influenzato direttamente dai condensatori: per esempio la cor-rente in un resistore collegato in parallelo a un condensatore, essendo data da i = v

c/R,

sarà direttamente proporzionale alla tensione sul condensatore e, pertanto, ne seguiràl’andamento.

I seguenti esempi hanno lo scopo di chiarire quanto precedentemente esposto.

Ripetere l’esempio precedente supponendo che il condensatore, carico con V0 = 50 V, vengacollegato con un bipolo attivo di tensione avente R = 2,5 kΩ ed E = 25 V.

■ La costante di tempo è la stessa dell’esempio 4. In questo caso il condensatore si scarica par-zialmente, tendendo al valore finale V

f= 25 V. Usando l’espressione generale [C2.11] si ottiene:

La carica Q1 è pari a:

Q CV1 161 10 27 3 27 3= = × × =− , , Cμ

Nel circuito di figura C2.12 il condensatore è inizialmente scarico. Determinare il valore el’andamento nel tempo della corrente i2 prima e dopo la chiusura del tasto T, supponendoche il condensatore resti poi collegato al circuito per un tempo superiore a quello di asse-stamento.

V V e e e

t

1 0

6

2 5 2 41

50 50 50 0 0907 4 54= = = = × =− −

−

Vτ , , , ,

V V V V e ef f

t

1 0

6

2 51

25 50 25 25= + −( ) = + −( ) = +− −

τ , 225 27 32 4 Ve− =, ,

ESEMPIO 5

ESEMPIO 6


■ Con il tasto T aperto, in R2

circola una corrente costante nel tempo, pari a:

Alla chiusura del tasto T inizia la carica del condensatore, per studiare la quale è convenienteridurre la rete resistiva al suo generatore equivalente di Thevenin, ottenendo:

Il circuito equivalente è riportato nella figura C2.13.La tensione sul condensatore aumenterà esponenzialmente, da zero

fino al valore Vf= E

Th= 48 V, con costante di tempo pari a:

e quindi la sua legge di variazione nel tempo è data da:

Nel periodo transitorio il condensatore è in parallelo con R2

e quindi la tensione su R2

segui-rà la stessa legge di variazione; di conseguenza, la corrente i

2sarà data da:

La corrente aumenterà esponenzialmente, partendo dal valore zero e tendendo al valore fi-nale 10 mA, esattamente uguale a quello che aveva prima della chiusura del tasto. Il grafico difigura C2.14 mostra l’andamento nel tempo della corrente; l’istante zero del grafico corri-sponde a quello di chiusura dell’interruttore.

iv

R

e

ecc

t

t

= =−

⎛

⎝⎜⎞

⎠⎟

×= × −

−

− −

23

3

48 1

4 8 1010 10 1

τ

τ,

⎛⎛

⎝⎜⎞

⎠⎟

v V e ec f

t t

= −⎛

⎝⎜⎞

⎠⎟= −

⎛

⎝⎜⎞

⎠⎟− −

1 48 1τ τ

τ = = × × = × =− −R CTh 960 50 10 48 000 10 486 6 s ms

E ER

R R RTh

i

=+ +

=+ +

=2

1 2

604 8

0 1 1 4 848

,

, , V

RR R R

R R RTh

i

i

=+( )

+ +=

× +( )+ +

=2 1

2 1

4 8 0 2 1

4 8 0 2 1

, ,

, ,00 96, kΩ

IE

R R Ri

2

1 2

60

0 2 1 4 810=

+ +=

+ +=

, , mA

+

E

Ri

i2

R2 C

R1

T

E = 60 V Ri = 200 Ω

R1 = 1 kΩ R2 = 4,8 kΩ

C = 50 μF

Figura C2.13Esempio 6. Circuitoequivalente di carica.


+

ETh

RTh i

vc

+

–

C

10

0

i2 (mA)

t

Figura C2.14Esempio 6. Grafico della corrente i2in funzione del tempo.


La rete di figura C2.15, contenente un condensatore inizialmente carico con tensione V0

= 30 V,funziona nel seguente modo:

• dall’istante t = 0 all’istante t1

= 3 τ1

l’interruttore T1 è chiuso e T2 è aperto (τ1: costante di

tempo del circuito di carica);

• dall’istante t1

in poi l’interruttore T1 è aperto e T2 è chiuso.

Determinare l’andamento nel tempo della tensione e della corrente nel lato capacitivo.Determinare, inoltre, gli andamenti delle correnti nei resistori R

3e R

4.

■ Primo periodo di funzionamento

Riducendo al generatore equivalente di Thevenin la parte di rete a sinistra del condensatore, si ha:

Il circuito equivalente corrispondente al primo periodo di funzionamento è mostrato nella fi-gura C2.16.

Durante questo periodo il condensatore si carica, essendo ETh

> V0. Le grandezze caratteri-

stiche della legge esponenziale di carica sono pari a:

Mediante l’espressione [C2.11] si ricava la legge di variazione della tensione:

La carica non è però completa, dato che il primo periodo di funzionamento dura per untempo t

1= 3τ

1, minore di quello necessario per considerare raggiunte le condizioni di regime.

L’effettivo valore finale della tensione sarà pertanto dato da:

V e e1

3

3240 210 240 210 229 51

1= − = − =−

− V

τ

τ ,

v V V V e ec f f

t t

= + ( ) = + −( ) =− −

01 1240 30 240 24–

τ τ 00 210 1−

−

e

t

τ

τ19300 100 10= = × × =−R CTh 30 sμV Ef Th= = 240 VV0 30= V

+

–

i

vcETh

RTh

C

+

A

B

E ER

R RTh =

+=

+=1

2

1 2

400150

100 150240 VR R

R R

R RTh = +

+= +

×

+=3

1 2

1 2

240100 150

100 150300 Ω

+

E1

R1 R3

R2 C V0 R4

+

–

T1 T2A

B

E1 = 400 V R1 = 100 Ω R2 = 150 Ω R3 = 240 Ω R4 = 2 kΩ

C = 100 nF


Figura C2.16Esempio 7. Circuito equivalente di carica.

ESEMPIO 7


La corrente di carica diminuirà esponenzialmente, partendo dal valore iniziale I0

e tendendoa zero; le grandezze caratteristiche della legge di variazione sono date da:

Utilizzando l’espressione [C2.12] si ricava la relativa legge di variazione:

Il valore della corrente di carica, al termine del primo periodo di funzionamento, è dato da:

■ Secondo periodo di funzionamento

Il circuito relativo a questa fase è mostrato nella figura C2.17.Il condensatore si scarica completamente, partendo dalla tensione V

1che aveva precedente-

mente assunto durante la carica; le grandezze caratteristiche della legge di variazione della ten-sione saranno quindi pari a:

La legge esponenziale di scarica è la seguente:

La corrente nel ramo A-B ha verso di percorrenza opposto a quello di carica e decresce esponenzialmente fino a zero, con la seguente legge:

dove 0,115 A è il valore iniziale e il segno “–” indica il cambiamento di verso.

Grafici di vc e i

Le figure C2.18 e C2.19 mostrano gli andamenti qualitativi della tensione e della corrente durantetutto il funzionamento del circuito. Si può notare che la corrente subisce una brusca variazione nel-l’istante t

1di commutazione degli interruttori, mentre la tensione non presenta salti del genere.

iv

R

ee

c

t

t

= − = − = −

−−

4

229

20000 115

2

2,5

,

ττ

v V V V e ec f f

t t

= + −( ) = + −( ) =− −

02 20 229 5 0 229

τ τ, ,,5 2

e

t−

τ

τ 2 43 92 10 100 10= = × × × =−R C 200 sμ

Vf = 0V V0 1 229 5= = , V

I e e1

3

30 7 0 7 0 03491

1= = =−

−, , , A=34,9 mA

τ

τ

i I I I e e ef f

t t

= + −( ) = + −( ) =− − −

01 10 0 7 0 0 7

τ τ, ,

t

τ1

τ1 30= sμI f = 0IE V

R

Th

Th

00 240 30

3000 7=

−=

−= , A

R4

B

+

–

i

vcC

A

t3 10

30

240229,5

vc (V)

τ

Figura C2.18Esempio 7. Grafico della tensione v

cin funzione del tempo.

Figura C2.17Esempio 7. Circuito di scarica.

t0

34,9

700

i (mA)

– 1153 1τ

Figura C2.19Esempio 7. Grafico della corrente i in funzione del tempo.


Correnti in R3 e in R4

Osservando il circuito iniziale (figura C2.15) si può osservare che:

• nel primo periodo di funzionamento la corrente in R3

coincide con la corrente di carica nellato A-B, mentre nel secondo periodo è nulla (T1 aperto);

• nel primo periodo di funzionamento la corrente in R4

è nulla (T2 aperto), mentre nel secondoperiodo essa coincide con quella di scarica nel lato A-B.

I grafici delle due correnti sono riportati nelle figure C2.20 e C2.21.



t0

34,9

700

i3 (mA)

3 1τ

t0– 115

i4 (mA)

3 1τ

C2.4 Rilievo sperimentale del transitorio di carica e scarica mediante oscilloscopio

Si consideri (figura C2.22) un circuito R-C alimentato con una tensione d’ingresso Vi

di tipo impulsivo, a onda rettangolare, con duty factor 50%, ossia caratterizzata da (fi-gura C2.23):

A

Vi

B

C

R

Vu

t00

VM

Vi

T/2

T

Figura C2.22Circuito R-C alimentato con una tensione impulsiva.

Figura C2.23Forma d’onda della tensione d’ingresso.

• andamento di tipo periodico, di periodo T e frequenza f;

• presenza di una semionda di forma rettangolare, di valore costante VM

e durata paria metà periodo (duty factor 50%), con un fronte di salita e uno di discesa idealmenteverticali;

• valore nullo per tutto il semiperiodo successivo.

Una forma d’onda del genere è ideale, in quanto, in realtà, il passaggio da zero a VM

e viceversa non avverrà istantaneamente; dato però che la durata dei fronti di salita e didiscesa è molto piccola (dell’ordine dei milionesimi di secondo o meno) la si può tran-quillamente ritenere nulla. Il comportamento del circuito, in presenza di una tensioned’ingresso di tipo impulsivo, sarà il seguente:

• durante il semiperiodo in cui Vi= V

Mè come se tra i morsetti A-B vi fosse un gene-

ratore di tensione continua pari a VM

: il condensatore si caricherà e la sua tensione(V

u) tenderà, a regime, alla tensione V

M;

• durante il semiperiodo in cui Vi= 0 è come se tra i morsetti A-B vi fosse un cortocir-

cuito: il condensatore si scaricherà e la tensione Vu

tenderà, a regime, al valore zero;

• nei successivi periodi i fenomeni di carica e scarica del condensatore si ripeteranno,con le stesse modalità.

In questo discorso gioca, però, un ruolo importante il valore del periodo (e quindidella frequenza) della tensione d’ingresso; ritenendo pari a 5τ il tempo necessario af-finché si raggiunga il regime, la carica e la scarica saranno complete se la durata del-l’impulso sarà sufficientemente lunga, altrimenti ambedue i fenomeni resteranno in-completi.

Più precisamente si avrà:

a) se è verificata la condizione , allora il condensatore raggiungerà le condizio-

ni di regime, sia durante la carica che durante la scarica;

b) se, invece, si ha , allora sia la carica che la scarica saranno incomplete.

Poiché della tensione d’ingresso si conosce, in genere, la frequenza e non il pe-riodo, conviene convertire le due disequazioni precedenti in funzione di f, otte-nendo:

• caso a:

e, quindi: [C2.18]

• caso b:

e, quindi: [C2.19]

Gli andamenti nel tempo della tensione d’uscita, confrontati con quelli della ten-sione d’ingresso, sono rappresentati, per i due casi, nei grafici di figura C2.24 a e b.Nel primo caso la tensione di uscita arriva, durante la carica, al valore V

Me durante la

scarica si annulla; nel secondo caso la tensione d’uscita si stabilizza, dopo un certonumero di periodi, tra un valore iniziale V

0e un valore finaleV

f< V

M; i due valori sud-

detti saranno tanto più prossimi tra loro quanto più è elevata la frequenza della ten-sione d’ingresso.

f >1

10τ

110

f< τT ≥ 10τ

f ≤1

10τ

110

f≥ τT ≥ 10τ

T

25< τ

T

25≥ τ

Frequenzaper la quale si ha la carica completa

Frequenzaper la quale la carica nonè completa

Per visualizzare il fenomeno, e misurare anche i valori delle due tensioni e deltempo, si può usare il circuito di prova di figura C2.25, impiegante un oscilloscopio adoppia traccia, in grado di fornire contemporaneamente sullo schermo ambedue i se-gnali V

ie V

u, inviati, rispettivamente, ai canali 1 (CH1) e 2 (CH2) dell’oscilloscopio.

t

VM

Vi

Vu

v

Vi

Vu

V0

Vf

T < 10 f > 1τ10τ

t

VM

Vi

Vu

v

T ≥ 10 f ≤ 1τ10τ

Figura C2.24 a, bForme d’ondadelle tensioni V

ie V

u

del circuito R-C,per due diversi valoridella frequenzadella tensione d’ingresso(τ costante).

C Vi Vu

R

G.S.

CH1 CH2

V/div V/div ms/div

OSC.

+

G.S. generatoredi segnali

CH1 canale 1

CH2 canale 2

OSC. oscilloscopioa doppiatraccia

Figura C2.25Rilievo del transitorio di carica e scarica di un condensatore mediante oscilloscopio: schema del circuitodi prova.

Per ottenere la tensione d’ingresso si usa un generatore di segnali, in grado di for-nire tensioni con diverse forme d’onda e frequenza regolabile; si selezionerà la formad’onda voluta e, con l’apposito comando, si potrà variare la frequenza.

In merito alla scelta del valore di frequenza da impiegare, occorre far riferimento aivalori di R e di C. Supponendo di scegliere:

si avrà:

e, quindi, la frequenza limite oltre la quale il circuito R-C non raggiunge il regime èdata da:

Dopo aver collegato il circuito e aver regolato le scale di lettura dell’oscilloscopio(V/div. e ms/div.) si eseguono varie prove, con frequenza crescente; è opportuno effet-tuare almeno le seguenti quattro prove:

flim = =× ×

= =−

1

10

1

10 0 1 101000 1

3τ , Hz kHz

τ = = × × × = × =− −RC 1 10 100 10 100 103 9 6 s 0,1 ms

C = 100 nFR = 1 kΩ

a)

b)

1. f1

< flim

(per esempio 0,5 kHz), per la quale la durata dell’impulso è tale da far cer-tamente arrivare il circuito a regime; le tracce sullo schermo si presenteranno comequelle della figura C2.26 a;

t

VM

Vi

Vu

v f = 0,5 kHz T = 2 ms T = 1 ms τ = 0,1 ms (T = 10 τ)2ττ

2

t

VM

Vi

Vu

v f = 1 kHz T = 1 ms T = 0,5 ms τ = 0,1 ms (T = 5 τ)2 2τ τ

Figura C2.26 a, b, c, dForme d’ondadelle tensioni d’ingresso e d’uscita, per diversi valoridella frequenza.

2. f2

= flim

(1 kHz), frequenza per la quale si ha la condizione limite di carica e scaricacomplete (figura C2.26 b);

3. f3

> flim

(per esempio 2 kHz), frequenza per la quale i transitori di carica e scarica ri-sulteranno incompleti, ma con valori di V

0e V

fabbastanza diversi tra loro (figura

C2.26 c);

t

VM

Vi

Vu

v

V0

Vf

f = 2 kHz T = 0,5 ms T = 0,25 ms τ = 0,1 ms (T = 2,5 τ)2 2τ τ

t

VM

Vi

Vu

v

V0

Vf

f = 5 kHz T = 0,2 ms T = 0,1 ms τ = 0,1 ms (T = τ)2 2τ τ

4. f4

>> flim

(per esempio 5 kHz); sullo schermo i valori di V0

e Vfappariranno molto

più prossimi tra loro rispetto al caso precedente (figura C2.26 d).

Dalla lettura delle divisioni sullo schermo e usando le due scale selezionate si po-tranno rilevare, per ogni prova, i valori di: T/2 (semiperiodo dell’impulso), τ (costanteper le quattro prove e pari al valore T/10 misurato nella seconda prova), T

a≅ 5τ (pari

a T/2 nella seconda prova), VM

, V0

e Vf. Il valore sperimentale della costante di tempo

verrà poi confrontato con quello calcolabile dai parametri R e C del circuito, per valu-tare eventuali scostamenti.

a)

b)

c)

d)

Ese

rcit

azio

ni


Esercizio 1

Un condensatore di capacità C = 100 μF viene caricato da 0 a 100 V mediante un circuito con costante di tempo

20 ms. Calcolare: la carica e l’energia finali; la resistenza del circuito di carica; la tensione V1

al-

l’istante t1

= 40 ms; il tempo t2

dopo il quale la tensione vale 80 V.

[Risultati: Qf= 10 mC; W

f= 0,5 J; R = 200 ΩΩ;

V1

= 86,5 V; t2

= 32,2 ms]

Esercizio 2

Un condensatore inizialmente scarico, di capacità C = 50 μF, viene caricato mediante un generatore di tensione

avente f.e.m. E = 25 V. Misurando la tensione all’istante t1

= 0,2 s si trova il valore V1

= 20 V. Calcolare la co-

stante di tempo e la resistenza del circuito di carica.

[Risultati: ττ= 0,124 s; R = 2,48 kΩΩ]

Esercizio 3

Per il circuito di figura C2.27, in cui il condensatore è inizialmente scarico, calcolare: la costante di tempo del

circuito di carica; i valori finali della tensione e dell’energia del condensatore; la corrente iniziale di carica; la

corrente i2

prima e dopo la chiusura del tasto T, disegnandone l’andamento.

[Risultati: ττ= 16 μμs; Vf= 40 V; W

f= 32 μμJ; I

0= 0,1 A; prima della chiusura: I

2= 20 mA, costante;

dopo la chiusura: i2

aumenta esponenzialmente da 0 a 20 mA]

Esercizio 4

Nel circuito di figura C2.28 il condensatore è inizialmente carico con tensione V0

= 30 V e, mediante la chiusura

di T1 (con T2 aperto), viene caricato fino al raggiungimento del regime. Successivamente, aprendo T1 e chiu-

dendo T2, il condensatore viene completamente scaricato sulla resistenza R3.

Per la prima fase del processo calcolare: la costante di tempo τ1; la tensione finale sul condensatore; la corrente

iniziale di carica; la variazione di carica elettrica sul condensatore; l’andamento nel tempo della tensione v2.

Per la seconda fase del processo calcolare: la costante di tempo τ2; l’andamento della corrente nel resistore R

3;

l’energia elettrica dissipata in R3.

C

E 1

A

R 1

+

R 2

i2

T

V 0 = 0

C = 40 nF

R1 = 0,5 k Ω

R2 = 2 k Ω

E = 50 V

BFigura C2.27Esercizio 3.


Ese

rcit

azio

ni


[Risultati: ττ1

= 14 ms; Vf= 100 V; I

0= 0,2 A; ΔΔQ = 2,8 mC; v

2diminuisce esponenzialmente

da 30 V a zero; ττ2

= 20 ms; i3

diminuisce esponenzialmente da 0,2 A a zero; WR3

= 0,2 J]

Esercizio 5

Nella rete di figura C2.29 il condensatore C è inizialmente scarico. Calcolare il valore della corrente i3

con il ta-sto T aperto. Supponendo di chiudere T e di lasciare il circuito in tale condizione, calcolare: la costante di tempodel circuito di carica, la corrente iniziale nel lato capacitivo, la tensione sul condensatore e la corrente di caricaal tempo t

1= 3 τ, il valore finale della tensione sul condensatore, l’andamento della corrente i

3durante il tran-

sitorio di carica. Disegnare gli andamenti della tensione vc

e della corrente i3

in funzione del tempo.

[Risultati: I3

= 0,18 A; τ = 13,8 μμs; I0

= 0,523 A; V1

= 136,8 V; I1

= 26 mA;

Vf= 144 V; andamento esponenziale crescente, da zero a 0,18 A]

Esercizio 6

Nel circuito di figura C2.30 il condensatore è inizialmente scarico. Il funzionamento del circuito è il seguente:per i primi 30 s è chiuso T1 ed aperto T2; per i seguenti 10 s è aperto T1 e chiuso T2; successivamente sono apertiambedue gli interruttori.

Calcolare: la corrente iniziale di carica; la tensione vc

dopo i primi 30 s; la corrente ic

subito prima e subitodopo la chiusura di T2; la tensione v

ce la corrente i

cal tempo finale di 40 s.

Disegnare gli andamenti di vc

e ic

in funzione del tempo.

[Risultati: I0

= 0,8 mA; V1

= 380 V; I1

= 0,04 mA (prima) e I1

= −−3,8 mA(dopo); V

2= 2,56 V; I

2= −−0,0256 mA]

R1 = 500 kΩ

R2 = 100 kΩ

C = 20 μF

E1 = 400 V

+

T1

E1

R2C

ic

T2

vc

R1

E1

R1

I01 R2

R3 C

i3

+

T

E1 = 200 V R1 = 20 Ω

I01 = 1 A R2 = 400 Ω

R3 = 800 Ω C = 50 nF

R1

T1 T2

C

V0 = 30 V

I01 = 0,5 A

R1 = 200 Ω

R2 = 150 Ω

R3 = 500 Ω

C = 40 μF

I01

V0R3

B

A

R2

v2




Ese

rcit

azio

ni



1. Dimostrare che la corrente di carica di un condensatore diminuisce all’aumentare della tensione sul conden-satore stesso.

2. Dimostrare che durante il processo di carica la tensione su un condensatore aumenta con incrementi sempreminori.

3. Definire la costante di tempo del processo di carica e ricavarne l’espressione.

4. Dopo quando tempo un condensatore è carico al 99% della sua tensione finale?

5. Perché all’aumentare dei valori di R e di C aumenta la durata del periodo transitorio di carica?

6. Come variano la carica elettrica e l’energia elettrostatica durante il transitorio di carica?

7. Per quale ragione, in termini energetici, un condensatore si scarica quando viene collegato a un resistore? Eperché la corrente di scarica non permane nel tempo?

8. Spiegare cosa succede quando un condensatore, carico con tensione iniziale V0, viene collegato a un bipolo

attivo di tensione, con tensione interna E e resistenza R. Esaminare i tre casi possibili: E > V0; E = V

0;

E < V0.

9. La costante di tempo del circuito di carica è necessariamente uguale a quella del circuito di scarica?

Test di verifica

Obiettivi

Prerequisiti

Scheda PRE-1 Richiami di magnetismo

Scheda PRE-2 Funzioni trigonometriche

Scheda PRE-3 Relazioni tra i dati di un triangolo rettangolo

Contenuti

• D1 Grandezze magnetiche e loro legami, circuiti magnetici

• D2 Interazioni tra circuiti elettrici e campi magnetici

• D3 Fenomeni transitori nei circuiti induttivi

Esercitazioni



Elettromagnetismo,circuiti magnetici

Modulo D

Modulo D • Elettromagnetismo, circuiti magnetici224


1. conoscere le grandezze magnetiche e i loro legami;2. conoscere le principali leggi dell’elettromagnetismo e saperle associare ai

relativi fenomeni;3. conoscere il bipolo “induttore” e il suo comportamento circuitale;4. conoscere i fenomeni che avvengono durante il periodo transitorio di ma-

gnetizzazione e smagnetizzazione di un induttore;5. saper risolvere una rete elettrica di media complessità contenente un indut-

tore, durante il periodo transitorio.

• Campo magnetico. Una regione di spazio è sede di un campo magnetico seun magnete di prova, posto in un qualsiasi punto di quello spazio, è soggettoa forze che tendono a farlo ruotare fino a disporlo in direzione parallela alcampo magnetico.

• Magnete di prova. Per “magnete di prova” si intende un ago magnetico(come quello della bussola), ossia una piccola calamita, di forma stretta e al-lungata, che può ruotare intorno a un perno centrale; esso è provvisto, cometutti i magneti, di due poli magnetici, indicati con N (nord) e S (sud).

• Origine del campo magnetico. Un campo magnetico è generato sempre dacariche elettriche in movimento. Nel caso dei magneti permanenti il movi-mento di cariche è dovuto al moto degli elettroni degli atomi del magnete,mentre nel caso degli elettromagneti è la corrente elettrica circolante entroun filo conduttore che produce il campo magnetico.

• Linee di campo. Dette anche linee di forza, sono linee orientate che consen-tono di rappresentare graficamente l’azione del campo magnetico. Un ma-gnete di prova, posto in un punto del campo magnetico, sotto l’azione dellaforza magnetica si orienta sempre nella direzione tangente alla linea di forzain quel punto, mentre il verso della linea di forza va dal polo S al polo N delmagnete di prova.

Nella figura PRE-1.1 a, b sono rappresentate le linee di forza in due casitipici: barra magnetica rettangolare e magnete con polarità contrapposte.

• Polarità di un magnete. Le polarità di un magnete permanente o di un elet-tromagnete sono determinate dal verso delle linee di forza: all’esterno delmagnete le linee di forza escono dal polo N ed entrano nel polo S (figuraPRE-1.1 a, b).

• Poli magnetici isolati. Non è possibile avere un magnete con una sola pola-rità, a differenza di quanto accade per le cariche elettriche, che possono es-sere positive o negative. Dividendo in due parti una calamita, ciascuna parteformerà un magnete, dotato di entrambe le polarità.

Obiettivi

PrerequisitiSCHEDA PRE-1 Richiami di magnetismo

Prerequisiti 225

Nella figura PRE-2.1 è rappresentata una circonferenza trigonometrica,avente raggio unitario, divisa in quattro quadranti dagli assi cartesiani x e y.

Preso un punto P sulla circonferenza, con ––OP = 1 in quanto corrispondente

al raggio, e individuati i punti A e C sull’asse x, B sull’asse y, T sulla retta t1

e Dsulla retta t

2, si definiscono le seguenti funzioni trigonometriche aventi per ar-

gomento l’angolo α:

funzione seno:

funzione coseno:

funzione tangente:

funzione cotangente:

L’andamento delle funzioni trigonometriche al variare di α è indicato nellafigura PRE-2.2 a, b, relativamente all’intervallo da zero a 2π, corrispondente aun giro del punto P sulla circonferenza.

ctgα = =BD

OPBD

tgα = =AT

OPAT

cosα = =OC

OPOC

senα = =CP

OPCP

O C 1

Ax

t1

t2

TIy

II

D

P

B

α

IVIII −1

−1

1

NS

N S

N S

NS

NS

NS

N S

Figura PRE-1.1 a, bLe linee di forza, all’esterno del magnete che produce il campo, segnano l’orientamento S-N del magnete di prova.

a) b)

Figura PRE-2.1Definizioni delle funzionitrigonometriche.

SCHEDA PRE-2 Funzioni trigonometriche


Nella tabella PRE-2.1 sono riportati i valori delle quattro funzioni per al-cuni valori particolari dell’angolo α.

Tabella PRE-2.1 Valori delle funzioni trigonometriche per alcuni angoli notevoli

Archi

gradi radiantisen cos tg ctg

0 0 0 1 0 ∞

30

45 1 1

60

90 1 0 ∞ 0

180 π 0 –1 0 ∞

270 –1 0 ∞ 0

360 2π 0 1 0 ∞

Tra le quattro funzioni trigonometriche introdotte valgono le seguenti iden-tità trigonometriche:

ctgsen tg

αα

α α

= =cos 1

tgsen

αα

α

=

cossen2 2 1 α α+ =cos

3π

2

π

2

3

331

23

2

π

3

2

2

2

2

π

4

33

3

3

2

1

2

π

6

cos a sen a

π 2

1

0

−1

α

cos a; sen aα α

α α

π

a)

ctg a tg a

π 2

1

0

−1

α

tg a ; ctgα α

α α

π

b)Figura PRE-2.2 a bAndamento delle funzionitrigonometriche sen α,cos α, tg α, ctg αnell’intervallo 0 ≤ α ≤ 2 π.

Prerequisiti 227

In un triangolo rettangolo di cateti a e b e ipotenusa c (figura PRE-3.1) valgonole seguenti relazioni, ricavabili dalla similitudine tra il triangolo dato e quellocorrispondente sul cerchio trigonometrico:

[P3.1]

[P3.2]

[P3.3]

Le formule scritte corrispondono alle seguenti regole:

• la misura di un cateto è uguale a quella dell’ipotenusa per il seno del-l’angolo opposto al cateto (formule [P3.1]);

• la misura di un cateto è uguale a quella dell’ipotenusa per il coseno del-l’angolo compreso tra cateto e ipotenusa (formule [P3.2]);

• la misura di un cateto è uguale a quella dell’altro cateto per la tangentedell’angolo opposto al primo (formule [P3.3]).

Valgono anche tutte le relazioni ricavabili come formule inverse da quelle ri-portate.

= 90°

β

α

c

b

a

γ

b a= tgβa b= tgα

b c= cosαa c= cosβ

b c= senβa c= senα

SCHEDA PRE-3 Relazioni tra i lati di un triangolo rettangolo

Figura PRE-3.1Relazioni tra i latie gli angoli di un triangolorettangolo.

D1Grandezze magnetichee loro legami,circuiti magnetici

228

Figura D1.1Campo magneticoprodotto da unconduttorepercorso dacorrente.

In questa unità verranno trattate le grandezze fisiche tipiche del campo magnetico e le leggi chele riguardano, facendo riferimento a campi magnetici prodotti da correnti elettriche circolanti en-tro circuiti di varia conformazione.Verrà, inoltre, introdotto un bipolo caratteristico delle reti elet-tromagnetiche, detto induttore.

D1.1 Campo magnetico prodotto da un conduttore rettilineo

Un conduttore rettilineo, percorso dalla corrente I, genera nello spazio che lo circondaun campo magnetico, in quanto è in grado di orientare un ago magnetico di prova, se-condo la direzione tangente alla circonferenza passante per il punto in cui si trova l’agoe avente come centro il punto in cui si trova il conduttore (figura D1.1). L’ago di provasi orienta con le polarità S/N nel verso del palmo della mano destra, con il pollice po-sto secondo la direzione e il verso della corrente. Questo vale se il conduttore agisce dasolo nello spazio considerato, ossia se si possono ritenere trascurabili le azioni di even-tuali altre sorgenti del campo magnetico.

Si può pertanto dire che:

ÈÈun conduttore rettilineo percorso da corrente produce un campo magneticonello spazio circostante, le cui linee di forza, per ogni piano perpendicolare alconduttore, sono delle circonferenze aventi il centro nel punto d’intersezione tra

I

I

I

I

Linee di forza

S

N

SN

S

N

S

N

D1 • Grandezze magnetiche e loro legami, circuiti magnetici 229

il conduttore e il piano considerato e orientate secondo il palmo della mano de-stra, con il pollice che indica la direzione e il verso della corrente (esperienza diOersted).

Considerando un qualsiasi piano perpendicolare al conduttore, le linee di forza sipossono rappresentare come indicato nella figura D1.2 a e b, per la quale si è adottatala convenzione comune di rappresentare la corrente uscente dal piano con la punta diuna freccia (figura D1.2 a) e quella entrante nel piano con la coda della freccia (figuraD1.2 b). L’orientamento delle linee di forza viene stabilito con la regola precedente-mente illustrata, oppure utilizzando quella della vite destrorsa: il verso delle linee diforza coincide con quello di rotazione della vite, quando il verso di avanzamento dellastessa corrisponde al verso della corrente.

Ci si può chiedere, a questo punto, quanto sarà “intenso” il campo magnetico in unpunto qualsiasi dello spazio attorno al conduttore. È intuitivo pensare che tale intensitàdipenderà da vari fattori; precisamente:

• dall’intensità della corrente elettrica: dato che tale corrente produce il campo, lostesso aumenterà in maniera direttamente proporzionale con la corrente;

• dalla distanza del punto considerato dal conduttore: all’aumentare di tale distanzal’effetto della corrente sarà sempre più debole e, quindi, l’intensità del campo ma-gnetico andrà man mano diminuendo;

• dal tipo di ambiente entro cui il campo si sviluppa, ambiente che può essere ilvuoto, l’aria o un qualsiasi materiale magnetico; il campo sarà tanto più intensoquanto più il mezzo magnetico interposto sarà facilmente magnetizzabile.

D1.2 Vettore induzione magneticaL’intensità del campo magnetico viene definita mediante il vettore induzione magne-tica B

➝

, avente la direzione tangente alla linea di forza passante nel punto consideratoe verso determinato da quello delle linee di forza (figura D1.3 a). Nel caso in esamedi campo prodotto da un conduttore, l’intensità del vettore B

➝

in un punto a distanza rdal conduttore è data, in accordo con le osservazioni fatte nel paragrafo precedente, da:

[D1.1]BI

r=

μ

π

2

I

I “esce” dal piano I “entra” nel piano

I

N S S N

Figura D1.2 a, bOrientamento dellelinee di forza delcampo magneticoprodotto da unacorrente.

Induzione del campo magneticoprodotto da un conduttorerettilineo

a) b)

L’espressione [D1.1] mostra che il valore di B decresce all’aumentare della distanzar, secondo il grafico rappresentato nella figura D1.3 b.

Il fattore μ, dipendente dal tipo di mezzo entro cui si sviluppa il campo magnetico,è detto permeabilità magnetica: maggiore è il valore della permeabilità magnetica,tanto più elevato è il campo magnetico prodotto, a parità di altre condizioni. La per-meabilità magnetica costituisce, quindi, un indice dell’attitudine del materiale a farsimagnetizzare.

Il valore della permeabilità magnetica nel vuoto è una costante fisica, detta per-meabilità assoluta μ

0, pari a:

Per l’aria, per i gas e, in generale, per tutti i materiali non ferromagnetici, il valoredella permeabilità μ è praticamente uguale a quello della permeabilità del vuoto.

Nello studio dell’elettromagnetismo, per definire l’intensità del vettore induzionemagnetica si parte da un altro fenomeno, che si verifica quando interagiscono uncampo magnetico e un conduttore percorso da corrente, fenomeno evidenziato dal-l’esperienza di Faraday:

ÈÈsu un filo conduttore percorso da corrente e immerso in un campo magnetico, sisviluppa una forza che agisce in direzione perpendicolare sia al campo magne-tico che alla corrente (figura D1.4).

Per individuare il verso della forza si possono usare varie regole, di cui una è la re-gola della mano sinistra: il verso della forza elettromagnetica è indicato dal pollice

x

B

FI

B

F

I

μ π07 64 10 1 257 10= × = ×− −, �

H

m

IB1 B2

B

O r

B1

B2

r1 r2

r1 < r2 ⇒ B1 > B2

Figura D1.3 a, bCampo magneticoprodotto da unconduttorerettilineo:andamento di B infunzione delladistanza r.

Figura D1.4Forza prodotta dalcampo magneticosu un conduttorepercorso dacorrente.

a)b)


della mano sinistra disposta lungo il conduttore nel verso della corrente, con le linee diforza del campo entranti nel palmo della mano.

Ripetendo l’esperimento con vari valori della corrente si vede che il valore dellaforza varia, ma rimane sempre costante il rapporto:

[D1.2]

dove l è la lunghezza della parte di conduttore interessata dal campo magnetico.Questo rapporto rappresenta, per definizione, l’intensità B del vettore induzione

magnetica nel punto dello spazio in cui è posto il conduttore, intensità che può esseredeterminata sperimentalmente misurando il valore della forza prodotta da un valore dicorrente noto.

L’induzione magnetica si misura in tesla (T); per definizione si ha:

La forza agente sul conduttore sarà data da:

[D1.3]

Ponendo nella [D1.3] I = 1 A e l = 1 m, i valori numerici di F e B coincidono e,quindi, si ha che un campo magnetico ha induzione magnetica pari a 1 T se producela forza di 1 N su un conduttore di lunghezza 1 m percorso dalla corrente di 1 A.

Il valore B = 1 T indica un campo magnetico piuttosto intenso; per confronto siconsideri che il valore del campo magnetico terrestre varia da 0,6 × 10 – 4 T ai poli a0,3 × 10 – 4 T all’equatore e, quindi, è mediamente ventimila volte più piccolo.

Calcolare il campo magnetico prodotto nell’aria da un conduttore percorso dalla correnteI = 10 A, nei casi in cui la distanza sia 1 cm e 10 cm dal conduttore stesso.

■ Essendo μ ≅ μ0

= 1,257 × 10–6 , si ha nei due casi:

e, quindi, l’intensità del campo magnetico è, nel secondo punto, dieci volte minore rispetto alprimo, diminuendo in misura inversa rispetto all’aumento della distanza.

Calcolare la forza prodotta da un campo magnetico con B = 0,5 T su un conduttore percorsodalla corrente I = 5 A, per ogni metro di lunghezza del conduttore stesso.

■ Applicando l’espressione [D1.3] con l = 1 m, si ha:

La forza elettromagnetica misurata su un conduttore di lunghezza l = 25 cm percorso dalla cor-rente I = 4 A è pari a 0,8 N. Calcolare l’intensità del vettore induzione magnetica nel punto incui è posto il conduttore.

■ Applicando la formula [D1.2], si ha:

BF

Il= =

×=

0 8

4 00 8

,

,25, T

F BIl= = × × =0 5 1 2,5 ,5 N

BI

r2

2

6

22

1 257 10 10

2 10 100 2 10= =

× ×

× ×= ×

−

−

−μ

π π

,, 44 TB

I

r1

1

6

2

4

2

1 257 10 10

2 1 102 10= =

× ×

× ×= ×

−

−

−μ

π π

T

,

H

m

F B I l=

1 T=1N

Am

F

I lB=

Forza su un conduttore postoin un campomagnetico

ESEMPIO 1

ESEMPIO 2

ESEMPIO 3


D1.3 Campo magnetico prodotto da una spira circolare

Se il conduttore rettilineo di cui al paragrafo D1.1 viene avvolto in modo che formiuna circonferenza di raggio r, si ottiene una spira circolare, in cui il verso di percor-renza della corrente può essere orario o antiorario (figura D1.5 a). Le linee di forzadel campo magnetico prodotto, che nel caso del conduttore rettilineo si disponevanosu piani tra loro paralleli, si disporranno adesso su piani perpendicolari al conduttore,non più paralleli tra loro, ma posti su direzioni radiali, convergenti nel centro dellaspira. Immaginando di tagliare la spira con un piano perpendicolare alla spira stessa,si ottiene la rappresentazione di figura D1.5 b, in cui le linee di forza sono lineechiuse attorno al conduttore, più dense all’interno della spira e più rade all’esterno.Man mano che ci si avvicina al centro della spira, la lunghezza delle linee di forza au-menta, diventando infinita per quella centrale, rettilinea, ma che va immaginata comeuna linea chiusa all’infinito.

Il verso delle linee di forza può ancora essere determinato con il palmo chiuso dellamano destra, orientando il pollice secondo il verso della corrente.

L’intensità del campo magnetico varia, a seconda del punto dello spazio conside-rato; il valore maggiore lo si ha nel centro della spira, che è il punto che più risente del-l’azione combinata dei due conduttori; in tale punto l’intensità del vettore induzionemagnetica è pari a:

[D1.4]

Il campo magnetico risulta, quindi, tanto più intenso quanto maggiore è il valoredella corrente magnetizzante che l’ha prodotto e quanto minore è il raggio r della spira(i conduttori risultano più vicini al punto considerato e, quindi, la loro azione magne-tizzante è maggiore); il valore di B è, inoltre, tanto più elevato quanto maggiore è lapermeabilità del mezzo, ossia quanto più facilmente il materiale magnetico si presta aessere magnetizzato.

BI

r=

μ

2

rI

I

A

B

+

B

sezione A-B

Figura D1.5 a, bCampo magneticoprodotto da unaspira circolare.

Induzionedel campomagneticoprodotto da unaspira circolare

a) b)


Calcolare la corrente che deve circolare in una spira di raggio 1,5 cm, in aria, per produrre alsuo interno un’induzione magnetica di 0,05 T.

■ Utilizzando per la permeabilità il valore di quella del vuoto e ricavando la formula inversadella [D1.4], si ottiene:

Il risultato ottenuto mostra che per creare un campo magnetico di valore apprezzabile oc-corre impiegare correnti di valore molto elevato; a questo si può porre rimedio, come si vedrà inseguito, aumentando il numero di spire in serie e usando materiali magnetici con permeabilitàmagnetica molto maggiore di quella dell’aria.

D1.4 Campo magnetico prodotto da un solenoideSi considerino due spire accostate, percorse nello stesso senso dalla stessa corrente I(figura D1.6). Osservando i versi delle linee di forza prodotte separatamente dalle duespire, si può osservare che all’interno e all’esterno delle spire le linee di forza hanno lostesso verso, mentre nello spazio tra i conduttori hanno verso opposto. Dato che lespire sono uguali e percorse dalla stessa corrente, è lecito affermare che i due contri-buti al campo risultante saranno uguali e opposti e, quindi, l’intensità del campo sarànulla nello spazio compreso tra le spire.

Per ottenere un solenoide rettilineo occorre avvolgere più spire attorno a un supporto(figura D1.7), in modo che tutte le spire siano percorse dalla stessa corrente, nello stessosenso. Le linee di forza del campo magnetico prodotto dal solenoide si svilupperanno siaall’interno che all’esterno dello stesso, dando luogo alla configurazione indicata nella fi-gura D1.7, simile a quella di un magnete permanente della stessa forma del solenoide.

Il campo magnetico avrà polarità N all’estremità del solenoide dove escono le linee diforza ed S all’altro estremo (linee di forza entranti). Dato che il verso delle linee di forzadipende da quello della corrente, ne consegue che invertendo il verso di percorrenza dellacorrente nell’avvolgimento, si invertono le polarità del campo magnetico prodotto.

Il campo magnetico all’interno del solenoide si può ritenere costante e l’intensitàdel vettore B

➝

è data da:

[D1.5]

dove N è il numero di spire ed l è la lunghezza del solenoide.

BN I

l=

μ

IrB

= =× × ×

×=

−

−

2 2 1 5 10 0 05

1 257 101193

2

6

A

μ

, ,

,

+ +

I+

−I

S N

Figura D1.6Due spire accostate percorse da corrente:all’esterno e all’interno delle spire le lineedi forza sonoconcordi, mentrenello spazio tra le spire essesono discordi.

Induzione delcampo magneticoprodotto da un solenoiderettilineo

Figura D1.7Solenoide rettilineo.

ESEMPIO 4


L’espressione [D1.5], pur non essendo stata dimostrata analiticamente, si può giu-stificare intuitivamente, considerando che:

• l’intensità del campo magnetico è direttamente proporzionale alla permeabilità delmezzo e all’intensità della corrente magnetizzante, così come avveniva per i campiprodotti da un conduttore e da una spira;

• all’aumentare del numero di spire aumenta B, in quanto la corrente, percorrendo leN spire, ripete per N volte la sua azione magnetizzante;

• l’intensità del campo magnetico è inversamente proporzionale alla lunghezza delsolenoide, in quanto all’aumentare di l diventa più lungo il tratto da magnetizzaree, quindi, meno efficace l’azione della corrente.

Se le spire vengono avvolte attorno a un supporto chiuso su se stesso, di forma cir-colare, si ottiene un solenoide toroidale (figura D1.8), nel quale le linee di forza sonotutte confinate all’interno delle spire. In questo caso le polarità N/S non sono più evi-denti, a meno che non si pratichi un’interruzione nel supporto (detta traferro), le cuiestremità costituiranno i poli N e S del magnete (figura D1.9).

L’intensità del vettore B➝

può ancora essere calcolata con la formula [D1.5]; indi-cando con r il raggio medio del toroide, la lunghezza l del solenoide sarà pari a quelladella circonferenza media e, quindi, il valore di B relativo alla linea di forza centralesarà dato da:

[D1.6]

Dato che la differenza di lunghezza tra le varie linee di forza è trascurabile, si puòritenere che il valore di B calcolato con la [D1.6] sia costante per tutti i punti interni altoroide.

Calcolare il numero di spire occorrente affinché all’interno di un solenoide rettilineo avvolto suun nucleo di materiale avente μ ≅ μ

0, di lunghezza 15 cm, si crei un campo di induzione ma-

gnetica B = 0,01 T quando la corrente magnetizzante è pari a 20 A.

■ Se si ricava N dall’espressione [D1.5] si ha:

NBl

I= =

×

× ×≅

−μ

0 01 0 15

1 257 10 2060

6

, ,

, spire

BN I

r=

μ

π2

B

I

I

r+

–

II

NS

− +

Figura D1.8Solenoide toroidale.

Figura D1.9Solenoide toroidale

con traferro.

Induzione delcampo magneticoprodotto da un solenoidetoroidale

ESEMPIO 5


Su un solenoide toroidale, di raggio medio r = 10 cm, sono avvolte 100 spire percorse dalla cor-rente I = 5 A. Calcolare il valore dell’induzione magnetica nei due casi seguenti:

a) spire avvolte su un nucleo con permeabilità magnetica circa pari a quella del vuoto;b) spire avvolte su un nucleo con permeabilità pari a 1000 μ

0.

■ Per entrambi i casi si può usare la formula [D1.6], ottenendo:

caso a

caso b

Come era logico attendersi, nel secondo caso il campo ottenuto ha un’induzione magneticadi valore 1000 volte superiore rispetto al primo, a conferma dell’importanza della permeabilitàmagnetica del materiale.

D1.5 Forza magnetomotrice e forza magnetizzante

Riprendendo in esame la formula che esprime l’intensità del vettore

induzione B➝

all’interno di un solenoide rettilineo, si possono definire altre due gran-dezze che interessano lo studio dei circuiti magnetici.

Il prodotto:

[D1.7]

tra il numero di spire e l’intensità della corrente magnetizzante è detto forza magne-tomotrice (f.m.m.).

La sua unità di misura è l’ampere, dato che il numero di spire è adimensionato.Nella terminologia pratica si usa però misurare la f.m.m. in amperspire (Asp), per met-tere in risalto la funzione di N.

Analogamente alla f.e.m., che è la grandezza che produce la circolazione della cor-rente in un circuito elettrico, la f.m.m. deve essere intesa come la grandezza che pro-duce la magnetizzazione di un circuito magnetico.

Il rapporto:

[D1.8]

tra la f.m.m. e la lunghezza della linea di forza sulla quale essa agisce può essere defi-nito come la forza magnetizzante e rappresenta il valore della f.m.m. per unità dilunghezza della linea di forza.

Dalla [D1.8] si ricava immediatamente la sua unità di misura, che è l’amperspire sumetro (Asp/m), equivalente all’ampere su metro (A/m).

HF

l

N I

l

m= =

F N Im =

BN I

l=

μ

BN I

r= =

× × × ×

×=

−μ

π π2

1000 1 257 10 100 5

2 0 101

6

,

,TT

BN I

r= =

× × ×

×= ×

−

−μ

π π2

1 257 10 100 5

2 0 101 10

63

,

,TT

ESEMPIO 6


Sostituendo l’espressione di H nella [D1.5] si ricava il legame tra B e H:

[D1.9]

L’espressione [D1.9], pur essendo stata ricavata per un caso particolare, è del tuttogenerale e stabilisce la relazione tra l’induzione magnetica e la forza magnetizzante perogni punto del campo magnetico. Il rapporto fra le due grandezze, pari al valore dellapermeabilità magnetica μ, dipende solo dal tipo di materiale entro il quale si sviluppail campo magnetico.

Le relazioni [D1.8] e [D1.9] possono essere interpretate nel seguente modo:

• la corrente elettrica che circola in una bobina di N spire produce una forza magne-tizzante H direttamente proporzionale alla f.m.m. F

m= NI e inversamente propor-

zionale alla lunghezza della linea di forza interessata da tale f.m.m.; nel linguaggiotecnico si parla di linea di forza concatenata con le N spire della bobina (figuraD1.10), nel senso che la linea di forza passa attraverso tutte le spire della bobina;

• la forza magnetizzante H non dipende dal tipo di materiale entro cui si sviluppa ilcampo magnetico;

• l’intensità del campo magnetico creato, indicata tramite il modulo del vettore indu-zione magnetica B

➝

, dipende, invece, in misura direttamente proporzionale dalla per-meabilità del materiale magnetico, vale a dire che la stessa forza magnetizzante Hproduce effetti diversi a seconda del mezzo magnetico interessato dal campo.

L’espressione [D1.9] può anche essere scritta in forma vettoriale:

[D1.10]

In questo modo si introduce il vettore H➝

che, essendo legato a B➝

da una grandezzascalare positiva, avrà le seguenti caratteristiche:

• direzione e verso coincidenti con quelli del vettore B➝

;

• intensità legata a quella di B➝

dalla relazione:

[D1.11]

Calcolare il valore della f.m.m. e della forza magnetizzante relative allÕesempio 6.

■ Usando le formule [D1.7] e [D1.8] si ha:

HNI

l

NI

r= = = =

2

500

2796

0,1 Asp

mπ πF NIm = = × =100 5 500 Asp

HB

=μ

B Hur uru

= μ

B H= μ

Legame tra induzionemagnetica e forza magnetizzante

I IN

2

1

Figura D1.10La linea di forza 1 èconcatenata con leN spire dellabobina; la linea 2solo con una partedelle spire.

Legame tra i vettori B

➝➝e H

➝➝

ESEMPIO 7

D1.6 Permeabilità magnetica relativa,classificazione dei materiali magnetici

Nel paragrafo 1.2 sono state introdotte la permeabilità magnetica μ di un materiale equella del vuoto μ0 = 4 π × 10–7 H/m, detta permeabilità magnetica assoluta.

Riferendo il valore della permeabilità magnetica di un materiale a quella del vuoto,si ottiene la permeabilità magnetica relativa, data dal rapporto:

[D1.12]

che indica quante volte la permeabilità del materiale considerato è maggiore di quelladel vuoto, presa come riferimento. È evidente che la permeabilità relativa, essendo unrapporto tra grandezze che hanno la stessa unità di misura, è un numero adimensionato.

A parità di forza magnetizzante H, l’induzione magnetica B creata in un materiale dipermeabilità μ e l’induzione B0 creata nel vuoto sono legate dal rapporto:

e, quindi:

[D1.13]

A seconda del valore di μr, i materiali magnetici possono essere classificati come di

seguito indicato.

• Materiali diamagnetici, per i quali si ha μr

< 1 (μ < μ0; B < B0): in questo caso ilcampo prodotto nel materiale è meno intenso di quello che si produrrebbe nelvuoto, in quanto il materiale stesso si oppone alla magnetizzazione. Hanno tale comportamento, per esempio, l’acqua, l’argento e il rame. È da tenerepresente che il comportamento diamagnetico non è mai vistoso, nel senso che lapermeabilità relativa, anche se inferiore a 1, non si discosta molto dall’unità. Peresempio, la permeabilità relativa del rame è pari a 1 – 10 × 10–6.

• Materiali paramagnetici, per i quali si ha μr

> 1 (μ > μ0; B > B0): in questo caso ilcampo prodotto nel materiale è più intenso di quello che si produrrebbe nel vuoto,in quanto il materiale stesso favorisce la magnetizzazione.Comportamento paramagnetico è presentato dall’alluminio, dal platino e, in misuramolto limitata, dall’aria, per la quale si considera, in pratica, μ = μ0. Anche il com-portamento paramagnetico è, in genere, poco vistoso e la permeabilità relativa su-pera di poco l’unità. Per esempio, nel caso dell’alluminio, si ha: μ

r= 1 + 22 × 10–6.

• Materiali ferromagnetici, per i quali si ha μr

>> 1 (μ >> μ0; B >> B0): per questimateriali il comportamento paramagnetico è molto accentuato, dato che hanno va-lori della permeabilità migliaia di volte più elevati di quella del vuoto. Il loro usoconsente di ottenere induzioni molto intense con limitati valori di H e, quindi, dicorrente magnetizzante.Tra i metalli il più importante materiale ferromagnetico è il ferro (da cui la denomina-zione attribuita a questi materiali); hanno questo comportamento anche il nichel e il co-balto. Nelle applicazioni pratiche non vengono usati metalli allo stato puro, ma nume-rose leghe, generalmente a base di ferro, e materiali particolari, denominati ferriti.Tutti i materiali ferromagnetici perdono le loro peculiari caratteristiche e si com-portano come paramagnetici al disopra di una certa temperatura, detta tempera-tura di Curie, che è una grandezza tipica del materiale. Per esempio, il ferro ha unatemperatura di Curie di 770 °C.

B Br

= μ 0

B

B

H

Hr

0 0

= = =μ

μ

μ

μμ

0

μμ

μr

=

0

Definizionedi permeabilitàmagneticarelativa

Classificazionedei materialimagnetici


D1.7 Caratteristica di magnetizzazioneSi consideri (figura D1.11) un nucleo di materiale magnetico su cui è avvolta una bo-bina di N spire, percorsa dalla corrente I. Sul nucleo agirà una f.m.m. F

m= NI, che darà

luogo a una forza magnetizzante H = Fm

/l, essendo l la lunghezza della linea di forzamedia concatenata con la bobina. All’interno del nucleo verrà prodotto un campo ma-gnetico di induzione B = μH, dipendente dal valore della permeabilità magnetica.

Supponendo di far variare la corrente I, cambieranno, di conseguenza, la f.m.m. Fm

e la forza magnetizzante H, entrambe in modo direttamente proporzionale alla cor-rente. La variazione dell’induzione magnetica B sarà legata, oltre che ai valori assuntida H, anche a quelli di μ; si possono avere i seguenti due casi:

• per i materiali diamagnetici e paramagnetici la permeabilità magnetica si mantienecostante al variare di H; la legge B = μH, analoga all’equazione y = mx, rappresen-terà allora l’equazione di una retta passante per l’origine del piano cartesianoavente H come ascisse e B come ordinate;

• per i materiali ferromagnetici la permeabilità magnetica non è costante al variare diH e il legame tra B e H non è più di tipo lineare.

Il grafico che descrive l’andamento dell’induzione magnetica al variare della forzamagnetizzante prende il nome di caratteristica di magnetizzazione. Nel caso di ma-teriali con μ costante si ha l’andamento lineare di figura D1.12, in cui la pendenzadella retta è proporzionale al valore della permeabilità.

Numerodi spire

N

Fm = NI

I I

+ −

H = Fm

Lunghezza media( )

Figura D1.11Forzamagnetomotrice F

m

e forzamagnetizzante H.

B

H

B = μH

O

μ

Figura D1.12Caratteristica dimagnetizzazione diun materiale con μcostante.

Nei materiali ferromagnetici il fenomeno della magnetizzazione è più complesso enon si svolge linearmente, in quanto la permeabilità varia con il grado di magnetizza-zione del materiale; nel caso di materiali non precedentemente magnetizzati si ottiene


una curva di prima magnetizzazione, avente la forma tipica mostrata nella figuraD1.13, in cui sono distinguibili vari tratti.

Nel primo tratto (fino al punto A) l’induzione aumenta poco al variare di H, a causa

di una permeabilità magnetica iniziale piuttosto bassa. Nel tratto A-B la caratteristica diventa pressoché lineare e presenta la massima pen-

denza: questo significa che, a parità di incremento ΔH della forza magnetizzante, si hail massimo incremento ΔB dell’induzione.

Aumentando il valore di H oltre il punto B, l’induzione aumenta ancora, ma con in-crementi sempre più piccoli, fino a quando, oltre il tratto B-C (detto ginocchio dellacurva), interviene il fenomeno della saturazione magnetica e il materiale si comportacome paramagnetico: l’induzione aumenta pochissimo, anche incrementando notevol-mente il valore di H, e la curva prosegue linearmente, con pendenza circa uguale aquella di magnetizzazione del vuoto (linea tratteggiata). In termini fisici la saturazioneè dovuta al fatto che i vari domini magnetici in cui il materiale può essere suddivisosono ormai tutti orientati e non possono essere ulteriormente magnetizzati; il contri-buto del materiale al campo magnetico totale raggiunge il suo massimo e l’ulterioremagnetizzazione è dovuta solo alla forza magnetizzante della bobina.

Dall’esame della caratteristica di magnetizzazione è possibile trarre un’interpreta-zione geometrica della permeabilità magnetica. Considerando, infatti, il grafico di fi-gura D1.14, si ha che il termine:

rappresenta proprio la permeabilità del materiale quando è magnetizzato nel punto Pdella caratteristica. Facendo variare P lungo tutta la caratteristica di magnetizzazionesi vede che tg α varia, raggiunge un punto massimo e poi decresce, secondo l’anda-mento rappresentato nella figura D1.14.

tg =α μPF

OF

B

H= =

B

B0 = μ0H

O H

B

C

ΔB

A

ΔH

μ

B

μ = f(H)

O H

α

P

F

μ

Figura D1.13Caratteristica di magnetizzazione di unmateriale ferromagnetico.

Figura D1.14Andamento qualitativo della permeabilitàdi un materiale ferromagnetico.

I valori della permeabilità magnetica e della forza magnetizzante, corrispondenti adeterminati valori di induzione magnetica, sono riportati, per i materiali ferromagneticidi più comune impiego, nella tabella D1.1 della pagina successiva.

Per “lamiere normali” si intendono quelle composte dalla lega ferro-carbonio (ac-ciaio normale), senza l’aggiunta di silicio; comunemente si parla di “nucleo in ferro”,anche se sarebbe più corretto il termine “acciaio”. Le “lamiere al silicio” sono inveceformate da una lega ferro-carbonio-silicio, mentre le “lamiere a cristalli orientati” sonoquelle sottoposte a particolari procedimenti tecnologici che ne esaltano le proprietàmagnetiche in una determinata direzione di magnetizzazione.

Significatogeometricodi μμ


Tabella D1.1 Caratteristiche di magnetizzazione di alcuni materiali ferromagnetici e dell’aria

Materiale

AcciaIo fuso Ghisa Lamiere Lamiere Lamieree ferro normali al silicio a cristalli Aria

fucinato orientati

B H μμr

H μμr

H μμr

H μμr

H μμr

(T) (A/m) (A/m) (A/m) (A/m) (A/m) (A/m)

0,10 70 1140 200 400 45 1770 80 1000 Ð Ð 80 000

0,20 90 1770 450 350 50 3180 100 1590 Ð Ð 160 000

0,30 100 2390 800 300 60 4980 125 1910 Ð Ð 240 000

0,40 120 2650 1300 245 70 4550 145 2200 Ð Ð 320 000

0,50 150 2840 2000 200 90 4420 160 2500 Ð Ð 400 000

0,60 170 2810 2800 170 130 3670 180 2650 Ð Ð 480 000

0,70 220 2530 4000 140 170 3280 200 2800 Ð Ð 560 000

0,80 270 2360 5500 115 230 2770 250 2550 Ð Ð 640 000

0,90 320 2240 8000 90 330 2170 310 2310 Ð Ð 720 000

1,00 400 1990 11 000 72 470 1700 400 2000 40 20 000 800 000

1,10 500 1750 15 000 58 630 1390 500 1750 58 15 100 880 000

1,20 620 1540 20 000 48 800 1200 700 1360 75 12 700 960 000

1,30 850 1220 Ð Ð 1050 990 1200 860 88 11 800 1 040 000

1,40 1200 930 Ð Ð 1350 830 2300 480 100 11 140 1 120 000

1,50 2000 600 Ð Ð 1800 660 4000 300 140 8 500 1 200 000

1,60 3500 365 Ð Ð 3100 410 7500 170 450 2 830 1 280 000

1,70 6000 225 Ð Ð 5200 260 14 000 100 1 600 850 1 360 000

1,80 10 000 140 Ð Ð 9000 160 24 000 60 Ð Ð 1 440 000

1,90 16 000 95 Ð Ð 14 800 100 Ð Ð Ð Ð 1 520 000

2,00 25 000 64 Ð Ð 30 000 53 Ð Ð Ð Ð 1 600 000

D1.8 Isteresi magneticaUn altro fenomeno peculiare dei materiali magnetici • lÕisteresi magnetica: magnetiz-zando un nucleo ferromagnetico e annullando poi la forza magnetizzante H, il mate-riale rimane magnetizzato con una induzione residua B

r, anche in assenza di corrente

magnetizzante. Per illustrare tale fenomeno si supponga di magnetizzare un nucleo di materiale fer-

romagnetico (per esempio, quello di figura D1.11) e di riportare su un grafico cartesianole relative coppie di valori B-H, ipotizzando che la corrente magnetizzante possa variaresia in intensitˆ (da zero a I

M) che come verso di percorrenza dellÕavvolgimento, deter-

minando, di conseguenza, una forza magnetizzante variabile tra gli estremi +HM

e ÐHM

;il cambiamento di segno implica anche lÕinversione delle linee di forza del campo ma-gnetico allÕinterno del nucleo.

Con riferimento al grafico di figura D1.15, si ha che inizialmente, facendo variare Hda zero a +H

M, si ottiene lÕandamento della curva di prima magnetizzazione O-a, al ter-

mine della quale lÕinduzione magnetica assume il valore +BM

. Facendo diminuire il valore della corrente, la forza magnetizzante si riduce, il ma-

teriale si smagnetizza e si riduce di conseguenza il valore dellÕinduzione, seguendoper˜ un andamento diverso dal precedente (curva a-b), caratterizzato da valori di B pi•elevati, a paritˆ di H, rispetto alla prima magnetizzazione. Annullando H (correntenulla nella bobina) permane una induzione residua B

r, dipendente dal tipo di materiale,

ossia il nucleo magnetico rimane magnetizzato anche in assenza di una causa esterna(punto b del grafico).

HH =B

μμ00

Ind

uzio

ne

mag

neti

ca


Questo comportamento, verificabile sperimentalmente, è giustificato dal fatto cheuna parte dei domini magnetici che costituiscono il nucleo rimangono orientati nellaprecedente direzione di magnetizzazione, anche in assenza della forza magnetizzanteesterna.

Invertendo il senso della corrente e facendone aumentare l’intensità fino a IM

, il va-lore di H passa da zero a –H

M, a cui corrisponde l’induzione –B

M, secondo l’andamento

della curva b-d. Il valore –Hc

che produce l’annullamento dell’induzione (punto c) èdetto forza coercitiva, dicitura derivata dal verbo “coercire” che significa forzare, co-stringere. Esso è, infatti, il valore della forza magnetizzante che determina la smagne-tizzazione forzata del nucleo magnetico.

Riducendo fino all’annullamento il valore della corrente, diminuisce fino a zero ilvalore di H (curva d-e), però il nucleo resta magnetizzato con induzione residua nega-tiva –B

r(le linee di campo hanno verso opposto al precedente). Per smagnetizzare

completamente il nucleo si deve far crescere positivamente H fino al valore della forzacoercitiva +H

c(punto f). Facendo ulteriormente aumentare fino ad H

Mla forza magne-

tizzante, il nucleo si magnetizza nuovamente e si ritorna al punto a di induzione +BM

,seguendo la curva f-a.

Ripetendo le vicende descritte, senza variare il valore HM

, le fasi di magnetizza-zione e smagnetizzazione si ripetono identicamente alle precedenti, salvo la curva diprima magnetizzazione, che non verrà più percorsa. L’insieme delle curve a-b-c-d ed-e-f-a viene detto ciclo d’isteresi, denominando come isteresi magnetica il com-plesso dei fenomeni che accompagnano la magnetizzazione ciclica dei materiali fer-romagnetici.

La forma effettiva del ciclo d’isteresi dipende dal tipo di materiale ferromagnetico,di cui costituisce una caratteristica peculiare. In particolare, vengono denominati ma-teriali duri quelli con elevata forza coercitiva e materiali dolci quelli che si smagne-tizzano facilmente, in quanto aventi piccoli valori di H

c.

D1.9 Flusso magneticoSi consideri (figura D1.16) un campo magnetico di induzione B costante, con linee diforza rettilinee e parallele e si supponga di disporre, perpendicolarmente al campostesso, una superficie che abbracci le linee di forza del campo.

90°

B

B

O H+HMf

e

c

b

–HM

+BM

–BM

–Br

Br

d

a

+Hc

–Hc

Figura D1.15Ciclo di isteresi diun materialeferromagnetico.

Figura D1.16Flusso magnetico:caso della superfi-cie perpendicolareal vettore B

➝

.

Si definisce flusso magnetico Φ relativo alla superficie considerata il prodotto dell’in-tensità del vettore induzione per l’area della superficie perpendicolare alle linee dicampo:

[D1.14]

L’unità di misura del flusso magnetico è il weber (Wb); dalla [D1.14] si ha:

e quindi il flusso di 1 Wb si ha quando l’induzione di 1 T interessa la superficie di 1 m2. Il flusso magnetico è una grandezza che indica, in un certo senso, il numero di linee

di forza (che si possono denominare, a questo punto, anche linee di flusso) che si con-catenano con una superficie normale alla loro direzione. Infatti, supponendo per con-venzione che al valore B = 1 T corrisponda una certa densità di linee di flusso (numerodi linee per unità di superficie), il prodotto Φ = BS indicherà il numero totale di lineedi flusso che interessano la superficie considerata.

L’esame della relazione [D1.14] porta alle seguenti conclusioni:

• il flusso magnetico, a parità di superficie, aumenta con l’induzione magnetica, inquanto sulla superficie interessata si ha una maggiore densità di linee di flusso;

• il flusso magnetico, a parità di induzione, aumenta con l’area della superficie, inquanto, a parità di densità di linee di flusso, una superficie maggiore abbraccerà unmaggior numero di linee;

• a parità di flusso magnetico l’induzione è inversamente proporzionale alla superfi-cie; nella figura D1.17 le due superfici si concatenano con lo stesso flusso e quindidovrà essere B

1S

1= B

2S

2.

Superficie non perpendicolare al vettore B➝

Se la superficie piana considerata forma col vettore B➝

un angolo α diverso da 90° (fi-gura D1.18 a), nella [D1.14] si deve considerare l’area della superficie che si ottieneproiettandola su un piano perpendicolare a B

➝

.

Nell’esempio considerato la dimensione a rimane inalterata, mentre la dimensioneb diventa b = b senα, come evidenziato nella figura D1.18 b.′

b′ = b senα

B

a

α

b

α

b b′

α

Φ1 = Φ2 B1S1 = B2S2

S2 > S1 ⇒ B2 < B1S1 S2

B1B2 Φ Φ

Φ

1 T Wb

1 m2=

11 1 Wb T 1 m2= ×

Φ = ΒS

Figura D1.17Aumentandola sezione del tubo di flusso, l’induzionemagneticadiminuisce.

a) b)

Figura D1.18 a, bCalcolo del flussomagneticonel caso α ≠ 90°.


La nuova superficie sarà pari a S = a b senα = S senα e il flusso magnetico saràdato da:

[D1.15]

L’espressione [D1.15] è una formula generale, nella quale rientra la [D1.14] come casoparticolare (α = 90°; senα = 1); nel caso che sia α = 0° (superficie parallela alle linee diflusso) si ha Φ = 0, in quanto nessuna linea di flusso si concatena con la superficie.

Una spira elettrica di forma rettangolare, con lati a = 5 cm e b = 10 cm, è posta in un campomagnetico di induzione B = 0,6 T. Calcolare il flusso magnetico quando l’angolo α vale: 30°,45°, 60°, 90°.

■ La superficie della spira è pari a:

La funzione trigonometrica senα vale, nei casi indicati:

Applicando la formula [D1.15] nei quattro casi richiesti, si ha:

Come era lecito attendersi, il flusso magnetico maggiore si ha nel caso di spira perpendico-lare al vettore induzione.

D1.10 Riluttanza e permeanza, legge di HopkinsonSi consideri un nucleo magnetico costituito da un materiale di permeabilità magneticaμ, con sezione perpendicolare alle linee di flusso di valore S costante e lunghezza me-dia l, sul quale è avvolta una bobina di N spire, percorse dalla corrente I. Nella figuraD1.19 è stato rappresentato un nucleo toroidale, ma nulla cambia nel caso di un nucleodi forma diversa.

Il flusso magnetico che si crea nel nucleo è dato da:

Φ = = =BS HSF

lSmμ μ

I

N

−+

I

S

Φ

Φ

14

2

0 5 15 10= × × × = ×

=

− −BS sen 30 =0,6 50 10 Wb4° ,

BBS sen 45 =0,6 50 10 Wb4° × × × = ×− −0 707 21 2 10 4, ,

Φ3340 866 26 10= × × × = ×− −BS sen 60 =0,6 50 10 Wb4° ,

Φ4441 30 10= × × × = ×− −BS sen 90 =0,6 50 10 Wb4°

sen 90 1° =sen 60 0,866° = sen 45 0,707 ° =sen 30 0,5 ° =

S ab= = × × × = ×− − −5 10 10 10 50 102 2 4 m2

Φ = BS senα

′Flusso magneticoper unasuperficieinclinata di ααrispetto a B

➝

ESEMPIO 8

Figura D1.19Nucleo toroidale

di sezione circolare.


Il fattore:

[D1.16]

è detto permeanza magnetica del nucleo e dipende dalle caratteristiche magnetichedel materiale e dalle dimensioni geometriche del nucleo.

La grandezza reciproca della permeanza, data da:

[D1.17]

è detta riluttanza magnetica del nucleo e dipende anch’essa dalle caratteristiche ma-gnetiche e dalle dimensioni del nucleo stesso.

Sostituendo la [D1.16] e la [D1.17] nell’espressione del flusso, si ottengono due di-verse relazioni tra il flusso magnetico nel nucleo e la forza magnetomotrice del circuitomagnetizzante, che esprimono ambedue, in forma matematica, la legge di Hopkinsondei circuiti magnetici:

[D1.18]

[D1.19]

Dall’espressione [D1.19] si deduce che la riluttanza è una grandezza che indical’opposizione di un nucleo magnetico a farsi magnetizzare; infatti, all’aumentare di ℜdiminuisce il flusso magnetico prodotto da una data f.m.m. e quindi, se è costante S, di-minuisce l’induzione B. L’aumento di ℜ implica la diminuzione di℘ e quindi la per-meanza magnetica è una grandezza che indica la facilità di magnetizzazione di unnucleo magnetico; essa rappresenta, per la [D1.18], il valore del flusso magnetico perunità di f.m.m. Entrambe queste grandezze sono legate alla permeabilità magnetica ealle dimensioni del nucleo. In particolare, dall’esame delle espressioni [D1.16] e[D1.17] si deduce che:

• all’aumentare di μ la permeanza aumenta e la riluttanza diminuisce, in accordo conil significato di permeabilità, che indica proprio la facilità di magnetizzazione di unmateriale magnetico;

• all’aumentare di S la permeanza aumenta e la riluttanza diminuisce, in quanto, a pa-rità di altre condizioni, il flusso magnetico aumenta;

• all’aumentare di l la permeanza diminuisce e la riluttanza aumenta, dato che diminui-sce, a parità di f.m.m., la forza magnetizzante H = F

m/l agente sul nucleo.

La legge di Hopkinson consente di stabilire un’analogia tra circuiti magnetici edelettrici, secondo la seguente corrispondenza:

flusso Φ ⇔ corrente I

f.m.m. Fm

⇔ tensione V

riluttanza ℜ ⇔ resistenza R

permeanza ℘ ⇔ conduttanza G

legge di Hopkinson Φ =℘Fm

= Fm

/ℜ ⇔ legge di Ohm I = GV = V/R

Per questa ragione la legge di Hopkinson è detta anche legge di Ohm magnetica.

Φ =ℜ

Fm

Φ =℘Fm

ℜ =℘

=1 l

Sμ

℘ =μS

l

Espressionidella legge di Hopkinson


Unità di misura

Per definire in modo appropriato l’unità di misura della permeanza e della riluttanza sipuò partire dalla seguente relazione, che verrà chiarita nel capitolo seguente, quando sitroverà un legame tra la tensione indotta in un circuito e la variazione del flusso ma-gnetico che lo interessa:

1 Wb = 1 V × 1 s

Dalla relazione [D1.18] si ricava:

dove per la f.m.m. è stato usato l’ampere e non l’amperspire, dato che il numero di spireè, in realtà, adimensionato ed è stata introdotta una nuova unità di misura, l’henry (H),pari a: 1 H = 1 Ω × 1 s.

Per la riluttanza, essendo ℜ = 1/℘, si avrà:

Quanto sopra consente anche di giustificare l’uso dell’henry su metro come unità di

misura della permeabilità; essendo si ricava infatti:

Un nucleo di forma toroidale, con sezione circolare, è costituito da materiale ferromagneticoche presenta una permeabilità relativa pari a 1500 quando l’intensità del vettore induzione è di1 T. Il toroide ha diametro interno 16 cm e diametro esterno 20 cm. Calcolarne la permeanza ela riluttanza; calcolare, inoltre, il flusso magnetico e la f.m.m. necessaria per ottenere B = 1 T.

■ Rappresentando il nucleo in sezione, si ottiene il disegno di figura D1.20, nel quale sono evi-denziati il diametro interno D

i, quello esterno D

e, il diametro medio D

mcorrispondente alla li-

nea di forza centrale, e il diametro d della sezione del nucleo, perpendicolare alle linee di forza.

Con semplici relazioni geometriche si ottiene:

La permeabilità del nucleo magnetico è pari a:

Con le espressioni [D1.16] e [D1.17] si calcolano la permeanza e la riluttanza:

ℜ = =℘

=×

= ×−

−l

Sμ

1 1

10 5 109 52 10

7

5 1

,, H

℘ = =× × ×

= ×− −

−μS

l

1 886 10 3 14 10

0 56510 5 10

3 47

, ,

,, H

μ μ μ= = × × = ×− −0

6 31 257 10 1500 1 886 10r , , H

m

Sd

= =×

= × −π π2 24

4

0 02

43 14 10

,, m2d

D De i= − = − =2 2

20

2

16

22 cm

l Dm= = × =π π 0 18 0 565, , mDD D

me i=

+=

+= =

2

20 16

218 cm 0,18 m

μ[ ] = =H m

m

H

m2

μ =℘l

S

ℜ[ ] = −H 1

℘[ ] =[ ][ ]

= = =Φ

Fm

Vs

A s HΩ

ESEMPIO 9

d

Di Dm De

Figura D1.20Esempio 9.


Il flusso magnetico nel nucleo è pari a:

La f.m.m. necessaria a produrre l’induzione di 1 T si ricava, con la legge di Hopkinson, me-diante la formula inversa della [D1.19]:

Questo valore, pari anche a NI, serve poi per dimensionare la bobina magnetizzante.

Ripetere l’esempio 9 nel caso che il nucleo toroidale sia costituito da materiale non ferroma-gnetico, con μ ≅ μ

0.

■ Le dimensioni geometriche del nucleo non cambiano, mentre per le altre grandezze si ricava:

Fm = ℜ = × × × =−Φ 9 52 10 3 14 10 2995 4, , Asp

Φ = = × × = ×− −BS 1 3 14 10 3 14 104 4, , Wb

℘ = =× × ×

= ×− −

−μS

l

1 257 10 3 14 10

0 5656 98 10

6 410

, ,

,, HH ℜ = =

℘=

×= ×

−

−l

Sμ

1 1

6 98 100 143 10

10

10 1

,, H

Φ = = × × = ×− −BS 1 3 14 10 3 14 104 4, , Wb Fm = ℜ = × × × = ×−Φ 0 143 10 3 14 10 449 1010 4 3, , Asp

μ μ≅ = × −0

61 257 10, H

m

ESEMPIO 10

ESEMPIO 11

Dai risultati ottenuti si vede che, a causa della minore permeabilità, la permeanza è diminuitae la riluttanza è aumentata; il flusso magnetico è rimasto costante, ma la f.m.m. necessaria perottenerlo è aumentata. Se si eseguono i calcoli di confronto si vedrà che gli aumenti e le dimi-nuzioni sono proprio in rapporto 1:1500, che è il valore della permeabilità relativa.

Mediante un flussometro (strumento per misurare il flusso magnetico) e un amperometro sonostati misurati i valori Φ = 2 mWb nel nucleo magnetico di un solenoide e I = 5 A nella bobinamagnetizzante, composta da 500 spire. Calcolare la riluttanza e la permeanza del circuitomagnetico.

■ Dalla legge di Hopkinson scritta nella forma [D1.19] si ricava, come formula inversa:

e, quindi:

D1.11 Legge della circuitazione magnetica

Si consideri la relazione che consente di calcolare la forza magnetizzante, sia

per un solenoide rettilineo che toroidale, dando l’opportuno valore a l.Da essa si ricava facilmente l’espressione:

[D1.20]

che sancisce l’uguaglianza tra la f.m.m. e il prodotto Hl.

F NI Hlm = =

HN I

l=

℘ =ℜ

=×

= × −1 1

1 25 100 8 10

6

6

,, H

ℜ = = =×

×= ×

−

−F NIm

Φ Φ

500 5

2 101 25 10

3

6 1, H


All’espressione [D1.20] si può dare un’interpretazione più generale: consideratauna linea di forza chiusa, scomponibile in tratti elementari di lunghezza Δl1, Δl2, …,Δl

i, …, Δl

n, per ognuno dei quali il vettore H

➝

agisce nella direzione della linea di forza,con intensità H1, H2, …, H

i, …, H

n, vale la relazione:

[D1.21]

dove il primo termine è la f.m.m. totale agente lungo la linea chiusa, somma dellef.m.m. di tutte le bobine magnetizzanti concatenate con la linea considerata, mentre ilsecondo termine, pari alla somma dei prodotti tra il valore assunto dalla forza magne-tizzante e la lunghezza del tratto in cui tale valore si mantiene costante, è detta circui-tazione del vettore H

➝

.La legge precedente prende il nome di legge della circuitazione magnetica e con-

sente di calcolare la f.m.m. necessaria per ottenere un determinato valore della forzamagnetizzante nei vari tratti di un circuito magnetico.

È importante osservare che la f.m.m. totale va calcolata tenendo conto del segno deivari contributi, nel senso che se una bobina esercita un’azione magnetizzante oppostaa quella assunta come positiva, la sua f.m.m. va considerata negativa nel computo dellaf.m.m. totale.

Nel nucleo magnetico di figura D1.21, di spessore costante e permeabilità relativa uguale a1500, la lunghezza della linea di flusso media è pari a lm = 20 cm e la lunghezza della parte inaria (traferro) è δ = 1 mm. Se N1 = 100 spire e N2 = 20 spire, calcolare il valore della correnteI per avere una induzione al traferro di 0,5 T.

■ Le due bobine sono collegate in serie, in quanto interessate dalla stessa corrente I. Tenendoconto del senso di avvolgimento e del verso di percorrenza della corrente, si vede che la loroazione magnetizzante è concorde ed è tale da orientare le linee di campo in senso orario. Per ve-rificarlo basta porre il palmo della mano destra nel senso di percorrenza della corrente: il polliceindicherà il verso delle linee di forza.

Le due f.m.m. si sommeranno e si avrà:

e, quindi, è come se agisse una sola bobina di (N1 + N2) spire.

F F F N I N I N N ImT m m= + = + = +( )1 2 1 2 1 2

I

I

N2

N1δ

+

–

F H lmT i ii

n

==

∑ Δ1

ESEMPIO 12

Legge dellacircuitazionemagnetica



L’intero percorso della linea di forza può essere diviso in due parti:

• una parte, di lunghezza , che si svolge nel mate-riale ferromagnetico;

• una parte, di lunghezza , che si svolge in aria.

I due tratti sono magneticamente in serie, ossia sono interessati dallo stesso valore del flussomagnetico; tutte le linee di forza, infatti, interessano sia il tratto in aria che quello nel materialeferromagnetico.

Le induzioni nei due tratti saranno pari a e . Le aree delle due sezioni

trasversali alle linee di flusso sono praticamente uguali, in quanto il nucleo ha spessore costanteed è del tutto trascurabile il fenomeno magnetico per il quale, passando dalla parte in ferro aquella in aria, la larghezza del tubo di flusso tende ad aumentare (figura D1.22).

Si può ritenere pertanto che sia:

Quello che invece non è costante nei due tratti è il valore della forza magnetizzante, data dalrapporto B/μ, poiché il materiale ferromagnetico e l’aria hanno valori della permeabilità moltodiversi tra loro. Tenendo conto del valore dato B = 0,5 T, per i due tratti si avranno i seguenti va-lori di H:

Il valore 1500 volte più elevato di H2 rispetto ad H1 testimonia la maggiore difficoltà che siincontra nel magnetizzare l’aria rispetto a un materiale ferromagnetico.

Applicando la legge [D1.21] della circuitazione magnetica alla linea di forza media, conca-tenata con entrambe le bobine, si ha:

e, quindi:

È da notare che la f.m.m. necessaria per magnetizzare il traferro (398 Asp) è, in realtà, nonmolto maggiore di quella necessaria per la parte in ferro (52,8 Asp), nonostante l’elevata diffe-renza tra i valori di H; questo è dovuto al fatto che la lunghezza del traferro è molto minore diquella del nucleo ferromagnetico.

Ripetere l’esempio 12 nel caso che la bobina di N2 spire venga avvolta in senso opposto al-l’altra.

■ In questo caso le due f.m.m. sono discordi e, quindi, si ha:

Tutto il resto dell’esercizio rimane uguale; dall’applicazione della legge della circuitazionesi ricava:

La corrente necessaria per la magnetizzazione è, in questo caso, ovviamente maggiore, datoche una delle due bobine esercita un’azione smagnetizzante.

52 8 398

805 64 AI =

+=

,,80 52 8 398 I = +,

F F F N I N I N N I ImT m m

= = = ( ) =1 2 1 2 1 2

80– – –

I =+

=52 8 398

1203 76

,, A

120 52 8 398 I = +,100 20 265 2 0 199 398 10 1 103 3+( ) = × + × × × − I , ,

N N I H l H l+( ) = +1 2 1 1 2 2F H l H lmT = +1 1 2 2

HB B

22 0

630 5

1 257 10398 10= = =

×= ×

−μ μ

,

, Asp

m

HB B

r

11 0

6

0 5

1 257 10 1500265 2= = =

× ×=

−μ μ μ

,

,,

Asp

m

B B BS

1 2= = =Φ

BS

22

=Φ

BS

11

=Φ

l231 1 10= = = × −δ mm m

l lm1 20 0 1 19 9 0 199= − = − = =δ , , , cm m

Figura D1.22Allargamento delle linee di flussoa causadell’interruzionedel circuitomagnetico(traferro).

ESEMPIO 13

D1.12 InduttanzaUna bobina elettrica di N spire, avvolta su un nucleo magnetico, che può essere anchedi tipo non ferromagnetico come l’aria, costituisce un induttore. L’induttore può es-sere visto come un bipolo, dato che interagisce con il resto del circuito a cui è collegatomediante due morsetti (figura D1.23). Come il resistore è caratterizzato dalla resi-stenza e il condensatore dalla capacità, anche l’induttore ha un parametro che lo iden-tifica, l’induttanza.

Per definire tale parametro si consideri il funzionamento dell’induttore: quando èpercorso da una corrente di intensità costante I, esso produce un campo magnetico, lecui linee di forza si concatenano con le spire della bobina, come nel caso del solenoiderettilineo, che è un tipico esempio di induttore.

Il prodotto:

[D1.22]

tra il flusso magnetico e il numero di spire della bobina è detto flusso concatenato.

Per definizione si considera come induttanza il rapporto:

[D1.23]

tra il flusso concatenato e l’intensità della corrente che lo ha prodotto.

Se nella [D1.23] si pone I = 1 A, si vede che numericamente L e Φc

coincidono e,quindi, si può dire che l’induttanza rappresenta il valore del flusso concatenato perunità di corrente magnetizzante.

L’equazione caratteristica dell’induttore è data da:

[D1.24]

Nel caso che sia L costante, la [D1.24] è l’equazione tipica di una retta passante perl’origine, del tipo y = mx, rappresentata nella figura D1.24.

Φc

I

Φc =

LI

O

Φ

Φ

Φc LI=

LI

c=

Φ

Φ Φc N=


LFigura D1.23Simbolo generale dell’induttore.

Figura D1.24CaratteristicaΦc = f (I ) per un induttore con L costante.

Flussoconcatenato in funzionedella corrente


Applicando la legge di Hopkinson alla [D1.23] si ottiene:

[D1.25]

Sostituendo nella [D1.25] l’espressione della permeanza, si ha anche:

[D1.26]

formula che lega l’induttanza di una bobina alle sue caratteristiche costruttive. La [D1.26] mostra che l’induttanza aumenta con il numero di spire e con la sezione

del nucleo su cui è avvolta la bobina, mentre diminuisce all’aumentare della lunghezzadel nucleo. Il valore di L dipende anche, in modo direttamente proporzionale, da quellodella permeabilità magnetica. È da rilevare inoltre che, per avere un’induttanza co-stante per tutti i valori della corrente magnetizzante, la permeabilità deve essere co-stante al variare del grado di magnetizzazione del nucleo.

Ciò porta alla seguente conclusione: un induttore si comporta da bipolo lineare,

presentando un’induttanza costante, solo quando è costante il valore della permea-

bilità del nucleo e, quindi, se il materiale usato non è di tipo ferromagnetico o se fun-

ziona solo sul tratto lineare della caratteristica di magnetizzazione.

L’unità di misura dell’induttanza è l’henry (H); dalla [D1.25] si vede infatti che L,essendo legato a ℘ da un fattore adimensionato, deve avere la sua stessa unità di mi-sura che è, appunto, l’henry.

Calcolare l’induttanza di un solenoide rettilineo composto da 200 spire avvolte su un nucleo nonferromagnetico, di diametro 2 cm e lunghezza 10 cm.

■ La sezione del nucleo è pari a:

Usando la [D1.26] con μ ≅ μ0, si ottiene:

Calcolare il numero di spire occorrente per avere L = 1 mH nel caso del solenoide dell’esempio14.

■ Il valore di N si ricava con la formula inversa della [D1.26]:

NLl

S= =

× ×

× × ×=

−

− −μ

1 10 0 1

1 257 10 3 14 10503

3

6 4

,

, , sppire

LN S

l= =

× × × ×= ×

− −2 2 6 4200 1 257 10 3 14 10

0 11 58 1

μ , ,

,, 00 4− H=0,158 mH

Sd

= =×

= = × −π π2 24

4

2

43 14 3 14 10, , cm m2 2

LN S

l=

2μ

L NN

= ℘ =ℜ

22

LI

N F

I

N NI

I

c m= = =℘

=℘Φ ΝΦ

Ι

Espressionedell’induttanzain funzione deiparametri della bobina

ESEMPIO 14

ESEMPIO 15


D1.13 Energia del campo magneticoQuando un circuito elettrico crea un campo magnetico vi è uno scambio di energia: ilcircuito, durante la fase di magnetizzazione, fornisce energia elettrica all’induttore,energia che, a magnetizzazione conclusa, resta immagazzinata nello spazio interessatodal campo magnetico a livello di energia potenziale, in grado di compiere lavoro, comeavviene, per esempio, in un elettromagnete che attira un pezzo di ferro. Durante lasmagnetizzazione, invece, l’energia viene restituita al circuito induttore.

Per valutare analiticamente il valore dell’energia del campo magnetico si consideriun induttore lineare, di induttanza L costante, con le N spire percorse da una correntevariabile i. Facendo aumentare i da zero al valore finale I, il flusso concatenato ϕ

cva-

rierà anch’esso da zero a Φc

= LI, con la legge lineare ϕc

= Li, rappresentata dal seg-mento di retta di figura D1.25.

Prendendo in esame l’incremento finito di flusso concatenato Δϕc

e considerando ilvalore medio i

mdella corrente in tale intervallo, l’area del rettangolo evidenziato rap-

presenta il prodotto Δϕcim

. Esso equivale all’incremento di energia elettromagneticache si ha nell’induttore, conseguente all’incremento del flusso concatenato. Che taleprodotto sia un’energia lo si può vedere esaminando le unità di misura:

Si avrà, quindi:

Per calcolare l’energia totale che, in seguito alla magnetizzazione del volume in-terno all’induttore, resta immagazzinata nel componente, occorre sommare tutti i con-tributi che si hanno quando il flusso concatenato passa da zero al valore Φ

c. La somma

delle aree dei vari rettangoli corrisponde a quella del triangolo OAB e, quindi:

[D1.27]

Sostituendo l’espressione Φc

= LI si ricava facilmente:

[D1.28]

L’energia immagazzinata in un induttore dipende, quindi, dalla sua induttanza edal valore della corrente magnetizzante, che gioca un ruolo importante in quanto com-pare al quadrato: un aumento del doppio della I fa aumentare di quattro volte l’ener-gia e così via.

W LI=1

22

WIc=

Φ

2

Δ ΔW ic m

= ϕ

Δϕc mi[ ] = × × × ×Wb A = V s A = W s = J

ΔW

W =ΦcI

2AB

Φc

ϕc

Δ ϕc

im

Δ i

IO

Φ

ϕ

ϕ

Φ

i

Figura D1.25Induttore con Lcostante: l’area deltriangolo OAB

corrispondeall’energiamagnetica.

Energia magnetica

Energia magneticain funzionedell’induttanza


Si noti l’analogia tra la [D1.28] e la formula dell’energia del campo elet-

trico: la struttura matematica è la stessa, L e C hanno lo stesso ruolo, mentre vi è lo scam-bio tra V e I, dato che un condensatore si “carica in tensione”, a differenza dell’induttore,per il quale la grandezza che indica il livello di magnetizzazione è la corrente.

Operando sulla [D1.27] con le leggi che legano le grandezze magnetiche, si otten-gono altre utili espressioni dell’energia del campo magnetico:

[D1.29]

[D1.30]

Calcolare l’energia magnetica immagazzinata in un induttore di induttanza L = 5 mH, quandola corrente vale 2 A. Calcolarne inoltre la riluttanza, sapendo che la bobina è composta da 100spire.

■ Con la [D1.28] si calcola l’energia magnetica:

Il flusso magnetico è dato da:

La riluttanza del circuito magnetico si calcola con la formula inversa ricavabile dalla [D1.30]:

Energia magnetica specifica

Per energia magnetica specifica si intende il rapporto tra l’energia del campo ma-gnetico e il volume del mezzo magnetico sede del campo stesso e quindi essa rap-presenta l’energia magnetica per unità di volume, espressa in joule su metrocubo.

Nel caso di un induttore di lunghezza l e sezione S, il volume è dato da lS e l’ener-gia dalla [D1.29]. Tenendo conto che F

m= Hl e Φ = BS, si avrà:

e, quindi:

[D1.31]W BHs =1

2

WW

lS

F

lS

HlBS

lSs

m= = =Φ

2 2

ℜ = =× ×

×( )= ×

−

−

−2 2 10 10

0 1 10

2 102

3

32

6 1W

Φ ,

H

ΦΦ

= = =× ×

=−

c

N

LI

N

5 10 2

1000 1

3

, mWb

W LI= = × × × =−1

20 5 5 10 2 102 3 2, mJ

W = ℜ =℘

ΦΦ1

2

1

22

2

WFm= =

ℜ⇒

Φ ΦΦ

2 2

WFm=

Φ

2 W

I N Ic= = ⇒Φ Φ

2 2

W CV=1

2

2

Altre espressionidell’energia magnetica

ESEMPIO 16

Energiamagneticaspecifica


Usando la relazione B = μH si ottengono le espressioni equivalenti:

[D1.32]

[D1.33]

Nel caso di materiale magnetico con permeabilità costante, la legge B = μH è l’e-quazione di una retta passante per l’origine e la formula [D1.31] corrisponde all’areadel triangolo evidenziato sulla caratteristica di magnetizzazione di figura D1.26.

WB

s =1

2

2

μ

W Hs =1

22μ

Ws =BH

2

B

HO

B

H

Figura D1.26Materialemagnetico con μcostante: l’areaevidenziata incolore corrispondeall’energiamagneticaspecifica.

La corrispondenza tra l’area compresa fra la curva di magnetizzazione e l’asse delleordinate e l’energia magnetica specifica vale, in realtà, anche se la caratteristica non èlineare (figura D1.27).

WsB

HO

B

H

Figura D1.27Materialeferromagnetico(μ variabile): l’areaevidenziata incolore corrispondeall’energiamagneticaspecifica.

Calcolare l’energia magnetica specifica del solenoide rettilineo dell’esempio 14, quando lacorrente magnetizzante è pari a 5 A.

■ La forza magnetizzante è data da:

L’energia specifica si calcola con la [D1.32], ottenendo:

W Hs = = × × × ( ) =−1

20 5 1 257 10 10 62 852 6 4 2

μ , , , J m3

HF

l

NI

l

m= = =×

= ×200 5

0 11 104

,

Asp

m

ESEMPIO 17


Energia persa nel ciclo d’isteresi

Si consideri (figura D1.28) una parte del ciclo d’isteresi di un materiale ferromagne-tico, composto dalla curva di magnetizzazione f-a e da quella di smagnetizzazione a-b.

Durante le varie fasi del ciclo vi è uno scambio di energia tra il circuito esterno el’induttore sede del campo magnetico, precisamente:

• durante la magnetizzazione il circuito esterno fornisce energia, che viene immagaz-zinata nello spazio sede del campo magnetico;

• durante la smagnetizzazione l’induttore restituisce energia al circuito.

Nel caso in esame l’energia specifica fornita durante la magnetizzazione corri-sponde all’area della figura piana O-f-a-g, mentre quella restituita durante la smagne-tizzazione è data dall’area della figura b-a-g. Dato che le due curve non coincidono,l’energia restituita è minore di quella fornita e la differenza corrisponde all’area dellafigura interna O-f-a-b.

Considerando tutto il ciclo d’isteresi succede che per ogni ciclo la differenza tral’energia specifica fornita dal circuito elettrico magnetizzante e quella restituita atale circuito corrisponde all’area interna del ciclo d’isteresi ed è, quindi, tanto piùelevata quanto maggiore è l’area del ciclo stesso. Questa energia si trasforma in calore,producendo il riscaldamento del nucleo magnetico.

Il valore dell’energia persa nell’unità di tempo corrisponde a una potenza, dettaperdita per isteresi magnetica.

Nei materiali non ferromagnetici, di permeabilità costante, il fenomeno non si veri-fica, in quanto, essendo le caratteristiche di magnetizzazione e smagnetizzazione li-neari e coincidenti, non vi è isteresi e l’area interna alle curve è nulla (figura D1.29).

O

B

H

BM

HM

– HM

– BM

ga

B

HMO

b

Hf

BM

+

Energia restituita dal nucleo magneticodurante la smagnetizzazione

Energia che rimane nel nucleomagnetico

Energia fornita al nucleo magneticodurante la magnetizzazione

Figura D1.28Rappresentazionegrafica degliscambi energeticidurante il ciclod’isteresi.

Figura D1.29In un materiale nonferromagnetico(μ costante) non visono né ciclo diisteresi né perditeper isteresi.

Ese

rcit

azio

ni


Esercizio 1

Un nucleo di materiale magnetico ha permeabilità magnetica costante, con μr

= 1500. Il nucleo è di forma ret-tangolare, con dimensioni medie 20 × 15 cm e sezione 4 cm2; su di esso è montata una bobina, attraversata dauna corrente di valore 0,5 A. Calcolare il numero di spire necessario per ottenere B = 0,5 T, il flusso magnetico,la forza magnetizzante, la permeanza, la riluttanza e l’induttanza. Supponendo di praticare nel nucleo un traferrodi spessore 0,5 mm, calcolare la corrente necessaria per ottenere lo stesso valore di B, le energie magnetiche spe-cifiche nel ferro e nel traferro e l’energia magnetica totale.

[Risultati: N = 372 spire; Φ = 2 ××10–4 Wb; H = 265,4 Am ; ℘ = 1,075 × 10–6 H;

ℜ = 9,3 ××105 H–1; L = 0,149 H; I = 1,034 A; Ws0

= 99,5 kJ/m3; Ws1

= 66,4 J/m3; W = 0,0385 J]

Esercizio 2

Un nucleo magnetico di forma toroidale, di sezione circolare, con De

= 30 cm e Di= 25 cm, è composto da ma-

teriale non ferromagnetico, con permeabilità relativa circa pari a 1. Facendo circolare nell’avvolgimento unacorrente di 2 A si ottiene un flusso magnetico di 2,5 μWb. Calcolare il numero di spire dell’avvolgimento, i va-lori dell’induzione e della forza magnetizzante, la riluttanza e la permeanza del nucleo, l’induttanza della bo-bina, l’energia magnetica totale.

[Risultati: N = 1751 spire; B = 5,09 mT; H = 4053 A/m; ℜ = 14 ××108 H–1; ℘ = 7,143 × 10–10 H; L = 2,188 mH; W = 4,376 mJ]

Esercizio 3

Un nucleo magnetico di forma toroidale, di sezione circolare, ha diametro esterno 18 cm e interno 14 cm. Il nu-cleo è costituito da acciaio fuso, presenta un traferro di spessore 0,2 mm ed è magnetizzato mediante una bobinadi 500 spire. Calcolare la corrente necessaria per avere B = 0,7 T, il flusso magnetico, l’induttanza, l’energia ma-gnetica totale, le energie specifiche del ferro e del traferro, la corrente magnetizzante necessaria per avere lastessa induzione in assenza di traferro.

[Risultati: I = 0,444 A; Φ = 2,2 ××10–4 Wb; L = 0,248 H; W = 0,0244 J; Ws0

= 195 kJ/m3; Ws1

= 77 J/m3; I = 0,221 A]

Esercizio 4

In un solenoide rettilineo le spire sono avvolte in un solo strato su un nucleo di materiale con permeabilità magne-tica costante con μ

r≅ 1, di forma cilindrica, lungo 30 cm e con diametro d = 4 cm. L’avvolgimento è in filo tondo,

con diametro del filo df

= 0,8 mm, copre interamente il nucleo e funziona con densità di corrente 4 A/mm2.Trascurando il campo esterno al solenoide, calcolare la forza magnetizzante, il flusso magnetico, l’induzione ma-gnetica, la permeanza, la riluttanza e l’induttanza.

[Risultati: H = 2500 Am ; Φ = 3,95 μμWb; B = 3,14 mT; ℘ = 5,26 × 10–9 H;

ℜ = 190 × 106 H–1; L = 0,741 mH]

Esercizio 5

In un solenoide rettilineo la bobina elettrica, avente 333 spire, è montata su un nucleo di materiale magneticoavente permeabilità magnetica costante, con μ

r= 2500, di lunghezza 20 cm e diametro 8 cm. Calcolare la corrente

necessaria per produrre l’induzione magnetica di 1,2 T, il flusso magnetico, l’induttanza del solenoide, l’energiamagnetica totale e specifica.

[Risultati: I = 0,23 A; Φ = 6,03 mWb; L = 8,73 H; W = 0,231 J; Ws= 229,3 —

J

m3]

′

′


Ese

rcit

azio

ni


Esercizio 6

Un induttore ha L = 0,1 H e N = 250 spire. Calcolare la corrente necessaria affinché esso accumuli un’energia ma-gnetica pari a 1,25 J. Calcolare inoltre il flusso magnetico, la f.m.m., la permeanza e la riluttanza magnetiche.

[Risultati: I = 5 A; Φ = 2 mWb; Fm

= 1250 Asp; ℘ = 1,6 μμH; ℜ = 625 × 103 HÐ1]

Test di verificaQuesiti a risposta aperta

1. Spiegare che cosa sono le linee di forza di un campo magnetico e come si determina la loro direzione e il loroverso.

2. Definire le caratteristiche (direzione, verso, intensità) del vettore induzione magnetica.

3. Come varia l’induzione magnetica nel punto centrale di una spira circolare in funzione dell’intensità di cor-rente e del raggio della spira?

4. Dato un solenoide rettilineo, per il quale si suppone trascurabile il campo magnetico esterno, dire come si de-terminano, partendo dal numero di spire, dall’intensità di corrente e dalla lunghezza del solenoide, la forzamagnetomotrice, la forza magnetizzante e l’intensità del vettore induzione magnetica.

5. Spiegare la differenza tra la forza magnetomotrice e la forza magnetizzante.

6. Dato un solenoide toroidale dire come si determinano, partendo dal numero di spire, dall’intensità di correntee dal raggio medio del toroide, la forza magnetomotrice, la forza magnetizzante e l’intensità del vettore in-duzione magnetica.

7. Definire che cos’è la permeabilità relativa e classificare, in funzione di essa, i materiali magnetici.

8. Disegnare e spiegare la caratteristica di prima magnetizzazione di un materiale ferromagnetico.

9. Spiegare il fenomeno dell’isteresi magnetica.

10. Se si suppone costante la sezione di un tubo di flusso, come varia il flusso magnetico in funzione dell’induzione?

11. Indicare il legame tra il flusso e la forza magnetomotrice secondo la legge di Hopkinson.

12. Che cosa stabilisce, per un circuito magnetico chiuso, la legge della circuitazione magnetica?

13. Definire l’induttanza di un induttore.

14. Come si calcola l’energia magnetica in funzione dell’induttanza?

15. Che cos’è e da quali fattori dipende l’energia magnetica specifica?

16. Che cosa sono le perdite per isteresi magnetica?

Interazionitra circuiti elettricie campi magnetici

D2257

In questa unità verranno presentati alcuni fenomeni dell’elettromagnetismo che rivestono parti-colare interesse per le loro applicazioni in campo elettrico, in quanto costituiscono i principi fon-damentali su cui si basa il funzionamento di varie apparecchiature, dalle macchine elettriche(trasformatore, motori e generatori elettrici) agli strumenti di misura analogici (amperometri,voltmetri, wattmetri ecc.).

D2.1 Forza agente su un conduttore elettricoNel paragrafo D1.2 è stata introdotta l’esperienza di Faraday, secondo la quale su unfilo conduttore, percorso da corrente elettrica e posto in un campo magnetico, si svi-luppa una forza che, considerata come grandezza vettoriale, ha le seguenti caratteristi-che:

• intensità F = BIl direttamente proporzionale al valore dell’induzione magnetica nelpunto in cui è posto il conduttore, all’intensità della corrente e alla lunghezza dellaparte di conduttore interessata dal campo magnetico;

• direzione perpendicolare sia al campo magnetico che alla corrente;

• verso individuato dal pollice della mano sinistra disposta lungo il conduttore nelsenso della corrente, con le linee di forza del campo entranti nel palmo della mano.

Le figure D2.1 e D2.2 mostrano la direzione e il verso del vettore F➝

, secondo due diverse rappresentazioni grafiche: nella prima figura le linee di forza del campomagnetico sono perpendicolari al piano del disegno ed entranti nello stesso (indicatedai segni + + + ...), nella seconda la corrente è perpendicolare al piano del disegno ed

Figura D2.1Forza agente su un conduttore posto inun campo magnetico

di induzione B➝

costante,con linee di forzaentranti nel foglio.

F

I

B

F

I

Figura D2.2Forza agente su un conduttore postoin un campo magnetico di induzioneB➝

costante, con linee di forza giacentisu piani paralleli al foglio.


entrante nello stesso (indicata dalla coda della freccia), mentre le linee di campo giac-ciono sul piano del disegno e su quelli a esso paralleli, per una certa lunghezza l. Inogni caso la lunghezza da considerare è sempre quella interessata dalle linee del campomagnetico; la parte di conduttore fuori dall’azione del campo magnetico non è soggettaad alcuna forza.

La legge F = BIl vale quando l’induzione magnetica è costante in ogni punto delconduttore elettrico. In caso contrario bisogna dividere il conduttore in tanti tratti ele-mentari, di lunghezza Δl

1, Δl

2, …, Δl

i, …, Δl

n, su ognuno dei quali l’induzione magne-

tica, supposta perpendicolare al tratto di conduttore, vale B1, B

2, …, B

i, …, B

n, calco-

lare le forze elementari su ognuno dei tratti con la legge ΔFi= B

iIΔl

ie sommare vetto-

rialmente le varie forze, calcolandone la risultante.

Si consideri ora (figura D2.3) un conduttore disposto non perpendicolarmente alladirezione delle linee di forza di un campo magnetico costante, avente la stessa

induzione magnetica B in ogni punto. Il vettore può essere scomposto in due vettori

componenti, perpendicolare al conduttore e nella direzione del conduttore

stesso. La forza esercitata dal campo magnetico è dovuta alla componente normale del-

l’induzione, pari a Bn

= B senα e quindi si avrà:

[D2.1]

A seconda del valore di α la forza varierà, assumendo il valore massimo FM

= BIlquando α = 90° (figura D2.4 a) e il valore zero quando α = 0° (figura D2.4 b). Quindiun conduttore immerso in un campo magnetico avente la stessa direzione della cor-rente non è soggetto ad alcuna forza.

Un conduttore di lunghezza l = 0,5 m, percorso dalla corrente I = 10 A, • posto in un campo ma-gnetico di induzione costante B = 1 T. Calcolare la forza agente sul conduttore nei seguenticasi: α = 30¡, α = 45¡, α = 60¡, α = 90¡.

■ Applicando la formula [D2.1] per i quattro casi previsti si ha:

α

α

α

α

= °⇒ = ° × × ×

⇒ = × ×

⇒ = × ×

⇒ = × ×

30

45 45

60 60

90 90 1

F BIl

F BIl

F BIl

F BIl

sen 30 =1 10 0,5 0,5 = 2,5 N

sen =1 10 0,5 0,707 = 3,535 N

sen =1 10 0,5 0,866 = 4,33 N

sen =1 10 0,5 = 5 N

= °

= °

= °

° ×

° ×

° ×

F B Il BIln

= = senα

BtBn

B

Figura D2.3La forza agente sul conduttore è proporzionale a B

n= B senα.

Forza agentesu un conduttore

I

α = 90B

α = 90 α = 1

F = FM = BI

α

α αsen°

°

I

B

α = 0 senα = 0

F = 0

α α°

Figura D2.4 a, bLa forza agente è massima se ilconduttore è perpendicolarealle linee di flusso,nulla se è allineatocon esse.

Bα

Bt

I Bn

ESEMPIO 1

a) b)

D2 • Interazioni tra circuiti elettrici e campi magnetici 259

D2.2 Coppia agente su una spiraSi consideri (figura D2.5) una spira elettrica, percorsa dalla corrente I, posta in uncampo magnetico di induzione costante, con linee di forza parallele tra loro. I lati BCe AD (lati attivi) sono posti all’interno del campo per una lunghezza a, mentre i lati ABe CD, di lunghezza d, sono fuori dal campo magnetico.

Su ognuno dei lati attivi agirà una forza perpendicolare a e al conduttore,

come mostrato nella rappresentazione piana di figura D2.6.

La forza agente su ogni conduttore di lunghezza a è data da: F = BIa.Essendoci due forze uguali, parallele e di verso opposto, sulla spira agirà una cop-

pia di forze, il cui momento è dato da: C = Fb = BIab, dove b è il braccio della coppia,legato alla dimensione d della spira e all’angolo α di inclinazione della spira rispettoalle linee di campo, secondo la relazione b = d cosα (figura D2.7). Sostituendo nel-l’espressione del momento si ha:

[D2.2]

Il prodotto ad tra le dimensioni della spira è pari all’area S della sua sezione internae, quindi, si ottiene:

[D2.3]

L’espressione [D2.3] mostra che il momento della coppia (o, semplicemente, lacoppia) agente sulla spira varia in funzione dell’angolo α, con valori estremi dati da:

• C = CM

= BIS quando α = 0° (cosα = 1), ossia quando il piano della spira è paral-lelo alle linee di campo e il braccio della coppia è massimo (figura D2.8 a);

• C = 0 quando α = 90° (cosα = 0), ossia quando il piano della spira è perpendicolarealle linee di campo e il braccio della coppia è nullo (figura D2.8 b).

C BIS= cosα

C BIad= cosα

BF

Figura D2.7Calcolo del braccio della coppiadi forze.

d

b

α

b = d cosα

B

C

DI

A

d

I

Ba

α

B

α

F

B

F

b

d

Figura D2.5Spira posta in un campomagnetico di induzioneB➝

costante. Si supponeche i lati AB e CD sianofuori dal campo.

Figura D2.6Coppia di forze agentisu una spira posta in uncampo magnetico diinduzione B

➝costante.

B

F

B

Fb = d

a) α = 0° b = d C = BISα

B

F

F

B

b) α = 90° b = 0 C = 0α

Figura D2.8 a, bSpira posta in uncampo magnetico di induzione B

➝

costante: casi α = 0°e α = 90°.

Coppia agente suuna spira


Coppia prodotta da un campo magnetico radiale

Per avere una coppia costante, indipendente dalla posizione della spira, il campo ma-gnetico deve essere radiale, ossia con le linee di forza dirette tutte verso il centro dellaspira e perpendicolari in ogni punto alla circonferenza che la spira stessa descriverebbecon un movimento rotatorio intorno al proprio centro.

In questo caso il braccio delle forze è sempre pari alla dimensione d e, quindi, si ha:

[D2.4]

per qualsiasi posizione della spira.Un modo per ottenere un campo magnetico radiale è quello di porre, tra le

espansioni polari di un magnete, un nucleo cilindrico di ferro dolce, in grado di modi-ficare l’andamento delle linee di forza e di renderle radiali nel traferro circostante il nu-cleo stesso (figura D2.9).

Coppia agente su una bobina

Se invece di una spira si considera una bobina di N spire, ogni lato sarà composto da Nconduttori e quindi la forza agente su un lato sarà pari a N volte quella relativa a unaspira, come pure la coppia totale ottenuta.

Si avrà pertanto:

[D2.5]

oppure:

[D2.6]

a seconda che la coppia sia dovuta a un campo con linee di forza parallele o radiali.

Calcolare la coppia agente su una spira quadrata, di dimensioni 10 × 10 cm, percorsa dallacorrente I = 5 A e posta in un campo magnetico di induzione costante B = 1 T con linee di forzaparallele, nelle seguenti posizioni: α = 0°, α = 30°, α = 60°, α = 90°.

■ La sezione della spira è S = 10 × 10 = 100 cm2 = 100 × 10 – 4 m2; applicando la formula [D2.3]per i diversi valori dell’angolo si ottiene:

α

α

α

α

= ° ⇒ ° × × × × = ×

= °⇒ = ° × × × × = ×

= °⇒ = ° × × × × = ×

= °⇒ = ° × × ×

− −

−

0 500 10

30 30 0 866 433 10

60 60 0 250 10

90 90

4 4

4

C = BIS

C BIS

C BIS

C BIS

cos 0 =1 5 100 10 Nm

cos =1 5 100 10 Nm

cos =1 5 100 10 Nm

cos =1 5 100 10

,

,5

×× =0 0

1

4− 4−

4− 4−

C NBIS=

C NBIS= cosα

N S

C BIS=

Coppia su unaspira in uncampomagneticoradiale

ESEMPIO 2

Figura D2.9L’interposizione diun nucleo di ferrodolce tra le espansioni polari di un magneterende radiale il campo neltraferro.

Coppia agente su una bobina


Ripetere l’esempio precedente nel caso di una bobina di 100 spire posta in un campo magnetico

con linee di forza radiali.

■ In questo caso occorre applicare l’espressione [D2.6], dato che il valore di C è indipendente

dalla posizione:

e il valore che si ottiene è pari a 100 volte quello dell’esempio 2 nel caso α = 0°.

D2.3 Forze agenti tra conduttori paralleliTra due conduttori percorsi da corrente, considerati per semplicità rettilinei e paralleli,si instaurano delle forze, di attrazione o di repulsione a seconda dei versi delle correnti,dovute al campo magnetico creato da un conduttore e agente sull’altro. La forza agentesu ogni conduttore è direttamente proporzionale al prodotto delle correnti e inversa-mente proporzionale alla distanza tra i conduttori (figura D2.10 a, b). Questo feno-meno fu evidenziato per la prima volta mediante l’esperienza di Ampère e le forzeagenti sui conduttori sono comunemente dette forze elettrodinamiche.

Nella figura D2.11 a, b è stata rappresentata la situazione che si crea su un pianoperpendicolare al conduttore, nei due casi di correnti concordi (a) e discordi (b).

Supponendo di essere nel vuoto (o nell’aria, avente quasi la stessa permea-

bilità magnetica), l’intensità del vettore induzione creato dalla corrente I1

nel

punto in cui è posto il conduttore 2 è data dalla [D1.1], facendo comparire d invece di r:

BI

d1

0 1=

μ

π2

B1

C NBIS= = × × × × =−100 1 5 100 10 54 Nm

F1

B2

I1 F2

B1

I2

F1

B2

I1

F2

B1

I2

Correnti in verso opposto Correnti nello stesso verso

Figura D2.11 a, bForzeelettrodinamiche:rappresentazione

dei vettori F➝

e B➝

.

I1

F F

I2

d d

F F

I1I2

Conduttori percorsi dacorrenti nello stessoverso si attirano.

Conduttori percorsi dacorrenti di verso oppostosi respingono.

Figura D2.10 a, bForzeelettrodinamichetra conduttoripercorsi dacorrente.

ESEMPIO 3

a) b)

a) b)


Sul conduttore 2 agirà la forza F, che dipende dalla corrente I2

e dall’induzione B1:

F = B1I2l, essendo l la lunghezza comune dei due conduttori. Sostituendo si ha:

[D2.7]

Facendo lo stesso ragionamento per il conduttore 1, soggetto all’induzione B2, si ot-

tiene la stessa espressione.Nel caso di conduttori posti in un mezzo magnetico di permeabilità μ

r≠ 1, occorre

considerare la permeabilità del mezzo invece di quella del vuoto, ottenendo:

[D2.8]

e la forza diventa maggiore, dipendentemente dal valore di μr.

Nel caso di due conduttori percorsi dalla stessa corrente (come i due fili di andatae ritorno di un cavo elettrico), si ha I

1= I

2= I e, quindi:

[D2.9]

Quanto è stato detto a proposito delle forze elettrodinamiche si può così riassumere:

➔ due conduttori paralleli, percorsi da corrente, sono soggetti ognuno a una forzadi attrazione (correnti concordi) o di repulsione (correnti discordi), che aumentacon il prodotto delle intensità delle due correnti (o con il loro quadrato, seuguali), con la permeabilità del mezzo magnetico dove sono posti i conduttori econ la lunghezza degli stessi; la forza diminuisce, invece, all’aumentare della di-stanza tra i conduttori.

Calcolare le forze elettrodinamiche agenti per ogni metro di lunghezza su due conduttori, per-corsi dalla stessa corrente I = 100 A, posti a distanza di 5 cm, nei seguenti due casi: in aria eall’interno di una materiale ferromagnetico con μ

r= 2000.

■ Usando l’espressione [D2.9], con l = 1 m, μr

= 1 e μr

= 2000 per i due casi, si ha:

D2.4 Induzione elettromagneticaIl fenomeno dell’induzione elettromagnetica (da non confondere con il vettore indu-zione magnetica), scoperto nella prima metà dell’800, consiste nella generazione ditensioni e di correnti indotte all’interno di circuiti elettrici, interessati da un campo ma-gnetico variabile. La variabilità del campo magnetico, e più precisamente del flussomagnetico concatenato con il circuito, è proprio la condizione imprescindibile affinchévi sia nel circuito la nascita di una tensione indotta, cioè provocata dalla variazione delflusso, e di una conseguente corrente, se il circuito è chiuso.

FI l

d

FI l

d

r

= =× × ×

×=

= = × =

−

−

μ

π π

μ μ

π

02 6 2

2

02

2

1 10 100 1

2 5 100 04

22000 0 04 80

,257,

,

N

m

N

m

FI l

d

r=

μ μ

π

0

2

2

FI I l

d

r=

μ μ

π

0 1 2

2

FI I l

d=

μ

π

0 1 2

2

Forza traconduttoriparalleli

Forza traconduttoriparalleli concorrenti uguali

ESEMPIO 4


Se il circuito si concatena con un flusso costante nel tempo, non si crea alcunatensione e non circola in esso alcuna corrente.

Vari esperimenti hanno verificato tale fenomeno e hanno mostrato che il valoredella tensione indotta è direttamente proporzionale alla variazione ΔΦ

cdel flusso

concatenato e inversamente proporzionale all’intervallo di tempo Δt durante il qualesi ha tale variazione, secondo la relazione:

[D2.10]

nota come legge di Faraday-Neumann.L’espressione [D2.10] indica che la tensione indotta è pari al rapporto incrementale

tra le grandezze Φc

e t e quindi dipende dalla pendenza della curva che lega le duegrandezze: quanto maggiore è la pendenza tanto più grande è la variazione ΔΦ

ca

parità di Δt e quindi tanto più elevata è la tensione indotta.

La [D2.10] giustifica anche la relazione che lega il weber al volt: essendoΔΦ

c= E Δt, si ha che 1 Wb = 1 V × 1 s.

Calcolare la tensione indotta in un circuito che si concatena con un flusso variabile nel temposecondo il grafico di figura D2.12.

■ L’intervallo di tempo considerato può essere diviso in quattro intervalli elementari, durante iquali il flusso varia linearmente, la pendenza dei singoli tratti rimane costante e, di conseguenza,è costante anche la tensione indotta. I valori degli intervalli di tempo e delle rispettive variazionidi flusso concatenato sono pari a:

Applicando la [D2.10] si ricavano i corrispondenti valori della tensione indotta:

E c4

4=

ΦΔ

Δtt4

3

3

12 10

2 106=

− ×

×= −

−

− VE

t

c3

3

3

3

3

2 10

4 100 5= =

×

×=

−

−

ΦΔ

Δ, V

Et

c2

2

2

=ΦΔ

Δ==

×=

−

0

1 100

3 VE

t

c1

1

1

3

3

10 10

2 105= =

×

×=

−

−

ΦΔ

Δ V

Δ Δ Δ Δ

Δ Δ Δ

Δ

t t t t

c c c

c

1 2 3 4

1 2 3

4

2 0 2 3 2 1 7 3 4 9 7 2

10 0 10 10 10 0 12 10 2

0 12 12

= − = = − = = − = = − =

= − = = − = = − =

= − = −

ms ms ms ms

mWb mWb mWb

mWb

Φ Φ Φ

Φ

Et

c=

Δ

Δ

Φ

Relazione tra la variazione di flusso e la tensione indotta

12

10

0 2 3 7 9

c (mWb)Φ

t (ms)

Δt1 Δt2 Δt3 Δt4

E (V)

t (ms)

5

0

– 6

5 V

00,5 V

2 3 7 9

– 6 VFigura D2.12Esempio 5. Variazione del flusso concatenato in funzionedel tempo.

Figura D2.13Esempio 5. Variazione dellatensione indottain funzione del tempo.

ESEMPIO 5


il cui grafico, in funzione del tempo, è riportato nella figura D2.13, dalla quale si può notare che:

• negli intervalli di tempo in cui la pendenza è maggiore si ha la maggiore tensione indotta;

• negli intervalli di tempo in cui il flusso concatenato rimane costante la tensione indotta ènulla;

• negli intervalli di tempo in cui il flusso concatenato diminuisce (variazione negativa) si in-verte il segno della tensione.

Se il circuito che subisce il fenomeno dell’induzione elettromagnetica è chiuso enon vi è alcun altro generatore in grado di far circolare corrente, la tensione indotta sicomporta da forza elettromotrice e genera una corrente che, a sua volta, provoca uncampo magnetico indotto. Esperimenti successivi a quelli di Faraday hanno dimostratoche la corrente indotta genera un campo magnetico che si oppone alle variazioni diquello induttore; se il flusso concatenato induttore tende a diminuire il campo indottoha un effetto magnetizzante, concorde con quello induttore, e viceversa.

Queste osservazioni hanno portato alla formulazione della legge di Lenz:

➔ il verso della tensione indotta è sempre tale da opporsi alla variazione del flussoconcatenato induttore.

Per tener conto di tale opposizione, nella relazione [D2.10] viene spesso posto il se-gno “–”, esprimendo matematicamente la legge di Faraday-Neumann-Lenz nel modoseguente:

[D2.11]

Nel prosieguo della trattazione si userà spesso anche la formulazione senza il se-gno: il non tenere conto del segno “−” è una procedura corretta se, nell’attribuire ilverso della tensione indotta, si tiene conto del fatto che la stessa deve opporsi alla va-riazione del flusso induttore.

Dall’espressione [D2.10] si ricava:

[D2.12]

Il prodotto EΔt, pari alla variazione del flusso concatenato, è detto anche impulsodi tensione; esso si misura in weber o in volt per secondo e corrisponde, sul grafico E = f(t), all’area del rettangolo elementare avente altezza E e base Δt.

D2.5 Tensione indotta in un conduttore in moto relativo rispetto al campo magnetico

Si consideri (figura D2.14) un conduttore elettrico che si muove di moto rettilineo uni-forme, con velocità costante v, in un campo magnetico di induzione B costante, le cuilinee di forza sono tra loro parallele ed “entranti” perpendicolarmente nel piano del di-segno. Il conduttore è collegato, mediante due guide conduttrici, a un resistore esternodi resistenza R; si suppone che la resistenza propria del conduttore e quella delle guidesia trascurabile rispetto a R.

Tutto il complesso costituirà una bobina con N = 1 spira, di sezione S variabile infunzione della posizione del conduttore, concatenata con un flusso Φ

c= NΦ = Φ = BS

che sarà anch’esso variabile con la sezione e quindi sul conduttore verrà indotta unatensione che, comportandosi da f.e.m., farà circolare una corrente I, dato che il cir-cuito è chiuso e non vi sono altri generatori.

E t cΔ Δ= Φ

Et

c= −

Δ

Δ

ΦLegge di Faraday- Neumann-Lenz

Espressione dell’impulso di tensione


Se nell’intervallo di tempo Δt = t2 – t1 il conduttore ha percorso lo spazio Δs = vΔt, la variazione del flusso concatenato è stata pari a:

La tensione indotta è data da:

Il rapporto è pari alla velocità di traslazione del conduttore e quindi si avrà:

[D2.13]

ossia:

➔ la tensione indotta in un conduttore che si muove di moto traslatorio in un campomagnetico di induzione costante è direttamente proporzionale ai valori dell’indu-zione magnetica, della velocità e della lunghezza del conduttore interessato dallelinee di flusso.

È facile constatare che allo stesso risultato si sarebbe arrivati facendo traslare le li-nee di campo con il conduttore fermo, alla stessa velocità, ma in senso opposto; questoperché la velocità che compare nella [D2.13] è la velocità relativa del conduttore ri-spetto al campo magnetico, pari alla differenza vettoriale tra le due velocità. Se en-trambi i sistemi (circuito elettrico e magnete induttore) si muovessero alla stessa velo-cità e nello stesso senso, non ci sarebbe tensione indotta, dato che il conduttore risulte-rebbe fermo rispetto al campo magnetico.

La presenza di una tensione in un circuito chiuso determina la circolazione diuna corrente che, per la legge di Lenz, deve opporsi alla causa che l’ha determinata.Dato che, nel caso in esame, il flusso concatenato diminuisce, la corrente deve pro-durre un campo magnetico avente lo stesso verso di quello preesistente e quindideve circolare in senso orario nella spira e dal punto K al punto H nel conduttore (fi-gura D2.14).

Affinché la corrente possa circolare in questo senso, la tensione indotta deve com-portarsi da f.e.m., con la polarità positiva in H e negativa in K.

E Blv=

Δ

Δ

s

tv=

Et

Bl s

t

Bl s

t

c= − = −−( )

=Δ

Δ

Δ

Δ

Δ

Δ

Φ

Φ Φc c

BS BS Bbl Bal Bl b a Bl s2 1 2 1

− = − = − = −( ) = −( )c

Φ=Δ Δ

Fr Fm

B

I v

H H′

I

R

K′K

t1 t2

sΔ b

a

Tensione indottain un conduttore in movimento

Figura D2.14Conduttore in motorettilineo uniforme in un campomagnetico di induzione B

➝

costante:funzionamento da generatore.


Il valore della corrente circolante è dato da:

[D2.14]

Si è ottenuto, in questo modo, un generatore elettrico elementare, che forza la cir-colazione della corrente sul circuito esterno, dalla sua polarità positiva a quella nega-tiva (figura D2.15).

La polarità della tensione indotta può essere stabilita, oltre che con il ragionamentoprecedente, anche con la regola di Fleming o delle tre dita della mano destra (figuraD2.16): disponendo il medio, l’indice e il pollice a 90° tra loro, vi è la seguente corri-spondenza:

medio ⇒ indica la polarità della grandezza elettrica (tensione indotta)

indice ⇒ indica il verso della grandezza magnetica (vettore induzione)

pollice ⇒ indica il verso della grandezza meccanica (vettore velocità)

La circolazione della corrente nel conduttore fa nascere una forza meccanica (con-duttore percorso da corrente, posto in un campo magnetico), diretta nella direzione delmoto, ma in verso opposto (figura D2.14), in base alla regola della mano sinistra ri-chiamata al paragrafo D2.1.

Tale forza è da intendere come forza resistente, in quanto opposta alla direzione delmoto: per far muovere il conduttore a velocità v costante occorre allora applicare unaforza motrice uguale e opposta a quella resistente esercitata dal campo, in modo daavere:

dato che v = costante implica un’accelerazione nulla.

Quanto descritto corrisponde al comportamento da generatore elettrico, al qualeil sistema meccanico esterno fornisce la forza motrice che determina il movimentodella parte mobile, movimento a cui si oppone il sistema elettromagnetico, mediante laforza resistente. La tensione indotta si comporta da forza elettromotrice e determina lacircolazione della corrente elettrica verso l’utilizzatore esterno, così come avviene neibipoli generatori.

Si consideri ora (figura D2.17) lo stesso sistema di figura D2.14, ma alimentato da ungeneratore di corrente costante I. I fenomeni elettromagnetici che avvengono sono glistessi, ma la loro sequenza logica cambia. In particolare si ha che:

Fr Fm

B

I v

H H′I

K′K

t1 t2

sΔ b

a

V

F F F BIlm r

= = =F F mam r

− = = 0

IE

R

Blv

R= =

v

B

+

E–

90°

90°

90°(indice)

(medio)

(pollice)

Figura D2.16Regola delle tre ditadella mano destra(di Fleming) per individuare ilverso della tensioneindotta.

Figura D2.17Conduttore in motorettilineo uniforme in un campomagnetico di induzione B

➝

costante:funzionamento da motore.

HI

RE

+

–

K

Figura D2.15Funzionamento da generatore:schema elettricoequivalente.


• la corrente I, circolando da H verso K nel conduttore posto in un campo magnetico,fa nascere una forza motrice F

m= BIl, diretta verso destra;

• supponendo che questa forza motrice sia contrastata da una forza resistente Fr

ap-plicata da un sistema meccanico esterno, uguale e opposta a F

m, il conduttore si

muoverà di moto rettilineo uniforme verso destra;

• sul conduttore, a causa della diminuzione del flusso concatenato con la spira, na-sce una tensione indotta E = Blv, positiva in H e negativa in K, che si comportacome forza controelettromotrice, in quanto contrasta la circolazione della correnteI del generatore; essa, infatti, tenderebbe a creare una circolazione di corrente insenso orario nella spira, in modo da rinforzare il flusso concatenato che è dimi-nuito (figura D2.18).

Si ottiene, in questo modo, il comportamento da motore elettrico in cui il si-stema elettromagnetico crea la forza motrice che determina il movimento della partemobile, movimento a cui si oppone il carico meccanico collegato al motore, mediantela forza resistente. La corrente elettrica deve essere fornita da un generatore esterno ea essa si oppone la tensione indotta, così come avviene negli utilizzatori attivi.

Se il conduttore (figura D2.19) si muove nel campo magnetico in direzione nonperpendicolare alle linee di forza, occorre scomporre il vettore velocità nelle seguenticomponenti:

• velocità tangenziale vt

= v cosα, che non produce alcuna tensione indotta, inquanto origina un movimento che “non taglia” le linee di flusso del campo e quindinon fa variare il flusso concatenato;

• velocità normale vn

= v senα, dalla quale dipende la tensione indotta, essendo l’u-nica componente che determina la variazione del flusso concatenato.

L’espressione [D2.13] diventa pertanto:

[D2.15]

Per il sistema elettromagnetico di figura D2.14 la corrente indotta è pari a 5 mA, R = 1 kΩ,B = 1 T, l = 0,5 m. Calcolare la velocità normale di traslazione del conduttore e la tensione in-dotta.

■ La tensione indotta è data da:

Dalla [D2.13] si ricava:

vE

Bl= =

×=

5

1 010

,5m/s

E IR= = × × × =−5 10 1 10 53 3 V

E Blv Blvn

= = senα

Figura D2.18Funzionamento da motore: schemaelettrico equivalente.

Figura D2.19La tensione indotta nel conduttore dipendesolo dalla componentenormalev

n

➝della velocità.

H

I

E

+

–

K

V

vnI

vvt

α

B

vn = v sen

vt = v cos

α

α

Tensione indottain un conduttorein movimento(αα≠ 90°)

ESEMPIO 6


D2.6 Funzionamento da generatore e da motore,potenza elettrica e meccanica

Nel paragrafo precedente sono stati descritti i principi di funzionamento elementari deigeneratori e dei motori elettrici, di tipo elettromagnetico; le macchine elementari vistesono del tutto ideali e hanno un movimento di traslazione, non rotatorio come avvienein pratica. Nonostante questi limiti, i concetti espressi sono pienamente validi e pos-sono essere approfonditi considerando le potenze in gioco nei due casi.

Generatore elettrico

Un generatore elettrico è, in generale, un sistema che trasforma la potenza meccanicaP

mfornita da un motore primo nella potenza elettrica P

edata a una rete elettrica utiliz-

zatrice (figura D2.20). Indicando con Pp

la potenza persa nel blocco di generazione, ilbilancio delle potenze impone che sia:

[D2.16]

Nel caso di figura D2.14 la potenza meccanica fornita dall’esterno è quella cheserve a far muovere il conduttore nel campo magnetico e quindi è legata alla forza mo-trice secondo la relazione:

La potenza elettrica è quella che il sistema fornisce al resistore esterno, data da:

Il sistema che genera potenza elettrica è stato considerato ideale, in quanto non si ètenuto conto né dell’attrito né della resistenza elettrica del filo generatore. Le due po-tenze, meccanica ed elettrica, dovranno quindi essere uguali. Si ha infatti:

Motore elettrico

Un motore elettrico è, in generale, un sistema che trasforma la potenza elettrica Pe

for-nita da una rete elettrica di alimentazione nella potenza meccanica P

mdata a un utiliz-

zatore meccanico (figura D2.21). Indicando con Pp

la potenza persa nel blocco motore,il bilancio delle potenze impone che sia:

[D2.17]

Nel caso di figura D2.17 la potenza elettrica fornita dall’esterno è pari a:

Pe

5 VI 5 EI

P P Pe p m= +

P F v BIlv BlvI EI Pm m e

= = = = =

P EIe =

P F vm m=

Pm PeMotoreprimo

Generatoreelettrico

Utilizzatoreelettrico

P P Pm p e= +

Figura D2.20Schema a blocchi di un sistema ditrasformazionedella potenzameccanica in elettrica.


dato che la tensione V imposta dal generatore è uguale a quella indotta, avendo trascu-rato le cadute di tensione interne.

La potenza meccanica che il sistema fornisce all’esterno è legata alla forza motriceprodotta dal motore, secondo la relazione:

ed è esattamente pari a quella elettrica, avendo considerato il sistema privo di perditedi potenza.

Il sistema funzionante da motore di figura D2.17 viene alimentato con tensione V = 5 V.Sapendo che B = 1 T e l = 0,20 m, calcolare la velocità del conduttore necessaria per avere unapotenza meccanica di 10 W.

■ Essendo Pm

= Pe

e V = E, la corrente circolante è data da:

La velocità del conduttore dovrà essere uguale a:

D2.7 Tensione indotta in una spira rotante in un campo magnetico

Si supponga che una spira aperta di forma rettangolare (figura D2.22), di dimensioni l ed, venga posta in rotazione con velocità angolare ω costante all’interno di un campo ma-gnetico di induzione costante, con linee di forza perpendicolari all’asse della spira. Ilmovimento della spira presuppone che sulla stessa agisca una coppia motrice, in grado diprodurne la rotazione. Si ipotizza, inoltre, che i lati FG e MN siano attivi durante il movi-mento, mentre i lati FN e GM siano posti fuori dal campo magnetico.

Rappresentando lo schema su un piano perpendicolare alla spira stessa, si ottiene lafigura D2.23, nella quale la velocità v➝ è quella periferica di ogni conduttore, legata allavelocità angolare dalla relazione:

v rd

= =ωω

2

B

vP

F

P

BlI

m

m

m= = =

× ×

=10

1 0 2 225

,m/s

IP

V

e= = =

10

52 A

P F v BlIv BlvI EIm m

= = = =

Pe PmRete elettrica

di alimentazione

Motore

elettrico

Utilizzatore

meccanico

Figura D2.21Schema a blocchi diun sistema ditrasformazionedella potenzaelettrica in meccanica.

Figura D2.22Spira rotante in un campomagnetico di induzione B

➝

costante.

G

d

M

F

Nω

B

ESEMPIO 7


La componente della velocità che “taglia” le linee di flusso è quella normale, per-pendicolare alle linee di campo e data da:

Su ogni conduttore attivo, in movimento all’interno del campo magnetico, nasceuna tensione indotta E

c, data dall’espressione [D2.15]:

le cui polarità, individuate con la regola delle tre dita della mano destra, sono riportatenella figura D2.24. Le tensioni indotte nei due conduttori hanno lo stesso valore e agi-scono in modo concorde tra loro e quindi la tensione indotta nella spira sarà la sommadelle due:

[D2.18]

Essendo ld = S la sezione della spira, il prodotto Bld = BS = ΦM

rappresenta il flussomagnetico massimo che si può concatenare con la spira, ossia il flusso che la spira ab-braccia quando è perpendicolare alle linee di campo (α = 0°).

Considerando inoltre che α è lo spostamento angolare della spira rispetto alla posi-zione verticale di partenza (t = 0), dato da α = ω t, e sostituendo nella [D2.18] si ottiene:

[D2.19]

dove con la lettera minuscola è stato evidenziata la variabilità nel tempo della tensioneindotta.

La relazione [D2.19] è molto importante: da essa si vede che:

➔ la tensione indotta in una spira che si muove di moto circolare uniforme in uncampo magnetico di induzione costante non è costante nel tempo, ma varia con lafunzione sen (ωt), ossia varia con legge sinusoidale.

e ts M

= ( )ω ωΦ sen

E E Bld

B ds c

= = =2 22

ωα αsen sen ωl

E Blv Bld

c= =sen senα

ωα

2

v v rd

n= sen = sen =

2senα ω α

ωα

vt

B

ω vvn

α

r

vt

v vn

– G

d

+ M

Ec

F +

N –

Es

vn

+

–

Ec

vn

B

B

Figura D2.24Polarità delletensioni indotte.

Figura D2.23Scomposizione dellavelocità nelle suecomponenti,normale etangenziale.


Si è ottenuta, in questo modo, una tensione alternata sinusoidale.Dato che il seno di un angolo può assumere al massimo il valore uno, indicando con

EM

= ω ΦM

il valore massimo della tensione sinusoidale, la (D2.19) diventa:

[D2.20]

L’andamento nel tempo della tensione esè rappresentato nella figura D2.25: la ten-

sione varia periodicamente, riprendendo gli spessi valori a ogni giro della spira. Le po-sizioni della spira relative ai valori α = 0, α = π/2, α = π, α = 3π/2, α = 2π, sono ri-portate nella figura D2.26 a, b, c, d.

es

EM

Ð EM

0 2 ππ 3

2

ππ2

5

2π

tω

e E ts M

= ( )sen ω

1

2

= 0

= 2

α

α

B

es = 0

12

=α

B

es = EM

1

2

=α

B

es = 0

B

es = – EM

2=α

1 2π

π

π

3

2π

In merito ai fenomeni elettromagnetici che si hanno nel caso della spira rotante, sipossono ripetere le considerazioni fatte per il conduttore in movimento traslatorio; bre-vemente si può osservare che:

• si ha tensione indotta anche se la spira è ferma e ruota il campo magnetico, dato che, an-che in questo caso, conta la velocità relativa della spira rispetto al campo;

• nel funzionamento da generatore la spira è posta in rotazione da un motore primoesterno, che fornisce la coppia motrice e la potenza meccanica, mentre la spira ero-gherà corrente (e, quindi, potenza elettrica) all’utilizzatore elettrico collegato aisuoi capi (la tensione indotta si comporta da f.e.m.); su ogni lato della spira nascerà,a causa del campo magnetico, una forza meccanica e quindi una coppia di forzeavente la funzione di coppia resistente;

• nel funzionamento da motore la spira è alimentata da un generatore elettrico esternoche fornisce la potenza elettrica (la tensione indotta si comporta da f.c.e.m.); la cop-pia di forze generate dal campo magnetico ha funzione di coppia motrice e pone inrotazione la spira che trasmette il suo moto al carico meccanico, moto al quale siopporrà la coppia resistente del carico.

Figura D2.25Andamentosinusoidale dellatensione indottanella spira.

Figura D2.26 a, b, c, dPosizioni tipiche della spira: la tensione è nullaquando la spira èperpendicolare al vettore B

➝.

Tensione indottain una spira rotante

a) b) c) d)


Calcolare la tensione massima che si ha in una spira che ruota con velocità di 1000 giri /min inun campo magnetico di induzione B = 1,2 T e ha una sezione di 200 cm2. Calcolare, inoltre, latensione indotta dopo 1/8 di giro.

■ Una velocità di 1000 giri/min corrisponde a 1000/60 giri/s; dato che 1 giro = 2π radianti, lavelocità angolare sarà data da:

Il flusso massimo è pari a:

e, quindi, il valore massimo della tensione indotta è uguale a:

Dopo un ottavo di giro si ha e, quindi, la tensione indotta nella spira

sarà pari a:

D2.8 AutoinduzioneSi consideri (figura D2.27) un induttore di induttanza L costante, inserito in un cir-cuito in cui è possibile variare la corrente circolante I. Il flusso concatenato con l’in-duttore è dato da Φ

c= LI ed è variabile nel tempo con la corrente.

L’induttore sarà soggetto a un flusso concatenato variabile, prodotto dalla sua stessacorrente, e quindi ai suoi capi nascerà una tensione per autoinduzione magnetica,dove il termine “autoinduzione” indica che la causa del fenomeno induttivo è da im-putare allo stesso circuito che ha prodotto il flusso magnetico.

Indicando con ΔΦc

la variazione del flusso concatenato nell’intervallo di tempo Δt,dovuta alla variazione ΔI della corrente, si avrà:

e, quindi, la tensione indotta per autoinduzione nella bobina sarà data da ,

da cui si ricava immediatamente:

[D2.21]

formula in cui compare il rapporto incrementale ΔI/Δt, che può essere interpretatocome la velocità di variazione della corrente nel tempo, analogamente al rapportoΔs/Δt che rappresenta la velocità di un corpo che percorre lo spazio Δs nel tempo Δt.

Dall’esame della [D2.21] si deduce che il valore della tensione di autoinduzione •direttamente proporzionale allÕinduttanza della bobina e alla velocitˆ di variazionedella corrente; quanto più la corrente nel circuito varia rapidamente, tanto maggiore èl’incremento (o il decremento) ΔI nello stesso intervallo di tempo Δt e tanto maggioresarà la tensione indotta.

E LI

t= −

ΔΔ

Et

c= −ΔΔΦ

Δ ΔΦc L I=

e EM2 2 51 0 707 1 775= ⎛⎝⎜

⎞⎠⎟

= × =sen4

Vπ

, , , �

απ π

= =2

8 4

EM M= = × × =−ω VΦ 104 7 24 10 2 513, ,

ΦM BS= = × × =−1 2 200 10 244, mWb

ωπ

=×

=1000 2

60104 7, rad s

I

+

V L

R

Figura D2.27Autoinduzionemagnetica.

Tensione indottaper autoinduzione

ESEMPIO 8

Considerando un intervallo infinitesimo di tempo dt, a cui corrisponde la variazionedi, il rapporto incrementale diventa la derivata di/dt della corrente rispetto al tempo ela [D2.21] assume la forma:

[D2.22]

In merito alla polarità della tensione indotta va precisato che:

• se la corrente aumenta, si ha ΔI > 0 e quindi dalla [D2.21], essendo L e Δt entrambi po-sitivi, si ricava E < 0; la tensione indotta, per la legge di Lenz, deve opporsi all’aumen-to della corrente e quindi dovrà avere la polarità indicata nella figura D2.28 a, in modoche il verso effettivo della tensione (– E), positiva, sia in opposizione alla corrente;

• se la corrente diminuisce, si ha ΔI < 0 ed E > 0; la tensione indotta deve opporsi alladiminuzione della corrente, favorendone la circolazione nella maglia e quindi do-vrà avere la polarità indicata nella figura D2.28 b.

e Li

t= −

d

d

I

+

– E (> 0)

V –

R

E = – L ΔI (< 0)Δt

+

I

+

V –

R

E = – L ΔI (> 0)Δt

+

I aumenta, ΔI > 0, E < 0 I diminuisce, ΔI < 0, E < 0

Figura D2.28 a, bPolarità dellatensione diautoinduzione conla convenzione disegno deigeneratori.

In entrambi i casi la corrente esce dal “+” della tensione indotta, secondo la con-venzione di segno dei generatori. Dato che nelle reti elettriche gli induttori sono consi-derati come utilizzatori, conviene usare la convenzione di segno di questi ultimi, concorrente entrante dove c’è il “+” della tensione indotta; per far questo occorre conside-rare le espressioni [D2.21] e [D2.22] senza il segno “–”, ottenendo:

[D2.23]

Le polarità della tensione indotta sono indicate nella figura D2.29 a, b.

E Li

t=

Δ

Δ

I

+

V

–R

E = L ΔI (> 0)Δt

+

I

+

V

–R

E = L ΔI (< 0)Δt

+

I aumenta, ΔI > 0, E > 0 I diminuisce, ΔI < 0, E < 0

– E (> 0)

Figura D2.29 a, bPolarità dellatensione diautoinduzione conla convenzione disegno degliutilizzatori.

Tensione di autoinduzione:convenzione di segno degli utilizzatori

a) b)

a) b)


La corrente in una bobina di induttanza L = 10 mH aumenta linearmente da 0 a 5 A in 5 ms, ri-mane poi costante per 10 ms e si annulla nei successivi 20 ms. Calcolare la tensione indotta el’impulso di tensione nei tre intervalli di tempo indicati.

■ Le variazioni di corrente nei tre intervalli sono date da:

Applicando la [D2.23] si ottiene:

Per ogni intervallo di tempo l’impulso di tensione è dato da: U = EΔt = LΔI e, quindi, si ha:

Sommando i tre valori si ottiene zero, dato che la variazione totale di corrente è nulla.Nella figura D2.30 sono riportati gli andamenti nel tempo della corrente e della tensione in-

dotta; le aree del grafico E = f(t) rappresentano gli impulsi di tensione.

U E t3 3 332 5 20 10 50= = − × × = −

−Δ , mWb

U E t2 2 2 0= =Δ mWbU E t1 1 1310 5 10 50= = × × =

−Δ mWb

E LI

t3

3

3

3

310 10

5

20 102 5= = ×

−

×= −

−

−

Δ

Δ, VE L

I

t2

2

2

3

310 10

0

10 100= = ×

×=

−

−

Δ

Δ V

E LI

t1

1

1

3

310 10

5

5 1010= = ×

×=

−

−

Δ

Δ V

I3 0 5 5= − = − AΔI2 5 5 0= − = AΔΔI1 5 0 5= − = A

5

0 5 15 35 t (ms)

I (A)

10

0 5 15 35 t (ms)

E (V)

U1

U3

U2 = 0

Ð 2,5Figura D2.30Esempio 9.

ESEMPIO 9

Si può notare che la tensione indotta è maggiore nei tratti in cui la pendenza del grafico diI(t) è più accentuata, mentre è nulla nei tratti in cui la corrente è costante. Inoltre, la tensione èpositiva quando la corrente aumenta e viceversa.


D2.9 Mutua induzioneNella figura D2.31 sono rappresentate due bobine di N

1e N

2spire, avvolte sullo stesso

nucleo magnetico. Le due bobine sono mutuamente accoppiate, in quanto la circola-zione di corrente in una delle due produce un flusso magnetico nel nucleo, che va a in-teressare, in tutto o in parte, anche l’altra bobina. Questo è quanto avviene, per esem-pio, nei trasformatori elettrici.

Figura D2.32Bobine montatecoassialmenteattorno al nucleomagnetico.

N1 N2

Figura D2.31Bobine mutuamenteaccoppiate, avvoltesullo stesso nucleomagnetico.

Nella pratica costruttiva, per migliorarne l’accoppiamento, le due bobine ven-gono spesso disposte in modo coassiale, una all’interno dell’altra (come indicatonella figura D2.32).

Nella figura D2.33 a, b è riportato lo schema di due bobine mutuamente accoppiate,nei casi in cui è alimentata la bobina 1 e l’altra è aperta (figura D2.33 a) e viceversa (fig.D2.33 b). I flussi magnetici che compaiono nello schema hanno il seguente significato:

• nel caso a il flusso Φu

è il flusso utile che, prodotto dalla bobina 1, va a interessareanche tutte le spire della bobina 2; il flusso Φ

d1è, invece, il flusso disperso che,

prodotto dalla bobina 1, non si richiude entro nessuna spira della bobina 2; Φ1

è ilflusso totale della bobina 1, somma dei due flussi;

• nel caso b il flusso Φu

è ancora il flusso utile, questa volta prodotto dalla bobina 2e che si richiude in tutte le spire della bobina 1; il flusso Φ

d2è, invece, il flusso di-

sperso che, prodotto dalla bobina 2, non si richiude entro nessuna spira della bo-bina 1; Φ

2è il flusso totale della bobina 2, somma dei due flussi.

I1 I2

211 2

N1 N2d1Φ d2ΦN1 N2

uΦ

Φ1= Φu

+ Φd1 Φ2= Φu

+ Φd2

uΦFigura D2.33 a, bCircuitimutuamenteaccoppiati: flussoutile e flussidispersi.

Considerando il caso di figura D2.33 a e applicando la legge di Hopkinson e la re-lazione ℘ = L/N2, si ricava l’espressione del flusso totale prodotto dalla bobina 1:

Il flusso utile che si richiude nella bobina 2 è una parte di questo flusso; introdu-cendo il coefficiente adimensionato α

1= Φ

u/Φ

1, variabile tra 0 (flusso utile nullo) e 1

(flusso utile uguale a quello totale e quindi flusso disperso nullo), si ottiene:

Φ Φu

L I

N= =α

α1 1

1 1 1

1

Φ1 1 1 11

12 1 1

1 1

1

=℘ =℘ = =F N IL

NN I

L I

Nm

a) b)


Il flusso concatenato con la bobina 2 è dato da:

Si definisce coefficiente di mutua induzione M il rapporto tra il flusso concatenatocon la bobina 2 e la corrente della bobina 1 che l’ha prodotto:

[D2.24]

Ripetendo il ragionamento precedente per il caso della figura D2.33 b è facile veri-ficare che il coefficiente di mutua induzione tra le bobine, pari in questo caso al rap-porto Φ

c1/I

2sarà dato da:

[D2.25]

Moltiplicando membro a membro le espressioni [D2.24] e [D2.25] si ha:

Indicando con il coefficiente o fattore di accoppiamento tra le due bo-

bine, si ottiene infine:

[D2.26]

relazione che lega il coefficiente di mutua induzione alle induttanze delle due bobine eal loro fattore di accoppiamento.

Il coefficiente k è un numero adimensionato, per cui l’unità di misura di M è lastessa dell’induttanza, cioè l’henry (H).

Se le due bobine hanno la stessa induttanza L si ricava facilmente la relazione M = kL.Riguardo i valori che può assumere il fattore di accoppiamento, si ha che:

• k = 0 (M = 0) indica che l’accoppiamento tra le bobine è nullo e quindi nessuna li-nea di flusso prodotta dall’avvolgimento magnetizzante si concatena con l’altro;

• k = 1 indica che l’accoppiamento tra le due bobine è perfetto, in quan-

to tutto il flusso prodotto da una bobina si concatena con l’altra (flussi dispersi nulli).

L’accoppiamento è tanto più stretto quanto più k si avvicina a 1, tanto più debole olasco quanto più il valore di k è prossimo a zero.

Calcolare il coefficiente di mutua induzione tra due bobine le cui induttanze sono L1

= 0,1 H eL

2= 25 mH, con coefficiente di accoppiamento 75%.

■ Utilizzando la [D2.26] con k = 0,75, si ricava:

M k L L= = × × =−1 2

30 75 0 1 25 10 0 0375, , , H=37,5 mH

M L L=( )1 2

M k L L= 1 2

k = α α1 2

ML N

N

L N

NL L2 1 1 2

1

2 2 1

21 2 1 2= =

α αα α

ML N

N=

α2 2 1

2

MI

L N

N

c= =Φ 2

1

1 1 2

1

α

Φ Φc u NL I N

N2 2

1 1 1 2

1

= =α

Coefficiente di

mutua induzione

ESEMPIO 10


Tensione indotta per mutua induzione

Se nel circuito di figura D2.33 a la corrente I1

viene resa variabile nel tempo, accadonodue fenomeni di induzione elettromagnetica:

• nella bobina 1 nasce una tensione per autoinduzione, dovuta alla variazione di I1, in

modo analogo a quanto visto nel paragrafo precedente;

• nella bobina 2 nasce una tensione di mutua induzione, dovuta alla variazione delflusso concatenato Φ

c2, variazione conseguente a quella di I

1; l’avvolgimento 1 è

detto induttore in quanto produce la variazione di flusso, mentre l’avvolgimento 2è detto indotto, dato che subisce gli effetti di tale variazione.

Indicando con ΔI1

la variazione della corrente nell’intervallo di tempo Δt e suppo-nendo M costante, la variazione del flusso concatenato con la bobina 2, in base alla[D2.24], è pari a:

e, quindi, la tensione indotta nella bobina 2 sarà data, per la legge di Faraday-Neumann, da:

[D2.27]

Come si vede, è stata usata l’espressione senza il segno “−”; però si deve sempre te-ner conto della legge di Lenz e quindi la polarità di E

2 deve essere tale da opporsi alla

variazione del flusso concatenato Φc2

. Per capire come va applicata la legge di Lenz inquesto caso, si consideri lo schema di figura D2.34, in cui si suppone che entrambe lebobine siano avvolte in senso antiorario e che la bobina 2 sia chiusa su un resistore.

Se I1

aumenta (ΔI1

> 0) per la [D2.27] si ha E2

> 0; tale tensione deve far circolarenel secondario la corrente I

2in modo che essa, attraversando la bobina 2, produca un

flusso di reazione diretto verso l’alto, opposto al flusso induttore che sta aumentando;ciò avviene se la tensione E

2è positiva in D e negativa in C. Si può anche dire, più cor-

rettamente, che la f.m.m. di reazione N2I2

deve essere smagnetizzante, in modo da op-porsi all’aumento della f.m.m. N

1I1.

Per evitare possibili confusioni dovute al senso di avvolgimento delle bobine che,cambiando, fa variare il senso del flusso, viene adottata la seguente convenzione per icircuiti mutuamente accoppiati (figura D2.35): quando la corrente entrante nel mor-setto segnato con il pallino di una bobina aumenta, la tensione mutuamente indottanell’altra è positiva sul corrispondente morsetto segnato. Ovviamente se la corrente en-trante nel morsetto segnato diminuisce, si inverte la polarità della tensione indotta.

RN2N1

I1 I2

–

+

I2

A C

DB

21

E2

+

–

I2

R

D

C

E MI

t2

1=

Δ

Δ

Δ ΔΦc M I2 1=

Tensione indottadi mutua induzione

Figura D2.34Se I1 aumenta, lacorrente I2 devecircolare in modotale da sviluppareuna f.m.m. in opposizione alflusso induttore.

Figura D2.35Convenzione disegno per i circuitimutuamenteaccoppiati.


Il fenomeno della mutua induzione è molto importante ed è alla base del fun-zionamento di molte macchine elettriche: sfruttando questo fenomeno è possibile tra-sferire energia elettrica tra due circuiti elettricamente separati, dato che la variazionedella corrente in un circuito fa nascere tensione nell’altro (e anche corrente, se il cir-cuito è chiuso).

Con i dati dell’esempio 10 si calcolino le tensioni indotte di auto e mutua induzione che si hannoquando la corrente nella prima bobina subisce una variazione incrementale di 50 A/s.

■ Il dato 50 A/s corrisponde al rapporto incrementale ΔI1/Δt. Nella prima bobina si ha una ten-

sione di autoinduzione, mentre nella seconda avviene un fenomeno di mutua induzione. Le duetensioni indotte saranno pari a:

E MI

t2

1 0 0375 50 1 875= = × =Δ

Δ, , VE L

I

t1 1

1 0 1 50 5= = × =Δ

Δ, V

ESEMPIO 11

Ese

rcit

azio

ni


Esercizio 1

Nello schema di figura D2.36 il conduttore H-K ha una resistenza propria R2

e si muove di moto rettilineo uni-

forme entro un campo magnetico di induzione B costante. Calcolare: la velocità del conduttore; la tensione in-

dotta; la forza esercitata dal campo sul conduttore, specificando se è motrice o resistente; la tensione VHK

, le po-

tenze elettriche e il rendimento del sistema in movimento. Supponendo di invertire il senso del moto, calcolare i

nuovi valori della corrente e della forza.

[Risultati: v = 5 m/s; E2

= 2 V; F = 0,64 N (motrice); VHK

= 2,8 V; Pa

= 4,48 W;

Pu

= 3,2 W; Pp

= 1,28 W; η = 0,714; I′= 3,2 A; F′= 1,28 N, resistente]

Esercizio 2

Nello schema di figura D2.37 il conduttore H-K ha una resistenza propria Rie si muove di moto rettilineo uni-

forme entro un campo magnetico di induzione B costante. Calcolare: la forza esercitata dal campo sul condut-

tore, specificando se è motrice o resistente; la tensione indotta sul conduttore; la tensione VHK

; le resistenze Rie

R; le potenze elettriche del sistema in movimento.

[Risultati: F = 0,6 N (resistente); E = 0,75 V; VHK

= 0,563 V; Ri= 0,0937 Ω;

R = 0,281 Ω; Pg

= 1,5 W; Pu

= 1,125 W; Pp

= 0,375 W]

Esercizio 3

Per la bobina di figura D2.38, interessata da un campo magnetico di induzione B costante, calcolare: la coppia

prodotta dal campo, con la bobina nella posizione di figura; la forza agente su ogni conduttore; la forza agente

su ogni lato; la coppia massima che il campo può produrre sulla bobina, specificando in quale posizione si ha

tale coppia; la corrente necessaria per produrre la stessa coppia se l’angolo α vale 30° anziché 45°.

H

RiB

v

K

v = 2,5 m B = 0,6 Ts

= 50 cm I = 2 A

η = 0,75V R

I

η

+

R1

E1

H

R2B

v

K

E1 = 6 V I = 1,6 A

= 40 cm B = 1 T

R1 = 2 Ω R2 = 0,5 Ω

I


Figura D2.37Esercizio 2.


Ese

rcit

azio

ni


[Risultati: C = 6 Nm; Fc

= 0,189 N; Fl= 28,4 N; C

M= 8,5 Nm; I′= 1,22 A]

Esercizio 4

Calcolare la coppia agente sulla bobina dell’esercizio 3, nel caso di campo magnetico con linee di forza radiali.

[Risultato: C = 8,5 N]

Esercizio 5

Determinare la forza elettrodinamica che si origina tra due conduttori a barra, lunghi 10 m, di sezione rettango-

lare 5 × 20 mm, posti in aria alla distanza di 20 cm, quando la densità di corrente in ognuno di essi è di 5 A/mm2.

[Risultato: F = 2,5 N]

Esercizio 6

Calcolare la forza di cui all’esercizio precedente, nel caso che, in seguito a un cortocircuito, la corrente nelle

barre diventi 20 volte maggiore di quella che si ha nel funzionamento normale.

[Risultato: F = 1000 N]

Esercizio 7

Una spira elettrica, di dimensioni 10 × 15 cm, ruota con velocità angolare costante in un campo magnetico uni-

forme di induzione B = 1,3 T. Calcolare: il flusso magnetico massimo concatenato con la spira; la velocità di ro-

tazione, espressa in giri/min, per avere nella spira una EM

= 2 V.

[Risultati: ΦM

= 19,5 mWb; n = 980 giri/min]

Esercizio 8

Su un nucleo chiuso di materiale ferromagnetico con traferro, avente permeabilità relativa μr

= 1200 supposta

costante, lunghezza della parte in ferro 60 cm, lunghezza del traferro 0,3 mm, sezione trasversale 10 cm2, sono

montate due bobine con N1

= 500 spire ed N2

= 800 spire, con coefficiente di accoppiamento k = 0,8. Calcolare:

le induttanze delle bobine; il coefficiente di mutua induzione; le tensioni indotte nelle due bobine quando nella

prima la corrente circolante, pari a 2 A, si annulla linearmente in 10 ms e la seconda bobina è aperta.

[Risultati: L1

= 0,393 H; L2

= 1 H; M = 0,501 H; E1

= − 78,5 V; E2

= − 100 V]

Esercizio 9

Due bobine, aventi rispettivamente N1

= 400 spire e N2

= 250 spire, mutuamente accoppiate al 75%, sono mon-

tate su un nucleo magnetico di riluttanza totale 358,1 kH−1. Calcolare: le induttanze delle due bobine; il coeffi-

ciente di mutua induzione; le tensioni indotte quando nella prima bobina la corrente varia secondo il grafico di

figura D2.39 e la seconda bobina è aperta.

d

F

F

B 45°

N = 150 spire d = 30 cm

= 60 cm α = 45°

I = 1,5 A B = 0,21 T

α


Ese

rcit

azio

ni


[Risultati: L1

= 0,447 H; L2

= 0,175 H; M = 0,21 H; E

1: 67 V, 0 V, – 134 V, 44,7 V; E

2: 31,5 V, 0 V, − 63 V, 21 V]

Esercizio 10

Su due bobine mutuamente accoppiate sono state svolte le seguenti prove:

a) tenendo aperta la seconda bobina e facendo aumentare linearmente la corrente nella prima da zero a 10 A

in 0,1 s, sono state misurate le tensioni indotte E1

= 10 V e E2

= 6 V;

b) tenendo aperta la prima bobina e facendo aumentare linearmente la corrente nella seconda da zero a

10 A in 0,1 s, sono state misurate le tensioni indotte E1

= 6 V e E2

= 5 V.

Calcolare: le induttanze delle due bobine; il coefficiente di mutua induzione; il fattore di accoppiamento;

il numero di spire della seconda bobina, sapendo che N1

= 300 spire.

[Risultati: L1

= 0,1 H, L2

= 0,05 H, M = 0,06 H; k = 0,849; N2

= 212 spire]


1. Spiegare come varia l’intensità della forza prodotta da un campo magnetico uniforme su un conduttore retti-lineo percorso da corrente, in funzione dell’angolo di inclinazione del conduttore rispetto alle linee di forzadel campo magnetico.

2. Su due spire perfettamente uguali tra loro agiscono due campi magnetici diversi: uno con linee di forza traloro parallele e l’altro con linee di forza radiali. A parità di induzione magnetica B, quali differenze vi sonotra le coppie di forze prodotte nei due casi?

3. Da quali fattori dipendono il verso e l’intensità delle forze agenti tra due conduttori rettilinei e paralleli, per-corsi da due correnti diverse?

4. Enunciare, in generale, la legge dell’induzione elettromagnetica di Faraday-Neumann-Lenz e spiegare la suaapplicazione nel caso dell’autoinduzione.

5. In quale caso un conduttore che si muove di moto rettilineo uniforme in un campo magnetico costante si com-porta da utilizzatore attivo?

6. In quale caso un conduttore che si muove di moto rettilineo uniforme in un campo magnetico costante si com-porta da generatore elettrico?

7. Ricavare l’espressione della tensione indotta in una spira rotante con velocità angolare costante in un campomagnetico uniforme.

8. Spiegare il fenomeno della generazione di una tensione indotta per mutua induzione magnetica.

I1 (A)

t (ms)0

– 0,3

2 5 7 10

0,3

Figura D2.39Esercizio 9.Andamento nel tempodella corrente I1.

Ese

rcit

azio

ni




1. La forza esercitata da un campo magnetico su un conduttore elettrico disposto perpendicolarmente al vet-tore B è una grandezza di che tipo?

È una grandezza scalare, la cui intensità è data dal prodotto BIl.

È una grandezza vettoriale, diretta perpendicolarmente rispetto B e I, di intensità pari a BIl.

È una grandezza vettoriale, di intensità pari a BIl, avente lo stesso verso della corrente elettrica.

È una grandezza vettoriale, diretta perpendicolarmente rispetto B e I, di intensità pari a Blv.

2. Considerando due conduttori paralleli, di lunghezza unitaria e percorsi da corrente, su ognuno di essisi genera una forza avente quali caratteristiche?

Direttamente proporzionale alle intensità delle correnti e alla permeabilità magnetica del mezzo e inversamenteproporzionale alla distanza tra i conduttori.

Direttamente proporzionale alle intensità delle correnti, alla permeabilità magnetica del mezzo e alla lun-ghezza dei conduttori e inversamente proporzionale alla loro distanza.

Di valore indipendente dalla permeabilità magnetica relativa del mezzo.

Inversamente proporzionale alla distanza tra i conduttori e quindi crescente man mano che i conduttori ven-gono allontanati.

3. Un conduttore che si muove di moto rettilineo uniforme, perpendicolarmente alle linee di forza di uncampo magnetico di induzione costante, quando si comporta da generatore?

Quando la tensione indotta nel conduttore si oppone alla circolazione di corrente nel conduttore stesso.

Quando la forza esercitata dal campo magnetico sul conduttore è di tipo motrice, avente lo stesso verso dellavelocità.

Quando diventa sede di una tensione indotta E = Blv che, agendo da f.e.m., provoca la circolazione di unacorrente verso l’utilizzatore esterno.

Quando diventa sede di una tensione indotta E = BlI che, agendo da f.e.m., provoca la circolazione di una cor-rente verso l’utilizzatore esterno.

4. La tensione indotta in una spira che si muove di moto circolare uniforme in un campo magnetico di in-duzione B costante come varia nel tempo e che valore massimo ha?

Varia sinusoidalmente nel tempo e ha valore massimo indipendente dalla velocità angolare della spira.

Varia sinusoidalmente nel tempo e ha valore massimo direttamente proporzionale alla velocità angolare dellaspira e al flusso magnetico.

È costante nel tempo, di valore direttamente proporzionale alla velocità angolare della spira.

Varia sinusoidalmente nel tempo e ha valore massimo indipendente dall’intensità dell’induzione magnetica.

5. A che cosa è dovuta la tensione indotta per autoinduzione in un induttore magnetico?

Alla variazione del flusso prodotto da un altro induttore.

Al movimento della bobina all’interno di un campo magnetico.

Alla variazione nel tempo della corrente circolante in un altro induttore, mutuamente accoppiato col primo.

Alla variazione nel tempo della corrente circolante nell’induttore.d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

Fenomenitransitori nei circuiti

induttivi

283

D3

Si esaminerà, in questa unità, il comportamento di un induttore durante l’intervallo di tempo incui esso scambia energia con il circuito a cui è collegato. Durante questo tempo il flusso ma-gnetico concatenato con le spire dell’induttore varia: quando esso aumenta si parla di transito-rio di magnetizzazione, in caso contrario di transitorio di smagnetizzazione.Il termine “transitorio” indica, analogamente alla carica e scarica di un condensatore, che ilfenomeno non è permanente, ma temporaneo, e pertanto cessa dopo un certo tempo; que-sto avviene nelle reti in cui sono presenti generatori elettrici di tipo continuo, che impongonotensioni e correnti costanti nel tempo: quando l’induttore è completamente magnetizzato, lacorrente che lo percorre raggiunge il valore costante imposto dal regime di funzionamentodel circuito e la tensione ai suoi capi, nel caso di induttore ideale privo di resistenza, si an-nulla. Così non avviene nel caso di reti alimentate con generatori in corrente alternata.

D3.1 Transitorio di magnetizzazione di un induttore

Si consideri (figura D3.1) un circuito formato da un generatore di tensione continua,di f.e.m. E, collegato a un induttore di induttanza L, supposto inizialmente smagnetiz-zato; un interruttore permette di collegare l’induttore al generatore.

La resistenza R rappresenta quella complessiva del circuito, compresa la resistenzainterna del generatore.

E

R

L

+

t = 0Ð

i = 0 vL = 0

Figura D3.1Magnetizzazione di un induttore: istante immediatamenteprecedente la chiusura dell’interruttore.


La trattazione verrà svolta supponendo che l’induttore sia lineare, con induttanza Lcostante; dato che L = N

2℘, l’ipotesi fatta implica che sia costante la permeanza ma-

gnetica e che quindi l’induttore sia avvolto in aria o su un materiale non ferromagne-tico oppure che funzioni sul tratto lineare della caratteristica di magnetizzazione di unnucleo ferromagnetico. Si ipotizzerà inoltre, salvo quando diversamente specificato,che l’induttore abbia una resistenza elettrica propria nulla o comunque trascurabilerispetto a quella totale del circuito esterno.

Per spiegare quello che avviene nel circuito durante il transitorio di magnetizza-zione, occorre considerare che il comportamento di un induttore è determinato dallatensione di autoinduzione, data da:

[D3.1]

L’esame della [D3.1] porta a due importanti considerazioni.

• In un induttore ideale, senza resistenza elettrica propria, attraversato da una cor-rente costante I e soggetto al solo flusso concatenato di autoinduzione, tale flusso ècostante nel tempo e non vi è alcuna tensione indotta (nella formula [D1.1] l’incre-mento ΔI è nullo); questo significa che l’induttore ideale, attraversato da correntecostante nel tempo, si comporta come un cortocircuito.

• L’induttore non consente brusche variazioni di corrente nel circuitoin cui è inserito, ossia la corrente non può “saltare” da un valore all’al-tro nello stesso istante di tempo, come avverrebbe, per esempio, nel casoindicato nella figura D3.2. Se così fosse si avrebbe una variazione Δi divalore finito (1 A nel caso di figura) in un intervallo di tempo Δt = 0 e,in base alla [D3.1], nascerebbe una tensione indotta di valore infinito,cosa evidentemente impossibile. La corrente in un induttore deve va-riare, quindi, con continuità.

Si consideri, adesso, quello che avviene nel circuito di figura D3.1 in seguito allachiusura dell’interruttore. Verrà indicato con t = 0

–l’istante immediatamente prece-

dente la chiusura dell’interruttore, con t = 0+

quello immediatamente successivo a talechiusura e con t → ∞ il termine del periodo transitorio, quando le grandezze elettrichesono a regime.

• per t = 0−

(figura D3.1) l’induttore è scollegato dal generatore ed è smagnetizzato,per cui si ha i = 0 e v

L= 0;

• per t = 0+

(figura D3.3 a) la corrente è ancora nulla, dato che, non essendo tra-scorso alcun tempo dalla chiusura dell’interruttore e non essendo possibili salti dicorrente, si conserverà il valore precedente; per quanto riguarda la tensione v

L,

essendo Ri = 0, si avrà: VL0

= E, ossia sull’induttore si localizzerà tutta la f.e.m.del generatore;

E

R

L

+

t = 0+ i = 0 vL = VL0 = E

vL

i

E

R

L

+

vL

i

t ➝ ∞ i ➝ If = E vL ➝ VLf = 0R

v Li

tL =

Δ

Δ

i

2 A

1 A

t = 0Δ t0

Figura D3.2La corrente in uninduttore non puòvariare con discontinuità.

Figura D3.3 a, bMagnetizzazionedi un induttore:condizioni iniziali(a) e a regime (b).

a) b)

D3 • Fenomeni transitori nei circuiti induttivi 285

• per t → ∞ (figura D3.3 b) la fase transitoria si è estinta e l’induttore si comportacome un cortocircuito, con V

Lf= 0; la corrente nel circuito assumerà il suo valore fi-

nale, dato da:

[D3.2]

Durante il transitorio di magnetizzazione, l’equazione che lega la corrente alle al-tre grandezze del circuito si ricava applicando il secondo principio di Kirchhoff allamaglia:

[D3.3]

da cui, sostituendo la [D3.1], si ricava:

[D3.4]

Nell’equazione [D3.4] compaiono, analogamente a quella della carica del conden-satore, gli incrementi finiti delle grandezze i e t; passando agli infinitesimi di e dt, si ot-tiene l’equazione differenziale seguente:

[D3.5]

la cui soluzione dà la funzione i = f(t) che descrive l’andamento della corrente durantela fase di magnetizzazione dell’induttore.

La tensione indotta è legata alla f.e.m. e alla corrente dalla relazione seguente, chesi ricava dalla [D3.3]:

[D3.6]

Per arrivare in modo intuitivo a definire i grafici della corrente e della tensione in-dotta si possono fare le seguenti considerazioni:

• all’istante iniziale di chiusura dell’interruttore, la corrente è nulla e la tensione in-dotta ha il valore iniziale V

L0= E;

• a regime la corrente arriva al valore finale If= E/R e la tensione tende a zero;

• durante il periodo transitorio la corrente aumenta e la tensione indotta, per la[D3.6], diminuisce;

• la pendenza della curva della corrente, rappresentata dai valori del rapporto incre-mentale:

diminuisce, in quanto si riduce vL; la corrente, pertanto, aumenterà con incrementi

sempre minori.

Δ

Δ

I

t

v

L

L=

v E RiL = −

− + + =E Ri Li

t

d

d0

− + + =E Ri Li

t

Δ

Δ0

− + + =E Ri vL 0

IE

Rf =

Equazione caratteristica del processo dimagnetizzazione

Tensionesull’induttore

Valore finale della corrente


La corrente e la tensione indotta varieranno, in base alle considerazioni esposte eanalogamente a quanto succede nella carica di un condensatore, secondo gli andamentiesponenziali di figura D3.4 a, b, di tipo crescente per la corrente e decrescente per latensione.

Le relative espressioni matematiche sono le seguenti:

[D3.7]

[D3.8]

dove τ è la costante di tempo del sistema. Anche in questo caso è possibile definire il tempo di assestamento all’1%, dato da:

[D3.9]

e avente significato identico a quello introdotto nel paragrafo C2.1 e nella schedaPRE-2.

Espressione della costante di tempo

È possibile ricavare l’espressione della costante di tempo del circuito R-L partendodalla seguente definizione:

la costante di tempo è uguale al tempo necessario per magnetizzare l’induttore fino auna corrente pari a quella finale E/R, supponendo che la magnetizzazione avvenga contensione costante, uguale a quella iniziale.

In questo caso la tensione indotta dovrà sempre essere uguale a quella iniziale E; ilflusso concatenato varierà da zero a Φ

c= LI

fnel tempo τ e quindi dovrà essere:

da cui si ricava:

[D3.10]τ =L

R

Et

LI L E

R

c c c f= =−

= = =ΔΔΦ Φ Φ0

τ τ τ τ

Ta = 4 6, τ

v V eL L

t

=−

0 τ

i I ef

t

= −⎛

⎝⎜

⎞

⎠⎟

−1 τ

vL

tO

VL0

i

tO

If

Figura D3.4 a, bMagnetizzazione di un induttore:andamento nel tempo dellacorrente e dellatensione indotta.

Leggi di variazione della correntee della tensione

Costante di tempo del circuito R-L

a) b)


Dall’esame dell’espressione [D3.10] si deduce che:

• all’aumentare della resistenza elettrica del circuito la costante di tempo diminuiscee la magnetizzazione dell’induttore avviene più velocemente;

• all’aumentare dell’induttanza la costante di tempo aumenta e il fenomeno diventapiù lento; dato che l’energia magnetica è direttamente proporzionale a L, aumentaanche l’energia accumulata nell’induttore al termine della sua magnetizzazione.

Caso dell’induttore inizialmente magnetizzato

Se l’induttore è inizialmente magnetizzato, con corrente iniziale I0, e tende esponen-

zialmente alla corrente If, la legge di variazione della corrente è data da:

[D3.11]

rappresentata dal grafico di figura D3.5.

L’espressione [D3.11] può essere considerata una formula generale, valida ognivolta che la corrente varia esponenzialmente da un valore iniziale a uno finale. Da essadiscende l’espressione [D3.7], come caso particolare per I

0= 0.

Una formula analoga può essere scritta per la tensione indotta:

[D3.12]

Nel caso VLf

= 0, dalla [D3.12] si ricava la [D3.8].

Un induttore di induttanza L = 0,1 H, inizialmente smagnetizzato, viene collegato a un generatoredi f.e.m. E = 100 V, tramite un circuito che presenta complessivamente una resistenza di 10 Ω.Calcolare: la costante di tempo, la tensione indotta iniziale, la corrente finale, il tempo di asse-stamento all’1% e l’energia magnetica accumulata dopo tale tempo.

■ Con le formule [D3.10] e [D3.9] si calcolano i valori della costante di tempo e del tempo diassestamento:

La tensione indotta iniziale è uguale alla f.e.m. del generatore: V EL0 100= = V

Ta = = × =4 6 4 6 10 46, , msτ

τ = = =L

R

0 1

100 01

,, s=10 ms

v V V V eL Lf L Lf

t

= + −( )−

0 τ

i I I I ef f

t

= + −( )−

0 τ

i

tO

I0

If

Figura D3.5Andamento nel tempo della corrente, partendo dal valoreiniziale I0.

Legge di variazione della tensione

Legge di variazione della corrente

ESEMPIO 1


Tensione inizialesull’induttore

La corrente finale è data dalla [D3.2]:

Al tempo di assestamento la corrente nell’induttore è il 99% di quella finale, ossia uguale a:

e, quindi, l’energia magnetica accumulata nell’induttore è pari a:

Per l’induttore dell’esempio precedente calcolare la corrente nel circuito e la tensione indottaal tempo t1 = 30 ms e il tempo t2 necessario affinché la corrente arrivi al valore I2 = 8 A.

■ Dato che l’induttore è inizialmente smagnetizzato, la corrente e la tensione varieranno con leleggi espresse dalla [D3.7] e dalla [D3.8]; sostituendo il valore di t1 si ha:

Per calcolare il tempo t2 bisogna applicare la formula [P2.2] della scheda PRE-2 del moduloC, ottenendo:

D3.2 Transitorio di smagnetizzazione di un induttore

Si consideri un induttore lineare di induttanza L, inserito nel circuito di figura D3.6 a,in cui un tasto T può mettere in cortocircuito il generatore di tensione, in modo da an-nullare la tensione V

AB. Si deve anche supporre che il generatore venga diseccitato o

aperto, in modo che non fornisca più alcuna corrente.Nell’istante immediatamente prima della chiusura di T (t = 0–), supponendo che il

circuito sia a regime, la corrente sarà uguale a quella finale I′f= E/R raggiunta durante

il precedente transitorio di magnetizzazione e la tensione indotta sarà nulla, essendo lacorrente costante.

All’istante t = 0+ (immediatamente dopo la chiusura di T) il circuito si presenterà comenella figura D3.6 b. La corrente nell’induttore, dovendo conservare il valore che avevaprecedentemente, sarà pari a I0 = I′

f, mentre la tensione indotta sarà esattamente uguale a

quella sul resistore, con polarità opposta rispetto alla fase precedente; si avrà quindi:

[D3.13]

L’induttore, non più collegato al generatore, inizierà a smagnetizzarsi, trasferendol’energia accumulata durante la magnetizzazione al resistore, che la dissiperà sottoforma di calore. L’induttore, in questo caso, si comporta da “generatore temporaneo”, so-stenendo la circolazione della corrente con l’energia posseduta; dato, però, che tale ener-gia diminuisce man mano che viene dissipata in calore dal resistore, la corrente circolantediminuirà nel tempo, tendendo a zero. È da notare che il verso della corrente non subiscevariazioni, passando dalla fase di magnetizzazione a quella di smagnetizzazione.

v V RIL L= = −0 0

tI

I f

221 10 1

8

1016 1= − −

⎛

⎝⎜

⎞

⎠⎟ = − −⎛

⎝⎜⎞⎠⎟

=τ ln ln , �mss

V V e eL L

t

1 0

30

101

100 4 98= = =− −

V τ ,

I I e ef

t

1

30

101 10 1 9 5= −⎛

⎝⎜⎞

⎠⎟= −

⎛

⎝⎜⎞

⎠⎟=

− −τ , �A

W LI= = × × =1

20 5 0 1 9 9 4 92 2, , , , J

I I f= = × =0 99 0 99 10 9 9, , , A

IE

Rf = = =

100

1010 A

ESEMPIO 2

Per t → ∞ (figura D3.6 c) il processo di smagnetizzazione risulterà concluso, tuttal’energia dell’induttore sarà stata dissipata dal resistore e nel circuito non vi sarà più nécorrente né tensione indotta.

Riassumendo quanto detto in precedenza e tenendo presente che anche per la sma-gnetizzazione gli andamenti nel tempo delle grandezze sono di tipo esponenziale, sipuò osservare che:

• la corrente nel circuito dell’induttore partirà dal valore iniziale I0

e tenderà al valorefinale I

f= 0, con un decadimento esponenziale;

• la corrente conserverà il verso che aveva nella fase di funzionamento precedente lamagnetizzazione;

• la tensione indotta partirà dal valore iniziale VL0

e tenderà al valore finale VLf

= 0,anch’essa con legge esponenziale decrescente;

• il verso della tensione indotta sarà opposto rispetto a quello che aveva durante lamagnetizzazione;

• la costante di tempo del processo è ancora data da τ = L/R, dove R è la resistenzadel circuito di smagnetizzazione e può non avere lo stesso valore della resistenzadi magnetizzazione;

• la durata pratica del processo di smagnetizzazione è ancora pari a 4,6τ, istante nelquale la corrente nell’induttore sarà uguale all’1% di quella iniziale.

Le espressioni analitiche delle forme d’onda della corrente e della tensione indottasi possono ricavare da quelle generali [D3.11] e [D3.12], considerando nulli i valori fi-nali; si ottengono le funzioni:

[D3.14]

[D3.15]

i cui grafici sono rappresentati nelle figure D3.7 e D3.8. Nella figura D3.8 è stato evi-denziato che la tensione indotta durante la smagnetizzazione è opposta (e quindi nega-tiva) rispetto a quella che si ha durante la magnetizzazione, assunta come riferimentopositivo.

Caso della smagnetizzazione incompleta

Se l’induttore non si smagnetizza completamente, ma, a causa del circuito in cui è in-serito, la corrente passa dal valore iniziale I

0a quello finale I

f< I

0, si ha ancora una di-

v V eL L

t

=−

0 τ

i I e

t

=−

0 τ

E

R

L

+

a) t = 0–

i = I′f = E vL = 0R

B

A

vL

i

T

R L

b) t = 0+

i = I0 = I′f vL = VL0 = –RI0vR = RI0

vLvR

i

R L

t ➝ ∞ i ➝ If = 0 vL ➝ VLf = 0

vR ➝ 0

vLvR

i

Figura D3.6 a, b, cSmagnetizzazione di un induttore:condizioni iniziali (a, b) e a regime (c).

Leggi di variazione della correntee della tensione

a) b) c)


minuzione esponenziale della corrente, la cui equazione rientra nella formula generale[D3.11] e il cui grafico è rappresentato nella figura D3.9.

La tensione indotta partirà da un valore iniziale dipendente dai parametri del cir-cuito è tenderà a zero, dato che a transitorio estinto si ha ancora ΔI = 0, secondo l’an-damento esponenziale decrescente descritto dalla formula [D3.15].

Un induttore di induttanza L = 0,15 H, inizialmente magnetizzato con I0

= 2 A, si smagnetizzain un circuito avente resistenza R = 3 Ω. Calcolare l’energia magnetica nell’induttore all’i-stante t

1= 0,1 s.

■ La costante di tempo del circuito di smagnetizzazione è data da:

Usando la [D3.14] si calcola la corrente nell’istante t1:

valore a cui corrisponde l’energia:

Ripetere l’esempio precedente supponendo che la corrente finale nell’induttore sia If= 0,5 A.

■ In questo caso la corrente I1

si calcola applicando la [D3.11]:

e, quindi:

W L I12 2

1

20 5 0 15 0 703 37 11= = × × =, , , , �mJ

I I I I e ef f

t

1 0

0 1

0 051

0 5 2 0 5 0 7= + −( ) = + −( ) =− −

τ , , ,

,

, 003�A

W L I1 12 2

1

20 5 0 15 0 271 5 51= = × × = mJ, , , ,

I I e et

1 0

0 1

0 051

2 0 271= = =− −

A τ

,

, ,

τ = = =L

R

0 15

30 05

,, s

i

tO

I0

vL

tO

VL0 VL0 = – RI0

i

tO

I0

If

Figura D3.7Smagnetizzazione di un induttore: andamento nel tempo della corrente.

Figura D3.8Smagnetizzazione di un induttore: andamento nel tempo della tensioneindotta.

Figura D3.9Smagnetizzazione incompleta di un induttore.

ESEMPIO 3

ESEMPIO 4


D3.3 Risoluzione di reti induttive nel periodo transitorio

In questo paragrafo verranno esaminate reti elettriche contenenti un solo induttore,di induttanza costante. Non si considererà la presenza contemporanea di più indut-tori e quindi l’unico fenomeno elettromagnetico di cui bisognerà tener conto è l’au-toinduzione.

Per risolvere la rete nel periodo transitorio di magnetizzazione e smagnetizzazionedell’induttore, durante il quale le grandezze elettriche (corrente e tensione) nel latocontenente l’induttore variano nel tempo con legge esponenziale, bisogna calcolare treelementi caratteristici di tali grandezze: il valore iniziale, il valore finale e la costantedi tempo, noti i quali si ricavano le leggi di variazione della corrente e della tensioneindotta mediante le formule generali [D3.11] e [D3.12]. Per il calcolo della resistenzadel circuito di magnetizzazione o di smagnetizzazione che compare nell’espressione[D3.10] della costante di tempo si ricorre generalmente alla determinazione del gene-ratore equivalente di Thevenin del relativo circuito.

Occorre inoltre tener presente la durata del funzionamento: se l’induttore resta col-legato al circuito di magnetizzazione o di smagnetizzazione per un tempo non inferiorea 4,6τ, si può considerare che la corrente e la tensione siano arrivate ai valori di regime,altrimenti occorre calcolarne i valori nell’istante in cui si ha la variazione di configu-razione del circuito.

Per quanto riguarda gli altri elementi della rete, occorre valutare se il loro compor-tamento sia oppure no influenzato direttamente dall’induttore: per esempio la tensionein un resistore collegato in serie con un induttore, data da v = Ri, segue l’andamentoesponenziale della corrente.

Gli esempi seguenti hanno lo scopo di chiarire quanto precedentemente esposto.

Per la rete di figura D3.10 calcolare, dopo la chiusura dell’interruttore T, la costante di tempodel circuito di magnetizzazione e gli andamenti della corrente e della tensione sull’induttanza,disegnandone i relativi grafici. Determinare, inoltre, l’andamento della corrente nel resistoreR

2, sia prima che dopo la chiusura di T.

■ Con l’applicazione del teorema di Thevenin alla rete a sinistra dell’interruttore, si ottiene:

Il circuito equivalente è riportato nella figura D3.11. Il valore della costante di tempo è datoda:

τ =+

=+

=L

R RTh 3

0 2

8 20 02

,, s

E ER

R RTh =

+=

×

+=

2

1 2

25 40

10 4020 VR

R R

R RTh =

+=

×

+=

1 2

1 2

10 40

10 408 Ω

E R2 L

+

E = 25 V R1 = 10 Ω

R2 = 40 Ω R3 = 2 Ω

L = 0,2 H

R1 R3TA

B


ESEMPIO 5


Poiché a regime l’induttanza si comporta come un cortocircuito, il valore finale della cor-

rente i è uguale a:

La corrente aumenterà esponenzialmente da zero a 2 A, secondo la legge:

rappresentata nella figura D3.12.La tensione indotta v

Lpartirà dal valore iniziale V

L0= E

Th= 20 V (I

0= 0) e tenderà espo-

nenzialmente a zero, secondo la legge:

rappresentata nella figura D3.13.

v V e eL L

t t

= =− −

00 0220

τ ,

i I e ef

t t

= −⎛⎝⎜

⎞⎠⎟

= −⎛

⎝⎜⎞

⎠⎟− −

1 2 1 0 02τ ,

IE

R Rf

Th

Th

=+

=+

=3

20

22

8 A

ETh

RTh

L

+

R3

A

B

vL

i

i

t0

2 A

Figura D3.11Esempio 5.Riduzione del circuito di figura D3.10mediantel’applicazione del teorema di Thevenin.

Figura D3.12Esempio 5.Andamento neltempo dellacorrente i.

Figura D3.13Esempio 5.Andamento nel tempo della tensione v

L.

vL

t0

20 V

Per calcolare l’andamento della corrente in R2, si considerino i circuiti di figura D3.14 a, b,

rappresentanti, rispettivamente, la rete data prima della chiusura di T e dopo tale chiusura, incondizioni di regime, con l’induttanza sostituita da un cortocircuito.

Si ricava:

IE

R R20

1 2

25

10 400 5=

+=

+= , A

E R2

+

R1

A

B

I20

E R3

+

R1A

B

I2f

R2

I1f

Figura D3.14 a, bEsempio 5.Circuiti per ilcalcolo del valoreiniziale (a) e finale(b) della corrente i2. a) b)


La corrente i2

diminuirà esponenzialmente da 0,5 A a 0,1 A, con la seguente legge, ricavataapplicando l’espressione [D3.11]:

il cui grafico è riportato nella figura D3.15.

i I I I e ef f

t t

2 2 20 200 1 0 5 0 1= + −( ) = + −( )

− −

τ , , , ,002 0 020 1 0 4= +

−

, , , e

t

I IR

R Rf f2 1

3

2 3

2 1 2

40 20 1=

+=

×

+=

,, A

IE

R

E

RR R

R R

f

eq

1

12 3

2 3

25

1040 2

40 2

2 1= =

++

=

+×

+

=

, AA

i2

t0

0,5 A

0,1 A

Figura D3.15Esempio 5.Andamento neltempo dellacorrente i2.

Per il circuito di figura D3.16, a regime con l’interruttore aperto, calcolare le correnti i1, i

2,

iL

e la tensione vL

e disegnarne gli andamenti nel tempo, prima e dopo la chiusura dell’in-terruttore.

■ Interruttore aperto

La corrente nell’induttore è nulla, essendo il ramo aperto; anche la tensione vL

è nulla, dato chel’induttore si comporta a regime come un cortocircuito. Nella maglia a sinistra dell’interruttore ledue correnti sono uguali, essendo le resistenze in serie. Si avrà quindi:

(istante t = 0–)

■ Interruttore chiuso

Applicando il teorema di Thevenin si ottiene il circuito equivalente di figura D3.17, per il qualesi ha:

EE

Th = = =1

2

24

212 VR R R RTh = ( ) + = + =1 2 3

100

250 100/ / Ω

I IE

R R10 20

1

1 2

24

100 1000 12= =

+=

+= , AVL0 0= IL0 0=

R1

L

E1

+ R2

i2

vL

iL

R3A

B

i1

E1 = 24 V

R1 = R2 = 100 Ω

R3 = 50 Ω

L = 200 mH


ESEMPIO 6


Il valore della costante di tempo è dato da:

La corrente iL

avrà un andamento esponenziale crescente, da zero al valore finale:

secondo la legge:

La tensione indotta partirà, all’istante t = 0+, dal valore iniziale e tenderà

esponenzialmente a zero, con legge:

Con l’interruttore chiuso la tensione vAB

sarà data da:

v V e eL L

t t

= =− −

00 00212

τ ,

V EL Th0 12= = V

i I e eL Lf

t t

= −⎛⎝⎜

⎞⎠⎟

= −⎛

⎝⎜⎞

⎠⎟− −

1 0 12 1 0 002τ , ,

IE

RLf

Th

Th

= = =12

1000 12, A

τ = =×

=−L

RTh

200 10

1002

3

ms

ETh

RTh

L

+ iL

vLFigura D3.17Esempio 6.Circuito equivalente di Thevenin conl’interruttore chiuso.

v R i v e eAB L L

t t

= + = × −⎛

⎝⎜⎞

⎠⎟+

−

30 00250 0 12 1 12

0, ,

–,0002

6 6 12 6 60 002 0 002 0 002= − + = +− − −e e e

t t t

, , ,

legge che indica un andamento esponenziale decrescente da 12 V (t = 0+) a 6 V (t→ ∞).

Applicando la legge di Ohm e il primo principio di Kirchhoff, si calcolano gli andamentidelle correnti i

1e i

2:

Per t = 0+

gli esponenziali assumono il valore 1 e si ha:

che sono esattamente i valori che avevano le due correnti prima della chiusura dell’interrut-tore.

Per t → ∞ gli esponenziali si annullano e si ricavano i valori di regime delle due correnti:

Si può notare che è rispettata la condizione I1f

= I2f

+ ILf

stabilita dal primo principio diKirchhoff.

I f2 0 06= , AI f1 0 18= , A

i2 0 0 06 1 1 0 12+( ) = +( ) =, , Ai1 0 0 18 0 06 0 12+( ) = − =, , , A

i e

t

10 0020 18 0 06= −

−, , ,

i i i e eL

t t

1 20 0020 06 0 06 0 12 0 12= + = + + −

− −, , , ,,

00 002,

iv

R

e

eAB

t

t

2

2

0 002

0 00

6 1

1000 06 1= =

+⎛

⎝⎜⎞

⎠⎟= +

−

−

,

,, 22⎛

⎝⎜⎞

⎠⎟

v eAB

t

= +⎛

⎝⎜⎞

⎠⎟−

6 1 0 002,


Gli andamenti richiesti delle correnti e della tensione sono riportati nelle figure D3.18,D3.19, D3.20, D3.21.

iL (A)

t (ms)0

0,12 A

Figura D3.18Esempio 6. Andamento nel tempo della corrente i

L.

i1 (A)

t (ms)0

0,18

0,12

Figura D3.20Esempio 6. Andamento nel tempo della corrente i1.

vL (V)

t (ms)0

12 V

Figura D3.19Esempio 6. Andamento nel tempo della tensione v

L.

i2 (A)

t (ms)0

0,06

0,12

Figura D3.21Esempio 6. Andamento nel tempo della corrente i2.

Ese

rcit

azio

ni


Esercizi di verificaEsercizio 1

Un induttore viene magnetizzato mediante un generatore reale di tensione, avente E = 12 V e R = 6 Ω; sapendoche la corrente iniziale nell’induttore è nulla e che all’istante t

1= 0,1 s si ha I

1= 0,5 A, calcolare: la costante di

tempo; l’induttanza; il tempo t2

necessario per avere una corrente pari all’85% di quella finale; l’energia ma-gnetica nell’induttore in tale istante.

[Risultati: τ = 0,348 s; L = 2,09 H; t2

= 0,66 s; W2

= 3,02 J]

Esercizio 2

Un induttore di induttanza L = 0,5 H viene magnetizzato, partendo da corrente nulla, mediante un generatorereale di tensione avente E = 10 V; la costante di tempo del circuito è 0,1 s. Calcolare: la resistenza del circuito;la corrente finale nell’induttore; la tensione iniziale ai suoi capi; la corrente e la tensione indotta nell’istante t1

= 0,25 s; il tempo t2

necessario per avere una tensione ai capi dell’induttore di 4 V; l’energia magnetica im-magazzinata nell’induttore al termine del periodo transitorio.

[Risultati: R = 5 Ω; If= 2 A; V

0= 10 V; I

1= 1,84 A; V

1= 0,821 V;

t2

= 91,6 ms; Wf= 1 J]

Esercizio 3

Durante la fase di magnetizzazione il flusso concatenato con un induttore di induttanza L = 0,1 H passa dal va-lore iniziale di 5 mWb al valore finale, a regime, di 50 mWb. Sapendo che la resistenza del circuito di magnetiz-zazione vale 10 Ω determinare: la legge di variazione della corrente nel tempo; l’istante t

1in cui il flusso conca-

tenato vale 15 mWb.t

[Risultati: i = 0,5 – 0,45 e– ––––

; t1

= 2,51 ms]0,01

Esercizio 4

Una bobina di induttanza L = 25 mH viene magnetizzata e, a regime, raggiunge un livello di energia magneticapari a 0,45 J. Supponendo di smagnetizzarla mediante un circuito di resistenza R = 2,5 Ω, calcolare: la correntee la tensione iniziali di smagnetizzazione, la corrente I

1dopo 20 ms dall’inizio della smagnetizzazione, il tempo

t2

dopo il quale l’energia magnetica della bobina diventa la metà di quella iniziale.

[Risultati: I0

= 6 A; VL0

= – 15 V; I1

= 0,812 A; t2

= 3,466 ms]

Esercizio 5

Nel circuito di figura D3.22 la chiusura del contatto T determina la magnetizzazione dell’induttore, fino alle con-dizioni di regime. Calcolare: la costante di tempo; l’intensità di corrente e l’energia finale dell’induttore; gli an-damenti della tensione v

L, della corrente i

Le della corrente i

1prima e dopo la chiusura di T, disegnandone i re-

lativi grafici.

LR1

i1

VL

iL

R2A

B

I01

I01 = 0,5 A

R1 = 40 Ω

R2 = 10 Ω

L = 0,2 H

T


[Risultati: ττ= 4 ms;I

Lf= 0,4 A; W

Lf= 16 mJ; v

Ldiminuisce esponenzialmente

da 20 V a zero; iL

aumenta esponenzialmenteda zero a 0,4 A; I

1= 0,5 A

(prima della chiusura) e diminuisce

esponenzialmente da 0,5 Aa 0,1 A dopo la chiusura]

Ese

rcit

azio

ni


Esercizio 6

Nel circuito di figura D3.23 l’interruttore T viene chiuso e lasciato in tale posizione fino al termine del periodotransitorio. Calcolare: la costante di tempo; le espressioni di i

Le v

Lin funzione del tempo, disegnandone i gra-

fici; il valore iniziale e finale della tensione VAB

; l’espressione in funzione del tempo della tensione su R2.

[Risultati: ττ= 2 ms; iL

= 0,75 (1 – e ); vL

= 30 e ; VAB0

= 30 V;

VABf

= 15 V; vR2

= 3,75 (1 – e )]

Esercizio 7

La rete di figura D3.24 è inizialmente in condizioni di regime, con T aperto. L’interruttore T viene poi chiuso,fino al raggiungimento del nuovo regime, e infine riaperto. Calcolare: i valori di V

ABe iL

prima della chiusuradi T; il valore di V

ABsubito dopo la chiusura di T; la costante di tempo con T chiuso; i valori finali della corrente

e dell’energia dell’induttore con T chiuso; la costante di tempo con T aperto; la tensione iniziale sull’induttorecon T aperto.

Verificare che il valore finale della iL

con T aperto coincide con quello iniziale della prima fase e disegnaregli andamenti nel tempo della tensione e della corrente dell’induttore.

[Risultati: VAB0

= 0 V; IL0

= 2,5 A; V ′AB0

= 2,5 V; ττ1

= 6 ms; ILf

= 2,8 A;

Wf= 0,196 J; ττ

2= 5 ms; V′′

AB0= – 3 V]

E1 = 25 V R1 = 10 Ω

L = 50 mH I03 = 0,5 A

R2 = 50 Ω E2 = 10 V

R1

T

E1

+L

iL

A

B

R2

E2

+

I03

t– ––ττ

t– ––ττ

t– ––ττ

E1 = 20 V R1 = 20 Ω

I02 = 0,5 A R2 = 5 Ω

R3 = 15 Ω L = 0,08 H

I02

A

B

E1

R1

+

R3

vL

iL

R2 T

L



Ese

rcit

azio

ni



1. Spiegare come varia la corrente durante il transitorio di magnetizzazione di un induttore inizialmente non ma-gnetizzato e disegnarne il relativo grafico. Specificare, in particolare, quanto vale la corrente finale e perchéle variazioni di corrente che si hanno nei successivi intervalli Δt sono sempre più piccoli.

2. Disegnare e spiegare l’andamento della tensione vL

durante il transitorio di magnetizzazione di un induttore.

3. Ricavare l’espressione della costante di tempo del circuito di magnetizzazione di un induttore.

4. Come varia il tempo di assestamento in funzione dei valori di R e di L?

5. Dimostrare che durante il transitorio di magnetizzazione il flusso concatenato con un induttore varia espo-nenzialmente con la stessa legge della corrente.

6. Spiegare come variano la corrente e la tensione durante il transitorio di smagnetizzazione di un induttore e di-segnarne i relativi grafici.

7. Per quale ragione un induttore di resistenza propria trascurabile si comporta, a regime, come un cortocircuito?

8. Le costanti di tempo di magnetizzazione e di smagnetizzazione di un induttore sono necessariamente uguali?

ELETTRONICA

Obiettivi

Prerequisiti

Scheda PRE-1 Semiconduttori, diodi e transistor

Contenuti

• E1 Gli ambiti dell’elettronica

• E2 Variabili binarie, operatori logici elementari, porte logiche

• E3 Il laboratorio di elettronica digitale

• E4 Sistemi di numerazione

• E5 Attività di laboratorio proposte

Esercitazioni



Introduzioneall’elettronica digitale

Modulo E

Modulo E • Introduzione all’elettronica digitale302


1. conoscere la struttura generica di un sistema elettronico e dellacomunicazione tra parti analogiche e parti digitali;

2. saper descrivere i campi di variabilità di una grandezza analogica e di unagrandezza digitale;

3. conoscere l’insieme delle variabili binarie con gli operatori logicielementari;

4. saper definire e rappresentare gli operatori logici elementari;5. conoscere le principali famiglie tecnologiche dei circuiti integrati logici

TTL e CMOS, le loro caratteristiche essenziali, le configurazioni deicircuiti d’uscita;

6. saper descrivere le caratteristiche di ingresso e di uscita di un circuitologico integrato e i problemi di compatibilità tra integrati di famiglielogiche differenti;

7. conoscere le funzionalità dei principali strumenti e attrezzature dellaboratorio di elettronica digitale e le modalità della loro utilizzazione;

8. saper descrivere i criteri da osservare nella realizzazione di esperienze inlaboratorio di elettronica digitale;

9. conoscere i principali sistemi di numerazione posizionale;10. saper rappresentare e convertire i numeri nei codici posizionali di base 2,

16, BCD, complemento a due, ed eseguire su essi operazioni aritmetiche.

PrerequisitiSCHEDA PRE-1 Semiconduttori, diodi

e transistor

Si suppone che lo studente conosca il significato delle grandezze elettriche tensione,corrente, resistenza, e che conosca e sappia applicare la legge di Ohm, le regole dicalcolo di un partitore di tensione e il principio di sovrapposizione degli effetti.

La conoscenza delle strutture di diodi e transistor, dei modelli che ne illu-strano il funzionamento, e dei simboli che li rappresentano, sono utili per unamaggiore comprensione delle caratteristiche elettriche dei circuiti delle varie fa-miglie tecnologiche.

Semiconduttori puri

Semiconduttori come il Silicio (Si) e il Germanio (Ge) sono tetravalenti (quat-tro elettroni periferici vengono condivisi tra atomi vicini). In un cristallo purodi Si o di Ge la densità di atomi è di 5 o 4,4 · 1022 atomi per cm3. A temperaturaambiente la concentrazione intrinseca di cariche libere di muoversi al loro in-terno è rispettivamente di 1,5 · 1010/cm3 e 2,5 · 1013/cm3, meno di una caricaogni miliardo di atomi. Quando, a causa dell'agitazione termica, un elettronesfugge al legame che lo teneva vincolato agli atomi del reticolo cristallino, unodi quegli atomi resta con una carica positiva non più compensata da quella del-l’elettrone divenendo uno ione positivo. Ogni elettrone che sfugge lascia unbuco, una lacuna, e anche la lacuna, come l’elettrone, inizia a vagare all’internodel cristallo; ciò perché l’atomo rimasto senza un elettrone tende ad attirarneuno a spese dei suoi vicini, con l’effetto di una carica positiva che si sposta da

Obiettivi

Prerequisiti 303

un atomo all’altro. Naturalmente può capitare che un elettrone libero si ricom-bini con una lacuna. In un semiconduttore puro la densità intrinseca di elettroniliberi è uguale a quella delle lacune n

i= p

i. Il loro valore dipende dal materiale

e dalla temperatura.

Semiconduttori con impurità

Se nella struttura cristallina di un semiconduttore intrinseco si introduconoatomi di un elemento pentavalente, questi cedono facilmente uno degli elettroniperiferici che, entrando in conduzione, lasciano altrettanti ioni positivi bloccatinella struttura cristallina; questi non tendono a catturare un altro elettrone. Sidice che il semiconduttore è stato drogato con impurità di tipo n poiché in essole cariche libere di muoversi sono in maggioranza elettroni.

Se gli atomi introdotti sono invece di tipo trivalente, ciascuno di essi catturaun elettrone a spese degli atomi di semiconduttore vicini, diviene uno ione ne-gativo bloccato nella struttura cristallina, e genera una lacuna che, con la sua ca-rica positiva, comincia a vagare. In questo caso si dice che il semiconduttore èdrogato con impurità di tipo p poiché le cariche in esso libere di muoversi, le la-cune, sono positive.

In un semiconduttore drogato i portatori di carica maggioritari si ricombi-nano in parte con quelli minoritari facendo così diminuire la loro densità. Detten e p la densità degli elettroni di conduzione e quella delle lacune, vale la leggedi azione di massa: n · p = n

i2.

Giunzione p-n, diodi a semiconduttore

In un cristallo di semiconduttore si creano una zona di tipo p e una di tipo n con-finanti l’una con l’altra, poiché i portatori maggioritari tendono, in assenza diforze contrarie, a distribuirsi uniformemente su tutto il cristallo; da ciascunadelle rispettive zone un po’ di essi migra, diffonde, nell’altra zona. Il fenomenotermina però non appena sul confine tra le due zone si forma un campo elettricodi intensità sufficiente a contrastare il fenomeno. La figura PRE-1.1 rappre-senta la situazione finale: nella zona n gli elettroni sono rappresentati da piccolipallini neri e gli ioni donatori da cerchietti col segno +; nella zona p le lacunesono rappresentate da piccoli cerchietti blu e gli ioni accettori da cerchietti colsegno –; alcuni elettroni della zona n passano nella zona p lasciando in parte noncompensata la carica positiva (+) degli ioni donatori, e, in prossimità del con-fine, colmano un corrispondente numero di lacune; analogo discorso vale per lelacune della zona p. Il risultato complessivo è una sottile zona (mezzo micron),priva di cariche di conduzione, depletion layer, a cavallo del confine, con uncampo elettrico interno diretto da n a p che contrasta la diffusione.

Il dispositivo così realizzato è un diodo; la zona di tipo n è detta catodo equella di tipo p, anodo. La figura PRE-1.2 ne riporta il simbolo.

Figura PRE-1.1Giunzione p – n.

Figura PRE-1.2Simbolo di un diodo.

p n

A

K

Anodo

Catodo

Polarizzazione diretta della giunzione p-n

L’applicazione di una tensione positiva tra anodo e catodo contrasta il campoelettrico del depletion layer, il fenomeno di diffusione riprende e il diodo entrain conduzione: elettroni diffondono nella zona p, dove sono cariche minoritarie,e lacune diffondono nella zona n, dove sono minoritarie. Il depletion layer è po-polato da cariche minoritarie provenienti dalle due zone opposte, cariche chevengono via via neutralizzate da quelle maggioritarie. In questo caso si dice cheil diodo è polarizzato in modo diretto.

Per tensioni dirette inferiori a una soglia Vγ

(0,7 V per i diodi al silicio), lacorrente resta fino a 100 volte inferiore al massimo consentito, poi la tensioneai suoi capi si mantiene quasi costante e la corrente cresce esponenzialmente;occorre perciò porre in serie al diodo una resistenza che ne limiti la correntemassima.

Diodi LED

La ricombinazione di una coppia elettrone-lacuna avviene grazie a imperfe-zioni nella struttura cristallina e ad impurità di tipo metallico che funzionanocome trappole; grazie a esse si riesce a dosare il tempo di vita dei portatori dicarica (da 1 ns a 1 s).

Nella ricombinazione elettrone-lacuna viene restituita energia sotto formadi calore. In altri semiconduttori come l’arseniuro di gallio una buona partedelle ricombinazioni avviene direttamente e in questo caso l’energia viene re-stituita sotto forma di radiazione in buona parte infrarossa e in parte visibile. Idiodi LED sono realizzati con questi materiali.

Polarizzazione inversa

L’applicazione di una tensione positiva tra catodo e anodo, cioè nel verso oppo-sto al precedente, allontana ancora di più i portatori maggioritari dal depletion la-yer; in tal caso può esserci solo una corrente molto piccola (corrente inversa disaturazione), dovuta a coppie elettrone-lacuna che si originano all’interno deldepletion layer; questa corrente per i diodi al silicio è dell’ordine dei 10–9 A.Anche per la tensione inversa c’è un limite oltre il quale all’interno del depletionlayer il campo elettrico diviene così forte da generare molte coppie elettrone-la-cuna o da provocare, per urto delle cariche minoritarie contro gli atomi del cri-stallo, un effetto a valanga.

Reverse recovery time

Quando la tensione applicata a un circuito con resistore e diodo in serie commutada diretta a inversa, la migrazione delle cariche da una zona all’altra si inter-rompe; tuttavia, a causa delle cariche minoritarie inizialmente presenti nel deple-tion layer, per un breve intervallo di tempo il diodo si comporta come un cortocircuito, ciò finché l’eccesso di cariche minoritarie non viene eliminato graziealla loro ricombinazione. A quest’intervallo va aggiunto un tempo di transizionedovuto all’effetto capacitivo proprio della giunzione. Complessivamente questoritardo (detto tempo di recupero nel passaggio alla polarizzazione inversa) puòvalere da 1 ns a 1 s.

Transistor BJT

BJT è l’acronimo di bipolar junction transistor. I BJT sono dotati di tre elet-trodi collegati rispettivamente a tre zone, dette Emettitore, Base e Collettore.Questo tipo di transistor è realizzato con una struttura simile a quella di figuraPRE-1.3 dove sono visibili due giunzioni, una tra emitter e base e l’altra trabase e collettore. Qui gli elettroni di conduzione sono rappresentati da piccolisegni “–”, le lacune da pallini blu, gli ioni da cerchietti con segno + o segno –.

μ

μ


Prerequisiti 305

Con riferimento al drogaggio delle tre zone, un BJT può essere di tipo npn,come nel caso di figura, o pnp; la figura PRE-1.4 ne riporta schemi e simboli.

Base

n np

Emitter

Collettore

Figura PRE-1.3Struttura di un BJT n-p-n.

Figura PRE-1.4Schemi e simbolidi BJT pnp e npn.

Figura PRE-1.5BJT npn in conduzione.

C

n

p

p

pn

n

C

C

C

E

E

E

E

B B

Base

Collettore

Emettitore Emettitore

Collettore

Base

B B

IC

RC

IB

EVBE

VCC

IE

RB

VBB

VCE

Se, come in figura PRE-1.3, in un BJT npn si polarizza in modo diretto lagiunzione emitter-base, e inversamente la giunzione base-collettore, gli elet-troni dell’emitter diffondono nella base; di essi una piccola percentuale si ri-combina con le lacune mentre la maggior parte si diffonde nel depletion layerbase-collettore dove incontra un forte campo elettrico che la porta nel collettoree da qui nel circuito di polarizzazione. In queste condizioni la tensione V

BEè

quella di un diodo polarizzato direttamente e la corrente di collettore IC

è del-l’ordine di 100 volte quella di base, da cui dipende principalmente. Dette I

e, Ib,

Ic, le correnti di emitter, base e collettore, è I

e= I

c+ I

b.

Il BJT come interruttore

Il transistor viene usato anche per realizzare amplificatori analogici; qui inte-ressa il suo funzionamento come interruttore.

Nel circuito di figura PRE-1.5 il transistor va in conduzione quando è ap-plicata una tensione V

BEche polarizza in modo diretto la giunzione base-emet-

titore; se la corrente IC

e la resistenza RC

sono tali da provocare una sufficientecaduta di tensione, la tensione V

CEdiviene abbastanza piccola (circa 0,2 V),

tanto che la giunzione base-collettore risulta polarizzata direttamente e il colle-gamento collettore-emitter si può considerare come un interrutore chiuso. Inqueste condizioni si dice che il transistor è in saturazione.

a) b) c) d)

Se la polarizzazione base-emitter viene annullata o invertita, la corrente siinterrompe, il collegamento collettore-emitter è come un interruttore aperto, e sidice che il transistor è in interdizione. I tempi di ritardo tra una commutazionesul circuito di polarizzazione di base e la conseguente transizione da una condi-zione all’altra sono dell’ordine di alcune decine di ns.

Discorsi del tutto analoghi valgono per il BJT di tipo pnp.

Transistor MOSFET

I transistor MOSFET hanno tre elettrodi detti Source, Drain e Gate. Nei MOSa canale n source e drain fanno capo a due zone n+, cioè fortemente drogate ditipo n, immerse in un substrato debolmente drogato di tipo p, e tra loro distantiqualche decina di micron. Il gate consiste in una lamina di alluminio o di siliciopolicristallino drogato con boro intermedia tra gli altri due elettrodi e isolata dalresto del dispositivo mediante una sottilissima zona di biossido di silicio. La fi-gura PRE-1.6 rappresenta la struttura di un MOS a canale n. Il substrato è in ge-nere internamente collegato con il source.

MOSFET a riempimentoIn questi MOS non c’è inizialmente un canale conduttivo tra Source e Drain.Quando tra gate e substrato di un MOS a canale n si impone una tensione posi-tiva superiore al valore di soglia (da 2.5 a 6 V); allora le cariche minoritarie chesi accumulano nella zona sotto il gate stabiliscono un collegamento sufficiente-mente conduttivo tra source e drain. Discorso del tutto analogo vale per i MO-SFET a riempimento a canale p, dove il substrato è di tipo n e source e drainsono di tipo p+.

MOSFET a svuotamentoEsistono anche MOSFET a svuotamento nei quali il canale nel substrato è pre-costituito da una zona leggermente drogata dello stesso tipo del drain e delsource. In questo caso la tensione tra gate e source, a seconda del suo segno edell’intensità, regola la conducibilità del canale aumentandola o diminuendolafino alla sua chiusura. La figura PRE-1.7 mostra i simboli utilizzati per i varitipi di MOSFET.


Source

p

n n

Gate

Substrato

Drain

D

S

G G G GG

G

S S SS S

D D DD D

Figura PRE-1.6Struttura di un MOSa canale n.

Figura PRE-E1.7Simboli di MOS. a) e b) a canale p a riempimento, c) e d) a canale n a riempimento, e) e f) a svuotamento a canale n e a canale p.

a) b) c) d) e) f)

Gli ambitidell’elettronica

307

E1

Oggetto di studio dell’elettronica è la generazione, l’elaborazione e la trasformazione di segnalielettrici di potenza relativamente piccola.L’elettronica interagisce con altre grandezze del mondo fisico mediante trasduttori, ad esempioi segnali elettrici in uscita da un microfono possono essere amplificati e poi inviati a degli alto-parlanti, o essere trasformati in onde elettromagnetiche ricevute a distanza dall’antenna di unricevitore; o ancora: un computer riceve segnali dalla tastiera, dal mouse, e da altri dispositivi, liinterpreta, esegue i comandi ricevuti, e ne visualizza i risultati sul monitor.Attualmente il mondo dell’elettronica è fatto di componenti passivi come resistori, condensatori,induttanze, diodi, e di componenti attivi discreti, come i transistor di vario genere, e integraticome gli amplificatori operazionali, i generatori di tensione di riferimento, i circuiti logici, le me-morie, i circuiti programmabili. La conoscenza delle loro caratteristiche ne consente il correttoutilizzo e l’applicazione nella realizzazione delle funzioni più complesse.L’elettronica ha due rami principali che si sviluppano ampiamente in modo abbastanza indipen-dente l’uno dall’altro, essi sono il digitale e l’analogico.

E1.1 L’elettronica analogicaL’elettronica analogica è una parte dell’elettronica che studia il modo di generare, con-trollare e trasformare i segnali elettrici considerandoli come grandezze che possono ac-quisire tutti i possibili valori compresi all’interno del loro campo di variabilità. Segnalidi questo tipo sono rappresentati in figura E1.1. Sono dispositivi analogici i raddriz-zatori, i filtri, gli amplificatori, gli oscillatori e vari altri circuiti la cui risposta a un se-gnale di ingresso è una funzione continua.

vI

t

VSS

VSI

v2

t

Vmin

Figura E1.1Segnali di tipoanalogico.


E1.2 L’elettronica digitaleL’elettronica digitale è una parte dell’elettronica che si occupa di circuiti i cui segnalid’ingresso e d’uscita, per la parte significativa del loro tempo, possono acquistare va-lori compresi solo in alcuni e ben distinti intervalli del loro campo di variabilità.

La figura E1.2 mostra due esempi di segnali digitali.

R/W

CS

V Livello Alto

Livello Basso

Come si vedrà in questa parte del testo, questo ramo si estende dalle più sempliciporte logiche ai più complessi circuiti integrati, dai semplici flip-flop ai circuiti di con-teggio, di memoria, di generazione o riconoscimento di sequenze, e infine ai circuitiprogrammabili e ai microprocessori che sono il cuore degli attuali computer.

Il termine ‘digitale’ viene dalla parola inglese ‘digit’ che significa cifra. I numerisono espressi in cifre. Di una somma di centinaia di milioni si dice che è a 9 cifre, poi-ché la si pensa espressa nel sistema decimale, dunque con 9 caselle ciascuna destinataa ospitare uno dei simboli da 0 a 9. I digit dell’elettronica sono cifre binarie, bit (acro-nimo di binary digit). In un numero espresso in binario ciascun bit può ospitare o unozero (0) o un uno (1); ciò non impedisce di esprimere numeri comunque grandi, postoche si disponga di un adeguato numero di bit.

Dal punto di vista concettuale la traduzione di un bit in segnale elettrico è prestofatta: un bit vale zero oppure uno; a ciascun bit si fa corrispondere l’uscita di un cir-cuito la cui tensione deve essere compresa in due ben distinte fasce di valori (figuraE1.3): una definita come livello basso (0), l’altra fascia definita come un livello alto(1); sono esclusi valori intermedi. Un circuito che rappresenti più bit disporrà di tanteuscite quanti sono i suoi bit. La figura E1.4 propone un semplice esempio in cui concomponenti passivi alimentati da una batteria si realizza elettronicamente un numero di4 bit: con tutti gli interruttori aperti il numero in binario ABCD è 1111; se si chiudonogli interruttori SWB e SWC il numero diventa 1001, e così di seguito.

Figura E1.2Segnali di tipodigitale.

Figura E1.3Livelli logici.

Bit

Normalmente un sistema elettronico contiene sia circuiti digitali che circuiti ana-logici. Si pensi come esempio a un moderno sistema di registrazione dove l’input è co-stituito da microfoni che trasformano il segnale audio, che è analogico, in segnale elet-trico, da amplificatori che portano questo segnale a livelli adatti alle caratteristiche diingresso di dispositivi di conversione in formato digitale, da circuiti di elaborazione ememorizzazione digitale.

E1 • Gli ambiti dell’elettronica 309

La comunicazione tra dispositivi analogici e dispositivi digitali

Della comunicazione tra le due parti, l’analogica e la digitale, si occupano particolaridispositivi elettronici detti convertitori A-D e D-A. I primi traducono un segnale ana-logico in una sequenza di numeri che indicano la successione dei valori del segnaleanalogico campionato a intervalli regolari abbastanza frequenti da consentire l’even-tuale precisa ricostruzione del segnale originario. I secondi trasformano ogni numerobinario, espresso mediante livelli alti e bassi, sui suoi ingressi, in un corrispondente li-vello di tensione.

In figura E1.5 il segnale analogico, in nero, viene campionato a una frequenza 4volte maggiore della sua massima frequenza; il segnale che se ne ottiene, in blu, pre-senta una successione di livelli di tensione che un convertitore A/D tradurrà in una suc-cessione di codici binari.

VCC

GND

R1

330

R2

330

R3

330

R4

330

SWA SWB SWC SWD

A B C D

Figura E1.4Rappresentazioneelettrica di unnumero di 4 bit.

5

4

3

2

1

0

-1

-2

-3

-4

-50 50 100 150 200 250 300 350 400 450 500

Figura E1.5Trasformazionedi una grandezzaanalogica in unadigitale.

Ese

rcit

azio

ni



1. Descrivere la caratteristica comune delle grandezze di tipo analogico.

2. Dire che cosa si intende per segnale di tipo digitale.

3. Descrivere gli ambiti dell’elettronica analogica e dell’elettronica digitale.

4. Dire attraverso quali dispositivi riescono a comunicare tra loro circuiti elettronici di tipo analogico e di tipodigitale.

5. Spiegare il significato di bit.



1. I valori di tensione di un segnale analogico possono:

variare con continuità da un valore estremamente negativo a uno estremamente positivo.

assumere alcuni valori compresi tra un massimo e un minimo.

assumere uno qualsiasi dei valori compresi tra un massimo e un minimo.

variare con continuità per la maggior parte del tempo all’interno di uno dei livelli consentiti.

2. I valori di tensione di un segnale digitale:

variano con continuità tra due soli livelli ammessi.

restano per la maggior parte del tempo compresi all’interno di due sole fasce di valori.

possono valere solo 0 V o 5 V.

saltano continuamente da un livello all’altro dei due soli livelli consentiti.

3. Un digit:

può valere 0 oppure 1.

può valere da 0 a 9.

è un bit.

è un simbolo mediante cui si esprimono i numeri.

4. In un sistema complesso:

l’elettronica digitale può da sola effettuare qualsiasi operazione, anche interfacciandosi col mondo fisico.

l’elettronica digitale è più adatta a realizzare le parti di elaborazione dei segnali.

l’elettronica digitale è più adatta a realizzare le parti di interfacciamento col mondo fisico.

l’elettronica analogica è più adatta a realizzare le parti di elaborazione dei segnali.

5. Un segnale analogico può essere digitalizzato:

campionandolo periodicamente.

campionandolo periodicamente a una frequenza sufficientemente alta.

codificandone con un numero sufficiente di bit i campioni prelevati a frequenza abbastanza alta.

codificandone, mediante un convertitore D-A e un numero sufficiente di bit, i campioni prelevati a frequenzaabbastanza alta.

d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

Test di verifica

Variabili binarie,operatori logici elementari,

porte logiche

311

E2

Ingressi e uscite dei circuiti digitali possono assumere solo valori di tensione compresi in una didue fasce dette livello basso e livello alto. Poiché le variabili di ingresso e di uscita di questi cir-cuiti sono del tutto simili ai predicati contenuti in una qualsiasi proposizione ai quali si attribui-scano i valori di vero o di falso, e le funzioni da essi svolte corrispondono alle più semplici regoledella logica in base alle quali, accertata la verità delle premesse, è possibile dedurre la verità ofalsità delle conclusioni, questi circuiti sono anche detti circuiti logici.

E2.1 Variabili binarie, bitUna variabile binaria può assumere di volta in volta uno tra due ben distinti valoripossibili.

Un interruttore, un LED, diodo a emissione di luce, un semaforo in cui non sia previ-sto il giallo, una proposizione come: “Il limite di velocità su questa strada è di 70km/h”, sono tutti esempi di variabili binarie. In generale, i valori assunti da una varia-bile binaria sono convenzionalmente indicati semplicemente con 0 e 1.

Si dice che si usa una logica positiva quando zero sta per basso, falso, spento,aperto, rosso, mentre uno sta per alto, vero, chiuso, acceso, verde. Quando si sostitui-sce zero ad alto, vero, chiuso, acceso, verde, e uno a basso, falso, spento, aperto, rossola logica adottata è negativa.

Una variabile binaria va pensata come un cassettino con giusto lo spazio per conte-nere uno 0 oppure un 1; per esprimere il suo valore è cioè sufficiente un bit.

E2.2 Operatori logici NOT, AND, OR, circuiti coninterruttori

Verso la metà del XIX secolo, un matematico di nome George Boole, presentò la suaIndagine sulle leggi del pensiero…. Egli intese proporre un formalismo matematicoche, applicato alle proposizioni, consentisse di calcolarne la veridicità. Egli scoprì chenella formulazione di costrutti logici, e nella loro verifica, si utilizza una struttura co-stituita da proposizioni che possono avere uno solo dei due valori, “vero” e “falso”, eda semplici leggi di composizione come il prodotto logico, AND (il connettivo “e”), ela somma logica, OR (il connettivo “o”).

Dopo circa cento anni le leggi formulate da George Boole sono state applicate allostudio dei circuiti con interruttori che, perciò, sono anche detti circuiti logici. Un inter-ruttore e una proposizione semplice condividono in effetti la stessa natura di una va-riabile binaria.

Logica positivae logica negativa


Operatore NOT

Per ogni proposizione che dichiara per vero un fatto è possibile crearne un’altra chedice esattamente il contrario. Entrambe le proposizioni possono rivelarsi vere oppurefalse, e tuttavia, se una risulta vera l’altra non può che essere falsa. Ad esempio di unastessa persona si potrà dire che A): “ha conseguito la laurea in matematica”, oppure cheB): “non ha conseguito la laurea in matematica”. Ora, sia A che B possono essere di-chiarazioni vere o false; ma se A è vera, B non può che essere falsa; se invece B è vera,A è falsa. Evidentemente queste due variabili A e B non sono tra loro indipendenti. Sela variabile indipendente è A, allora è B = B(A), cioè B è funzione di A, e visto che Bnega ciò che A afferma, si può scrivere: B = NOT(A) = A

Ð. La sopralineatura sul nome

della variabile ne indica la negazione.

La funzione NOT () è definita dalla tabella E2.1 e la si può anche pensare come un ope-ratore: NOT è un operatore che applicato a una variabile A ne assegna una secondaB = NOT(A) che vale 1 quando A = 0 e vale 0 quando A = 1.

La figura E2.1 rappresenta un circuito in cui il LED si accende quando l’interrut-tore è aperto (Off): quando l’interruttore è chiuso cortocircuita il ramo con il LED, as-sorbendo tutta la corrente erogata dalla batteria; se invece l’interruttore è aperto, tuttala corrente va sul LED.

Figura E2.1LED = NOT(Sw).

Tabella E2.2P = AND(A, B).

+VCC

5V

470

SW

SW

GND

LED

LED

off

on

on

off

Se nella tabella che descrive la relazione tra la variabile SW e la variabile LED sisostituiscono Off o Spento con 0, e On o Acceso con 1, si ottiene esattamente la tabelladella funzione NOT. Pertanto: LED = NOT(SW).

Operatore AND

Si consideri ora il seguente problema: una cassaforte si apre se in ciascuna delle dueserrature A e B sono inserite le chiavi giuste. Due nuovi cassieri hanno ricevuto cia-scuno una chiave ma non sanno se si tratta di chiavi della cassaforte.

Come potranno andare le cose quando essi tenteranno di accedervi?Mediante la tabella E2.2, con tre colonne, una per ciascuna serratura e una per l’e-

sito dell’operazione, si possono descrivere ordinatamente tutti i possibili casi. Le co-lonne A e B rappresentano, una per ciascuna serratura, le proposizioni: “è inserita lachiave giusta”. La colonna P rappresenta la proposizione: “la cassaforte si apre”; i va-lori 0 e 1 stanno rispettivamente per falso e vero.

P(A, B), è una funzione binaria a due ingressi, la cui tabella della verità si riassumein questo modo: “La cassaforte si apre solo se nella serratura A e nella B (contempora-neamente) sono inserite le chiavi appropriate”.

Il connettivo e (AND), che mette insieme le due frasi, “la chiave giusta è inserita inA” e “la chiave giusta è inserita in B”, ha il significato di congiungerle, attribuendo allafrase complessiva, e quindi alla sua conclusione “la cassaforte si apre”, il valore di verosolo se entrambi i presupposti sono veri. La verifica delle due affermazioni A e B con-sente di dedurre la verità della conclusione P.

La funzione P(A, B), definita dalla tabella E2.2 è detta AND e la si può anche pensare comeun operatore: si definisce AND un operatore che associa a una coppia di variabili binarie Ae B una terza variabile P che vale 1 solo se contemporaneamente sono A = 1 e B = 1.

B A P

0 0 0

0 1 0

1 0 0

1 1 1

Tabella E2.1NOT.

A A–

0 1

1 0

E2 • Variabili binarie, operatori logici elementari, porte logiche 313

Si scrive P(A, B) = A AND B o, più brevemente, P(A, B) = A · B, con il segno di prodottoal posto di “AND“. Le due espressioni si leggono nello stesso modo: “P è il prodotto lo-gico di A e B“ o anche “P è la AND di A e B”.

Quando si collegano tra loro due interruttori uno dietro l’altro, come in figura E2.2 a,si dice che sono posti in serie. Due dispositivi collegati in serie sono percorsi dalla stessacorrente. Nel circuito qui rappresentato la corrente può attraversare il LED e accenderlosolo se entrambi gli interruttori vengono chiusi. Se nella tabella di figura E2.2 b che de-scrive il comportamento del circuito si sostituiscono Off e Spento con 0, e On e Accesocon 1, essa coincide esattamente con quella di una AND.

Operatore OR

Un analogo ma diverso esempio è quello di due amici che si sono dati appuntamentoper visionare un appartamento di cui entrambi hanno ricevuto la chiave. Cosa può av-venire se entrambi si recano all’appuntamento un po’ sovrappensiero?

Anche qui ci sono due variabili binarie: A = “il 1° amico ha con sé la chiave” eB = “il 2° amico ha con sé la chiave”, e una funzione binaria S(A, B) = “sarà possibileentrare”. Ciascuna delle due proposizioni A e B può essere vera oppure falsa, mentre Sdipende dal valore delle prime due.

Di nuovo tutte le possibilità sono descritte da una tabella che si può sintetizzare conla frase: “Sarà possibile entrare se uno o (OR) l’altro (o entrambi) hanno con sé lachiave”.

Questa volta le due frasi A e B sono messe insieme dal connettivo o, che ha il si-gnificato di attribuire alla conclusione S il valore di vero se uno o l’altro, anche sepa-ratamente (la o è un connettivo che disgiunge), dei presupposti è vero.

Si dice OR una funzione S(A, B) definita dalla tabella della verità E2.3; essa vale 1 se al-meno una o entrambe le sue variabili valgono 1.

Per l’operatore OR si usa il segno “+”, e si potrà scrivere: S(A, B) = A OR B, oppureS(A, B) = A + B. S(A, B) è anche detta somma logica di A e B.

Nella figura E2.3 a i due interruttori sono tra loro collegati in parallelo: essi sonodue possibili percorsi per la corrente che, giunta al primo nodo dove due estremità de-gli interruttori sono collegate insieme, si divide in due parti (non necessariamenteuguali), che vanno poi a confluire sul secondo nodo.

In questo caso il LED si accende se almeno uno dei due interruttori è chiuso. Senella tabella di figura E2.3 b che descrive il comportamento del circuito si scrive 0 alposto di Off e 1 al posto di On, essa coincide esattamente con quella di una OR.

+VCC

5V

R1 330 SW1 SW1SW2 SW2

LED

LED

GND

off

off

off

on

off

off

off

on

off

on

on

on

Figura E2.2 a, bLED = AND(Sw1,Sw2).

+VCC

5V

SW1

SW1

SW2

SW2

LED

LED

GND

R1 330

off

off

off

on

off

on

on

on

off

on

on

on

Figura E2.3 a, bLED = OR(Sw1,Sw2).

Tabella E2.3S = OR(A, B).

B A S

0 0 0

0 1 1

1 0 1

1 1 1

a) b)

a) b)


Tabelle della verità

Tabelle che definiscono le funzioni binarie di variabili binarie, come quelle di NOT, AND eOR, sono dette tabelle della verità.

L’operatore NOT si applica a una singola variabile (è unario), AND e OR sono inveceapplicate ad almeno due variabili.

Ciò che rende diverse AND e OR, è la terza colonna delle rispettive tabelle; le duecolonne di sinistra nelle due tabelle sono identiche perché entrambe indicano, nellostesso ordine, le possibili combinazioni di valori dei due ingressi binari. Esse corri-spondono ai primi quattro numeri binari espressi con 2 bit.

Le funzioni binarie di variabili binarie sono anche dette funzioni booleane, essepossono avere molte variabili di ingresso, e sono definite ciascuna dalla sua tabelladella verità.

Nella compilazione delle tabelle della verità si ricorre alla numerazione binaria inmodo da non dimenticare nessuna delle possibili combinazioni di valori delle variabilidi ingresso. Seguendo quest’ordine è inoltre possibile riconoscere facilmente alcunefunzioni fondamentali. Il numero di righe necessarie dipende dal numero di variabiliindipendenti; se il loro numero è n, 2n è il numero di righe della tabella. Per definireuna funzione binaria Q(A, B, C), di tre variabili A, B e C, occorre una tabella di 8 righe(più l’intestazione), per potervi inserire tutte le combinazioni di valori delle variabili diingresso, cioè i codici binari dei numeri da 0 a 7. Per una funzione di quattro variabilile righe necessarie oltre all’intestazione saranno 16.

Circuiti logici con relè

Il relè più semplice è un dispositivo con un circuito di ingresso costituito da un avvol-gimento di rame intorno a un nucleo magnetico, e da un circuito d’uscita costituito daun interruttore normalmente aperto. Quando nell’avvolgimento di rame viene fattapassare una corrente, si genera una forza magnetica che chiude l’interruttore del cir-cuito d’uscita. In assenza della corrente, e del campo magnetico da essa generato, unamolla mantiene aperto l’interruttore.

Nel circuito di figura E2.4, i due interruttori in serie sono quelli di due relè i cui in-gressi, rispettivamente A e B, possono essere collegati a massa oppure alla tensione di ali-mentazione. Le resistenze in serie agli avvolgimenti hanno la funzione di limitare in essila corrente. Quando i circuiti d’entrata vengono interrotti, l’energia in essi accumulata siscarica velocemente e senza shock attraverso i diodi. I due livelli di tensione applicabiliad A e B sono indicati con L (Low = basso) o 0, e con H (High = alto) o 1. Se a entrambigli ingressi viene applicato il livello 1, l’uscita U viene collegata direttamente alla ten-sione V

cc, e si dirà che U = H, o U = 1, altrimenti essa resta collegata a massa attraverso

la resistenza R, e si dirà che U = L, o U = 0. Il circuito realizza dunque la funzione AND.In modo del tutto analogo, ma collegando in parallelo gli interruttori dei due relè, si

realizza una OR.

Figura E2.4AND realizzata

con due relè.

VCC

5V

SW1

SW2

R 1k

GND

GND

GND

A

B

U


E2.3 Circuiti logici integratiDopo i relè e le valvole elettroniche sono stati inventati dispositivi come i diodi e itransistor di vario tipo che si costruiscono dentro minuscoli cristalli di semiconduttore,e si sono realizzati circuiti con transistor e diodi che si comportano secondo le tabelledella NOT, della AND e della OR. In essi i transistor sono utilizzati come interruttorielettronici comandati da un livello di tensione basso oppure alto. Spesso ci si riferiscea questi circuiti di base indicandoli come porte logiche.

Si è successivamente trovato il modo di costruire, all’interno di piccoli cristalli disemiconduttore, circuiti elettronici contenenti un gran numero di porte logiche colle-gate in modo da ottenere le più varie e complesse funzioni. A seconda del numero diporte logiche elementari, essi sono catalogati come circuiti integrati della piccola, odella media o della larga scala di integrazione… rispettivamente: SSI, MSI, LSI, …

Caratteristiche generali degli integrati

Come nella costruzione di frasi composte da più proposizioni, AND, OR e NOT sonogli elementi costitutivi dei circuiti logici; per questo a ciascuno di essi è stata assegnatauna rappresentazione grafica. La figura E2.5 mostra nell’ordine a sinistra i simbolidelle porte logiche OR ed AND, e a destra quelli delle porte NOT.

OR

AND

A

B

A

B

A B

A B

C

C

NOT

Figura E2.5Simboli di portelogiche OR, AND,NOT.

I circuiti logici vengono costruiti dentro piccoli cristalli di semiconduttore e con ca-ratteristiche che consentono di collegarne diversi tra loro, e in vari modi, per costruirefunzioni più complesse.

Alcuni integrati mettono a disposizione dell’utente singole porte logiche o singolefunzioni elementari, altri forniscono funzioni logiche di media complessità frequente-mente utilizzate, altri ancora sono circuiti molto complessi e potenti, capaci di eseguirepiù funzioni secondo come vengono programmati. Naturalmente il numero di porte lo-giche in essi contenuto è tanto più elevato quanto maggiore è la complessità delle fun-zioni realizzate. Nella realizzazione di qualunque dispositivo che utilizzi circuiti logicisono spesso necessari anche i circuiti più elementari.

I dispositivi fisici che realizzano le funzioni logiche hanno dei limiti entro i quali illoro funzionamento resta coerente con il modello astratto di riferimento. Un esempiodi questi limiti è l’esistenza di fasce di valori per le tensioni da applicare agli ingressi.

Per questi limiti, e a seconda della tecnologia con cui i dispositivi sono costruiti,sono rispettati degli standard. Nei data sheet i produttori forniscono tutte le informa-zioni per l’uso corretto, inclusi gli schemi logici, l’individuazione di ingressi, uscite ealimentazioni, le caratteristiche elettriche, le condizioni fisiche entro cui è garantito illoro corretto funzionamento.

Si segnalano qui di seguito alcune delle caratteristiche più importanti:

• la piedinatura, ovvero la corrispondenza tra i piedini del dispositivo integrato e isuoi circuiti logici;

• le tabelle della verità;

• la tensione di alimentazione, spesso indicata con Vcc

, da applicare tra i pin Vcc

eGND, o V

DDe V

SS;

• la massima tensione riconosciuta come livello basso, ViLmax

;

• la minima tensione riconosciuta come livello alto, ViHmin

;

• la massima tensione in uscita al livello basso, VoLmax

;


• la minima tensione in uscita al livello alto, VoHmin

;

• le correnti massime agli ingressi ai livelli basso e alto, IiLmax

e IiHmax

;

• le correnti massime alle uscite a livello basso e alto, IoLmax

e IoHmax

;

• i tempi di propagazione, tp, e di transizione t

t.

Ad esempio, per i circuiti logici di tecnolgia TTL-LS per uso non militare, identifi-cati con sigle del tipo 74LSNN, dove NN identifica il particolare circuito integrato,sono forniti i seguenti valori:

Vcc

= 5 ± 0,25 V; VILmax

= 0,8 V; VIHmin

= 2,0 V; VoLmax

= 0,5 V,

VoHmin

= 2,7 V; IILmax

= –0,36 mA; IIHmax

= 20 μA;

IoLmax

= 8 mA, IoHmax

= –0,4 mA; tpmax

= 15 ns.

Il segno della corrente indica che esce (segno –) o che entra (segno +) nel dispositivo.

La figura E2.6 mostra lo schema logico-funzionale del circuito integrato 74HCT32;esso indica che all’interno del suo corpo, a forma di un rettangolino con 14 pin (piediniper i collegamenti), distribuiti equamente su ciascuno dei lati più lunghi, e numerati an-dando in senso antiorario a partire da un segno di riferimento, l’integrato contiene quat-tro OR e che la tensione di alimentazione va applicata tra i pin 14 e 7.

1 2 3 4 5 6 7

GND

VCC

74HCT3212

891011121314

Famiglie tecnologiche dei circuiti logici

Dai due principali tipi di transistor discende la sigla che contraddistingue le due prin-cipali famiglie di circuiti integrati logici; si tratta dei transistor a giunzione bipolare,BJT, e dei transistor unipolari a metallo, ossido e semiconduttore, MOS.

Per ciascuna di queste tecnologie, quella a BJT e quella a MOS, allo scopo di mi-gliorare la velocità o il consumo energetico, sono state sviluppate le diverse solu-zioni elencate nello schema di figura E2.7. In essa sono anche indicati i valori dellapotenza dissipata (Pd) da una porta logica in condizioni di riposo e della frequenzamassima dei segnali a onda rettangolare cui i dispositivi possono rispondere in modocorretto.

I dispositivi TTL sono per lo più contraddistinti da una sigla che nella parte inizialeinclude le cifre 54 o 74; la serie 54 può essere utilizzata in condizioni di temperaturapiù estreme, come quelle previste nelle applicazioni militari; la serie 74, di tipo piùeconomico, è più adatta per applicazioni commerciali.

Le sigle che contraddistinguono gli integrati CMOS contengono nella parte inizialele cifre 40 o 45.

Le lettere all’inizio delle sigle indicano la casa costruttrice, le cifre finali la parti-colare funzione dell’integrato; per le TTL, tra le cifre iniziali (54 o 74) e le finali sonoinserite delle lettere che ne specificano la particolare tecnologia (come LS, ALS, F …).

Figura E2.6Circuito integrato74HCT32.


Nell’utilizzazione in uno stesso circuito di integrati di famiglie logiche diversecome CMOS e TTL occorre affrontare problemi legati alle diverse caratteristiche elet-triche di ciascun integrato. I CMOS-HCT alimentati a 5 V hanno caratteristiche com-patibili con i circuiti TTL.

Dispositivi logici elementari integrati (SSI)

Nella tabella E2.4 si riportano i valori tipici di alcune principali caratteristiche degliintegrati TTL e CMOS tratti da data book.

Gli integrati HCT sono perfettamente compatibili con quelli TTL, mentre quelli HCpossono pilotare direttamente TTL, ma non vale il viceversa: la V

oHdi un TTL è infe-

riore alla ViHmin

di qualunque CMOS.

Le serie 54 e 74 di tutti questi integrati e i loro equivalenti HCT hanno in genere lastessa piedinatura; perciò un integrato 74LSNN e uno 74HCTNN alimentati a 5 V sonoil più delle volte intercambiabili. Per questo motivo nelle sigle degli integrati qui di se-guito presentati le lettere “xx” che specificano la particolare tecnologia stanno a indi-care sia gli integrati TTL che i QMOS-HCT.

Dai valori di tensione di ingresso di un CMOS e di uscita di un TTL si deduce cheun TTL non può direttamente pilotare un CMOS: il livello alto d’uscita assicurato perun TTL LS è 2,7 V, ed è ancora più basso per un TTL standard, mentre un CMOS ri-conosce come alto un livello di almeno 3.5 V.

Un CMOS della serie 4000B non può pilotare direttamente l’ingresso di un TTL STD,non a causa dei livelli di tensione in uscita del CMOS ma perché la corrente che questo tipodi CMOS è in grado di assorbire a livello basso non è sufficiente (0,44 contro 1,6 mA).

BJT

CMOS Serie 4000

HC/HCT

ECL (Emitter Coupled Logic, le più veloci)

TTL Pd (mW)

Pd (mW)

fmax(Mhz)

fmax(Mhz)

STD (Standard)

LS (Low power Schottky)

S (Schottky)

ALS (Advanced L S)

AS (Advanced S)

F (Fast)

10

0.001

0.025

5

20

1

8

4

35

45

10

50

125

70

200

130

Figura E2.7Famiglie tecnologiche TTLe CMOS.

Tabella E2.4 Alcune caratteristiche elettriche di integrati TTL e CMOS

TTL - Alimentazione Vcc

= 5 V ± 5%

VIL

VIH

IIL

IIH

VOL

VOH

IOL

IOH

fmax

STD 0,8 V 2 V –1,6 mA 40 μA 0,4 V 2,4 V 16 mA –0,4 mA 35 MHz

TTL-LS 0,8 V 2 V –0,36 mA 20 μA 0,5 V 2,7 V 8 mA –0,4 mA 45 MHz

CMOS - Alimentazione 3÷18 V

Vdd

– Vss

= 5V VIL

VIH

IIL

IIH

VOL

con IO

VOH

con IO

fmax

Serie 4000B 1,5 V 3,5 V –0,1 μA 0,1 μA 0,4 V 0,44 mA 4,6 V –0,16 mA 10 MHz

HC 1,35 V 3,15 V –0,1 μA 0,1 μA 0,4 V 4 mA 3,7 V –4 mA 50 MHz

HCT 0,8 V 2 V –1 μA 1 μA 0,4 V 4 mA 3,7 V –4 mA 50 MHz

HCT e TTLsono compatibili

Un TTL non puòpilotare un CMOS

Un CMOS non puòpilotareun TTL STD


Fan-Out (ventaglio sull’uscita)

Fan-out è termine con cui si indica il numero di ingressi della stessa famiglia tecnolo-gica collegabili a un’uscita. Si tratta in definitiva del rapporto I

o/Ii; esso vale 10 nel

caso di TTL-STD e 20 nel caso di TTL-LS. Ha poco senso parlare di fan-out per iCMOS dal momento che questi circuiti hanno correnti di ingresso particolarmentebasse.

Alcuni integrati con porte logiche elementari

Le figure E2.8 e E2.9 riportano gli schemi funzionali degli integrati TTL (serie 74) eCMOS (serie 40) qui di seguito descritti.

1 2 3 4 5 6 7 1 2 3 4 5 6 7

891011121314

1 2 3 4 5 6 7

891011121314

1 2 3 4 5 6 7

891011121314

891011121314

1 2 3 4 5 6 7

891011121314

1 2 3 4 5 6 7

891011121314

GND

GND

GNDGND

GND

74ALS04

74ALS00 74LS02

74ALS08

74HCT3274xx10

GND

VCC

VCC

VCC

VCC

VCC

VCC

1

4012

4001 4011

4049

2 3 4 5 6 7

1

Vdd

Vss

Vss Vss

Vss

Vdd Vdd

Vdd

2 3 4 5 6 7 1 2 3 4 5 6 7

1 2 3 4 5 6 7 8

891011121314

891011121314 891011121314

910111213141516

Figura E2.8Porte logicheintegrate TTL.

Figura E2.9Porte logicheintegrate CMOS.


L’integrato 74xx00 è un Quad 2-input NAND Gate. La funzione NAND corrispondealla negazione della AND; il cerchietto sull’uscita della AND indica la negazione.

L’integrato 74xx02 è un Quad 2-input NOR Gate. La funzione NOR corrispondealla negazione della OR.

L’integrato 74xx04 e il 74LS05 sono HEX Inverter (NOT), hanno la stessa piedi-natura, ma il secondo ha uscite open collector.

L’integrato 74xx08 è un Quad 2-input AND Gate; stessa piedinatura del 74xx00.L’integrato 74xx10 è un Triple 3-input NAND Gate.L’integrato 74xx32 è un Quad 2-input OR Gate. L’integrato 4001 è un Quad 2-input NOR gate.L’integrato 4011 è un Quad 2-input NAND gate.L’integrato 4012 è un Dual 4-input NAND gate.L’integrato 4049 e il 4050 hanno la stessa piedinatura e sono rispettivamente un

HEX Inverter e un HEX buffer; essi hanno la speciale (per la serie 4000B) caratteri-stica di poter pilotare due ingressi TTL.

E2.4 Configurazioni d’uscita dei circuiti logiciintegrati

Struttura a totem pole

I circuiti d’uscita dei circuiti logici sono il più delle volte realizzati con due transistor,T

1e T

2, posti tra i due estremi di alimentazione del circuito; la loro rappresentazione, fi-

gura E2.10, ricorda un palo scolpito come un totem. I due transistor funzionano comeinterruttori controllati in modo che se uno è chiuso l’altro è aperto. L’uscita del circuitosta proprio tra i due transistor e perciò essa presenta un livello alto, o basso, a secondadi quale dei due transistor è in conduzione; per questo i due transistor sono detti l’uno dipull up (spinge la tensione d’uscita verso il livello alto) e l’altro di pull down.

Con questo tipo di uscite i limiti delle correnti IOH

e IOL

sono entrambi legati allecaratteristiche dei due transistor.

Normalmente non è possibile collegare sulla stessa linea più uscite di circuiti logici.Lo schema in figura E2.11 mostra che se le uscite di due circuiti logici vengono colle-gate sulla stessa linea, può avvenire che mentre una va al livello 0 (T

2) l’altra va a li-

vello 1 (T1), e in tal caso tra l’alimentazione e massa si stabilisce un cortocircuito, at-

traverso il transistor di pull up del primo circuito e il transistor di pull down del se-condo circuito. Ciò determina la rottura di almeno uno dei due transistor a causa dellacorrente eccessiva.

VCC

GND

uA

B

T2

T1

A

u

u

T1

T1

T2

T2

VCC

VCC

B

GND

GND

A

B

Figura E2.10Uscita Totem pole. Figura E2.11

Cortocircuito acausa del collega-mento di due uscitetotem pole.


Open collector, open drain

Altre volte il circuito d’uscita ha solo un transistor con un terminale non collegato, il col-lettore nel caso di transistor bipolari o il drain nel caso dei CMOS, cui fa capo l’uscita deldispositivo. In tal caso si dice che l’uscita è di tipo open collector, o open drain.

Questa configurazione richiede il collegamento dell’uscita a un resistore di pull up,figura E2.12. Il valore della sua resistenza si calcola in base alla corrente da fornire alcircuito esterno da pilotare quando il livello è alto (e il transistor non è in conduzione).Dunque non è più prescritto il limite massimo per la corrente I

oH. La resistenza si cal-

cola con R = (Vcc

– VoHmin

)/Iu, dove I

uè la corrente complessiva minima richiesta in in-

gresso dal dispositivo pilotato dall’uscita u, e VoHmin

è il valore minimo consentito perun livello alto della tensione in uscita.

È possibile collegare tra loro e ad un unico resistore di pull up più uscite di tipoopen collector o open drain, figura E2.13, realizzando così una AND cablata (wiredAND) delle uscite. In effetti, se per esempio si collegano in tal modo due uscite, u1 eu2, e si indica con U l’uscita del circuito così ottenuto, se anche solo una delle dueuscite u1 o u2 viene cortocircuitata al livello 0, anche U va al livello 0; perché U sia allivello logico 1 occorre che entrambi i circuiti di u1 e u2 si comportino come interrut-tori aperti, cioè siano al livello alto. Dunque è U = u1 · u2.

Nel caso di un open collector la corrente d’uscita è comunque positiva, nel sensoche sia al livello basso che a quello alto il transistor d’uscita riceve corrente dall’e-sterno. La resistenza di pull-up va inoltre dimensionata in modo da rispettare i valorilimite di V

oHe V

oLnormalmente garantiti nei circuiti pilotati dalla AND cablata.

A

R

T

u

VCC

Iu

B

GND

A

B

R

UGND

GND

u1

T1

u2

VCC

VCC

T2

Figura E2.12Uscita opencollector.

Figura E2.13Collegamentodi due uscite opencollector.

Si dispone dell’integrato 74LS09 che ha al suo interno 4 porte AND open collector a due in-gressi; con esso si vuole realizzare una AND cablata con 8 ingressi che sia in grado di pilotare8 ingressi di integrati TTL-LS. Le caratteristiche d’uscita dell’integrato sono le seguenti:IoLmax = 8 mA; IoH = 100 μA. Si dimensioni un adeguato resistore di pull-up.

■ La AND con 8 ingressi si ottiene collegando le quattro uscite di ciascuna AND del 74LS09a un unico resistore di pull-up.

Dovendo dimensionare questo resistore, si dovrà tener conto dei seguenti valori caratteristicidegli integrati TTL-LS: V

ccmin= 4,75 V, V

ccmax= 5,25 V, I

iHmax= 20 μA = 0,02 mA, I

iLmax=

= –0,36 mA; VoHmin

= 2,7 V, VoLmax

= 0,5 V. Occorre garantire che l’uscita della AND cablata al livello alto valga almeno 2,7 V. La resi-

stenza di pull-up in questo caso sarà attraversata da 4 correnti IoH

, una per ogni transistor d’u-scita, più 8 correnti I

iH, una per ogni ingresso da pilotare. Inoltre nel caso più sfavorevole la ten-

sione di alimentazione può valere Vccmin

, quindi sulla resistenza di pull-up la caduta di tensionedeve restare inferiore a V

ccmin– V

oHmin. Applicando la legge di Ohm si calcola il massimo valore

per la resistenza:

Rmax

= (Vccmin

– VoHmin

)/(4 · IoHmax

+ 8 · IiHmax

) = (4,75 – 2,7)/(4 · 0,1 + 8 · 0,02) V/mA = 3,66 kΩ

ESEMPIO 1


Uscite 3-state

Quando è necessario che più dispositivi condividano la stessa linea per comunicare iloro dati in uscita occorre assicurarsi che solo un dispositivo per volta sia in grado dicondizionare con il suo livello logico la linea di comunicazione mentre tutti gli altridispositivi restano disconnessi da essa.

Per realizzare la disconnessione del dispositivo occorre controllare i transistor delcircuito d’uscita in modo che si comportino entrambi contemporaneamente come in-terruttori aperti. A tale scopo questi circuiti sono dotati di un particolare ingresso diabilitazione, E, e di appositi circuiti di controllo dei transistor d’uscita, figura E2.14.Uno dei due livelli logici applicato all’abilitatore porta entrambi i transistor in inter-dizione (cioè ne impedisce la conduzione), e in tal caso l’impedenza, che qui basta in-tendere come resistenza, tra l’uscita u e il circuito d’alimentazione è dell’ordine di300 kΩ. L’altro livello di E abilita il circuito al suo funzionamento logico normale. Inquesti circuiti, l’uscita può perciò trovarsi al livello alto, al livello basso, oppure nellacondizione di alta impedenza. Per questo motivo si dice che questi circuiti hanno uscitedi tipo three-state, che cioè possono trovarsi in una di tre possibili condizioni.

Alcuni dispositivi logici hanno la semplice funzione di ripetere potenziandolo ilsegnale logico ricevuto in ingresso, e sono detti buffer.

Altri dispositivi a questa caratteristica uniscono quella di poter isolare la lorouscita dalla linea su cui è collegata; essi sono detti buffer three-state.

La figura E2.15 ne mostra i simboli del tutto simili a quelli della NOT, ma senzaalcun cerchietto e, nel caso dei 3-state, con un ingresso di controllo.

I buffer possono anche essere invertenti, e in questo caso sul loro ingresso ricom-pare il cerchietto; un buffer 3-state trasferisce sull’uscita il segnale sul suo ingressosolo se abilitato; altrimenti si comporta come un interruttore aperto.

Occorre anche garantire che la tensione della AND cablata al livello basso resti inferiore allaVoLmax. In questo caso la caduta di tensione sulla resistenza deve essere superiore a Vccmax – VoLmax.D’altra parte in questo caso la corrente sulla resistenza di pull-up è pari a (x · I

oL– 8 · I

iL), dove x è

il numero degli open collector che potrebbero andare al livello basso trascinando a quel livello l’u-scita della AND cablata. Il caso meno favorevole è qui che la corrente sulla resistenza sia piccola,(x = 1), provocando una caduta di tensione inferiore; in questo caso la resistenza deve avere un va-lore sufficiente da garantire comunque in uscita il livello di tensione basso:

Rmin

= (Vccmax

– VoLmax

)/(IoLmax

– 8 · IiLmax

) = (5,25 – 0,5)/(8 – 8 · 0,36) = 0,93 kΩ

Dovendo scegliere una resistore con valore nominale compreso tra 0,93 e 3,66 kΩ si può sce-gliere R = 2,7 kΩ.

A

B

E

u

GND

T1

T2

VCC

E

A B

E

A B A B

A B

Figura E2.14Uscita 3-state.

Figura E2.15Simboli di buffer.


E2.5 Porte logiche con trigger di SchmittLa figura E2.16 a mostra le caratteristiche minima e massima a 25 °C di un inverterdella serie 40 (CMOS) alimentato a 5 V. Essa è coerente con i dati V

iLmax= 1,5 V e

ViHmin

= 3,5 V che indicano rispettivamente il valore al di sotto del quale il segnale iningresso è sicuramente riconosciuto come basso e quello al di sopra del quale esso è ri-conosciuto sicuramente come alto.

Si supponga ora che l’inverter utilizzato abbia una caratteristica intermedia prossimaa quella di figura E2.16 b dove V

Tsi è indicato il valore della tensione V

isuperato il

quale la tensione in uscita passa da un livello all’altro.

Vi

VT

Vi Vi

V0

V0 V0

3,5 51,5

Vi

ViVT– VT+

V0

V0

R1

R2

A

Infine si immagini di realizzare con due inverter di questo tipo il circuito di figuraE2.17 e, nell’ipotesi che le correnti entranti o uscenti dalle porte NOT siano sempre tra-scurabili, se ne analizzi la caratteristica ingresso-uscita.

Partendo da Vi= V

A= V

o= 0, man mano che si aumenta V

ie fino a quando resta

Vo

= 0 è VA

= Vi· R

2/(R

1+ R

2).

Non appena VA

supera il valore VT

si ha la transizione dell’uscita al livello alto. SiaVT+

il valore di Vinel momento in cui V

Araggiunge V

Te non è ancora avvenuta la trans-

izione: dalla relazione precedente, e posto VA

= VT, si ricava V

T+= V

T· (R

1 + R

2)/R

2; si

tratta di una tensione di soglia superiore alla VT.

A transizione avvenuta e con Visostanzialmente ancora uguale a V

T+si ha V

0= V

cc

(livello logico alto) e, applicando la sovrapposizione degli effetti:

VA

= Vi· R

2/(R

1+ R

2) + V

cc· R

1/(R

1+ R

2) =

= VT+

· R2/(R

1+ R

2) + V

cc· R

1/(R

1+ R

2) = V

T+ V

cc· R

1/(R

1+ R

2)

il che non fa altro che confermare il livello alto in uscita e fa intuire che (per effettodella retroazione positiva), non appena V

iraggiunge la soglia V

T+la transizione dal li-

vello basso a quello alto avviene alquanto velocemente.Diminuendo ora la V

i, perché la transizione inversa possa avvenire occorre che V

A

torni ad attraversare, questa volta andando verso i valori più piccoli, la tensione VT.

Poiché ora è VA

= Vi· R

2/(R

1+ R

2) + V

cc· R

1/(R

1+ R

2), il valore di V

iper cui ciò av-

viene è dato da:

Vi· R

2/(R

1+ R

2) = V

A– V

cc· R

1/(R

1+ R

2) = V

T– V

cc· R

1/(R

1+ R

2) da cui:

Vi= V

T–= V

T· (R

1+ R

2)/R

2– V

cc· R

1/R

2= V

T+ – V

cc· R

1/R

2

Figura E2.16 a, b, cPorta logica NOT,sue caratteristiche:reale e ideale.

Figura E2.17Realizzazione ditrigger di Schmittmediante porteNOT.

a) b) c)


Ciò significa che per avere la transizione inversa occorre superare verso il basso lasoglia precedente V

T+, della quantità V

H= V

cc· R

1/R

2. V

Hè l’ampiezza della curva di

isteresi che caratterizza questo circuito.Circuiti con questo tipo di comportamento sono detti trigger di Schmitt; essi pos-

sono essere invertenti o non invertenti e si realizzano anche con amplificatori di variotipo.

Sui simboli dei circuiti logici con trigger di Schmitt si riporta il segno della curvadi isteresi.

Per le porte TTL-LS i valori delle soglie e dell’isteresi a 25 °C sono:

VT–

= 0,8 ÷1,2 V, VT+

= 1,4 ÷ 2 V, VHmin

= 0,5 V

Per le porte CMOS alimentate a 5 V sono:

VT–

= 1,9 ÷2,8 V, VT+

= 2,9 ÷ 3,6 V, VHmin

= 0,9 V

L’integrato 74ALS14 è un “Hex inverters with Schmitt Trigger Inputs”.Della stessa famiglia è l’integrato 74ALS132, un “Quad 2-input NAND Gates with

Schmitt Trigger Inputs”. La figura E2.18 ne riporta gli schemi funzionali.

1 2 3 4 5 6 7

891011121314

1 2 3 4 5 6 7

891011121314

Vcc Vcc

GND

74ALS14 74ALS132

GND

Figura E2.18Porte logichetriggerate.

Le porte con trigger di Schmitt sono molto utili quando il segnale in ingresso va-ria lentamente. Poiché esso attraversa lentamente la zona tra il livello alto e quellobasso, una comune porta logica manifesterebbe sbalzi di tensione o livelli errati. Ciònon avviene con le porte triggerate dal momento che la loro uscita non si muove dallivello raggiunto finché il segnale d’ingresso non raggiunge la soglia necessaria per latransizione.

E2.6 Porte di trasmissione (transmission gates)La tecnologia CMOS è la più adatta alla realizzazione di veri e propri interruttori elet-tronici controllati in tensione detti transmission gates. Essi sono costruiti mediante duetransistor MOS, uno a canale n e l’altro a canale p.

La figura E2.19 mostra lo schema elettronico e quello funzionale di questo tipo didispositivi.

Vicontrolla i due gate G

1e G

2dei transistor; se V

iè a livello alto, entrambi i transistor

vanno in conduzione e presentano una resistenza di qualche decina di ohm; se inveceViè a livello basso entrambi i transistor vanno in interdizione, cioè non lasciano pas-

sare la corrente. I due terminali in/out e out/in possono dunque essere collegati in modobidirezionale, o scollegati. Anche un segnale analogico, contenuto nell’intervallo delletensioni di alimentazione del dispositivo, può essere applicato sull’uno o l’altro dei ter-minali ed essere trasmesso sull’altro.

L’integrato 4016 è un quad bilateral switch; i suoi elementi hanno una particolarestruttura che conferisce loro la caratteristica di veri e propri interruttori elettronici. La


figura E2.20 ne mostra lo schema funzionale e la piedinatura. I pin di controllo sonocontraddistinti dalla lettera C; gli altri pin fungono da ingresso/uscita. Quando unswitch è in conduzione presenta una resistenza di alcune centinaia di ohm, quando èaperto la corrente di dispersione che può attraversarlo è dell’ordine di 0,1 A. Inquesto integrato, a parte i circuiti di protezione sull’ingresso di controllo, il circuitodi ciascun switch è realizzato come nello schema della figura E2.19, perciò unswitch entra in conduzione quando la tensione di controllo è al livello alto.

μ

1 2 3 4 5 6 7

891011121314

VDD

VSS

CA

4016

SW

A

SW

B

SW

D

SW

C

CD

CB CC

Figura E2.20Integrato con 4transmission gate.

Vi

Vi

G1

G2

n

in/out out/in

in/out out/in

p

SW

Figura E2.19Transmission gate.

Ese

rcit

azio

ni



1. Proporre tre esempi di variabili binarie.

2. Dire cosa si intende per logica positiva e per logica negativa.

3. Produrre e commentare la tabella della funzione NOT.

4. Compilare la tabella della funzione AND e descriverla con una frase sintetica.

5. Compilare e descrivere sinteticamente la tabella della funzione OR.

6. Disegnare uno schema elettrico con switch e led che realizzi la funzione OR.

7. Disegnare uno schema elettrico con switch e led che realizzi la funzione AND.

8. Disegnare i simboli delle porte logiche NOT, AND e OR.

9. Riprodurre lo schema logico funzionale dell’integrato 7432.

10. Riprodurre e commentare lo schema funzionale di una configurazione d’uscita tipo totem pole.

11. Spiegare perché non si devono collegare direttamente tra loro due uscite di tipo totem pole.

12. Spiegare l’utilità di porte logiche con uscita di tipo open collector o open drain.

13. Dimostrare che collegando tra loro due uscite di porte logiche di tipo open drain si realizza la AND cablatadelle uscite.

14. Dire in cosa consiste un’uscita di tipo 3-state e quale sia la sua utilità.

15. Descrivere gli intervalli dei livelli di tensione in ingresso e in uscita per i dispositivi logici.

16. Dire perché un dispositivo TTL non può pilotare l’ingresso di un CMOS.

17. Dire perché un CMOS può pilotare un dispositivo TTL-LS.

18. Predisporre e compilare la tabella della verità di una porta NAND a due ingressi.

19. Predisporre e compilare la tabella della verità di una porta NOR a due ingressi.

20. Descrivere la caratteristica ingresso-uscita di una porta NOT triggerata.

21. Descrivere la struttura di una giunzione p-n.

22. Disegnare i simboli di un transistor npn e di un pnp.

23. Disegnare i simboli di un MOS a riempimento a canale n e uno a canale p.

24. Dire come va polarizzato un transistor npn perché ci sia una corrente di collettore.

25. Dire come va polarizzato un MOS a canale n perché si comporti come un interruttore aperto.

26. Spiegare cos’è un transmission gate e se ne produca lo schema con CMOS.



1. La funzione AND di due variabili:

vale 1 se entrambe assumono contemporaneamente il valore 0.

vale 0 se una delle due variabili vale 1.

vale 0 se e solo se una delle due o entrambe valgono 0.

vale 1 ogni volta che gli ingressi assumono lo stesso valore.d

c

b

a

Test di verifica

Ese

rcit

azio

ni


2. La funzione OR di due variabili:

vale 1 se entrambe assumono contemporaneamente il valore 0.

vale 0 se una delle due variabili vale 1.

vale 0 se e solo se una delle due o entrambe valgono 0.

vale 1 ogni volta che almeno un ingresso vale 1.

3. Si può realizzare la AND cablata di due uscite collegando insieme:

le uscite di due porte logiche.

le uscite di due open collector.

le uscite di due open collector a una resistenza di pull up.

le uscite di due 3-state.

4. Collegando insieme le uscite di una porta 7405 a un resistore di pull up si ottiene:

la AND cablata degli ingressi.

la NAND degli ingressi.

la NOR degli ingressi.

la OR degli ingressi.

5. Scegliere la frase corretta.

Una porta TTL-STD può pilotare un CMOS.

Un CMOS 4000B non può pilotare un TTL a causa dei livelli delle sue uscite.

Una porta TTL-LS può pilotare non più di 5 ingressi di TTL-STD.

Qualunque CMOS può pilotare un TTL.d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

Il laboratoriodi elettronica digitale

327

E3

Note per la realizzazione di verifiche sperimentali su circuiti logici elettronici.

E3.1 Strumentazione di baseMolte verifiche sui circuiti logici, sia combinatori che sequenziali, si possono effet-tuare con poca spesa utilizzando le seguenti attrezzature che però da sole non consen-tono di osservare il comportamento dei circuiti durante le loro commutazioni.

• Una breadboard, base per il montaggio di prototipi, figura E3.1.

• Forbici, pinze e pinzette da elettricista, figura E3.2.

• Fili rigidi isolati di vario colore dal diametro di 0.5 mm, figura E3.3.

Figura E3.1Breadboard.

Figura E3.4Resistori da 1/4 di watt.

Figura E3.5Diodi LED.

Figura E3.2Pinze, forbice,cacciavite.

Figura E3.3Fili rigidi conestremità spellate.

• Resistori da 1⁄4 di watt, figura E3.4.

• Diodi LED, figura E3.5.


• Un tester, figura E3.6.

• Un alimentatore stabilizzato che fornisca una tensione di 5 V e sia in grado di for-nire correnti fino ad alcune centinaia di mA, figura E3.7.

Figura E3.6Tester.

Figura E3.7Alimentatore stabilizzato.

Figura E3.8Generatore di segnali.

Figura E3.9Oscilloscopio.

L’osservazione dei transitori, richiede in più la disponibilità di:

• un generatore di segnali a onda quadra, strumento che fornisce tensioni impul-sive di ampiezza, frequenza e durata regolabile, con frequenze fino ad alcuni MHz,figura E3.8;

• un oscilloscopio con almeno due canali, capace di visualizzare segnali fino aqualche decina di MHz, figura E3.9.

E3.2 Uso della breadboardLe distanze tra i fori della breadboard corrispondono a quelle tra i piedini degli inte-grati DIP (Dual In Line, cioè con i pin disposti su due linee parallele). I fori in cia-scuna zona centrale sono disposti su due lati separati da un solco isolante e organiz-zati in gruppi di 5. Sotto ciascun gruppo c’è un incavo contenente una striscia metal-lica incurvata ed elastica capace di serrare le estremità dei componenti elettronici chevi vengono inseriti, stabilendo tra essi il collegamento ohmico. Gli integrati con i pinsu due linee parallele vanno inseriti a cavallo del solco; accanto a ciascuno dei pin re-stano disponibili 3 o 4 fori per l’inserimento di fili di collegamento con altri punti delcircuito da realizzare.

I fori periferici sono organizzati su due righe parallele corrispondenti ciascuna adue gruppi di fori metallicamente collegati. In genere si usa collegarli all’alimenta-zione, ciò consente di alimentare i vari dispositivi posti sulla breadboard attraversobrevi ponticelli realizzati con fili rigidi.

E3 • Il laboratorio di elettronica digitale 329

E3.3 I codici a colori dei resistoriIl valore nominale di un resistore e la sua precisione sono segnati su di esso mediantequattro cerchietti colorati di cui l’ultimo, il più interno, indica la precisione: 10% sedi colore argento o 5% se di colore oro. I due primi cerchietti stanno al po-sto di due cifre decimali, e il terzo indica la potenza del 10 per cui va mol-tiplicato il numero espresso dalle prime due cifre. Per esempio la succes-sione di colori giallo-viola-arancio-oro significa 47000 Ω con la precisionedel 5%. Il cerchietto giallo infatti indica un 4 (o quattro zeri se sta al pe-nultimo posto), quello viola sta a indicare un 7, quello colore arancio, il pe-nultimo, sta per 3 zero da porre dopo le prime due cifre. In particolare il co-lore nero al secondo posto sta per uno zero, e al terzo posto indica che bi-sogna moltiplicare per 100, cioè per 1. La tabella E3.1 riporta i valori daattribuire a ciascun colore.

Sui resistori di precisione i cerchietti colorati sono 6, di essi i primi treformano un numero di tre cifre da moltiplicare per una potenza del 10 conesponente da –1, colore oro, a +7 dal marrone al viola come nella tabellaprecedente; il quinto cerchietto indica la precisione, 5% se colore oro, 1% semarrone, 2% se rosso, 0,5% se verde, 0,25% se blu, 0,1% se viola, e infinel’ultimo cerchietto indica il coefficiente di temperatura in ppm/K, 200 senero, 100 se marrone, 50 se rosso, 25 se arancio, 15 se giallo.

E3.4 Utilizzazione di diodi LED e resistenzeIl LED è un diodo realizzato con semiconduttori che può emettere luce. Per ora bastisapere che esso ha due estremità dette anodo e catodo, che polarizzato direttamente,cioè con una tensione V

dpositiva tra anodo e catodo, può essere attraversato da una

corrente Id

compresa tra i 5 e i 20 mA e quando ciò avviene emette luce. In questo casola tensione V

dsi mantiene intorno ai 2 V. Con una polarizzazione diretta insufficiente,

o se polarizzato inversamente entro i limiti non distruttivi, il diodo sostanzialmente nonè attraversato da corrente e non emette luce.

Il catodo di un LED si può riconoscere perché corrisponde all’elettrodo più grossoall’interno dell’involucro trasparente, inoltre il suo piedino metallico è il più corto el’involucro è appiattito dal lato del catodo.

Un circuito costituito da una resistenza R e un LED, come in figura E3.10,collegati in serie è adatto a verificare i livelli di tensione sui circuiti logici.

A e K indicano i terminali del LED connessi all’anodo e al catodo; il simbolodel LED sta a indicare la sua unidirezionalità nel lasciar passare la corrente entroi limiti consentiti dalle sue caratteristiche elettriche. Si preferisce collegare il cir-cuito alla tensione di alimentazione, mentre l’altra sua estremità, P, verrà colle-gata al punto da testare: il LED si accenderà se la tensione sul punto P è ad un li-vello basso. Infatti il più delle volte l’uscita di un circuito logico è in grado di pi-lotare un LED con una corrente sufficiente a farlo accendere solo se essa è al li-vello basso (si rivedano i valori di I

OLe I

OH; si ricordi però che un CMOS della

serie 4000B non è comunque in grado di accendere un LED mantenendo il cor-retto valore di tensione in uscita).

Per dimensionare il circuito si supponga di doverlo sottoporre a una tensione di va-lore massimo V

cc= 5 V, e di volere per la corrente un valore I

d= 10 mA. Poiché in

queste condizioni sarà Vd

= 2 V, sul resistore che limita la corrente si deve avere unacaduta di tensione V

R= V

cc– V

d= (5 – 2) = 3 V. Si può perciò calcolare R

1applicando

su di essa la legge di Ohm:

R1

= VR1

/Id

= 3 V/10 mA = 3/(10 · 10-3) = 300 Ω

da cui il valore commerciale più prossimo di 330 Ω proposto in figura.

Tabella E3.1 Codice dei colori delle

resistenze

Colore 1°o 2° 3°posto posto

nero 0 x100

marrone 1 x101

rosso 2 x102

arancio 3 x103

giallo 4 x104

verde 5 x105

blu 6 x106

viola 7 x107

grigio 8 –

bianco 9 –

5 V

LED

P

VCC

R1 330

A

K

Figura E3.10Realizzazione diuna semplice sondalogica.


Le sonde logiche sono dispositivi analoghi a quello così realizzato, adatti a rivelareil livello logico su un punto di un circuito; esse hanno la forma di una matita la cuipunta va posta sul punto da verificare e il suo LED indica il livello di tensione. Lesonde logiche possono anche segnalare, con uno o più lampeggi, un impulso o un trenodi impulsi. Esistono inoltre dispositivi più complessi detti pinze logiche, adatti a veri-ficare contemporaneamente lo stato logico di più punti di un circuito.

E3.5 Utilizzazione del testerUn tester elettronico, figura E3.6, è uno strumento facilmente acquistabile che con-sente di effettuare misure di tensione, di corrente (continua o alternata) e di resistenza;per questo motivo è anche detto multimetro.

Un commutatore consente di scegliere la funzione di misura desiderata e il valoremassimo (fondo scala) previsto. Il tester si collega mediante due connettori (puntali) aipunti su cui va fatta la misurazione. Il connettore nero va inserito nel foro (boccola) in-dicato come COM (comune), l’altro va inserito nella boccola contrassegnata dai sim-boli V, mA ecc.

La figura E3.11 mostra come collegare il tester nelle sue diverse applicazioni.

Figura E3.11Principali utilizzazioni del tester.

Per le misure di resistenza occorre portare i puntali sulle estremità (reofori) del re-sistore non collegato ad altri circuiti

Per le misure di tensione sul ramo di un circuito i puntali vanno portati sulle estre-mità di quel ramo: lo strumento viene collegato in parallelo al ramo in questione.

Per le misure di corrente in un ramo di un circuito occorre interrompere il ramo einserirvi in serie il il tester in funzione di milliamperometro in modo che esso venga at-traversato dalla stessa corrente che attraversa il ramo.

Naturalmente sia la misura di tensione che quella di corrente, come del resto qualun-que intervento di misura su un fenomeno fisico, altera la realtà del circuito rispetto aquando lo strumento non viene collegato. Tuttavia le caratteristiche del multimetro sonooggi tali da poter considerare abbastanza piccole tali alterazioni da cui la misura è affetta.

Per non danneggiare lo strumento è inoltre necessario prevedere l’ordine di gran-dezza della misura che si intende effettuare e predisporre il commutatore dello stru-mento su un valore di fondo scala appena superiore al valore previsto.

E3.6 Utilizzazione dell’alimentatore stabilizzatoQuesto strumento fornisce tra i suoi due morsetti d’uscita una tensione continua rego-labile attraverso delle manopole, e il cui valore viene indicato su un quadrante. In ge-nere è anche possibile regolare la massima corrente che può essere fornita dall’ali-mentatore; si tratta di una protezione dai cortocircuiti sia per l’alimentatore che per il

n

v A

LEDLED

GNDGND

VCC

Vr I

Misura di correnteMisura di tensioneMisura di resistenza

VCC


suo carico. Per i circuiti digitali si utilizza il più delle volte una tensione di 5 V. Spessogli alimentatori stabilizzati sono doppi e ciò consente di utilizzarli in circuiti che ne-cessitano di doppia alimentazione.

Nello stabilire la tensione di alimentazione per i circuiti digitali occorre tener contodella precisione del 5% richiesta, pertanto conviene preventivamente controllare me-diante un tester la tensione continua fornita dall’alimentatore.

E3.7 Utilizzazione del generatore di segnaliIn laboratorio si può disporre di segnali di forma rettangolare forniti da uno strumentogeneratore di segnali. Questo tipo di strumento può dare in uscita, attraverso un colle-gamento di tipo BNC, segnali la cui forma va scelta mediante un commutatore.

Un altro commutatore e una manopola consentono di scegliere l’ordine di gran-dezza e di regolare la frequenza; l’ampiezza del segnale si regola mediante un’altramanopola. Spesso è anche possibile regolare la simmetria del segnale rispetto al suoperiodo. Per il laboratorio di elettronica digitale si utilizza il più delle volte la formad’onda rettangolare con commutazioni tra 0 e 5 V e se ne regola la frequenza.

La figura E3.12 a mostra un cavo con connettore BNC. La sua parte esterna, laschermatura, si collega a massa, mentre la sua parte interna porta il segnale; il connet-tore BNC si avvita all’uscita del generatore di segnali.

Utilizzando anche un connettore BNC a T, figura E3.12 b, è possibile inviare il se-gnale del generatore sia all’ingresso del circuito che all’ingresso di un oscilloscopio.

E3.8 Utilizzazione dell’oscilloscopioQuesto strumento è dotato di almeno due ingressi, canali, di tipo BNC per i segnali davisualizzare sul suo schermo. Ciascun canale dispone di manopole per selezionare lacorrispondenza tra la graduazione verticale sullo schermo e i valori della tensione; ciòconsente di rilevare le ampiezze dei segnali visibili sullo schermo. Mediante un altrocommutatore si regola la periodicità con cui i segnali in entrata vengono rilevati e laloro traccia riportata sullo schermo in modo da poterli osservare come una traccia fissa.Con questo commutatore si stabilisce la scala dei tempi, ed è quindi possibile misurareanche altri parametri come il periodo, la durata di ciascun impulso, i tempi di salita, ilritardo tra un segnale e l’altro.

Agli oscilloscopi a raggi catodici stanno subentrando strumenti con display a LCD,più leggeri e compatti; un computer dotato di una opportuna scheda e relativo softwarepuò svolgere le medesime funzioni di un oscilloscopio e in più memorizzare i segnalirilevati.

Figura E3.12 a, bCavo conconnettore BNC (a)e connettore BNCa T (b).

a) b)


E3.9 Organizzazione e realizzazione di una verificapratica

Conviene innanzi tutto disegnare uno schema logico del circuito oggetto della verificadi laboratorio e indicarvi chiaramente i collegamenti da realizzare. Oltre alle letterecon cui si contraddistinguono i punti più importanti del circuito occorre che per ognipin di ingresso o di uscita delle parti degli integrati utilizzati sia indicato il numero chelo contraddistingue. È bene inoltre riflettere preliminarmente su come condurre l’espe-rienza e predisporre delle tabelle con l’elenco delle misurazioni o delle grandezze og-getto della verifica.

Si consideri, come esempio da seguire nella maggior parte delle verifiche su circuitilogici, il semplice caso qui proposto in cui si voglia verificare il comportamento di unaporta NAND contenuta nell’integrato 74LS00 e della successiva realizzazione di unaAND con l’inserimento in uscita di una porta NOT dell’integrato 74LS04.

Come prima cosa si produce lo schema dei collegamenti da realizzare, e la tabellacon l’elenco dei valori da porre in ingresso e gli spazi per la registrazione delle osser-vazioni. Essi sono riportati in figura E3.13.

Si osservi che su ciascun pin della porta usata è indicato il numero che lo identificasull’integrato.

+VCC

5V

A

B

11

2

2

1/6 1/4

3 U U

UUBA

L

L

L

H

HH

H

L

SW2SW1

GND

R1

1k 1k

LED LED

R2 R3 R4

330 330

74047400

Figura E3.13Schema deicollegamenti epredisposizione ditabella in unaverifica dilaboratorio.

Gli ingressi A e B del circuito sono collegati a Vcc

mediante resistori di pull-up da1 kΩ e a massa mediante due switch; in tal modo si impone loro un livello logico altooppure basso a secondo che lo switch sia aperto oppure chiuso.

I livelli logici delle uscite U ed U–

sono visualizzati da LED con anodi collegati aVcc

mediante resistori da 330 Ω, e catodi collegati alle uscite; essi si accendono se il li-vello di quell’uscita è basso, altrimenti restano spenti. Il collegamento dei LED vafatto così perché questi integrati possono fornire una corrente massima al livello altoIOH = –0,4 mA, insufficiente a fare accendere un diodo LED, mentre la corrente mas-sima che possono ricevere al livello basso è IOL = 8 mA.

Il circuito viene poi realizzato sulla breadboard come in figura E3.14. Essa vuolsuggerire alcuni criteri da seguire nel cablaggio del circuito per evitare di trovarsi a ge-stire un groviglio di fili dai collegamenti difficilmente controllabili.

• I fili rigidi vanno ripiegati opportunamente in modo da poterne seguire visivamenteil percorso senza eccessiva difficoltà.

• Fili rigidi con percorsi simili devono correre parallelamente l’uno all’altro ed èbene che siano di diverso colore.


• I fili che vanno ai pin di un integrato conviene vi giungano con una direzione per-pendicolare al corpo dell’integrato stesso.

Si notino inoltre alcuni particolari di utilità pratica:

• Il dispositivo sulla sinistra è un gruppo di 8 interruttori, detto dip-switch. Ciascunswitch utilizzato va collegato da un lato a una resistenza di pull-up e dall’altro amassa. I due switch utilizzati nel circuito di figura controllano ciascuno un ingressodella NAND. Nella foto l’ingresso 1 della NAND (integrato al centro della figura)è a livello basso, il 2 è a livello alto, l’uscita (pin 3) come ci si aspetta, è al livelloalto (LED a sinistra spento), l’uscita della NOT è al livello basso (LED a destra ac-ceso).

• In alternativa al dip switch è sufficiente un resistore di pull-up da 1 kΩ sull’ingressoe un filo che da quell’ingresso va a massa o resta scollegato; si può vedere questotipo di soluzione sui pin 9 e 10; il 9 è al livello alto mentre il 10 è al livello basso.

• Il LED a destra è stato montato per funzionare da sondino logico: il suo catodo nonè stato fissato direttamente su un’uscita determinata, ma a un filo abbastanza lungola cui altra estremità può essere facilmente spostata su diversi punti da testare; nellafoto l’altra estremità del filo verso va sul pin 2 della 7404.

Seguire le raccomandazioni ora proposte è tanto più necessario quanto più il cir-cuito da realizzare diviene complesso a causa della molteplicità dei collegamenti. Inquesti casi, inoltre, non conviene mai realizzare tutto il circuito prima di iniziare a con-trollarne il funzionamento, ma è meglio suddividerlo in varie sezioni da realizzare conmolta cura e da verificare singolarmente. Solo dopo essersi accertati del loro buon fun-zionamento si procederà a collegarle l’una all’altra verificandone progressivamente ilcorretto funzionamento.

Figura E3.14Cablaggio di uncircuito in unaverifica dilaboratorio.

Ese

rcit

azio

ni



1. Elencare le principali funzioni del tester.

2. Elencare le principali funzioni di un alimentatore stabilizzato.

3. Elencare le principali funzioni di un oscilloscopio.

4. Elencare le principali funzioni di un generatore di segnali.

5. Descrivere i collegamenti tra generatore di segnali, ingresso del circuito da testare, uscita del circuito da te-stare, oscilloscopio.

6. Disegnare lo schema per l’utilizzo di un LED come sonda logica.



1. Per misurare la corrente che fluisce in un resistore che fa parte di un circuito si deve:

collegare il tester in serie al resistore.

interrompere il circuito e collegare il tester al posto del resistore.

dopo aver predisposto il commutatore del tester sul corretto fondo scala in mA, portare i puntali del tester sui capi del resistore.

predisporre il tester per la misura dei volt e inserirlo in serie al resistore.

2. La tensione ai capi di un ramo di un circuito si misura:

predisponendo il tester sul corretto fondo scala in volt e collegandolo in parallelo al ramo.

predisponendo il tester sul corretto fondo scala e inserendo il tester in serie al ramo.

predisponendo il commutatore sulla scala dei volt e portando i puntali del tester sulle estremità del ramo dopo avere prudentemente spento il circuito.

ponendo il puntale nero a massa e l’altro sull’estremità del ramo da cui convenzionalmente entra lacorrente.

3. Un LED si accende:

collegando il catodo a massa e l’anodo a 5 volt.

polarizzandolo direttamente.

collegando l’anodo a massa e il catodo all’alimentazione attraverso una resistenza di protezione.

collegando il catodo a massa e l’anodo all’alimentazione attraverso una resistenza di protezione.

4. Posto che la tensione di un diodo LED acceso valga 2 V, e che la tensione di alimentazione valga 5 V, laresistenza che limita la corrente a 5 mA deve valere:

300 Ω

330 Ω

1,2 kΩ

600 Ωd

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

Test di verifica

Sistemi dinumerazione

335

E4

Nei circuiti digitali sia le variabili d’ingresso che quelle d’uscita sono binarie. Le combinazioni divalori delle variabili sia d’entrata che d’uscita sono perciò interpretabili come numeri binari.Inoltre alcuni circuiti digitali eseguono funzioni di calcolo basate sui numeri binari; codici binarisono anche quelli utilizzati nei circuiti di conteggio, o nei circuiti con microprocessori per sele-zionare locazioni di memoria, o individuare operazioni da eseguire. Lo studio dei circuiti logici ri-chiede dunque una sufficiente familiarità con numeri binari, operazioni in binario e codici affini.

E4.1 Sistemi di numerazione posizionaliL’abitudine al sistema di numerazione decimale porta a volte a dimenticarne il genialemeccanismo, concepito in India e diffuso in Europa dagli arabi fin dall’ottavo secolo,su cui esso si fonda. Occorre ora ricordarlo perché lo stesso meccanismo vale per altrianaloghi sistemi di numerazione come il binario e l’esadecimale.

Come è noto, nel sistema di numerazione decimale, ogni numero è espresso me-diante una sequenza ordinata costruita con le cifre [0, 1, 2, 3, 4, 5, 6, 7, 8, 9] e una vir-gola che separa la parte intera da quella frazionaria. I posti occupati da ciascuna cifranella sequenza sono numerati a partire dalla virgola e, cominciando con 0, in ordinecrescente verso sinistra e decrescente verso destra. Si dice che dieci è la base del si-stema di numerazione sia per il numero dei simboli che per il meccanismo di calcolodel valore rappresentato: il valore di una cifra che occupa il posto i si ottiene moltipli-cando la cifra stessa per la potenza, bi, della base b = 10. Per questo fatto, un sistema dinumerazione di questo tipo è detto posizionale.

Nello schema di tabella E4.1, sotto ciascuna delle cifre si è indicata la posizione daessa occupata; la posizione zero è quella delle unità. Nel calcolo del valore di ciascunacifra la posizione corrisponde all’esponente del 10: nel calcolo del numero N di tabellaE4.1, il peso della cifra 9 è 102, quello della cifra 1 è 101, e così di seguito.

Dunque nel sistema decimale il numero N = 912,33 vale NoveCento + Dieci + Due+ TreDecimi + TreCentesimi, ovvero:

N = 912,33 = 9 · 102 + 1 · 101 + 2 · 100 + 3 · 10–1 + 3 · 10–2

Non esiste una cifra per esprimere il valore della base, b = dieci, essa viene espressacon la sequenza 10. Nel contare da zero a nove non ci sono problemi, ciascun numeroha un suo simbolo; quando non si hanno più simboli diversi da usare non si fa altro cheaggiungere una cifra in più a sinistra, riempirla con l’1, e azzerare la cifra più a destra:dopo il 9 viene il 10.

Dopo il 10, il conteggio può proseguire fino al 19, poi la cifra delle decine si incre-menta mentre quella delle unità si riazzera: 20. E così via fino al 99.

A questo punto le cifre non bastano più, e allora si ripete il trucco: 100 indica il nu-mero successivo di 99.

Tabella E4.1Numerazione deiposti occupati dallecifre in un sistemaposizionale.

9 1 2, 3 3

2 1 0 –1 –2


Occorre pensare come se le cifre più significative esistessero già tutte con valoreiniziale 0. Se nel contare si esplicitano solo le prime quattro cifre significative la nu-merazione sopra descritta appare così:

0000... 0009, 0010... 0099, 0100... 0999, 1000... 9999

Di sistemi posizionali se ne possono inventare quanti se ne vuole: basta stabilireuna base maggiore di 1 e un corrispondente numero di simboli.

E4.2 Sistema di numerazione binario

Il sistema di numerazione binario usa la base due e i due simboli 0 e 1. Utilizzando unasola cifra si può contare solo da 0 a 1; il due, la base, è espresso da 10

b, e il tre da 11

b.

Per esprimere il 4 è necessaria un’altra cifra: 100b. Con tre cifre si arriva fino al sette...

Il pedice “b” sulla destra del numero indica, quando necessario, che si tratta di un co-dice binario.

Lo schema di tabella E4.2 rappresenta i codici binari dei numeri da 0 a 8, accantoai corrispondenti codici decimali. Nella riga in testa sono indicate le posizioni di cia-scuna cifra. Questa volta la base b vale due, e il valore di una cifra si ottiene moltipli-candola per il peso, b p, che le è assegnato in base al posto occupato.

Tabella E4.2

Codici binari deiprimi 9 numeri.

pd 3 2 1 0

0 0 0 0 0

1 0 0 0 1

2 0 0 1 0

3 0 0 1 1

4 0 1 0 0

5 0 1 0 1

6 0 1 1 0

7 0 1 1 1

8 1 0 0 0

Tabella E4.3 Codici binari per i numeri da 9 a 15.

pd 3 2 1 0

9 1 0 0 1

10 1 0 1 0

11 1 0 1 1

12 1 1 0 0

13 1 1 0 1

14 1 1 1 0

15 1 1 1 1

Il valore in decimale del numero binario 0111, è dato da:

0111b

= 0 · 23 + 1 · 22 + 1 · 21 + 1 · 20 = 7

Dopo 01111b

seguono: 10000b, 10001

b, 10010

b, 10011

b, …

rispettivamente: 16d, 17

d, 18

d, 19

d, …

ESEMPIO 1

ESEMPIO 2

Per rappresentare il numero 8 si deve porre a 1 il bit di posto 3, e vanno azzerate le ci-fre meno significative. Per esprimere i numeri successivi nelle tre cifre meno signifi-cative si ripete la sequenza precedente; si arriva così al 15, tabella E4.3.

Per proseguire oltre il quindici, occorre utilizzare anche la cifra in posizione 4 eporla a 1. Il suo valore è 1 · 24, cioè sedici.

Con un 1 come cifra di posto 4 e ripetendo la solita sequenza per le cifre meno si-gnificative, si può contare fino a 11111

b= 16

d+ 15

d= 31

d. I pedici ‘

b’ e ‘

d’ distinguono

i numeri in notazione binaria da quelli in notazione decimale.

Il numero di digit utilizzabile da un punto di vista astratto è infinito, nei fatti esso è li-mitato per esempio dalla struttura della memoria in cui i numeri vengono memorizzati;è bene pertanto avere un’idea del massimo numero, N

max, rappresentabile quando si

dispone di un certo numero n di digit. Nel sistema decimale, con n = 1 si conta fino a9, con n = 2 fino a 99, con n = 3 fino a 999; dunque è sempre Nmax = bn – 1. Questa re-lazione, Nmax = bn – 1, vale, per ogni sistema di numerazione posizionale, qualunquesia la base b. Infatti bn è il valore della cifra di posto n (si ricordi che le cifre sono nu-merate a partire da 0), da aggiungere a sinistra delle precedenti n cifre disponibili, azze-randole, per esprimere il numero successivo a quello massimo precedentemente otte-nuto. Nel caso del sistema di numerazione binario, con n cifre si potrà al massimo con-tare fino a N

max= 2n – 1. Dovendo acquisire una certa familiarità con il sistema binario

di numerazione, conviene ricordare il valore delle prime potenze del 2, tabella E4.4.

n 0 1 2 3 4 5 6 7 8 ... 10 ... 16

2n 1 2 4 8 16 32 64 128 256 ... 1024 ... 65536

Tabella E4.4

Potenze del 2.

È utile ricordare le prime potenze del 16 riportate nella tabella E4.6

E4 • Sistemi di numerazione 337

Esprimere in binario il numero 45d.

■ La tabella delle potenze del 2 mostra che sono necessari 6 digit il più significativo dei quali,di posto 5, vale 25, cioè 32

d. Occorre poi, con gli altri digit, formare il numero binario di valore

13d

che sommato a 32 fa proprio 45. Si ha quindi 45d

= 101101b.

Esprimere in binario il numero 8E2FH

.

■ 8 E 2 FH

= 1000 1110 0010 1111b, dove ciascun gruppo di 4 bit corrisponde, nell’ordine, a un

digit del numero in esadecimale.

Tabella E4.5

Codici esadecimali e

binari da 10 a 15.

HEX b d

A 1010 10

B 1011 11

C 1100 12

D 1101 13

E 1110 14

F 1111 15

Tabella E4.6

Potenze del 16.

Utilizzando la tabella E4.6 si esprima in codice decimale il valore del numero 8 E 2 FH

.

■ 8 E 2 FH

= 8 · 163 + 14 · 162 + 2 · 16 + 15 = 8 · 4096 + 14 · 256 + 32 + 15 == 32768 + 3584 + 32 + 15 = 36399

ESEMPIO 3

ESEMPIO 4

ESEMPIO 5

n 0 1 2 3 16

16n 1 16 256 4096 65536

E4.3 Numerazione esadecimale

Quando le cifre utilizzate diventano numerose, per una maggiore leggibilità del nu-mero si usa separare gruppi di più cifre mediante un punto o una virgola. Per esempionel sistema decimale la sequenza 1.799.920 appare più leggibile di 1799920. Perquanto riguarda i numeri binari è conveniente utilizzare gruppi di 4 cifre, così il nu-mero binario 11011100 può essere scritto: 1101.1100. In esso il valore del gruppomeno significativo si riconosce facilmente: (8 + 4 = 12

d). Il gruppo più significativo,

1101, vale (128 + 64 + 16)d; si noti però che tutti i suoi addendi sono multipli di 16,

così come i pesi di tutti i suoi bit: 27, 26, 25, 24. Se si mette in evidenza il fattore 16,diventa relativamente facile calcolarne il significato decimale: (128 + 64 + 16)

d=

= (8 + 4 + 1) · 16: basta cioè riconoscere il numero di 4 bit che gli corrisponde e poimoltiplicarlo per 16. Analogamente il valore del numero binario 1010.1101.1100 puòessere calcolato come 10d · 162 + 13d · 161 + 12d · 160, dove 10

d, 13

d, 12

d, sono i valori

di ciascun gruppo preso a sé.Come si vede c’è una stretta corrispondenza tra il sistema di numerazione binario e

quello a base 16 (esadecimale). Il passaggio dal sistema binario a quello esadecimale èpraticamente immediato, e il ricorso al codice esadecimale può esser visto come unmodo più compatto di esprimere i numeri binari.

Poiché il sistema a base 16 ha bisogno di 16 simboli elementari, per i primi dieci siutilizzano gli stessi del sistema decimale (da 0 a 9), poi si ricorre alle lettere da A a F allequali sono assegnati i valori di base da dieci a quindici. La tabella E4.5 riporta la corri-spondenza tra le cifre esadecimali da A a F e i valori espressi in binario e in decimale.

Si può dunque scrivere:

1010.1101.1100.0101b

= A D C 5H

= 10 · 163 + 13 · 162 + 12 · 161 + 5· 160

La conversione da esadecimale a binario è altrettanto immediata di quella da bina-rio a esadecimale poiché consiste nella sostituzione di ciascun digit esadecimale con ilcorrispondente gruppo di quattro bit.


E4.4 Conversione da decimale a esadecimale/binarioPer convertire in codice esadecimale o binario un numero intero espresso in decimalesi può procedere col metodo delle divisioni successive; esso consiste nel dividere perla nuova base (16 o 2) il numero dato e i successivi quozienti ottenuti e accantonare iresti, fino a quando non si ottiene il quoziente zero. Il nuovo codice si ottiene scrivendoordinatamente in successione e a partire dall’ultimo i resti ottenuti.

Per convertire in esadecimale il numero N = 8228d

applicare il metodo delle divisioni suc-cessive.

■ La figura E4.1 mostra l’applicazione di questo metodo: la prima divisione dà resto 4 e quo-ziente 514, la seconda dà resto 2 e quoziente 32 ecc.

Il resto, r, della prima divisione corrisponde alle unità che restano dopo aver tolto 514gruppi da 16; il resto della seconda divisione corrisponde ai gruppi da 16 rimasti dopo avere rac-colto 32 gruppi ciascuno con 256 elementi; questi ultimi infine si possono organizzare in duegruppi ciascuno da 4096 elementi...

Pertanto la successione dei resti ottenuti dice che

N = 4unità + 2gruppi_da_16 + 0gruppi_da_162 + 2gruppi_da_163 = 8228d

= 2024H

Lo stesso metodo può essere applicato nella conversionein codice binario, ma, se non si hanno problemi con le divi-sioni per 16, conviene prima effettuare la conversione in esa-decimale, e da questa passare al corrispondente codice bina-rio:

N = 8228d

= 2024H

= 0010.0000.0010.0100b

8228

4 514

322

0

0

2

2

: 16

: 16

: 16

: 16

Figura E4.1Conversione inesadecimale perdivisioni successive.

E4.5 Conversione di numeri frazionari da decimale a binario/esadecimale

La conversione si ottiene con il metodo delle moltiplicazioni successive; questo consi-ste nel moltiplicare per 2 la parte frazionaria del numero dato, stornare dal risultato e con-servare la parte intera, ripetere le stesse operazioni sulla parte frazionaria rimanente, fin-ché non rimane una parte frazionaria nulla o non si ottiene l’approssimazione desiderata.

Si consideri il numero 0,N dove N è espresso in decimi, centesimi, millesimi …, lasua conversione in binario corrisponde a trovare il codice 0, b

–1b

–2b

–3dove le b

–irap-

presentano i vari bit di peso 2–i. Ora b–1

è il numero intero di volte (0 o 1) che la quantità2–1 è contenuta in 0,N, e per trovarlo occorre eseguire 0,N/2–1 ovvero 0,N · 2. Il risultatosarà costituito da una parte intera di valore 0 o 1 e di una parte frazionaria. La parte in-tera dice quante volte il 2–1 è contenuta in 0,N. Accantonata e tolta questa parte, una se-conda divisione per 2–1 di questo risultato, ovvero una seconda moltiplicazione per 2,dirà quanti 2–2 possono essere contenuti ancora nel numero frazionario dato... e così via.

Nel procedimento conviene utilizzare una variabile F che contenga il numero fra-zionario su cui effettuare i calcoli successivi e porre inizialmente F = 0,N. Supponendoche basti fermare il calcolo alla terza cifra dopo la virgola, i passaggi successivi sono iseguenti:

• F = 0,N

• F · 21 = b–1

,abc (b–1

, a, b, c sono le cifre del risultato ottenuto)

• si accantona b–1

e si pone F = 0,abc

• F · 21 = b–2

,def


e si pone F = 0,def

• F · 21 = b–3

,ghi


e si pone F = 0,ghi

ESEMPIO 6


Si è ottenuto:

• 0,N = b–1

· 2–1 + b–2

· 2–2 + b–3

· 2–3 + 0,ghi · 2–3

ovvero:

• 0,Nd

= (0, b–1

b–2

b–3

)b

Si noti l’iteratività del procedimento.

Si converta in binario il decimale N = 0,927d.

■ Per una esecuzione più veloce e ordinata conviene utilizzare una tabella dove nella prima co-lonna vengono trascritti i risultati interi dei prodotti per 2, nella seconda le parti frazionarie, ta-bella E4.7.

Poiché N/2–1 = N · 2 = 0,927 · 2 = 1,854, il 2–1, cioè 0,5, è contenuto 1,854 volte in 0,927; ri-sulta b

–1= 1. Si accantona questo valore, sulla colonna b

–idella tabella, si impone F = 0,854. Si

ripete: 0,854 · 2 = 1,708, dunque b–2

= 1; 0,708 · 2 = 1,416, dunque è b–3

= 1; …Infine si scrivono in sequenza e nello stesso ordine in cui sono stati ottenuti i valori di b

–i:

0,927 = 0,11101.Il procedimento dovrebbe terminare con la parte frazionaria uguale a zero, tuttavia conti-

nuare ostinatamente oltre il necessario livello di approssimazione non ha senso. Nell’esempioproposto il numero 0,927 da convertire è approssimato di ±0,001, dunque occorrerebbe proce-dere fino alla cifra di peso 2–i

≤ 10–3 cioè 103 ≤ 2i da cui si trova i ≥ 10, (210 = 1024); sarebberoperciò richieste 10 iterazioni. In questo caso perciò la via più breve consiste nell’applicare ilmetodo passando per la conversione in codice esadecimale che sarà poi facilmente tradotto inbinario.

Si applichi il metodo delle moltiplicazioni successive per convertire in esadecimale il numero0,927

d; successivamente si traduca il risultato in codice binario.

■ La tabella E4.8 riporta i risultati delle successive moltiplicazioni per 16.Si ottiene: 0,927 = 0,E D 4

H= 0,1110.1101.0100

b.

Come si vede i primi cinque bit così ottenuti combaciano con quelli precedentemente cal-colati.

Come si è detto, nel caso esaminato il numero di cifre binarie richieste dopo la virgola è 10,dunque: 0,927 = 0,1110.1101.01

b.

Tabella E4.7Da decimalea binario.

b– i

F

0,927

b–1 = 1 0,854

b–2 = 1 0,708

b–3 = 1 0,416

b–4 = 0 0,832

b–5 = 1 0,664

Tabella E4.8 Da decimale a esadecimale.

r F

0,927

E(=14) 0,312

D(=13) 0,708

4 0,992

E4.6 Operazioni aritmetiche con i numeri binari

Addizione

Seguendo l’esempio in figura E4.2 (0111 + 1), e cominciando dalle cifremeno significative, l’operazione viene eseguita così:

“1 + 1 = 2, scrivo 0 e riporto 1;1 di riporto +1 = 2, scrivo 0 e riporto 1;1 di riporto +1 = 2, scrivo 0 e riporto 1;1 di riporto + 0 = 1, scrivo 1 (con riporto 0).”

Come si vede essa è del tutto analoga all’operazione di addizione con numeri deci-mali.

1 1 1

0 1 1 1

1

1 0 0 0

riporti

1° addendo

2° addendo

somma

+

Figura E4.2Eseguendol’addizione.

ESEMPIO 7

ESEMPIO 8

Quanto appena detto a proposito della conversione nel codice in base 2 è a tutti glieffetti valido qualunque sia la base B del codice da ottenere; nel formalismo propostole equazioni e i passaggi algebrici restano infatti validi se al posto delle potenze del 2k

si sostituiscono le potenze Bk dove B può valere per esempio 16. Naturalmente seB = 16, dopo ogni moltiplicazione per 16 la quantità intera da accantonare potrà va-lere da 0 a 15 e verrà trascritta in esadecimale.


E4.8 Il codice binario complemento a dueUno dei modi di rappresentare i numeri interi (positivi e negativi) è il codice binario incomplemento a due; esso consiste nell’utilizzare un numero fisso di bit, e nell’asse-gnare al bit più significativo il valore della corrispondente potenza di due, ma di segnonegativo. Con questa convenzione il valore del numero binario Bn Bn–1 ... B

0, di n + 1

bit, si calcola con la formula

Bn

Bn–1

... B0

= –Bn

· 2n + (Bn–1

· 2n–1 + ... + B0

· 20) [E4.1]

Sottrazione

L’operazione viene eseguita come nell’esempio in figura E4.3:

“0 – 1 non si può; prendo una coppia in prestito dal valore della cifra accanto asinistra; 2 – 1 = 1;1 – 1 di prestito fa 0; prendo un prestito (che che vale 2) dalla cifra accanto a si-nistra; 2 – 1 = 1;1 – 1 di prestito fa 0.”

Moltiplicazione

Moltiplicare per due equivale ad aggiungere uno 0 a destra del numero, o a spostare lavirgola a destra di un posto. Es.: 011 · 10 = 0110.

L’operazione viene eseguita come nell’esempio in figura E4.4:

“Moltiplico il primo operando per l’1 più a destra del secondo operando (chequi vale 1), e scrivo il risultato;lo moltiplico per il secondo 1 (che vale 2) e scrivo il risultato spostato a sini-stra di un posto per tener conto che le sue cifre valgono il doppio rispetto aquelle del risultato precedente;sommo i due risultati parziali”

Divisione

Dividere per 2 equivale a spostare la virgola a sinistra di un posto; per esempio:01100/10 = 0110,0.

L’operazione viene eseguita come nell’esempio di figura E4.5:

“ Comincio dalla cifra più significativa del dividendo: il 3 del divisore non sta nell’1; sul dividendo prendo una cifra in più: 3 : 3 fa1; scrivo 1; il resto è 0 ( );considero la prima cifra successiva del dividendo: 0/3 fa 0; scrivo 0;considero la cifra successiva del dividendo 0: 00/3 fa 0; scrivo 0.”

E4.7 Il codice binario BCDL’acronimo BCD sta per Binary Coded Decimal. Si tratta di un metodo di rappresen-tazione dei numeri che utilizza il sistema di numerazione decimale, ma codifica con 4bit le singole cifre.

1 1

0 1 1 0–

1 1

0 0 1 1

prestiti

1° operando

2° operando

differenza

Figura E4.3Eseguendola sottrazione.

0 1 1 0*

1 1

0 1 1 0

1° operando

2° operando

0 1 1 0

1 0 0 1 0 prodotto

Figura E4.4Eseguendola moltiplicazione.

1 1 0 0 1 1

= 0 0 1 0 0

dividendo

divisore

quozienteresto

Figura E4.5Eseguendola divisione.

Il numero 721d

viene codificato con 0111.0010.0001BCD

; i punti sono opzionali e separano igruppi di 4 cifre binarie che rappresentano rispettivamente le cifre 7, 2 e 1.

ESEMPIO 9


P3 2 1 0

0

1

2

3

4

5

6

7

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

1

1

1

1

1

1

1

1 1

1

1

0

1

0

dP

3 2 1 0

-1

-2

-3

-4

-5

-6

-7

-8

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

0

0

0

0

0

0

0

0 0

0

0

1

0

1

d

Con 4 cifre binarie si rappresenti in complemento a due il numero decimale –5.

■ Con n + 1 = 4 cifre disponibili n = 3; poiché il numero da rappresentare è negativo, la cifrapiù significativa deve essere 1 e vale –23 = –8; dunque le altre tre cifre del numero devono intutto valere +3. Si ha dunque:

–5 = –23 + 3 = 1011

Si noti che 011b

= 3d

è proprio ciò che manca a 5 per raggiungere il valore di 23.

Con 4 bit si calcoli mediante complementazione a 1 del modulo il codice in complemento a duedi –6.

■ Il procedimento si applica con i seguenti passi:

• +6 = 0110b;

• complemento a 1 di 0110 = 1001;

• 1001 + 1 = 1010;

• –6 = 1010.

Figura E4.6Codicicomplementoa due con 4 bit.

ESEMPIO 10

ESEMPIO 11

Con questa codifica i numeri positivi hanno tutti come prima cifra lo 0, e il loro valoreva da 0 a 2n – 1; mentre i numeri negativi hanno come prima cifra l’1 e vanno da –1 a –2n.

La figura E4.6 riporta i codici in complemento a due per numeri di 4 bit. Essa sug-gerisce che tutti i codici possibili a 4 bit possono esser disposti in sequenza ordinata suuna ruota orientata, in modo che dal codice di –8 si va verso –1, poi si passa a 0 e daqui si va fino a +7 per poi tornare a –8. In questo caso, non essendoci il 5° bit, non èpossibile rappresentare numeri di modulo maggiore.

Se i bit utilizzati fossero 8, i numeri interi rappresentabili andrebbero da –128 a+127. Con 16 bit si potrebbero rappresentare i numeri interi da –32768 a 32767.

Il codice in complemento a due di un numero negativo si può anche ottenere dal co-dice binario del modulo del numero dato, mediante complemento a 1, bit per bit, esomma con 1.

Lo stesso meccanismo funziona più in generale per cambiare il segno di un numeroespresso in complemento a due.

Il nome di codice in complemento a due discende dal calcolo che si fa nel determi-nare la parte positiva del codice di un numero negativo: essa corrisponde a ciò chemanca al modulo del numero da rappresentare per raggiungere il valore 2n rappresen-tabile con le n + 1 cifre disponibili.


Il codice complemento a due si applica alla somma tra numeri relativi, nel sensoche il risultato della somma tra numeri relativi espressi con questo codice si ottienesemplicemente per mezzo dell’addizione. L’unica cosa cui bisogna stare attenti è che ilrisultato non vada oltre i limiti consentiti dal numero di bit utilizzato; quando ciò suc-cede si dice che si è verificato un errore di overflow (traboccamento).

Se non si va in overflow la somma di numeri con segno funziona anche nel caso diun risultato negativo. D’altra parte l’overflow si verifica solo nel caso di somme tra nu-meri dello stesso segno ed è facilmente riconoscibile perché il segno del risultato è di-verso da quello dei due operandi.

Si cambi il segno del numero –6, espresso nel suo codice in complemento a due.


• (–6) = 1010;

• il complemento a 1 di 1010 è 0101;

• 0101 + 1 = 0110;

• +6 = 0110.

Si calcoli con 8 bit e mediante complementazione a 1 il codice complemento a due di –76.


• 76d

= 01001100b

→ –76 = 10110011 + 1 = 10110100

• verifica: 10110100 = –27 + (32 + 16 + 4) = –76d

In complemento a due con 4 bit si calcoli –3 + 7.

–3 = 1101(cp2); 7 = 0111(cp

2);

■ La loro somma, eseguita in figura E4.7 dà 1101 + 0111 = 0100 = 4.

Nel calcolo non si considera il riporto risultante dalla somma dei bit più significativi; esso co-stituirebbe un quinto bit che in questa rappresentazione non è previsto, ma proprio questo fattorende corretto il risultato.

Si dimostri che in complemento a due con quattro bit non è possibile eseguire la somma di –6 e –3.

■ –6 – 3 = –9, il codice complemento a due con 4 bit di –9 non esiste, dunque la corrispondenteoperazione di somma non può funzionare.

Eseguendo comunque l’operazione, figura E4.8, si osserva che il risultato è un numero di

segno positivo (la cifra più significativa è 0), chiaramente non valido dato che i due operandi

sono entrambi negativi.

1 1 0 1+

1 1 1

0 1 0 0

riporti

1° addendo

2° addendo

somma

1 1 1 1

Figura E4.7Somma incomplemento a 2.

1 0 1 0+

1 1 0 1

0 1 1 1

riporti

1° addendo

2° addendo

somma

1 Figura E4.8Somma incomplementoa 2 con overflow.

ESEMPIO 12

ESEMPIO 13

ESEMPIO 14

ESEMPIO 15

Ese

rcit

azio

ni


Esercizio 1

Esprimere come somma di esponenti del 10 il valore del numero in base 10: 805,74.

Esercizio 2

Per un sistema di numerazione posizionale di base 5 stabilire i simboli necessari e il corrispondente peso deci-male delle cifre di posto 2, 1, 0, –1, –2.

Esercizio 3

Esprimere in decimale il valore del numero in base 5: 421,02.

Esercizio 4

Ricavare i codici dei numeri in base 5 con 2 cifre intere.

Esercizio 5

Esprimere il massimo numero con 4 cifre intere in base 5 (a), e calcolarne il corrispondente valore decimale (b).

Esercizio 6

Scrivere in codice binario i numeri da 0 a 18.

Esercizio 7

Dire fino a che numero si può contare con 9 cifre binarie indicandone il valore in codice decimale.

Esercizio 8

Scrivere i successivi codici binari dei numeri da 32 a 64.

Esercizio 9

Scrivere i successivi 16 codici binari di 1010.1111b.

Esercizio 10

Calcolare i codici decimali di 1010.1110b

e di 0101.0111b.

Esercizio 11

Contare in esadecimale da 100H

a 120H

.


Ese

rcit

azio

ni


Esercizio 12

Tradurre in decimale il codice del numero 14AH

; calcolarne poi il codice binario.

Esercizio 13

Calcolare il valore decimale del massimo numero naturale rappresentabile con 4 digit esadecimali.

Esercizio 14

Convertire in esadecimale (a) e poi in decimale (b) il numero 1001.0011.1110b.

Esercizio 15

Convertire in binario (a) e in decimale (b) il numero 1029H

.

Esercizio 16

Convertire col metodo delle divisioni successive in esadecimale (a) e poi direttamente in binario (b) il numero12800

d.

Esercizio 17

Trovare le potenze massime del 16 contenute nel numero 12800d

(a) e utilizzarle per ricavarne il codice esadeci-male (b).

Esercizio 18

Convertire in esadecimale il numero 65536d.

Esercizio 19

Calcolare quanti digit esadecimali sono necessari per esprimere in quel codice il numero 2.800.000d.

Esercizio 20

Convertire prima in binario (a) e, da qui, in esadecimale (b) il numero 4097d.

Esercizio 21

Esprimere in codice decimale il numero binario frazionario 01.1100,011.

Esercizio 22

Esprimere in binario il numero frazionario 0,82d.

Esercizio 23

Esprimere in binario il numero A0,2AH

.

Ese

rcit

azio

ni


Esercizio 24

Calcolare in decimale il valore di 1B,7EH

.

Esercizio 25

Esprimere in binario (a) e, da qui, in esadecimale (b) il numero 535,96d.

Esercizio 26

Eseguire le seguenti operazioni tra numeri binari e verificare la coerenza dei risultati con il corrispondente cal-colo in decimale: a) 1101 + 0110; b) 1.0011 + 01111; c) 1101 – 0111; d) 1011.1110 – 1001.0111.

Esercizio 27

Eseguire le seguenti operazioni tra numeri binari e verificare la coerenza dei risultati con il corrispondente cal-colo in decimale: a) 1101 · 011; b) 1.0011 · 110; c) 1.1001 : 101; d) 1011.1110 : 101.

Esercizio 28

Eseguire le seguenti operazioni tra numeri binari: a) 1011,0111 + 0101,1010; b) 1011,0111 – 0101,1010.

Esercizio 29

Premessa:

Le operazioni di addizione e di sottrazione in esadecimale possono rendere più breve il calcolo rispetto a quellodei corrispondenti codici in binario; le regole sono analoghe a quelle del calcolo in decimale o in binario; il ri-porto scatta quando si supera il numero 16, inoltre riporti e prestiti valgono 16.Per esempio l’addizione 0B + 0F viene eseguita così: B + F = 26

d che in esadecimale si scrive 1A; scrivo A

(dieci) e riporto 1 (sedici); 0 + 0 + 1 = 1. Risultato: 0B + 0F = 1AH

.”La sottrazione viene eseguita come nel seguente esempio: “BA – AD: poiché è A < D prendo da B un 16 in pre-stito; ora ho 16 + 10 che fa 26; 26 – 13 fa 13; scrivo D. B meno il prestito dato fa A; A – A = 0; scrivo 0. Risultato:BA – AD = 0D.”Proposta:Eseguire le seguenti operazioni in esadecimale: a) EF + 2A; b) ED – 2F; c) D,7 + 5,A; d) B,7 – 5,A.

Esercizio 30

Esprimere in codice BCD il numero 13784.

Esercizio 31

Convertire da BCD a decimale il numero 1001.0111.0110,1000.0101.

Esercizio 32

Esprimere in BCD il numero 870,42.

Esercizio 33

Eseguire in BCD le seguenti operazioni:a) 1000.0110,0111.0101 + 0110.1000,0011.0110;

Ese

rcit

azio

ni


b) 1000.0110,0111.0101 – 0110.1000,0011.0110.

(occorre ricordare che ciascun gruppo di 4 bit va trattato come un numero decimale, es.: 1001 + 0111 == 0001.0110 perché 9 + 7 = 16; scrivo 6 in BCD e riporto una decina …).

Esercizio 34

Convertire in binario il codice BCD 0110.1000,0101.

Esercizio 35

Esprimere in codice complemento a due con 8 bit i numeri 36d

e –68d.

Esercizio 36

Convertire in codice decimale i seguenti numeri espressi in complemento a due:a) 1010.1101.1100;

b) 0111.0110.1110.

Esercizio 37

Eseguire in complemento a due le seguenti operazioni tra numeri binari:a) 1011.1100 + 0111.0110;

b) 1101.1100 – 0010.1000.

(i numeri con segno – vanno prima convertiti nel corrispondente codice complemento a due).

Esercizio 38

Riconoscere i casi di overflow nelle seguenti operazioni in complemento a due:a) 1011 + 1110);

b) 0110 + 1000;

c) 1010 + 1101;

d) 1011 + 1101;

e) 01110 + 00010.

Ese

rcit

azio

ni



1. Dire perché certi sistemi di numerazione sono detti posizionali.

2. Definire un sistema di numerazione posizionale con base dodici.

3. Definire il sistema di numerazione binario.

4. Definire il sistema di numerazione esadecimale.

5. Dimostrare la corrispondenza tra il sistema di numerazione binario e quello esadecimale (limitarsi al caso di2 digit esadecimali).

6. Spiegare la codifica BCD.

7. Spiegare la codifica in complemento a due e indicarne i vantaggi.

8. Il codice in complemento a due con 4 bit di –6 è 1010; confrontarlo con il corrispondente codice a 8 bit.

9. Confrontare i codici in complemento a due a 4 bit e quello a 8 bit indicandone differenze e corrispondenze.

10. Spiegare il significato di overflow nel caso di somma in complemento a due.



1. I codici di numerazione posizionali necessitano di:

un numero di simboli pari al valore della base elevata a n – 1.

un numero di simboli pari al numero di cifre da utilizzare.

un numero di simboli pari al valore della base.

tanti simboli quanti ne contiene la base.

2. In un sistema di numerazione posizionale di base b:

con n cifre intere si può contare fino a 2n.

con n cifre intere si può contare da 0 a 2n–1.

con n cifre intere si può contare da 0 a bn.

con n cifre intere si può contare fino a bn – 1.

3. Nel sistema di numerazione binario il peso delle cifre vale:

2n con n = numero di posto della cifra contato a partire da 0 e dalla virgola andando verso sinistra.

2n dove n è il numero delle cifre utilizzate.

2n con n = numero di posto della cifra a partire da 1 e dalla virgola andando verso sinistra.

2n–1 dove n è il posto occupato dalla cifra.

4. Nel sistema di numerazione esadecimale:

le cifre utilizzate sono in tutto 16.

si conta più velocemente che con i sistemi binario o decimale.

il valore di ciascuna cifra si calcola moltiplicandone il valore del simbolo per 16n dove n è il numero di postodella cifra.

il peso di ciascuna cifra è pari al posto da essa occupato moltiplicato per 16.d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

Test di verifica

Ese

rcit

azio

ni


5. Il passaggio da esadecimale a binario si ottiene:

sostituendo ciascun digit esadecimale con il corrispondente valore binario.

sostituendo ciascun digit esadecimale preso singolarmente con quattro bit di valore binario equivalente.

calcolando ciascun digit in base al posto occupato e sostituendolo con un numero binario equivalente.

con il metodo delle divisioni successive per 2.

6. Il passaggio da esadecimale a BCD si ottiene:

sostituendo ciascun digit esadecimale preso singolarmente con quattro bit che ne esprimano il valore.

traducendo il suo codice in binario e da qui in BCD.

calcolando il valore del numero mediante le potenze del 16 e convertendone il risultato in codice binario.

traducendo in BCD il valore del numero preliminarmente convertito in codice decimale.

7. Il codice BCD è:

un codice posizionale binario le cui cifre sono raggruppate a quattro a quattro.

un codice decimale posizionale i cui dieci simboli sono costituiti ciascuno dalla corrispondente codifica innumero binario di 4 bit.

un codice che utilizza la base dieci e due soli simboli.

un codice posizionale binario che utilizza la base due e dieci simboli.

8. In codice binario le cifre dopo la virgola valgono:

20, 2–1, 2–2,..., 2–n.

0,5; 0,25; 0,125; 0,0615.

0 oppure 1.

2–1, 2–2,..., 2–n.

9. In codice esadecimale il valore decimale delle cifre dopo la virgola si calcola:

moltiplicandone il singolo valore per le potenze negative del 16.

col metodo delle moltiplicazioni successive per 16.

traducendole prima in binario e poi mediante le potenze negative di 2.

assegnando a ciascuna di esse il valore 16–n, dove n è il posto occupato dopo la virgola.

10. Il codice complemento a due con 5 bit esprime in binario i numeri con segno:

da –15 a +15.

da –16 a +16.

da 00000Cp2

a 11111Cp2

.

da –16 a +15.

11. Per esprimere in complemento a due i numeri da –128 a +127:

sono necessari almeno 7 bit.

occorre un numero di bit ≥8.

non bastano 8 bit.

si devono usare esattamente 8 bit.d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a


349

E5

Nell’unità E3 si sono date indicazioni generali sulla preparazione e realizzazione di esperienze di la-boratorio di elettronica digitale. Le successive schede di laboratorio in questo e nei prossimi modulipropongono alcune esperienze significative. Nelle prime esercitazioni si dovrebbe fare pratica contester, breadboard, alimentatori, resistori, diodi LED. Le cose da fare potrebbero essere le seguenti:

• eseguire una mappatura dei collegamenti tra i fori della breadboard;

• misurare la resistenza di alcuni resistori verificando la corrispondenza con il codice dei colori;

• regolare la tensione di un alimentatore e predisporre i collegamenti tra alimentatore ebreadboard;

• realizzare e collaudare un semplice sondino costituito da resistore e diodo LED.Le esercitazioni di questo modulo consistono nella verifica di porte logiche.A ciascun gruppo po-trebbe essere affidato un integrato con funzioni e caratteristiche tecnologiche diverse, corredatodella necessaria documentazione. Se si dispone di software per il disegno elettronico lo si puòutilizzare per predisporre gli schemi dei collegamenti. I gruppi di laboratorio aggiungeranno alleschede di lavoro qualche nota essenziale sulle operazioni effettuate e proporranno brevementedelle considerazioni sull’esito delle misure effettuate.

E5.1 Verifica di porte logicheI livelli delle tensioni sugli ingressi A e B e sull’uscita y si possono verificare utiliz-zando un tester come voltmetro e inserendo i puntali tra un morsetto di ingresso o diuscita e massa. I valori misurati vanno riportati nella prima delle tabelle E5.1.

Per compilare la seconda tabella si devono valutare le tensioni della prima tabellain base alle caratteristiche dell’integrato come livelli alti (H) o bassi (L). In questo caso(integrato della famiglia LS) va ricordato che V

ILmax= 0,8 V, V

IHmin= 2 V, V

OLmax= 0,5 V,

VOHmin

= 2,7 V. In alternativa, per verificare i livelli logici, si può usare una sonda lo-gica realizzata con diodo e resistenza, come quella che nello schema è inserita sull’u-scita del circuito. L’estremità con il resistore della sonda va sull’alimentazione mentreil catodo del diodo va inserito sul punto da verificare (il diodo acceso rivela un livellobasso).

Tabella E5.1a) tensione in volt; b) livelli logici.

VA

VB

Vy

A B y

5 V

R1 R2

1 k 1 k

R3

330

LED

Y1

B

A3

2

SW2SW1

GND

74LS32

+VCC

Figura E5.1Schema per la verifica statica di una portalogica OR dell’integrato 74LS32.


E5.2 Caratteristica statica di porta logica NOTSi monti su breadboard il circuito di figura E5.2. Se si dispone di un doppio alimenta-tore si può utilizzare la seconda alimentazione per controllare direttamente l’ingressoA (lo studente ricordi che le masse vanno collegate insieme); altrimenti si utilizza unpotenziometro come nello schema in figura.

5 V

1

3

2 2

4049

3A

R1

R2

10 k

10 k

2 kR3

Y

GND

+VCC

Va Vy

Tabella E5.2 Tabella E5.3

VA(V) V

y(V) V

A≥ VIHmin

Io(mA) V

y(V)

Senza carico Con carico

a) Misurazioni senza carico sull’uscita.Si regola la tensione dell’ingresso V

Acominciando da V

A= 0 e si rileva la tensione

in uscita Vy. Ciascuna coppia di valori V

A, V

ysi registra sulla tabella E5.2. Si regi-

strino in particolare i valori con VILmax

e VIHmin

che nel caso di questo integrato sonorispettivamente 1,5 V e 3,5 V.

b) Misurazioni con il carico sull’uscita.Si fissa la tensione di ingresso con un valore V

A≥ V

IHmin; ciò assicura una tensione

in uscita a vuoto Vy ≤ VOLmax

, cioè un livello basso. Il carico è costituito da un resi-store fisso di 2 kΩ in serie con un potenziometro da 5 o 10 kΩ. Il resistore da 2k li-mita la corrente massima assorbita per evitare di danneggiare l’integrato. Si inseri-sce un tester usato come milliamperometro tra il terminale libero del potenziometroe l’uscita della porta logica per rilevare la corrente I

oassorbita dall’uscita dell’inte-

grato. Con un altro tester usato come voltmetro si misura la tensione Vy. Si registrano

in tabella E5.2 le coppie Io, V

yman mano che si abbassa il valore del carico R

L.

E5.3 Composizione e visualizzazione di un numerobinario con 8 bit

Si realizzi il circuito in figura E5.3. Lo schema proposto suggerisce anche il posizio-namento dei componenti per il cablaggio su breadboard. Sul dip switch si compone ilnumero binario: ciascun interruttore chiuso corrisponde a uno 0 e aperto corrisponde aun 1. I bit più significativi sono a sinistra. A ciascun interruttore aperto corrisponde unLED acceso. Lo studente può comporre qualunque numero da 0 a 255.

Figura E5.2Rilievo della caratteristica statica di I/O.

Figura E5.3Composizione evisualizzazionedi un numerobinario. 5 V

1 12 23 34 45 56 67 78 8

9 9

10

10

11

11

12

12

13

13

14

14

15

15

16

16

R

330

+VCC

Obiettivi

Prerequisiti

Contenuti

• F1 Algebra di Boole e circuiti logici

• F2 Sviluppo e realizzazione di funzioni booleane

• F3 Sintesi di forme algebriche minime per le funzioni booleane

• F4 Circuiti combinatori integrati di base

• F5 Attività di laboratorio proposte

Esercitazioni



Circuiti logicicombinatori

Modulo F

Modulo F • Circuiti logici combinatori352


1. conoscere la struttura dell’algebra di Boole;2. sapere enunciare, rappresentare, verificare le proprietà dell’algebra di

Boole delle variabili binarie con gli operatori NOT, AND, OR e saperle ap-plicare ai circuiti logici reali;

3. conoscere i teoremi dell’algebra di Boole, il teorema di De Morgan, il teo-rema di Shannon;

4. sapere applicare i teoremi dell’algebra di Boole ai circuiti logici per realiz-zare funzioni combinatorie;

5. conoscere i metodi di semplificazione di espressioni booleane;6. sapere applicare i metodi di semplificazione alla sintesi di funzioni boo-

leane;7. conoscere le principali funzioni della logica combinatoria;8. saper descrivere i circuiti che realizzano queste funzioni e saper utilizzare la

modularità di detti circuiti per aumentare il numero di ingressi o di uscite.

Obiettivi

Prerequisiti

Per lo studio di questo modulo è richiesta una sufficiente conoscenza di quantoesposto nel modulo E.

Algebra di Boolee circuiti logici

353

F1

Con la definizione degli operatori AND, OR, NOT l’insieme delle variabili binarie acquisisce unastruttura costituita da precise regole di composizione e di calcolo. Anche i circuiti logici sono de-scritti da variabili binarie e per essi valgono le stesse regole di composizione.Le porte logiche AND, OR e NOT operano sugli ingressi di questi circuiti esattamente come i cor-rispondenti operatori nell’ambito delle variabili binarie; con esse è possibile costruire qualunquealtro dispositivo digitale.

F1.1 Rappresentazione di variabili binariemediante mappe

Una mappa di Venn è un disegno delimitato da un rettangolo all’interno del quale sirappresentano insiemi come parti delimitate da curve chiuse; l’insieme più ampio pos-sibile è delimitato dai bordi stessi della mappa e viene detto insieme universo, poichécontiene la totalità degli elementi di cui si sta trattando.

Nella figura F1.1, I rappresenta l’insieme universo, x un suo elemento, A un sot-toinsieme di I.

John Venn,filosofo, logico,matematico (Hull,1834 – Cambridge1923)

George Boole,matematico,(Lincoln, 1815 –Cork, 1860)

A

I

x

Di volta in volta l’insieme universo e i suoi sottoinsiemi possono essere definiti se-condo l’ambito che si vuole studiare. Le mappe di Venn applicate alle variabili binarieconsentono di renderne evidenti alcune semplici proprietà.

È possibile stabilire una corrispondenza tra l’insieme delle variabili binarie e i sot-toinsiemi dell’insieme universo con il seguente meccanismo: a ogni variabile binaria asi assegna una suddivisione in due parti dell’insieme universo costituita da un sottoin-sieme A, che rappresenta tutte e solo le condizioni in cui la variabile binaria è vera, edal suo complemento, cioè tutta la parte che manca all’insieme A, e che rappresentatutte e sole le condizioni in cui la variabile a è falsa.

Tra i possibili sottoinsiemi definibili all’interno dell’insieme universo I vanno con-siderati lo stesso insieme I, e l’insieme vuoto, Φ. Le variabili binarie a essi associatevalgono rispettivamente sempre 1 e sempre 0, cioè sono delle costanti.

Figura F1.1Rappresentazionedi un insieme Asu mappa di Venn.


In definitiva si può stabilire di volta in volta una perfetta corrispondenza (biuni-voca) tra l’insieme dei sottoinsiemi di I e l’insieme delle variabili binarie in modo chel’uno sia l’immagine dell’altro. All’insieme I corrisponde una particolare variabile bi-naria il cui valore resta sempre uguale a 1, e che viene chiamato elemento 1. L’insiemevuoto Φ corrisponde a un altro elemento il cui valore è sempre uguale a 0, e che vienechiamato elemento 0. Data la corrispondenza tra una variabile binaria e il sottoinsiemedi I che ne rappresenta la condizione in cui essa è vera, da ora in avanti si userà per en-trambi lo stesso nome.

Rappresentazione di NOT A

Definiti ora una variabile A e il corrispondente insieme A nella rappresentazione sumappa di Venn, si osserva subito che alla variabile A

–= NOT A corrisponde, come in-

sieme in cui A–

è vera, il complemento di A in I, I – A; essa infatti vale 1 nei punti doveA vale 0, e vale 0 dove A vale 1.

La figura F1.2 rappresenta su mappa di Venn le due variabili A e A–

evidenziandoche l’una è il complemento dell’altra.

Su una mappa di VENN siano I l’insieme di tutti gli esseri viventi, A il sottoinsieme contenentetutti gli umani; e x un elemento di I. Sia a la proposizione: “l’essere vivente x fa parte della spe-cie uomo”.Ora la proposizione a risulta vera se x è contenuto in A, altrimenti è falsa. Inoltre all’interno del-l’universo degli esseri viventi si possono individuare molte altre categorie più o meno ampiecome i vegetali, le leguminose, gli ovipari, i rettili, i felini e così via; per ciascuna di esse si pos-sono inoltre assegnare una proposizione binaria come: b = “x é un felino”, e un sottoinsieme Bcontenente tutti i felini.

ESEMPIO 1

Il monitor di un computer sia l’insieme universo: esso contiene tutto ciò che si può attivare conil click del mouse. Si consideri poi l’insieme A dei punti dell’area sensibile di un’icona di colle-gamento al programma p

a.

Col mouse si può toccare quell’area per avviare il corrispondente programma pa, altrimenti quel

programma non verrà avviato. L’icona A rappresenta perciò la proposizione a: “avvia il pro-gramma p

a”, che in base alla posizione del mouse può essere “vera” o “falsa”. Ancora l’icona A,

sottoinsieme, suddivide il monitor, universo, in due zone complementari, che individuano uni-vocamente le condizioni in cui la frase a è vera o è falsa.

ESEMPIO 2

A = I - AI

A

Figura F1.2A e NOT A.

Si noti che nel caso di una variabile A con valore fisso pari a 1, si avrebbe A–

= co-stante = 0 e sulle mappe di Venn si avrebbe A = I e A

–= Φ: l’insieme universo e l’in-

sieme vuoto sono l’uno il complemento dell’altro.

F1 • Algebra di Boole e circuiti logici 355

A

B

B

I0 0

0 1

1 0

1 1

AFigura F1.3Mappa di Venn didue variabili binarieindipendenti.

Rappresentazione di due variabili binarie indipendenti

Due variabili binarie indipendenti vanno rappresentate (figura F1.3) come due insiemicon una parte in comune; ciò consente di considerare tutte le possibili combinazionidei loro valori.

La figura mostra che a ciascuna combinazione di valori di A e B corrisponde un par-ticolare sottoinsieme. AB = 00 corrisponde all’insieme dei punti che non appartengononé ad A né a B, AB = 01 all’insieme dei punti di B ma non condivisi con A, AB = 10 aipunti di A ma non anche di B, AB = 11 ai punti che sono sia di A che di B. Se si fosseroscelti due insiemi senza punti comuni si sarebbero rappresentate due variabili non deltutto indipendenti, avendo escluso per una variabile la possibilità di valere 1 contem-poraneamente all’altra.

Rappresentazione delle funzioni AND e OR

Il prodotto logico e la somma logica di due variabili binarie A e B sono variabili bina-rie dipendenti.

La AND di due variabili, P = A · B, vale 1 solo se entrambe le variabili valgono 1.Sulla mappa di Venn (figura F1.4) ciò corrisponde al sottoinsieme dei punti comuni diA e B, P = A ∩ B, cioè l’intersezione di A e B. Il simbolo ∩ è l’operatore di intersezionetra insiemi.

La OR di due variabili, S = A + B, vale 1 se una o l’altra, o entrambe, valgono 1.Sulla mappa di Venn l’insieme che corrisponde a S è costituito dai punti di A e di B, co-muni e non. Si tratta dell’insieme unione S = A ∪ B. Il simbolo ∪ è l’operatore unionetra insiemi.

A AND B

A B A B

AA

B

B

I I

A OR B

Figura F1.4A AND B e A OR B.

F1.2 Struttura reticolare dell’insiemedelle variabili binarie

Tra due sottoinsiemi A e B di I è a volte possibile stabilire quale di essi è il più grandee quale il più piccolo; ciò avviene quando uno dei due sottoinsiemi è contenuto nel-l’altro. A B significa che l’insieme A contiene l’insieme B, e quindi è più grande.Non sempre però è possibile stabilire questa relazione (si pensi ad A e B di figuraF1.4): si dice perciò che la relazione d’ordine è parziale.

⊂

⊂

Relazioned’ordine parziale


Ciò che invece è sempre possibile, qualunque sia la coppia di sottoinsiemi di I, ètrovarne l’intersezione e l’unione.

Ora, come mostra la figura F1.5, l’intersezione di A e B è il più grande dei sottoin-siemi contenuto sia in A che in B e viene detto il massimo limite inferiore di A e B.Invece l’unione di A e B è il più piccolo dei sottoinsiemi che contiene sia A che B, ciòche viene detto il minimo limite superiore.

Reticolo

Si definisce reticolo un insieme parzialmente ordinato e chiuso rispetto alle operazionidi massimo limite inferiore e di minimo limite superiore.

Da quanto esposto finora l’insieme delle variabili binarie con gli operatori AND e ORha la struttura di un reticolo.

Leggi di identità e di annullamento

Dalle definizioni di I e Φ, il più grande dei sottoinsiemi di I e l’insieme vuoto, discen-dono le seguenti proprietà:

per qualunque sottoinsieme A di I

Identità a) A ∩ I = A b) A ∪ Φ = A [F1.1]

Annullamento: a) A ∩ Φ = Φ b) A ∪ I = I [F1.2]

La loro traduzione nell’ambito delle variabili binarie è immediata:

P = A B

A

B

I I

A

B

P'

P', un limite inferiore di A e B S', un limite superiore di A e B

S'

S = A BFigura F1.5P ’, un limiteinferiore di A e B;S ’, un limitesuperiore di A e B.

Queste due operazioni, l’unione e l’intersezione, danno sempre un risultato in I gra-zie al fatto che, come si è stabilito, dell’insieme dei sottoinsiemi di I fanno parte Istesso e l’insieme vuoto Φ. Ciò corrisponde a dire che l’insieme dei sottoinsiemi di I èchiuso rispetto alle operazioni d’unione e di intersezione.

Vista la corrispondenza tra variabili binarie e insiemi, e tra gli operatori AND e ORe gli operatori ∩ e ∪, questi concetti si trasferiscono automaticamente all’insiemedelle variabili binarie: esso è parzialmente ordinato; gli operatori AND e OR di duevariabili binarie sono il loro massimo limite inferiore e il minimo limite superiore; l’in-sieme delle variabili binarie è chiuso rispetto agli operatori AND e OR (cioè si tratta didue operazioni sempre possibili e il cui risultato è ancora una variabile binaria).

Si considerino due variabili binarie A e B tali che se B = 1 allora anche A = 1, mentre A = 1 nonimplica necessariamente che lo valga anche B. La rappresentazione su mappa di Venn corri-sponde a un insieme A che contiene B, A B. Nell’ambito delle variabili binarie questa rela-zione si traduce in A > B.

⊂

ESEMPIO 3

Massimolimite inferiore

Minimolimite superiore

Leggi di identità eannullamento

Chiusura di uninsieme rispetto aun operatore


per qualunque variabile binaria A:

Identità: a) A · 1 = A b) A + 0 = A [F1.3]

Annullamento: a) A · 0 = 0 b) A + 1 = 1 [F1.4]

Come si vede Φ e I, 0 e 1 sono gli elementi neutri rispettivamente dell’unione, odella somma logica, e dell’intersezione, o del prodotto logico, così come nell’aritme-tica lo sono lo 0 per l’addizione e l’1 per la moltiplicazione; inoltre, come in aritme-tica, 0 · A = 0, legge di annullamento del prodotto. Qui però, diversamente che nell’a-ritmetica, l’elemento 1 ha nella somma logica un effetto simile a quello dello 0 nelprodotto logico: la somma logica di 1 con qualunque altro elemento ne annulla la vi-sibilità: 1 + A = 1.

Il concetto di abilitazione

Se dalla tabella della verità della AND si estraggono le due righe con B = 1, e dallatabella della OR le due righe con B = 0 si ottiene il risultato previsto dalla legge diidentità, cioè Y = A · 1 = A e Y = A + 0 = A. Ciò significa che l’uscita segue esatta-mente l’andamento di A.

Analogamente, se un ingresso della AND viene mantenuto al livello 0 il segnalesull’altro ingresso non giunge all’uscita che resta bloccata sullo 0. Se uno degli ingressidella OR viene fissato a 1 l’altro ingresso non arriva sull’uscita, essa resta bloccata sullivello 1.

Da questo punto di vista la OR e la AND si comportano come porte (gate) in cui unodegli ingressi può essere usato come segnale di controllo che abilita o non abilita il pas-saggio del segnale posto sull’altro ingresso. In questi casi si preferisce indicare l’in-gresso di controllo con una E (enable = abilitatore) se lascia passare il segnale quandovale 1, o con una E

–se lascia passare il segnale quando vale 0.

La figura F1.6 mostra i casi ora esposti: sulla AND l’abilitatore E = 1 consente ilpassaggio del segnale sull’altro ingresso A, mentre E = 0 lo blocca; sulla OR l’abilita-tore E

–= 1 blocca il passaggio del segnale sull’altro ingresso, mentre E

–= 0 lo fa passare.

+VCC

R1

1 k

A A

AA

B

B = E B = E

B

BB

GND GND

Y = A Y = 1

Y = 0 Y = A

R1

1 k

+VCCFigura F1.6Verifica sui circuitilogici delle leggidi identità e diannullamento.

AND e OR comeporte logiche


Di un abilitatore si usa dire che è attivo al livello alto o che è attivo al livello bassoa seconda che abiliti quando vale 1 o quando vale 0.

Un negatore posto all’ingresso di abilitazione della porta AND, rende l’abilitatoreattivo al livello basso.

Il concetto di abilitazione si estende facilmente al caso più generale di circuiti lo-gici con più ingressi. Se infatti F(...) è la funzione di tale circuito (figura F1.7) per mu-nirlo di abilitatore è sufficiente collegare l’uscita del circuito a uno degli ingressi di unaAND, e utilizzare l’altro ingresso come abilitatore. Nota la funzione F(...), il circuitomunito di abilitatore sarà ora sinteticamente descritto dalla tabella F1.1.

VCC1 k

R

E

F(...) y = E · F(...)

SW1

GND

Figura F1.7Utilizzazione comeabilitatore di uningresso di portaAND.

F1.3 Complemento di una variabile binariae operatore NOT

Per ogni variabile A appartenente all’insieme delle variabili binarie esiste ed è unicauna variabile A

–che è falsa quando A è vera, ed è vera quando A è falsa. Le due varia-

bili sono dette una il complemento dell’altra. L’operatore NOT associa a una variabileil suo complemento. Una porta logica NOT fornisce in uscita la negazione della varia-bile in ingresso.

Si è visto (figura F1.2) che, rappresentata una variabile A su mappa di Venn, si in-dividua subito l’unico insieme corrispondente al suo complemento. Se la variabile Acoincide con l’insieme universo I, cioè vale sempre 1, il suo complemento è l’insiemevuoto Φ, cioè è la “variabile” che vale sempre 0.

Si dice reticolo complementato un reticolo che per ogni sua variabile A possiede il suocomplemento. L’insieme delle variabili binarie è un reticolo complementato.

Legge dei complementi

a) A · A–

= 0 b) A + A–

= 1 [F1.5]

La prima di queste due espressioni esprime il fatto che per queste variabili non èprevista una via di mezzo: se una variabile è vera, nello steso istante la sua negazionenon può che essere falsa; a essa corrisponde, nella rappresentazione di Venn, la pro-prietà A ∩ (I – A) = Φ.

La seconda espressione indica che, nel mondo delle variabili binarie, A e la sua ne-gazione coprono tutte le possibilità esistenti per quanto riguarda i valori che si possonoassumere; a essa corrisponde l’espressione A ∪ (I – A) = 1.

Come nel mondo della logica, almeno quella del buon senso, non è consentito a unoggetto di possedere nello stesso istante un attributo e il suo contrario.

Tabella F1.1Tabella di funzione con ingresso diabilitazione.

E y

0 0

1 F(...)

Se A afferma che un determinato biglietto da 500 euro è falso, allora A–

afferma che esso è vero;le due possibilità non si verificano mai contemporaneamente ma, in ogni caso, l’una o l’altradelle due possibilità è in atto.

ESEMPIO 4

Legge deicomplementi


ÈÈ TEOREMA. Condizione necessaria e sufficiente perché due variabili binarie A e Bsiano una il complemento dell’altra è che valgano contemporaneamente en-trambe le espressioni A · B = 0 e A + B = 1.Necessità: se A è il complemento di B le due espressioni sono vere per la leggedei complementi.Sufficienza: se le due espressioni sono contemporaneamente vere, mentre per laprima relazione almeno una delle due vale 0, per la seconda almeno una delle duevale 1, quindi o A = 0 e B = 1, o B = 0 e A = 1, perciò A e B sono una il comple-mento dell’altra.

Legge della doppia negazione

La negazione di NOT A è ancora la variabile A: A––

= NOT(NOT A) = A.Questa legge riconosce che una proposizione della forma “non è vero che non è vero

che...”, equivale a “è vero che...”. Insomma, applicare due volte la negazione a una va-riabile equivale a non negarla affatto.

Coerentemente con questa proprietà, con due porte NOT collegate in cascata, l’u-scita della seconda porta logica riproduce ciò che entra sulla prima porta. Tuttavia, datele caratteristiche reali dei circuiti elettronici, il ritardo del segnale in uscita è pari a duevolte il tempo di propagazione attraverso una singola porta NOT.

La legge dei complementi e le porte logiche reali, l’alea statica

La figura F1.8 fornisce gli schemi per la verifica della legge dei complementi. Agli in-gressi della AND o della OR giungono A e NOT A. Il Led sull’uscita della AND restasempre acceso, rivelando un livello basso, qualunque sia la posizione dello switch iningresso. Il led sull’uscita della OR resta invece sempre spento rivelando un livellosempre alto.

+VCC

5V

R1

1 k

R2

330

R2

330

LEDLED

SW1 SW1

GND

1 2

A

A · A A + A

7404

7408

7404

7432

A

1

13 3

2

2

1

2

1 2 1 2

GND

R1

1 k

+VCC

5V

Figura F1.8Circuiti per laverifica della leggedei complementi.

A––

= A

Tuttavia occorre tener conto che in questa esperienza le cose avvengono con i no-stri tempi di manovra e di osservazione.

Se per controllare gli ingressi si usa un generatore di onda quadra con frequenzadell’ordine di qualche MHz, e se si osservano i segnali con un oscilloscopio, sulleuscite si notano degli impulsi molto brevi durante i quali la legge dei complementi ap-pare non rispettata.

Il fatto è che le porte logiche, come ogni altro dispositivo, hanno delle caratteristi-che fisiche per le quali si discostano dai modelli ideali che li descrivono, caratteristicheche a volte non possono esser trascurate. In questo caso non si può trascurare il ritardodi propagazione del segnale attraverso la porta NOT che rende i due segnali sugli in-gressi della AND e della OR non del tutto complementari.


Se, come in figura F1.9, se ne analizza l’andamento tenendo conto del ritardo dipropagazione e se ne calcola la risposta in uscita, si osserva nel caso del circuito con laAND che, per un breve intervallo di tempo, gli ingressi della AND si trovano entrambial livello alto, e in quell’intervallo l’uscita della AND deve perciò valere 1. Analogodiscorso vale per l’altro circuito dove i segnali all’ingresso della OR per un breve in-tervallo valgono entrambi 0, provocando un guizzo verso il livello basso.

Il ritardo di propagazione attraverso una porta TTL è dell’ordine di 10 ns; per os-servare più facilmente il fenomeno all’oscilloscopio conviene aumentare il ritardo traA e A

–inserendo 3 o 5 porte NOT in cascata ottenendo così degli impulsi della durata

di 30 o 50 ns.A fenomeni come quelli or ora esaminati si è dato il nome di alea statica; la parola

latina alea significa dado. Anche se con il termine alea ci si riferisce il più delle voltea fenomeni del tutto casuali come quello del lancio dei dadi, l’alea statica è del tuttoprevedibile se sono ben note le caratteristiche di ritardo dei dispositivi logici reali.

L’alea statica, quando non prevista, può avere delle conseguenze indesiderate, main certi casi la si utilizza per generare brevi impulsi.

+VCC

R1

1 k

A A

Y = A · A Y = A + A

7404

1

1

2 2 1

1

233

7408 74047432AA

A

A

Y

A

A

Y

t

t

t

t

t

t

R1

1 k

+VCC

A B

A

B

NAND NOR

A

B

A BA · B

A · B

A + B

A + B

0 0

0 1

1 0

1 1

1

1

1

0

1

0

0

0

0 0

0 1

1 0

1 1

F1.4 Porte logiche NAND-NORCollegando l’uscita di una porta logica all’ingresso di una NOT si ottiene la negazionedella funzione originaria.

La colonna d’uscita della tabella della verità della nuova funzione è esattamente ilcomplemento di quella della funzione di partenza. In tal modo, da una AND e da unaOR si ottengono rispettivamente una NAND e una NOR; le tabelle e i simboli di que-ste porte logiche sono riportati nella figura F1.10.

Figura F1.10Porte logiche NAND,NOR e relativetabelle della verità.

Figura F1.9Alee statiche suicircuiti di verificadella legge deicomplementi.

Alea staticae ritardodi propagazione


Realizzazione di NOT mediante NAND e NOR

Si può subito osservare che, se si collegano tra loro gli ingressi A e B di una portaNAND o NOR, imponendo con ciò A = B, allora le uscite sono esattamente la nega-zione degli ingressi; si ottiene perciò una porta NOT (delle tabelle delle funzioni re-stano in tal caso valide solo la prima e l’ultima riga).

Lo stesso risultato si ottiene per una NAND fissando uno degli ingressi al livello 1:l’uscita nega l’altro ingresso. Analogamente da una NOR, fissando uno degli ingressial livello 0, si ottiene la NOT dell’altro ingresso. Ciò dal punto di vista algebrico cor-risponde nell’ordine alle operazioni:

A · A––––

= A–

, A + A–––––

= A–

, A · 1–––

= A–

, A + 0––––

= A–

La figura F1.11 ne mostra i corrispondenti circuiti logici.

A

B B

B

GND

A

+VCC

A

A

A

A

R1

1k

AA

Figura F1.11NAND e NOR

utilizzate come NOT.

F1.5 Regole di precedenza degli operatorie uso delle parentesi

Il significato di un’espressione con AND e OR può cambiare a seconda dell’ordine diesecuzione degli operatori. Come nell’aritmetica, anche nelle espressioni dell’algebradi Boole si conviene di dare la precedenza all’operatore AND per cui nell’espressioneA · B + C si intende che prima si effettua il prodotto A · B e poi si somma il risultato aC. Se le parentesi racchiudono un’espressione, allora essa va calcolata prima di ese-guire altre operazioni esterne alle parentesi. Così l’espressione A · (B + C) indica cheprima va calcolato (B + C) e poi il risultato deve essere posto in AND con A. Come nel-l’aritmetica, il segno · tra due variabili si può omettere, così AB va inteso come pro-dotto logico di A e B.

F1.6 Le proprietà del reticoloL’insieme delle variabili binarie con gli operatori + e · , l’insieme dei sottoinsiemi di Icon gli operatori ∪ e ∩, e l’insieme delle proposizioni semplici con i connettivi ANDe OR sono tre esempi perfettamente simili, più precisamente isomorfi, di reticolo.

Si esaminano ora le proprietà degli operatori AND e OR sulle variabili binarie.

Proprietà commutativa

Le definizioni tabellari di AND e di OR, e la loro rappresentazione su mappe di Venncome insiemi intersezione e unione, implicano che il risultato della AND e della OR nondipende dall’ordine usato nel considerare le due variabili. Valgono perciò le relazioni:

a) A · B = B · A b) A + B = B + A [F1.6]

NOT da NAND eNOR


Proprietà associativa

OR e AND sono stati introdotti come operatori su due variabili, tuttavia dopo unaprima applicazione della AND il risultato può ancora essere posto in AND con unaterza variabile. Lo stesso vale per la OR.

La proprietà associativa afferma che il risultato finale non dipende dalla scelta delleprime due variabili su cui si opera:

a) (A · B) · C = A · (B · C) b) (A + B) + C = A + (B + C) [F1.7]

La figura F1.12 mostra una verifica della proprietà associativa mediante mappe diVenn: il prodotto e la somma delle tre variabili corrispondono, comunque li si esegua,all’intersezione e all’unione dei tre insiemi che li rappresentano.

Vista la validità della proprietà associativa, nel prodotto o nella somma di più va-riabili è possibile omettere le parentesi.

La figura mostra inoltre che il prodotto vale 1 solo quando tutte e tre i suoi fattorivalgono 1; e che la somma vale 1 se almeno uno dei suoi termini vale 1.

La proprietà associativa si dimostra anche applicando il metodo di perfetta indu-zione che consiste nel verificare una proprietà, o un teorema, considerando tutti i possi-bili casi. Questo metodo si adatta bene alla logica combinatoria, dove i casi da verificaresono i risultati per ciascuna delle combinazioni di valori delle variabili di ingresso.

ESEMPIO 5 Si applichi il metodo di perfetta induzione per dimostrare la validità della proprietà associativadella AND e della OR.

■ Si preparano innanzi tutto due tabelle organizzate come quelle di tabella F1.2 e tabella F1.3.Ciascuna di esse ha tre colonne A, B, C per i valori delle variabili d’ingresso, due colonne per iprodotti/somme di A e B, e di B e C, due colonne per i risultati complessivi. Si noti l’ordine dellanumerazione binaria da 0 a 7 con cui si sono inserite le combinazioni di valori delle tre variabilid’ingresso. I valori inseriti nelle altre colonne derivano dall’applicazione riga per riga delle de-finizioni di AND e di OR a due ingressi considerando, nel caso dei calcoli intermedi, i valoridelle variabili d’ingresso, A e B o B e C, e nel caso dei risultati complessivi i valori dei risultatiintermedi e della terza variabile. Così alla quarta riga della tabella F1.2 A · B = 0 e C = 1 danno(A · B) · C = 0; alla quinta riga della tabella F1.3 A = 1 e B + C = 0 danno A + (B + C) = 1. Infinesi osserva che in ciascuna tabella le colonne con i risultati complessivi contengono gli stessi valori.

A

A

(A · B) · C = A · (B · C)

B

B

I

C

C

(A + B) + C = A + (B + C)

I

A B C

A

B

C

Figura F1.12Verifica su mappe diVenn della proprietàassociativa.

Tabella F1.2Verifica della proprietà associativa della AND.

A B C A·B (A·B )·C B·C A·(B·C )

0 0 0 0 0 0 0

0 0 1 0 0 0 0

0 1 0 0 0 0 0

0 1 1 0 0 1 0

1 0 0 0 0 0 0

1 0 1 0 0 0 0

1 1 0 1 0 0 0

1 1 1 1 1 1 1

Tabella F1.3Verifica della proprietà associativa della OR.

A B C A+B (A+B )+C B+C A+(B+C )

0 0 0 0 0 0 0

0 0 1 0 1 1 1

0 1 0 1 1 1 1

0 1 1 1 1 1 1

1 0 0 1 1 0 1

1 0 1 1 1 1 1

1 1 0 1 1 1 1

1 1 1 1 1 1 1

La corrispondenza tra variabili binarie AND-OR e sottoinsiemi di I intersezione-unione e le proprietà associativa e commutativa dei rispettivi operatori consentono diestendere le definizioni di AND e OR al caso di un numero qualsiasi di variabili.

La AND di più variabili vale 1 quando e solo tutte le variabili assumono il valore 1; la fun-zione OR di più variabili vale 1 se almeno una delle variabili lo vale.

Metodo diperfetta induzione

AND e ORdi più variabili


Dispositivi AND e OR con due, tre, quattro, otto ingressi sono disponibili in circuitiintegrati della piccola scala di integrazione; a parte il numero di ingressi, i loro simbolilogici sono del tutto simili a quelli già noti per le porte con due soli ingressi.

Anche il concetto di abilitazione viene esteso al caso di porte con più ingressi. Inuna AND a tre ingressi se ne possono utilizzare due come abilitatori; il terzo ingressoha la funzione di dato, e raggiunge l’uscita solo se entrambi gli abilitatori valgono 1.Se invece si usa uno solo degli ingressi come abilitatore, in uscita si avrà o uno 0 fisso(dispositivo disabilitato) oppure la AND degli altri due ingressi.

In una OR a tre ingressi, utilizzandone due come abilitatori, il segnale del terzo in-gresso passa in uscita solo se entrambi gli abilitatori sono al livello 0, altrimenti l’u-scita resta bloccata sul livello 1.

Il discorso si estende facilmente nel caso di un numero qualsiasi di ingressi.

AND e OR come riconoscitori di codice binario

Una AND con n ingressi può esser descritta come un dispositivo che riconosce il co-dice binario di n bit tutti uguali a 1 segnalando con un 1 in uscita se questo fatto av-viene. Ad esempio, se n = 3 si può dire che la AND con tre ingressi riconosce il codiceB2B1B0 = 111

b.

Più in generale si può utilizzare la AND per riconoscere il codice di qualunque al-tro numero binario con un numero ragionevole di bit non necessariamente fatto solo di1: il trucco sta nel negare con una NOT quegli ingressi sui quali si prevede uno 0 delcodice da riconoscere. A questa funzione, che è detta di decodifica, si ricorre tutte levolte che si deve segnalare il verificarsi di un particolare evento codificato in binario,per esempio per attivare un particolare dispositivo. Essa può anche essere svolta se-gnalando con uno 0 piuttosto che con un 1 il fatto che interessa; in questo caso si ri-corre a una NAND, si dice che la decodifica è attiva al livello basso, e per sottolinearequesto fatto se ne indica la funzione d’uscita con un negatore.

Si utilizzi una AND con tre ingressi per ottenere un dispositivo che segnala con un 1 la presenzain ingresso del codice 100.

■ Il circuito logico è rappresentato in figura F1.13 a. Detti B2, B1 e B0 gli ingressi del dispo-sitivo che si vuole realizzare, si collegano B1 e B0 ciascuno sull’ingresso di una NOT e poi sicollegano le uscite delle NOT e B2 ciascuno su un ingresso della AND. In tal modo quandoB2B1B0 = 100, le uscite di ciascuna delle NOT valgono 1, la AND riceve in ingresso tre livellialti e risponde con un 1 in uscita.

In alternativa si può realizzare il circuito di figura F1.13 d dove l’uscita vale 1 solo se i treingressi della NOR sono al livello 0 e ciò avviene solo se il codice immesso è 100.

ESEMPIO 6

Si realizzi un dispositivo che segnala con uno 0 la presenza in ingresso del codice 100b.

■ È sufficiente negare le uscite dei due circuiti proposti nell’esempio precedente. Si ottengonogli schemi di figura F1.13 b, c.

ESEMPIO 7

B2

1

3 4

3 2

2

13y y

yy

21

821

13

1221

1321

1 2

74LS0474LS04

74LS04 74LS04

74LS11

CD4075

CD4049 74LS04

74LS27

74LS10

1 2

1 2

B1

B0

B2

B1

B0

B2

B1

B0

B2

B1

B0

12

Figura F1.13 a, b, c, dEsempi di decodificadel numero 100

b.

a) b)

c) d)


Decoder di numeri binari

Con 4 AND, ciascuna di due ingressi B1 e B0, e opportuni negatori si può realizzare undispositivo le cui quattro uscite segnalano con un 1 quale dei codici di due bit è pre-sente in ingresso. È sufficiente infatti che le uscite corrispondano ordinatamente cia-scuna a una diversa funzione di riconoscimento del codice binario di due bit:

y3 = B1 · B0 y2 = B1 · B–

0, y1 = B–

1 · B0, y0 = B–

1 · B–

0

Un dispositivo di questo tipo è detto decoder/demultiplexer da 2 bit in ingresso aquattro linee d’uscita, o più brevemente: decoder da 2 a 4, dove 2 si riferisce ai bit delcodice in entrata e 4 al numero complessivo delle uscite. Sul termine demultiplexer sitornerà più avanti.

In genere i decoder integrati sono attivi a livello basso, si realizzano perciò condelle NAND e hanno anche almeno un ingresso di abilitazione. Quando il decoder nonè abilitato, tutte le sue uscite restano sul livello non attivo. La figura F1.14 mostra ilcircuito logico (a) e il simbolo (b) di un decoder da 2 a 4 linee; la tabella F1.4 ne defi-nisce le funzioni.

Un decoder da 3 a 8 decodifica numeri di tre bit attivando una sola delle sue 8 usciteper volta.

Se le uscite di un decoder binario sono 2n il codice binario in ingresso è di n bit.Naturalmente un decoder può anche essere decadico nel senso che attiva una sola di 10uscite; in questo caso ai suoi ingressi deve poter ricevere i codici dei numeri da 0 a 9,e quindi deve comunque avere 4 ingressi di dato.

E

B1

B0

y0

y1

y2

y3

E

B1

B0y0

y1

y2

y3

Tabella F1.4Tabella di decoder da 2 a 4 linee.

E–

S–

1S–

0y–

3y–

2y–

1y–

0

1 x x 1 1 1 1

0 0 0 1 1 1 0

0 1 0 1 0 0 1

0 1 0 1 0 1 1

0 1 1 0 1 1 1

Figura F1.14Decoder da 2 a 4 linee.

La proprietà di idempotenza

a) A · A = A b) A + A = A [F1.8]

Questa proprietà è implicita nelle definizioni e nelle rappresentazioni già date perle variabili binarie e per gli operatori AND e OR: si pensi alla rappresentazione sumappe di Venn della AND o della OR di una variabile A con una variabile B che istanteper istante coincida con A.

Dal punto di vista delle porte logiche, A · A o A + A equivalgono a collegare insiemetutti gli ingressi della porta (figura F1.15) rendendoli perciò tutti uguali alla variabile A.

La proprietà di assorbimento

Questa proprietà fornisce uno strumento di semplificazione nelle espressioni logiche:

a) A · (A + B) = A b) A + A · B = A [F1.9]

Una frase come “Possono votare i cittadini maggiorenni oppure i cittadini maschi emaggiorenni” contiene una parte che è superflua: se con A si indica l’insieme dei citta-dini maggiorenni e con B quello dei cittadini maschi, l’insieme dei cittadini maschi e

A

A

A

A

Figura F1.15a) A · A = Ab) A + A = A

a)

a)

b)

b)


maggiorenni (A · B) è contenuto in quello più ampio dei cittadini maggiorenni, dunqueè inutile specificarlo nella frase.

La rappresentazione su mappe di Venn (figura F1.16) mostra facilmente la partesuperflua delle due frasi. Altrettanto semplice è la dimostrazione per perfetta indu-zione, cioè mediante tabelle della verità.

Il principio di dualità

La tabella F1.5 riporta le proprietà e le leggi del reticolo delle variabili binarie con glioperatori AND e OR. Si è visto che ciascuna di esse consiste in due relazioni diversema simili nella forma. Si osserva dalla tabella che, per ciascuna delle proprietà del re-ticolo, presa una delle due relazioni e sostituendo ogni segno · con un + e ogni segno +con un · si ottiene l’altra. Come mostra la tabella, questa regola funziona ancora nelcaso delle leggi di identità, di annullamento e dei complementi a patto che gli 1 e 0della relazione di partenza vengano sostituiti rispettivamente da 0 e da 1. Tutto ciò siriassume dicendo che le proprietà e le leggi del reticolo sono duali.

In generale da ogni espressione valida con variabili binarie, AND e OR, se ne puòscrivere una duale altrettanto valida sostituendo il + con il · e gli 1 con gli 0 e viceversa.

È questo il principio di dualità che si può riformulare nel seguente modo: se me-diante le leggi del reticolo si dimostra una nuova proprietà espressa come relazione traespressioni con variabili e operatori + e · , allora anche la forma duale della relazione èvera (e perciò non è necessario dimostrarla).

A

A (A B)

B

I(A B)

(A B)

A

A

B

I(A B)

Figura F1.16Verifica su mappedi Venn dellaidempotenza.

Tabella F1.5Dualità delle proprietà del reti-colo delle variabilibinarie.

Leggi/Proprietà Relazione a Relazione b

Associativa A + (B + C ) = A + (B + C ) A · (B · C ) = A · (B · C )

Commutativa A + B = B + A A · B = B · A

Idempotenza A + A = A A · A = A

Assorbimento A + (A · B ) = A A · (A + B ) = A

Identità A + 0 = A A · 1 = A

Annullamento A + 1 = 1 A · 0 = 0

Complementi A + A–

= 1 A · A–

= 0

Dalle espressioni a sinistra della freccia si ricavino per dualità quelle a destra:

A · 0–––

= 1 → = 0;

A · B + 1 = 1 → (A + B) · 0 = 0;

= → = A B C⋅ ⋅A B C+ +A B C+ +A B C⋅ ⋅

A + 1

ESEMPIO 8

Dalla tabella della verità della funzione AND si ricavi la funzione duale.

■ Il procedimento è in parte riportato in tabella F1.6: latabella della AND è stata complementata in ogni sua cella;si è così ottenuta la seconda tabella nella quale è ricono-scibile la funzione OR.

La frase che definisce la AND: “A · B vale 1 solo seentrambe le variabili valgono 1” diviene: “A + B vale 0solo se entrambe le variabili valgono 0”.

ESEMPIO 9

Il principio di dualità si applica anche al caso di definizioni o verifiche mediante ta-belle. Se y = f(A, B) è una funzione definita mediante tabella della verità, seguendo laregola di sostituzione di 1 con 0 e 0 con 1 e riordinando la tabella si ricava la funzioneduale y

d= f

d(A, B) di y.

Tabella F1.6Dualità della AND edella OR.

A B A·B

0 0 0

0 1 0

1 0 0

1 1 1

A B A+B

1 1 1

1 0 1

0 1 1

0 0 0

Principiodi dualità


F1.7 L’algebra di Boole delle variabili binarieSi è precedentemente detto che l’insieme delle variabili binarie con gli operatori ANDe OR ha la struttura di un reticolo complementato. Inoltre, come si vedrà qui di seguito,in esso vale la proprietà distributiva tra gli operatori AND e OR. Si dice allora che essoè un reticolo complementato e distributivo o, più concisamente e in omaggio a GeorgeBoole, che esso è un’algebra di Boole.

Proprietà distributiva

Il prodotto logico per una somma si può eseguire distribuendolo su ciascuno degli ad-dendi e poi eseguendo la somma logica dei risultati parziali.

La somma logica per un prodotto di operandi si può eseguire distribuendola su cia-scuno dei fattori e eseguendo il prodotto dei risultati parziali.

a) A · (B + C) = A · B + A · C b) A + (B · C) = (A + B) · (A + C) [F1.10]

La prima relazione è del tutto simile a quella ben nota dell’aritmetica; la seconda re-lazione è duale della prima, ma non ne ha una simile nell’aritmetica.

La tabella F1.7 dimostra la validità della seconda relazione: prima si sono ricavatele funzioni parziali B · C, A + B e A + C, poi i valori assunti dal primo e dal secondomembro della relazione A + (B · C) = (A + B) · (A + C). Le due colonne evidenziate ingrigio, che ne contengono i valori, risultano identiche.

Per il principio di dualità anche l’altra espressione della proprietà distributiva restadimostrata. In alternativa a questa dimostrazione si può ricorrere alle mappe di Vennindividuando i due insiemi corrispondenti ai termini dell’equazione e verificandone lacoincidenza.

Tabella F1.7Verifica dellaproprietàdistributiva.

A B C B·C A+(B·C ) A+B A+C (A+B )·(A+C )

0 0 0 0 0 0 0 0

0 0 1 0 0 0 1 0

0 1 0 0 0 1 0 0

0 1 1 1 1 1 1 1

1 0 0 0 1 1 1 1

1 0 1 0 1 1 1 1

1 1 0 0 1 1 1 1

1 1 1 1 1 1 1 1

F1.8 Teoremi dell’algebra di BooleNelle dimostrazioni che seguono si ricorrerà a passaggi algebrici; sono altrettanto va-lidi metodi grafici (Venn) o il ricorso alla perfetta induzione.

Per il principiò di dualità sarà sempre sufficiente dimostrare una delle due relazioni duali.

Legge di unificazione o di adiacenza

a) A · B + A · B–

= A b) (A + B) · (A + B–) = A [F1.11]

Dimostrazione: A · B + A · B–

= A · (B + B–) = A · 1 = A

Nei passaggi si sono applicate nell’ordine: la proprietà distributiva, la legge deicomplementi e la legge di identità. Per il principio di dualità anche la seconda formaresta dimostrata.


Secondo teorema di assorbimento

a) A + A–

· B = A + B b) A · (A–

+ B) = A · B [F1.12]

Dimostrazione: A + A–

· B = (A + A–) · (A + B) = 1 · (A + B) = A + B

Si sono applicate nell’ordine: la proprietà distributiva della somma rispetto al pro-dotto, la legge dei complementi e quella di identità.

Teorema del consenso

a) AB + BC + A–C = AB + A

–C b) (A + B)(B + C)(A

–+ C) = (A + B)(A

–+ C) [F1.13]

Dimostrazione:

AB + BC + A–C = AB + (A + A

–)BC + A

–C = (AB + ABC) + (A

–BC + A

–C) =

= AB(1 + C) + A–C(B + 1) = AB + A

–C

Nel primo passaggio si è moltiplicato BC per (A + A–); poi si sono applicate la pro-

prietà distributiva, la associativa, ancora la proprietà distributiva, la legge di identità einfine le leggi di annullamento.

Teorema di De Morgan

a) A · B–––

= A–

+ B–

b) = A–

· B–

[F1.14]

Il complemento del prodotto logico di due variabili è uguale alla somma logica deiloro complementi, e il complemento della somma logica è uguale al prodotto logico deicomplementi. Come al solito le due espressioni sono una la duale dell’altra.

Dimostrazione: Si è visto che due variabili binarie sono una il complemento dell’altrase il loro prodotto vale sempre 0 e la loro somma sempre 1.

Dunque (A–

+ B–

) e (A · B) sono una la negazione dell’altra, come il teorema afferma,se la loro somma fa 1 e il loro prodotto fa 0.

In effetti:

1) (A–

+ B–) + A · B = ((A

–+ B

–) + A ) · ((A

–+ B

–) + B ) = (A

–+ B

–+ A) · (A

–+ B

–+ B) =

= (1 + B–)(1 + A

–) = 1

2) AB · (A–

+ B–) = ABA

–+ ABB

–= 0 + 0 = 0

Nella prima riga si sono applicate nell’ordine la proprietà distributiva della sommarispetto al prodotto, la proprietà associativa, le leggi dei complementi e di annulla-mento. Nella seconda riga: la proprietà distributiva e la legge dei complementi.

Con ciò il teorema è dimostrato.

La figura F1.17 mostra l’applicazione del teorema di De Morgan alle porte logi-che: l’equivalente di una porta NAND è una OR con gli ingressi negati, e l’equivalentedi una porta NOR è una AND con gli ingressi negati. Dal punto di vista grafico e mne-monico, nel passaggio da un circuito al suo equivalente il negatore si trasferisce dal-l’uscita agli ingressi della porta logica distribuendosi su ciascuno di essi e questa si tra-sforma da AND in OR, o da OR in AND.

A B+

Augustus DeMorgan,matematico,(India, 1806 –Inghilterra, 1871)

A

ABB

A

A A · BB

B

A B

A

B

B

Figura F1.17Il teoremadi De Morganapplicato alle porteAND e OR.

Se poi si aggiunge una NOT sulle uscite di ciascuno dei circuiti di figura F1.17 siottiene anche il seguente risultato (figura F1.18): la AND di A e B si può realizzare uti-lizzando una NOR con ingressi negati; la OR di A e B si può realizzare mediante unaNAND con ingressi negati.

Ciò del resto discende dalla proprietà della doppia negazione e dall’applicazionedel teorema di De Morgan ad A · B

––– e :

A · B = = (A + B) = = [F1.15]

D’altra parte si è visto che con le NAND o con le NOR è possibile realizzare leNOT. Dunque con le sole porte NAND si possono realizzare le NOT, le AND, le OR ele NOR; con le sole porte NOR si possono realizzare le NOT, le OR, le AND, leNAND. In pratica, a quanto pare (e come è effettivamente), le NAND da sole o le NORda sole bastano a comporre ogni frase contenente proposizioni semplici; le omonimeporte logiche bastano da sole a realizzare ogni tipo di circuito logico. Per questo mo-tivo le porte NAND e le NOR sono dette universali.

A B⋅A B+A B+A B⋅

A B+

Applicare il teorema di De Morgan all’espressione .

■ = + ( ) + 1–

= A–

+ B–

+ C–

· D–

+ 0

Dal confronto dell’espressione data e di quella finale si nota il seguente meccanismo: il ne-gatore si è spezzato distribuendosi su ciascuna variabile e su ciascuna costante, i · sono stati so-stituiti da + e i + da · ; in particolare l’effetto della negazione sulle costanti è quello di cambiaregli 0 con 1 e gli 1 con 0.

C D+ABAB C D( )+ ⋅1

AB(C + D) 1⋅ESEMPIO 10

Il circuito di figura F1.19 esegue il confronto tra i suoi ingressi considerati come numeri binaridi un solo bit e segnala con uno 0 alle sue uscite quale di tre eventi, A > B, A = B, o A < B èin corso.Ricavare 1) la tabella della verità del circuito, 2) le espressioni algebriche di y

1, y

2e y

3, 3) ap-

plicare il teorema di De Morgan alle espressioni di y1, y

2e y

3e, se possibile, semplificarle.

ESEMPIO 11

A

ABB

A

A A · BB

B

A B

A

B

B

Figura F1.19Comparatore didue bit.

Figura F1.18Realizzazione di AND mediante NOR e di OR mediante NAND.

A

y1

y2

y3

1

2

3

4

5

6

89

10

1112

13

74LS00B

NAND e NORcome portelogiche universali

Generalizzazioni del teorema di De Morgan

Il teorema di de Morgan si applica anche al caso di NAND e NOR con più ingressi. Perverificarlo è sufficiente considerare il caso di una NAND con tre ingressi, suddividereil prodotto mediante la proprietà associativa e applicare il teorema a ciascuna delle dueparti.

= = ( ) + C–

= (A–

+ B–

) + C–

= A–

+ B–

+ C–

[F1.16]

Più in generale il teorema si può applicare ordinatamente a qualsiasi espressionebooleana:sia E(A, B, C, ..., 0, 1, +, ·) un’espressione booleana in cui compaiono le variabili A, B,C, ... , le costanti 0 e 1, e i segni + e ·, dal teorema di De Morgan discende che:

= E(A–, B

–, C

–, ...,1, 0, ·, +) [F1.17]

Teorema di espansione di Shannon o dello sviluppo di funzioni booleane

Siano f(A) una funzione booleana della variabile A, f(0) il valore di f(A) quando A = 0e f(1) il valore di f(A) quando A = 1, allora valgono le seguenti relazioni:

a) f(A) = A · f(1) + A–

· f(0) b) f(A) = (A + f(0)) · (A–

+ f(1)) [F1.18]

La prima delle equazioni afferma che il valore della funzione f(A) è f(0) se A = 0 op-pure f(1) se A = 1. La seconda equazione è la duale della prima, e in questo caso af-ferma esattamente la stessa cosa.

La dimostrazione per completa induzione è immediata: se è A = 1, sostituendolonella prima relazione si ottiene l’identità f(1) = f(1); se invece è A = 0 si ottienef(0) = f(0).

Anche la seconda relazione si può verificare per perfetta induzione ma, data la dua-lità, ciò non è necessario.

E A B C( ,� ,� ,�...,� ,� ,� ,� )0 1 + ⋅

AB( )AB CABC

■ 1) Si predispone una tabella della verità con i due ingressi e le uscite delle porteNAND, poi, per ciascuna combinazione degli ingressi A e B e seguendo sul circuito i se-gnali, si calcolano prima l’uscita della prima NAND, poi nell’ordine y

1, y

3, y

2. Nel fare ciò

aiuta ricordare che la funzione NAND vale 0 solo se entrambi i suoi ingressi valgono 1.Si ottiene così la tabella F1.8.

La tabella mostra che le tre funzioni indicano con uno zero l’esito del confronto tra idue bit A e B: y

1= 0 indica che A > B; y

3= 0 che A < B; y

2= 0 che A = B.

2) L’uscita della prima NAND è uguale ad AB––

; questa è anche un ingresso per la seconda e laterza NAND le cui uscite sono perciò:

e

Queste a loro volta sono ingressi per la quarta NAND la cui uscita vale perciò:

3) y1

= AB––

· A = (A–

+ B–) · A = AB

–; y

3= AB

––· B = (A

–+ B

–) · B = A

–B;

y2

= = AB––

· A + AB––

· B = AB––

· (A + B) = (A–

+ B–) · (A+ B) = A

–B + AB

–.

Nel calcolo di y2

si sono applicate nell’ordine anche la proprietà della doppia negazione, ladistributiva, e la legge dei complementi.

Si potrebbe compilare la tabella della verità delle funzioni ora ricavate; la sua coincidenzacon la tabella costruita sulla base del circuito logico confermerebbe la correttezza dei risultati.

AB A AB B⋅ ⋅ ⋅

y y y AB A AB B2 1 3= ⋅ = ⋅ ⋅ ⋅

y AB B3 = ⋅y AB A1 = ⋅

A B AB––

y1

y3

y2

0 0 1 1 1 0

0 1 1 1 0 1

1 0 1 0 1 1

1 1 0 1 1 0

Tabella F1.8Funzioni dei circuiti

F1.19.

Claude ElwoodShannon,matematico (USA,1916 – USA, 2002)


Il teorema fu a suo tempo enunciato dal matematico George Boole, che cercavaun’analogia tra la scomposizione di funzioni logiche e lo sviluppo in serie di funzionimatematiche. Il suo significato è più ampio di quanto possa apparire in prima lettura.Esso si applica infatti a qualunque funzione booleana f(x, A) di più variabili (x sta pertutte le altre variabili) e in questo caso f(x, 1) e f(x, 0) sono le funzioni ottenute da f(x,A) considerando i casi in cui A è presa come costante con valore 1 oppure con valore 0.

Si verifichi su un circuito logico la forma a) del teorema di Shannon per tutte le possibili fun-zioni della sola variabile A.

■ La figura F1.20 riporta la schema del circuito richiesto. Si può osservare che in essa A fun-ziona da abilitatore di una o l’altra delle due porte AND, consentendo il passaggio di f (1)quando A = 1, e di f (0) quando A = 0. In queste condizioni uno degli ingressi della porta OR valecomunque 0 e lascia passare il segnale abilitato. In altre parole l’ingresso A sceglie quale dei duesegnali d

1o d

2deve giungere in uscita.

ESEMPIO 12

d1 = f(1)

d0 = f(0)

y = f(A)74LS32

74LS08

74LS04

74LS08

1

1

1

5

6

1

1

2

2

2

2

3

3A

Le funzioni di una sola variabile sono in tutto 4, e sono riportate in tabella F1.9. Si può no-tare che queste funzioni sono definite da una tabella di due righe. Se si considera ciascuna co-lonna che definisce una funzione come un numero binario si vede che in questo caso si possonoesprimere solo i numeri che vanno da 0 a 3.

Nel caso della funzione f2

la verifica consiste nell’imporre sull’ingresso d0

il valore f(0) = 1,e sull’ingresso d

1il valore f(1) = 0. I valori sulle uscite delle porte logiche nei due casi A = 0 e

A = 1 si possono prevedere considerando che con A = 0 l’uscita della prima AND vale 0, quelladella seconda vale f(0) = 1, quindi y = f(0) = 1; e con A = 1 la prima AND dà f(1) = 0, la secondadà 0, quindi y = f(1) = 0.

A f0

f1

f2

f3

0 0 0 1 1 f(0)

1 0 1 0 1 f(1)

Tabella F1.9Tutte le funzionidi una sola variabile.

Figura F1.20Esempio 12.

Nella tabella F1.10 è definita la funzione f(A, B); accanto sono state riportate le funzionif(0, B) e f(1, B) ottenute dalla tabella completa della funzione prendendo le righe con A = co-stante; esse sono due funzioni di B, e in questo caso valgono rispettivamente B

–e B.

ESEMPIO 13

A B f(A,B) f(0,B) f(1,B)

0 0 1 1 –

0 1 0 0 –

1 0 0 – 0

1 1 1 – 1

Tabella F1.10Funzioni parziali di una funzionef(A, B).

■ Applicando la forma a) del teorema di Shannon si ottiene pertanto:

f(A, B) = A · f(1, B) + A–

· f(0, B) = A · B + A–

· B–

La funzione si può dunque realizzare mediante il circuito logico di figura F1.21.

A

f(1,B)

f(A,B)

A · f(1,B)

1

1

64

2

2

4

2

3

5

1

3

374LS08

74LS32

A · f(0,B)f(0,B)

B

74LS08

74LS04

74LS04

Figura F1.21Esempio 13.

Ese

rcit

azio

ni


Esercizio 1

Su mappa di Venn rappresentare .

Esercizio 2

Su mappa di Venn rappresentare .

Esercizio 3

Utilizzare uno dei due ingressi di una AND come abilitatore attivo a livello basso.

Esercizio 4

Utilizzare uno dei tre ingressi di una OR come abilitatore. Costruire la tabella della verità sintetica del disposi-tivo e dire se in questo caso l’abilitatore è attivo (cioè lascia che gli altri segnali abbiano effetto) quando si trovaal livello basso o al livello alto.

Esercizio 5

Dei tre ingressi di una AND utilizzarne due come abilitatori, uno attivo a livello basso e uno attivo a livello alto.Produrre lo schema logico.

Esercizio 6

Costruire la risposta di una AND quando ai due ingressi sono applicati i segnali di figura F1.22.

Esercizio 7

Lo stesso segnale rettangolare viene inviato ai due ingressi di un circuito. Il primo va direttamente sull’ingressoA di una AND, l’altro porta al secondo ingresso, B, della medesima AND ma attraverso tre porte NOT in cascata.Costruire la risposta della AND.

Esercizio 8

Il ritardo di propagazione del segnale attraverso un tipo di porte NOT vale 10 ns. Proporre un circuito che sfrut-tando l’alea statica fornisca impulsi positivi della durata di 50 ns; costruire la risposta y del circuito quando l’in-gresso è un’onda quadra di periodo 200 ns (figura F1.23).

A B+

A B⋅


A

B

Figura F1.22Segnalid’ingressoper la ANDdell’esercizio 6.

A

B

y

0 50 100 200 250 s

Figura F1.23Diagrammi perl’esercizio 8.

Ese

rcit

azio

ni


Esercizio 9

Utilizzare tre AND dell’integrato 7408 per ottenere una AND con 4 ingressi.

Esercizio 10

L’integrato 74LS09 contiene 4 AND open collector a due ingressi. Realizzare con esso una AND a 8 ingressi e di-mensionare la resistenza di pull-up in modo che sia possibile pilotare due ingressi di TTL-LS.

[Risultato: 666 ΩΩ< R < 1,97 kΩΩ]

Esercizio 11

Utilizzare le due NAND con 4 ingressi dell’integrato 7420 e le porte NOT che si ritengono necessarie per realiz-zare la decodifica dei codici binari di 11

de 14

d.

Esercizio 12

Utilizzare 3 integrati 7412, contenenti ciascuno 3 NAND con tre ingressi, per realizzare un decoder da 2 a 4 conabilitatore attivo a livello basso.

Esercizio 13

Compilare la tabella e produrre lo schema funzionale di un decoder da 3 a 8.

Esercizio 14

Realizzare una decodifica per numeri di 6 bit che riconosca il numero 47d.

Esercizio 15

Proporre un circuito che segnala con 1 logico sulla sua unica uscita la presenza ai suoi ingressi di un 24 o di un 22.

Esercizio 16

Un decoder con abilitatore deve riconoscere i codici dei numeri naturali da 0 a 31. Dire quante porte logichesono necessarie e quanti ingressi deve avere ciascuna di esse. Proporre uno schema parziale del circuito logicocon le ultime 4 decodifiche.

Esercizio 17

Proporre lo schema logico di un decoder da 3 a 8 con abilitatore e uscite attivi al livello alto; scrivere le espres-sioni algebriche per ciascuna delle uscite.

Esercizio 18

Proporre lo schema logico di un decoder da 3 a 8 con abilitatore e uscite attivi al livello basso; scrivere le espres-sioni algebriche per ciascuna delle uscite.

Esercizio 19

Disegnare il circuito logico di un decoder da 3 a 8 con due abilitatori di cui uno attivo al livello basso.

Esercizio 20

Scrivere le leggi del reticolo per l’insieme delle variabili binarie.

Ese

rcit

azio

ni


Esercizio 21

Scrivere la duale dell’espressione A–

· B–

+ 1 · (A · B + 0).

Esercizio 22

Semplificare l’espressione · C + A–

· BC + ABC + AB · C–.

[Risultato: C + AB]

Esercizio 23

Semplificare e dire quale regola si è applicata:

a) ; b) A +AB; c) A + A–B; d) A + AB

–.

Esercizio 24

Semplificare e dire quale regola si è applicata:a) AB + A

–B; b) AB + AB

–; c) AB + BC + 1; d) B + A

–BC.

Esercizio 25

Semplificare e dire quale regola si è applicata:a) AB + BCD + A

–CD; b) (A + B

–)(A + B + C);

c) (A + B–

+ C) · C–

+ A–; d) A(B + C

–) + (B + C

–)D + A

–D.

[Risultato: a) AB + A–

CD; b) A + B–

C; c) A + C–; d) AC

–+ A

–D + AB]

Esercizio 26

Dimostrare per perfetta induzione la proprietà distributiva del prodotto rispetto alla somma.

Esercizio 27

Applicare il teorema di De Morgan alle seguenti espressioni ed eventualmente semplificare:

a) ; b) ; c) ; d) .[Risultato: c) A + B

–+ C

–; d) 1]

Esercizio 28

Del circuito di figura F1.24: a) applicando il teorema di De Morgan, ricavare le espressioni algebriche sempli-ficate delle funzioni y

1, y

2, y

3; b) ricavare le loro tabelle della verità; c) dire sinteticamente quale funzione arit-

metica svolge.[Risultati: y

1= A

–B

y2

= A · B + A–

· B–

y3

= AB–

]

( ) ( ) ( )A B B C A C+ ⋅ + ⋅ +AB BC AC+ +A B C⋅ +A B C+ +

A BC+

AB

8

9

10

1311

12

13

2

46

5

y3

y274LS02A

B

y1

Figura F1.24Circuito logicodell’esercizio 28.

Esercizio 29

Applicare il teorema di Shannon alla funzionedi tabella F1.11 rispetto alla variabile A.

A B f(A,B) f(0,B) f(1,B)

0 0 0

0 1 1

1 0 1

1 1 0

Tabella F1.11Funzione dell’esercizio 29.

Esercizio 30

a) Applicare alla funzione di tabella F1.12 il teorema di Shannon rispetto alla variabile A.b) Ripetere l’esercizio applicandolo alla variabile B.

Ese

rcit

azio

ni


A B C f() f(0, B, C) f(1, B, C) f(A, 0, C) f(A, 1, C)

0 0 0 0

0 0 1 1

0 1 0 1

0 1 1 0

1 0 0 1

1 0 1 0

1 1 0 0

1 1 1 1

Tabella F1.12Esercizio 30.


1. Dire in che modo alle variabili binarie corrispondono sottoinsiemi nelle mappe di Venn.

2. Spiegare perché la rappresentazione di due variabili indipendenti su mappa di Venn deve prevedere che i dueinsiemi a esse corrispondenti abbiano una parte in comune.

3. Definire con una frase del tipo “se B vale 1 allora ….. ma se vale 0 allora .....” la relazione tra due variabili Ae B nel caso in cui i due insiemi rappresentativi di A e B non abbiano punti in comune e non siano uno il com-plemento dell’altro.

4. Definire la relazione tra due variabili A e B nel caso che l’insieme rappresentativo di B sia contenuto in quellodi A, ma non coincida con esso.

5. Il prodotto di due variabili A e B fa sempre 0. Rappresentare su mappa di Venn A e B, e spiegare perché que-sta condizione non basta per dire che A e B sono una il complemento dell’altra.

6. La somma di due variabili A e B fa sempre 1. Spiegare perché ciò non basta per affermare che esse sono unail complemento dell’altra.

7. Spiegare cosa può significare la relazione A > B nel caso di due variabili binarie.

8. Dire in che modo si possono utilizzare NAND e NOR per ottenere NOT.

9. Spiegare il concetto di alea statica.

10. Dire che cos’è in matematica un reticolo.

11. Enunciare le proprietà caratteristiche di un reticolo.

12. Spiegare il principio di dualità.

13. Scrivere le due espressioni della proprietà distributiva degli operatori AND e OR.

14. Verificare mediante tabella la proprietà distributiva della OR rispetto alla AND.

15. Mediante mappe di Venn verificare la proprietà distributiva della somma rispetto al prodotto.

16. Dimostrare la legge di adiacenza utilizzando la forma b).

17. Dimostrare il secondo teorema di assorbimento nella sua forma b).

18. Dimostrare il teorema del consenso nella sua forma b).

19. Dimostrare il teorema di De Morgan nella sua forma b).

20. Spiegare perché si può ottenere una AND da una NOR negandone gli ingressi.

21. Spiegare come si può ottenere una OR utilizzando solo porte NAND.

22. Spiegare il teorema di Shannon dello sviluppo di funzioni applicandolo al caso di una funzione di due variabili.

Test di verifica

Ese

rcit

azio

ni




1. Su una mappa di Venn due variabili binarie indipendenti A e B sono rappresentate da:

due insiemi del tutto separati.

due insiemi A e B di cui uno contiene l’altro.

due insiemi con qualche punto comune più piccoli dell’insieme universo.

due insiemi con tanti punti in comune e tali da riempire, insieme, tutto l’insieme universo.

2. Su una mappa di Venn due insiemi che corrispondono alla variabile A e alla sua negazione:

non hanno punti in comune e la loro unione non copre l’insieme universo.

condividono solo i punti di confine e la loro intersezione è un insieme praticamente vuoto.

uniti fanno l’insieme universo ma singolarmente danno l’insieme vuoto.

uniti coprono l’insieme universo mentre la loro intersezione è un insieme vuoto.

3. Su una mappa di Venn il massimo limite inferiore di due insiemi A e B che non hanno punti in comune:

è l’insieme vuoto.

è l’insieme universo meno A e B.

è l’unione di A e B.

è l’insieme universo.

4. Il minimo limite superiore di due insiemi A e B con B che contiene A:

è A.

è B.

è l’insieme intersezione di A e B.

è l’insieme vuoto.

5. Le mappe di Venn sono utili per:

dimostrare la proprietà distributiva dell’unione e dell’intersezione.

la dimostrazione di semplici proprietà degli operatori aritmetici.

dimostrare che i sottoinsiemi di I rappresentano le variabili binarie.

dimostrare alcune semplici proprietà degli operatori · e + nell’insieme delle variabili binarie.

6. Gli operatori AND e OR:

rappresentano il massimo limite inferiore e il minimo limite superiore di due variabili binarie.

sono operatori universali.

possiedono tutte le proprietà del reticolo e la proprietà distributiva.

sono sufficienti a comporre ogni tipo di frase fatta con proposizioni semplici.

7. LÕalgebra di Boole:

è un insieme di regole che valgono per le operazioni AND e OR.

è un insieme complementato e distributivo.

si basa sulle operazioni binarie.

è un reticolo complementato e distributivo.d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

Ese

rcit

azio

ni


8. La legge dei complementi afferma che:

A e NOT (A) sono una il complemento dell’altra.

A + A–

= 0.

A–

+ 0 = 1.

A + A–

= 1 e A · A–

= 0.

9. La legge di annullamento dice che:

A · I = 0 e A + I = 1.

A · 1 = A e A · 0 = 0.

A + 1 = 1 e A · 0 = 0.

A + 0 = A e A · 1 = A.

10. La proprietà di assorbimento dice che:

B · (A + B) = B e B + A · B = B.

A · (A + B) = A e A + A · B–

= A.

AB + AB–

= A e (A + B) · (A + B–

) = A.

A · AB = AB e A + (A + B) = A + B.

11. È corretto dire che sono duali una dell’altra:

la OR e la NOR.

la funzione NOR e la NAND.

la AND e la NOR.

la AND e la NOR con ingressi negati.

12. Il concetto di abilitazione discende:

dalle leggi di assorbimento e di idempotenza.

dalle proprietà della AND e della OR.

dalla proprietà associativa.

dalle leggi di identità e di annullamento.

13. Il teorema di De Morgan afferma che:

A–

· B–

= e A–

+ B–

= AB––

.

e .

= A–

+ B–

e A–

+ B–

= AB––

.

= A–

· B–

e A–

· B–

= .

14. Per il teorema di scomposizione funzionale:

f(A, B) = B–

· f(0, B) + B · f(1, B).

f(A, B) = A–

· f(0, B) + B · f(1, B).

f(A, B) = (A–

+ f(1, B)) · (A + f(0, B)).

f(A, B) = A–

+ f(1, B) + A + f(0, B).d

c

b

a

A B+A B+d

A B⋅c

AB A B= +A B A B+ = ⋅b

A B+a

d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

Sviluppo e realizzazionedi funzioni booleane

377

F2

Una funzione booleana è definita dalla sua tabella della verità o, ciò che è lo stesso, dai suoiuno, oppure dai suoi zero; ciascuno dei suoi uno si manifesta al verificarsi di una particolarecombinazione di valori delle variabili di ingresso; la funzione cioè vale 1 se una o l’altra di que-ste combinazioni si realizzano, altrimenti vale zero. Perciò, data una funzione booleana, deve es-sere possibile scrivere un’espressione algebrica fatta di OR, AND e NOT delle variabili che ri-specchia la tabella della funzione. La traduzione in circuito logico di questa espressione è poicosa relativamente semplice.

F2.1 Tutte le funzioni di n variabiliFunzioni di 2 variabili

Ogni funzione di due variabili ha una tabella della verità di quattro righe oltre all’in-testazione; una riga per ciascuna combinazione di valori delle sue variabili. Se siguarda alla colonna che definisce la funzione come a un numero di quattro bit con lecifre più significative più in alto, si comprende che a ogni funzione si può associare unnumero di quattro bit. Le funzioni di due variabili che si possono definire sono perciòin tutto 16 e si possono indicare con f

0.. f

F. Esse sono tutte riportate in tabella F2.1. La

tabella riporta anche il nome o l’espressione algebrica di ciascuna funzione.

A B f0

f1

f2

f3

f4

f5

f6

f7

f8

f9

fA

fB

fC

fD

fE

fF

0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 AND AB–

A A–B B XOR OR NOR XNOR B

–A + B

–A–

A–

+ B NAND 1

Tabella F2.1Tutte le funzioni

di due variabili.

Operatori XOR e XNOR

In particolare si notino la funzione f6, la XOR, acronimo di eXclusive OR, cioè una OR

salvo il fatto che non vale 1 se i due ingressi coincidono, e perciò detta anche anticoin-cidenza, e la funzione f

9, la XNOR, eXclusive NOR, che è esattamente una XOR ne-

gata, ed è come una NOR salvo il fatto che vale 1 anche se entrambi gli ingressi val-gono 1. Anche la XOR e la XNOR si possono considerare come operatori e in tal casosi rappresentano con i simboli e , così si può scrivere y = XOR(A, B) = A B e

y– = XNOR (A, B) = A B. Poiché queste funzioni sono utilizzate abbastanza di fre-quente, a ciascuna di esse è stato assegnato un simbolo grafico; sono disponibili circuitiintegrati che le realizzano.

La figura F2.1 riporta le tabelle della verità e i simboli grafici della XOR e dellaXNOR.

·+·+


Si può ora riconoscere che le tabelle della verità della funzione y2

dell’esempio 12e della funzione f(A, B) dell’esempio 14 nel precedente capitolo sono esattamentequella della XOR e quella della XNOR, dunque per queste due funzioni valgono leespressioni algebriche allora ricavate:

XOR(A, B) = A B = AÐ

B + A BÐ

[F2.1]

XNOR(A, B) = A B = A á B + AÐ

á BÐ

[F2.2]

Una delle applicazioni della XOR consiste nell’utilizzare un suo ingresso per deci-dere se negare o no il segnale che arriva sull’altro. Si nota infatti dalla tabella della veritàche, preso A come controllore, se A = 0 l’uscita è uguale a B; se invece A = 1 l’uscita valeBÐ. Analogo discorso vale per la XNOR, ma qui è A = 0 che impone B

Ðin uscita.

Proprietà associativa della XOR

Queste ultime osservazioni si possono applicare alla XOR di A con (B C):

se A = 0 A (B C) = B C, e se A = 1 A (B C) = B C

Si ricava così la tabella F2.2.

Si applichino ora le espressioni [F2.1] e [F2.2] alla XOR diA B con C si ottiene:

(A B) C = (A BÐÐÐÐ

) · C + (A B) · CÐ

=

= (A · B + AÐ

· BÐ) · C + (A

ÐB + AB

Ð) · C

Ð

Da cui: (A B) C = ABC + AÐBÐC + A

ÐBC

Ð+ AB

ÐCÐ

Si può verificare che gli 1 di questa funzione sono esatta-mente quelli di tabella F2.2, dunque

A (B C) = (A B) C [F2.3]

Si dimostra così che per la XOR vale la proprietà associativa.

Si può verificare che valgono anche la proprietà commutativa e la proprietà distri-butiva del prodotto logico rispetto alla XOR. Si noti inoltre che A (B C) vale 1solo se la combinazione di valori ABC ha un numero dispari di uno.

Gli integrati 74XX86 e 4077, di cui si riportano gli schemi funzionali in figuraF2.2, sono rispettivamente un quadruplo XOR e un quadruplo XNOR.

Funzioni di n variabili

Una funzione di n variabili è definita da una tabella di 2n righe oltre all’intestazione,

tante quante le possibili combinazioni di valori delle variabili. Se n = 3 le righe sono 8, dunque la colonna che definisce la funzione ha 8 bit, e

le funzioni che è possibile definire sono in tutto 256. Con n = 4 si possono definire216 = 65536 funzioni, con n = 5 se ne possono definire 232 = 4.294.967.296. La re-gola di calcolo è 2^(2n), cioè 2 elevato a 2n.

++

++++

++

++++

+

·++→+++→

+

·

+

A

B

A

B

C

XOR

XNOR

C

Figura F2.1Tabella e simbolidi XOR e XNOR.

A B A B A B

0 0 0 1

0 1 1 0

1 0 1 0

1 1 0 1

XOR XNOR

·+

A B C A (B C )

0 0 0 0

0 0 1 1

0 1 0 1

0 1 1 0

1 0 0 1

1 0 1 0

1 1 0 0

1 1 1 1

++Tabella F2.2XOR di 3 variabili.

XOR e XNORcome negatorio ripetitori

F2 • Sviluppo e realizzazione di funzioni booleane 379

Poiché ogni funzione è definita dalla sua tabella della verità, se si stabilisce in cheordine si dispongono le colonne con i valori delle variabili è possibile identificare inmodo univoco ogni funzione con un numero, nello stesso modo in cui lo si è fatto intabella F2.1. Per esempio la colonna che definisce la funzione f

7Bdi tre variabili ABC

contiene dall’alto verso il basso la sequenza 0111.1011.

F2.2 Applicazione del teorema di Shannonallo sviluppo di funzioni di n variabili

Si consideri una funzione booleana di due variabili f(A,B) e si applichi la forma a)del teorema di Shannon, espressione F1.18 a, prima rispetto alla variabile A, poi lo siapplichi alle due sotto-funzioni f(0, B) e f(1, B), e infine si calcoli l’espressione alge-brica complessiva per la funzione data:

[F2.4]

Anche questo risultato sembrerebbe scontato: dopo tutto l’espressione trovatasignifica che se la coppia AB vale 11, allora la funzione vale f(1,1); oppure, se ABvale 10, la funzione vale f(1,0) ecc.

La figura F2.3 mostra il circuito logico corrispondente all’espressione [F2.4]. Gliingressi A e B funzionano come abilitatori delle porte AND da essi controllati e, a se-conda della combinazione di valori da essi assunti, abilitano uno degli ingressi d

3, d

2, d

1e d

0su ciascuno dei quali è imposto il valore che la funzione f(A, B) deve assumere in

corrispondenza alla combinazione di A e B che lo abilita: AB fa passare f(1,1) se in in-gresso c’è il codice 11, AB

–fa passare f(1,0) se in ingresso c’è 10 e così di seguito.

f A B AB f AB f AB f A B f( , ) ( , ) ( , ) ( , ) (= ⋅ + ⋅ + ⋅ + ⋅ ⋅1 1 1 0 0 1 00 0, )

f A B A B f B f A B f B( , ) ( ( , ) ( , ) ) ( ( , )= ⋅ ⋅ + ⋅ + ⋅ ⋅ + ⋅1 1 1 0 0 1 ff ( , ) );0 0

f B B f B f( , ) ( , ) ( , );0 0 1 0 0= ⋅ + ⋅

f A B A f B A f B f B B f B( , ) ( , ) ( , ); ( , ) ( , )= ⋅ + ⋅ = ⋅ + ⋅1 0 1 1 1 ff ( , );1 0

891011121314

Quad XOR

VCC

Vdd

Vss

Quad XNOR

74LS86

GND

4077

7654321

7654321

891011121314

Figura F2.2Integrati con porteXOR e con porteXNOR.


L’espressione F2.4 tuttavia dà informazioni importanti per lo sviluppo di qua-lunque altra funzione di n variabili.

1) L’espressione di f(A,B) è la somma logica di tanti termini quante le possibili combi-nazioni delle variabili, ciascuno dei quali è il prodotto del valore della funzione per unaAND di decodifica di quella combinazione (AB decodifica il codice 11, AB

–decodifica

10, e così via).

2) Questo discorso si applica a funzioni booleane di qualsiasi numero di variabili, peresempio una funzione di tre variabili f(A,B,C) vale f(1,1,1) se è ABC = 111, e valef(1,1,0) se è ABC = 110, ... .

3) Nella forma a) di Shannon lo sviluppo completo di una funzione di n variabili con-terrà la somma di tutti i 2n prodotti costituiti ciacuno dal valore della funzione assuntoper una combinazione di valori delle variabili per il prodotto di decodifica di quellacombinazione.

4) Applicando il principio di dualità alla [F2.4] si ottiene direttamente l’espressionedello sviluppo completo di una funzione di due variabili nel caso si applichi la formab) del teorema di Shannon:

[F2.5]

Dunque nella forma b) lo sviluppo completo di una funzione di n variabili conterràil prodotto di 2n somme logiche costituite ciascuna dal valore assunto dalla funzioneper ciascuna delle combinazioni di valori delle variabili più la OR di decodifica diquelle combinazioni.

f A B A B f A B f A B f( , ) ( ( , )) ( ( , )) ( ( ,= + + ⋅ + + ⋅ + +0 0 0 1 1 0))) ( ( , ))⋅ + +A B f 1 1

A

d3 = f(1,1)

d2 = f(1,0)

d1 = f(0,1)

d0 = f(0,0)

B

AB á f(1,1)

f(A,B)

AB á f(1,0)

AB á f(0,1)

AB á f(0,0)

Figura F2.3Applicazionedel teoremadi Shannonalla realizzazionedi funzionedi due variabili.

ESEMPIO 1 Applicando il teorema della scomposizione funzionale si progetti il circuito logico che rea-lizza la funzione di tabella F2.3

■ Lo schema di figura F2.3 viene applicato imponendo ordinatamente in entrata sul terzo in-gresso delle AND i valori della tabella che definisce la funzione.

La figura F2.4 propone il circuito logico richiesto. Per realizzare la funzione OR si è appli-cato il teorema di De Morgan, ciò consente di utilizzare porte NAND e un minor numero di in-tegrati. Poiché l’integrato 7410 contiene solo 3 porte NAND, si è utilizzata la seconda NANDdell’integrato 7420 fissandone a livello alto il suo quarto ingresso, pin #5, non utilizzato. Si notila corrispondenza tra la sequenza di valori imposti in ingresso e quelli della colonna f(A,B) dellatabella.

Si noti inoltre che in questo caso la NAND che riceve in ingresso il valore 0 è in realtà inu-tile, essa infatti dà in uscita un 1 fisso, quindi per realizzare il circuito sono sufficienti quattroNAND da tre ingressi.

A B f(A, B)

0 0 1

0 1 0

1 0 1

1 1 1

Tabella F2.3Esempio 1.


Generalizzando si può fin da ora osservare che l’applicazione dello sviluppo fun-zionale implica l’eliminazione di tutti i prodotti che hanno come coefficiente un valore0 della funzione.

È possibile dimostrare che il teorema di Shannon vale in generale anche quando levariabili sono n.

Per una funzione booleana di tre variabili si può direttamente scrivere:

[F2.6]

Cioè se ABC = 111 la funzione vale f(1,1,1), ..., se ABC = 011 è f(A,B,C)) == f(0,1,1), ..., se ABC = 000 è f(A,B,C)) = f(0,0,0). Si tratta della somma di otto prodotticiascuno dei quali contiene come coefficiente il valore della funzione assunto per unaparticolare combinazione di ingresso e la corrispondente AND che riconosce (decodi-fica) quella combinazione. Vi sono incluse tutte le possibili combinazioni d’ingresso.

La forma duale di questa espressione è:

[F2.7]

Si tratta di una AND di OR. Per ciascuna combinazione di valori delle variabili c’èuna OR che lascia passare solo il corrispondente valore assunto dalla funzione; peresempio A

– + B + C abilita il passaggio di f(1,0,0).

⋅ + + + ⋅ + + +�( ( , , )) ( ( , , ))A B C f A B C f1 1 0 1 1 1

⋅ + + + ⋅ + + + ⋅ + + +�( ( , , )) ( ( , , )) (A B C f A B C f A B C0 1 1 1 0 0 ff ( , , ))1 0 1 ⋅

f A B C A B C f A B C f( , , ) ( ( , , )) ( ( , , ))= + + + ⋅ + + + ⋅0 0 0 0 0 1 (( ( , , ))A B C f+ + + ⋅0 1 0

+ ⋅ + ⋅ + ⋅ +ABC f ABC f A BC f A BC( , , ) ( , , ) ( , , )0 1 1 0 1 0 0 0 1 ⋅⋅ f ( , , )0 0 0

f A B C ABC f ABC f ABC f( , , ) ( , , ) ( , , ) ( ,= ⋅ + ⋅ + ⋅1 1 1 1 1 0 1 00 1 1 0 0, ) ( , , )+ ⋅ +A B C f

U2A1213

345

91011

910

1213

45

74LS10

74LS10

74LS10

74LS20

74LS20

U3B

12

6

8

8

6

U2B

21

R1

1K

1

A B

f(A,B)

1

1

GND

0

9 8

74LS04

U1DU2C

U3A12

Figura F2.4Realizzazionedel circuitodell’esempio 1.


F2.3 Il multiplexer (MUX) o selettore di linee di datoUn multiplexer (brevemente: MUX) possiede n ingressi di selezione, 2n ingressi didato e un’uscita. La combinazione di valori sugli ingressi di selezione decide qualedegli ingressi di dato va in uscita.

Nel circuito di figura F2.3 gli ingressi di selezione A e B decidono, scelgono, qualedei dati posti sugli ingressi d

3, d

2, d

1, d

0deve passare all’uscita; esso è un “1 of 4 line

data selector”. Il circuito di figura F1.20 è un “1 of 2 line data selector”; in esso il se-lettore A sceglie quale delle due linee d

1, d

0va in uscita. Questi due esempi suggeri-

scono che un multiplexer con un adeguato numero di ingressi sia utilizzabile per rea-lizzare qualunque funzione booleana.

I multiplexer integrati possiedono anche un abilitatore generale che abilita la lorofunzione o impone un livello fisso in uscita. Gli abilitatori conferiscono modularità:essi consentono di collegare più dispositivi simili per ottenerne uno con un maggiornumero di ingressi o di uscite. La figura F2.5 mostra lo schema logico di un mux da 4linee a una con abilitatore attivo al livello basso. Qui i selettori sono più propriamenteindicati con S

1e S

0.

E S1 S0

D3

D2

D1

D0

y

Figura F2.5MUX da 4 linee

a 1 con abilitatore.

Quando l’abilitatore vale 1 l’uscita y resta bloccata a 0 indipendentemente dagli al-tri ingressi. L’espressione algebrica per la funzione y è:

[F2.8]

Applicando il teorema di De Morgan il circuito di un multiplexer si può realizzareanche utilizzando solo porte NAND analogamente a quanto fatto in figura F2.4.

La tabella della verità di un dispositivo come questo, con sette ingressi, prevede 27

righe, ma è possibile sintetizzarla efficacemente con le sole 5 righe della tabella F2.4.La funzione di un multiplexer è sinteticamente indicata dalla sigla MUX e dal nu-

mero di ingressi di dato. Così “1 of 8 mux” indica che il multiplexer sceglie tra 8 lineedi dato, e perciò deve avere tre selettori.

Quando non interessa conoscere in dettaglio lo schema logico del dispositivo e sivuole rappresentarne solo la funzione è sufficiente uno schema come quello di figuraF2.6; in esso si riconosce un mux 1 of 8 con abilitatore attivo al livello basso. Si notiche, per coerenza di rappresentazione, l’indicazione E

–è stata posta prima del segno di

negazione; se la si fosse posta dopo il negatore, cioè all’interno del rettangolo, la si sa-rebbe indicata con E.

Oltre che nella realizzazione di funzioni booleane i multiplexer si applicano allautilizzazione di una linea di comunicazione da parte di più dispositivi. In questo casosi collega l’uscita di ciascun dispositivo su un diverso ingresso di dato del multiplexere si usano gli ingressi di selezione per far passare l’uno o l’altro dei segnali sugli in-gressi di dato.

y E S S D S S D S S D S S D= ⋅ + ⋅ + ⋅ + ⋅( )1 0 3 1 0 2 1 0 1 1 0 0

E S1

S0

y

1 x x 0

0 0 0 D0

0 0 1 D1

0 1 0 D2

0 1 1 D3

Tabella F2.4MUX 1 of 4.

D7

D6

D5

D4

D3

D2

D1

D0

S2 S1 S0

Y

E

Figura F2.6MUX 1 of 8.


Applicazione dei multiplexer alla realizzazione di funzioni booleaneIl teorema di Shannon della scomposizione di funzioni nella forma (a) porta a espres-sioni equivalenti a quelle dell’uscita di un MUX. Per rendersene conto è sufficiente so-stituire con i selettori le variabili cui si è applicato il teorema e le sotto-funzioni con gliingressi di dato del multiplexer. Dunque un mux è utilizzabile per realizzare funzionibooleane. Se il numero di selettori è uguale a quello delle variabili della funzione, gliingressi di dato del MUX che la realizza corrispondono esattamente ai valori assuntidalla funzione per ciascuna combinazione di valori delle sue variabili. Più in generalesi sviluppa la funzione assegnata rispetto a tante variabili quanti sono gli ingressi di se-lezione del MUX che si vuole utilizzare, e sugli ingressi di dato si applicano le uscitedi blocchi che realizzano le sotto-funzioni delle variabili rimanenti.

ESEMPIO 2Scrivere l’espressione algebrica della funzione d’uscita del multiplexer 1 of 8.

■ Il circuito logico di questo dispositivo è simile a quello di figura F2.5 ma ora gli ingressi diselezione sono tre e controllano 8 linee abilitandone una sola per volta. La linea D

7è abilitata se

S2S

1S

0 = 111, la D

6 se S

2S

1S

0 = 110 …; la D

0. se S

2S

1S

0 = 000. A ciascuna di queste condizioni cor-

risponde una AND abilitata dalla combinazione S2S

1S

0 uguale al numero della linea controllata.

Ad esempio la AND che controlla D4

deve essere abilitata da S2S–

1 S–

0.

In conclusione l’espressione [F2.8] viene estesa come segue al caso di tre selettori:

+ ⋅ + ⋅ + ⋅ + ⋅S S S D S S S D S S S D S S S D2 1 0 3 2 1 0 2 2 1 0 1 2 1 0 0 )

y E S S S D S S S D S S S D S S S D= ⋅ + ⋅ + ⋅ + ⋅( 2 1 0 7 2 1 0 6 2 1 0 5 2 1 0 4 ++

ESEMPIO 3Verificare la corrispondenza tra le espressioni dello sviluppo funzionale di una funzione f(A, B)applicata alla sola variabile A e della funzione d’uscita di un MUX 1 of 2.

■ A parte l’abilitatore del MUX, che va posto sul livello che lo rende attivo, si hanno le espres-sioni:

e

Se si impone S0

= A; f(1, B) = D1

e f(0, B) = D0.

le due espressioni coincidono.

y S D S D= ⋅ + ⋅0 1 0 0f A B A f B A f B( , ) ( , ) ( , )= ⋅ + ⋅1 0

ESEMPIO 4Si utilizzi un mux 1 of 8 per realizzare la funzione y(C, B, A) di tabella F2.5.

■ Il numero di selettori del mux da utilizzare è uguale a quellodelle variabili della funzione. Su ciascun ingresso di dato del muxva posto il valore che la funzione assume per la combinazione divalori d’entrata che seleziona quel dato. La figura F2.7 mostra loschema logico funzionale del circuito richiesto.

C B A y

0 0 0 0

0 0 1 1

0 1 0 1

0 1 1 0

1 0 0 0

1 0 1 1

1 1 0 0

1 1 1 1

Tabella F2.5Funzione y( ) dell’esempio 4.

0

D7

D6

D5

D4

D3

D2

D1

D0

+VCC

1

R1

11

0

0

0

E

Y

y(C,B,A)

C B A

FIgura F2.7Realizzazionedella funzioneesempio 4.


F2.4 Forme canoniche Nella forma a) lo sviluppo completo di una funzione di n variabili conterrà la sommadi 2n prodotti costituiti dai valori assunti dalla funzione in ciascuna delle combinazionidi valori delle variabili per i prodotti di decodifica di quelle combinazioni. Di tutti que-sti prodotti restano nella somma solo quelli i cui coefficienti sono non nulli, corrispon-denti cioè alle combinazioni di valori per le quali la funzione vale 1.

Nella forma b) lo sviluppo completo di una funzione di n variabili conterrà il pro-dotto di 2n somme logiche costituite dal valore assunto dalla funzione per ciascunadelle combinazioni di valori delle variabili più la OR di decodifica di quelle combina-zioni. Di tutti questi fattori restano solo quelli il cui valore non è 1, cioè quelle sommedi variabili corrispondenti alle combinazioni di valori per le quali la funzione vale 0.

Costituenti o minterm

Un costituente o minterm di n variabili è un prodotto in cui compaiono tutte le n va-riabili, ciascuna una sola volta, nella forma naturale oppure negata.

Costituente, minterm o decodifica sono sinonimi. Se le variabili sono n si tratta diAND con n ingressi; le loro tabelle della verità hanno in uscita un solo 1 corrispon-dente a un determinato codice binario di ingresso. Si ha un minterm m

kper ciascun nu-

mero binario k che costituisce una combinazione di valori delle variabili. Se per esempio le variabili, nell’ordine in cui sono inserite nella tabella della verità

di una funzione, sono B2, B

1, e B

0, i minterm sono:

La colonna con i valori imposti sugli ingressi di dato è quella di tabella riportata partendo dalbasso, poiché sullo schema il dato D

7= f(1,1,1) sta in cima mentre nella tabella è l’ultimo.

Fissato l’abilitatore, sul livello basso per l’uscita y vale la relazione:

y CBA D CBA D CBA D CB A D CBA D CBA D= ⋅ + ⋅ + ⋅ + ⋅ + ⋅ + ⋅7 6 5 4 3 2 ++ ⋅ +C BA D C B A D1 0

ESEMPIO 5 Si utilizzi un MUX 1 of 2 per realizzare la funzione di tabella F2.6.

■ Il mux ha un solo selettore; si sceglie la variabile C come selettore e si applica lo sviluppofunzionale:

f(C, B, A) = C · f(1, B, A) + C–

· f(0, B, A)

y = S0

· D1+ · D

0; S

0= C

Le due sotto-funzioni sono definite dalle due metà della tabella della funzione e sono stateriportate nelle due ultime colonne di tabella F2.6; in esse si riconoscono:

f(0, B, A) = B XNOR A e f(1, B, A) = B + A, dunque: f(C, B, A) = C · (B + A) + C–

· ( B A)

Il circuito richiesto è riportato in figura F2.8.

·

S 0

C B A f() f(0, B, A) f (1, B, A)

0 0 0 1 1

0 0 1 0 0

0 1 0 0 0

0 1 1 1 1

1 0 0 0 0

1 0 1 1 1

1 1 0 1 1

1 1 1 1 1

C

EE

f(C,B,A)

D1

S0

D0

BA

Tabella F2.6FunzionidellÕesempio 5.

Figura F2.8Realizzazione della funzione di tabella F2.6.


Ciascuno di essi si ricava molto semplicemente scrivendo per ciascuna combina-zione il prodotto di tutte le variabili e ponendo il negatore su quelle che valgono 0.

m B B B m B B B m B B B m B B B4 2 1 0 5 2 1 0 6 2 1 0 7 2 1 0= = = =, , ,

m B B B m B B B m B B B m B B B0 2 1 0 1 2 1 0 2 2 1 0 3 2 1 0= = = =, , , ,

Scrivere tutti i minterm di quattro variabili D, C, B, A.

■ Si scrivono ordinatamente le combinazioni di valori per le variabili e, accanto, i corrispon-denti minterm:

ESEMPIO 6

DCBA m D C B A DCBA m D C B A

D

= → = ⋅ ⋅ ⋅ = → = ⋅ ⋅ ⋅0000 00010 1; ;

CCBA m D C B A DCBA m D C B A

D

= → = ⋅ ⋅ ⋅ = → = ⋅ ⋅ ⋅0010 00112 3; ;


D

= → = ⋅ ⋅ ⋅ = → = ⋅ ⋅ ⋅0100 01014 5; ;


D

= → = ⋅ ⋅ ⋅ = → = ⋅ ⋅ ⋅0110 01116 7; ;


D

= → = ⋅ ⋅ ⋅ = → = ⋅ ⋅ ⋅1000 10018 9; ;

CCBA m D C B A DCBA m D C B A= → = ⋅ ⋅ ⋅ = → = ⋅ ⋅ ⋅1010 101110 11; ;;

;DCBA m D C B A DCBA m D C B= → = ⋅ ⋅ ⋅ = → = ⋅ ⋅1100 110112 13 ⋅⋅

= → = ⋅ ⋅ ⋅ = → = ⋅

A

DCBA m D C B A DCBA m D C

;

;1110 111114 15 ⋅⋅ ⋅B A;

Proprietà dei costituenti

1. Il prodotto di due costituenti diversi fa 0.Ciascuno di essi, infatti, contiene il prodotto di tutte le variabili e, poiché sono unodiverso dall’altro, deve contenere almeno una variabile che in uno è naturale e nel-l’altro negata, dunque per la legge dei complementi il loro prodotto fa 0.

2. La somma di tutti i costituenti fa 1.Infatti in una somma siffatta, qualunque sia la combinazione di valori imposta allevariabili, ci sarà sempre un minterm che vale 1.

Costituenti o minterm di una funzione

I costituenti corrispondenti agli 1 della funzione sono appunto i costituenti della fun-

zione.

Nella forma a) dello sviluppo funzionale di Shannon applicato su tutte le variabili, can-cellati i prodotti con coefficiente 0, restano solo questi costituenti.

Prima forma canonica

La somma di tutti i costituenti di una funzione è detta prima forma canonica.

Essa deriva dall’applicazione del teorema dello sviluppo funzionale nella forma a).

ESEMPIO 7Nella tabella F2.7 accanto ai valori 1 della colonna f(A, B) sono stati inseriti i costituenti dellafunzione. La prima forma canonica per questa funzione è la OR dei suoi minterm:

■ Si noti che la funzione qui proposta è quella dell’esempio 1, la cui soluzione prevedeva unmultiplexer con 4 AND. D’altra parte si era già notato che in quel circuito la AND con l’entrataf(0,1) era non necessaria dato che la sua uscita restava fissa sul livello 0.Conviene ora anche osservare che, in questo esempio, sull’espressione ottenuta è possibile ap-plicare la proprietà di idempotenza e il teorema dell’adiacenza ottenendo una notevole sempli-ficazione:

f A B A B AB AB A B AB AB AB B A( , ) ( ) ( )= ⋅ + + = ⋅ + + + = +

f A B A B AB AB( , ) = ⋅ + + A B f(A, B) y

0 0 1

0 1 0

1 0 1 AB–

1 1 1 AB

A ⋅B

Tabella F2.7Una funzione

e i suoi mintern.


E

A á B

f9(A,B)

A á B

y3

y2

y1

y0

GND

A

BB0

B1

Assegnazione di una funzione mediante elenco dei suoi minterm

Ogni funzione booleana è definita dalla sua tabella della verità, ma è anche sufficientedire quali sono i suoi uno, o ciò che è lo stesso, i suoi minterm. Per definirla è dunque suf-ficiente elencare i minterm della funzione o ancor meglio dire che essa è la somma lo-gica dei suoi minterm scrivendo:

f(A, B, ...) = ∑(mi , mj , mk ,..., mz ) [F2.9]

dove ∑ sta per somma logica ed mW sono i minterm della funzione.

Ciò significa, più in generale, che la forma canonica è solo il primo passo verso il calcolo del-l’espressione più semplice ed economica per la funzione da realizzare.

ESEMPIO 8 Si scriva la prima forma canonica per la funzione y di tabella F2.8.

■ Accanto agli 1 della funzione data si scrivono i minterm corri-spondenti alle combinazioni di valori delle variabili come descrittonell’esempio precedente.Infine si scrive la somma logica dei minterm della funzione.

y C B A C B A C B A C B A= ⋅ ⋅ + ⋅ ⋅ + ⋅ ⋅ + ⋅ ⋅

C B A y

0 0 0 0

0 0 1 1

0 1 0 1

0 1 1 0

1 0 0 0

1 0 1 1

1 1 0 0

1 1 1 1 C á B áA

C B A⋅ ⋅

C B A⋅ ⋅

C B A⋅ ⋅

Tabella F2.8Tabella dellÕesempio 8.

ESEMPIO 9 f(A, B) = ∑(m0, m

3) ha i minterm m

0= A

–· B–

e m3

= A · B; la colonna che la definisce contiene,dall’alto verso il basso, la sequenza di valori 1001; si tratta dunque della funzione f

9(A, B), cioè

della XNOR di A e B.

Applicazione dei decoder alla realizzazione di funzioni booleane

Un decoder di numeri binari di n bit contiene in genere tutte le 2n decodifiche dei co-dici in entrata, ma queste altro non sono che i 2n minterm di n variabili binarie; perciòse si ha un decoder con n bit d’ingresso e si deve realizzare una funzione booleana di nvariabili, tutto ciò che resta da fare è di utilizzare le decodifiche corrispondenti ai co-stituenti della funzione e metterle in OR.

■ Gli ingressi di codice sonoutilizzati come variabili A e B (fi-gura F2.9); si mettono in OR leuscite y

3e y

0 che ora sono i min-

term della funzione; il decoderviene abilitato.

ESEMPIO 10

Figura F2.9Realizzazione mediantedecoder della funzionef(A, B) =∑(m0, m3).

Si utilizzi un decoder da 2 ingressi a 4 uscite per realizzare la funzione f(A, B) = ∑(m0, m

3).


Maxterm

Un maxterm di n variabili è una somma logica in cui compaiono tutte le n variabili, cia-scuna una sola volta, nella forma naturale oppure negata. Si tratta perciò di una OR conn ingressi la cui tabella della verità ha in uscita un solo 0.A ciascun numero binario k che costituisce una combinazione di valori delle variabili cor-risponde un maxterm Mk. Se ad esempio, nell’ordine in cui sono inserite nella tabelladella verità di una funzione, le variabili sono B2, B1 e B0, i maxterm sono

Ciascuno di essi si ricava molto semplicemente scrivendo per ciascuna combina-zione la somma di tutte le variabili e ponendo il negatore su quelle che valgono 1.

Proprietà dei maxterm

1. La somma di due maxterm diversi fa 1.Ciascuno di essi infatti contiene la somma di tutte le variabili e, poiché sono uno di-verso dall’altro, devono contenere almeno una variabile che in uno è naturale e nel-l’altro negata, dunque per la legge dei complementi la loro somma fa 1.

2. Il prodotto di tutti i costituenti fa 0.Infatti in un prodotto siffatto, qualunque sia la combinazione di valori imposta allevariabili, ci sarà sempre un maxterm che vale 0.

Maxterm di una funzione

I maxterm di una funzione data sono quei maxterm corrispondenti agli 0 della funzione.Se dalla forma b) dello sviluppo funzionale di Shannon si cancellano i maxterm con ter-mine costante 1 rimane solo il prodotto dei maxterm della funzione.

Seconda forma canonica

Il prodotto di tutti i maxterm di una funzione è detto seconda forma canonica.Come visto, essa deriva dall’applicazione del teorema dello sviluppo funzionale nellaforma b).

M B B B M B B B M B B B M B3 2 1 0 2 2 1 0 1 2 1 0 0= + + = + + = + + =, � , � , � 22 1 0+ +B B

M B B B M B B B M B B B M B B7 2 1 0 6 2 1 0 5 2 1 0 4 2= + + = + + = + + = +, , , 11 0+ B ,

Si realizzi mediante decoder la funzione di tabella F2.8.

■ La funzione espressa come somma dei suoi minterm è f(C, B, A) = ∑(m1, m

2, m

5, m

7); essa

ha tre ingressi, quindi serve un decoder da tre ingressi a 8 uscite. L’integrato 74LS38 ha questecaratteristiche. Come ingressi C, B, e A della funzione si useranno gli ingressi S

2, S

1e S

0del decoder. Le uscite

di decodifica y1, y

2, y

5e y

7realizzate con porte NAND, attive al livello basso, forniscono i min-

term negati della funzione. La OR dei minterm si ottiene applicando il teorema di De Morganmediante un’altra NAND. Il circuito è quello di figura F2.10.

G2B

S2

Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y77

9

10

11

12

13

14

15

1

1

2

2

4

4

53

5

6

6

S1

S0

y(C,B,A)

B

A

R1

1k

+VCC

GND

C

G2A

G1

Figura F2.10Realizzazionedella funzionedell’esempio 11.

ESEMPIO 11


La seconda forma canonica di una funzione si può sinteticamente esprimere con:

f(A, B, ...) = ∏ (Mi, M

j,..., M

z) [F2.10]

dove ∏( ) indica il prodotto dei termini compresi tra le parentesi e MK

sono i maxtermdella funzione. Questa forma è anche sufficiente per definire una funzione.

ESEMPIO 12 Si scriva la seconda forma canonica per la funzione di tabella F2.9.

■ La tabella F2.9 propone la stessa funzione dell’esempio 8. Ora però nella colonna più a de-stra sono indicati i maxterm della funzione. Si può dunque scrivere:

y = (C + B + A) · (C + B–

+ A–) · (C

–+ B + A) · (C

–+ B

–+ A)

Il corrispondente circuito logico è rappresentato in figura F2.11.

C

C+B+A

C+B+A

C+B+A

y(C,B,A)

C+B+A

B

A

Figura F2.11Circuito dellafunzione di tabellaF2.9 ottenutodalla secondaforma canonica.

C B A y

0 0 0 0 C + B + A

0 0 1 1

0 1 0 1

0 1 1 0

1 0 0 0

1 0 1 1

1 1 0 0

1 1 1 1 C B A+ +

C B A+ +

C B A+ +

Tabella F2.9Funzione dell’esempio 12.

ESEMPIO 13 Si scriva la seconda forma canonica per la funzione XNOR.

■ Nella tabella F2.10 accanto ai valori 0 della colonna f(A,B)sono stati inseriti i maxterm della funzione.

La seconda forma canonica per questa funzione è:

f A B A B A B( , ) ( ) ( )= + ⋅ +

A B f(A,B)

0 0 1

0 1 0

1 0 0

1 1 1 A B+ A B+

Tabella F2.10Funzione dell’esempio 13,suoi maxterm.

La funzione di tabella F2.10 può essere definita con l’espressione:

f(A, B) = ∏ (M1, M

2)

ESEMPIO 14


F2.5 Livelli delle porte logiche di un circuitoTra le caratteristiche fisiche di un circuito logico c’è il ritardo di propagazione tra le va-riazioni dei segnali in ingresso e il loro effetto sull’uscita. A parità di tecnologia utiliz-zata, questo è tanto maggiore quanto più numerose sono le porte logiche che il segnaledeve attraversare. Quando si realizza una forma canonica le porte logiche che il se-gnale deve attraversare sono sostanzialmente due. Prendendo per esempio la primaforma canonica e seguendo a ritroso il percorso del segnale, cioè partendo dall’uscita,si incontra prima una OR e poi una delle AND. Si dice allora che il segnale deve attra-versare due livelli di porte logiche. Lo stesso avviene se il circuito è quello della se-conda forma canonica.

I circuiti delle figure F2.8 e F2.10 sono invece esempi dove i livelli di porte logi-che che il segnale deve attraversare sono più di due; percorrendo a ritroso i due schemisi incontra un terzo livello costituito nel primo caso da una XOR o da una OR e nel se-condo caso da una AND.

Più livelli di porte logiche da superare implicano maggiori ritardi nella propaga-zione del segnale. Tuttavia il ricorso a circuiti con un maggior numero di livelli di portelogiche può portare il vantaggio di un minore e più efficiente utilizzo di integrati.Inoltre può capitare di trovare funzioni intermedie (sotto-funzioni) comuni a più partidi un circuito complesso e che perciò conviene realizzare a parte per risparmiare nu-mero di porte logiche e di ingressi. Il circuito di figura F1.19, per esempio, si realizzacon un unico integrato anche se in esso i livelli di propagazione sono 3.

Ese

rcit

azio

ni


Esercizio 1

Compilare la tabella della verità della funzione f128

(A, B, C) e indicare il più semplice circuito per realizzarla.

Esercizio 2

Dimostrare la proprietà distributiva della AND rispetto alla XOR.

Esercizio 3

Realizzare lo schema di un dispositivo che riconosce con un livello basso un codice di due bit settabile me-diante due XNOR utilizzate come dispositivi che possono negare oppure no un dato in ingresso.

Esercizio 4

Compilare la tabella sintetica di un multiplexer con un abilitatore e tre ingressi di selezione.

Esercizio 5

Realizzare mediante multiplexer 1 of 8 la funzione fB7

(A, B, C).

Esercizio 6

Realizzare mediante multiplexer 1 of 2 la funzione f1E

(A, B, C).

Esercizio 7

Scrivere la prima forma canonica per la funzione f9A

(A, B, C).

Esercizio 8

Utilizzare un decoder per realizzare la funzione f67H

(A, B, C).

Esercizio 9

Disegnare tre circuiti che realizzino la funzione f(A, B, C) = ∑ (0, 3, 5, 6, 7) utilizzando: a) un MUX, b) un de-coder, c) porte logiche.

Esercizio 10

Progettare il circuito della funzione f(A, B, C, D) = ∑ (0, 3, 5, 6, 7, 8, 12, 13, 14) utilizzando un MUX 1 of 4.

Esercizio 11

La tabella della verità della funzione f(B2, B

1, B

0) ha un 1 nelle righe 2, 3, 5 e 7.

a. Scriverne l’espressione secondo la prima forma dello sviluppo funzionale.b. Realizzarne i corrispondenti circuiti utilizzando decoder e porte logiche.c. Realizzarne i corrispondenti circuiti utilizzando un MUX.


Ese

rcit

azio

ni


Esercizio 12

Scrivere i maxterm M14

, M7

ed M9

di quattro variabili e disegnarne i corrispondenti circuiti logici.

Esercizio 13

Scrivere le espressioni della seconda forma canonica per la XOR(A, B) e la XNOR(A, B).

Esercizio 14

Scrivere la seconda forma canonica per la funzione f9A

(A, B, C).

Esercizio 15

Dalla seconda forma canonica della funzione f9A

(A, B, C) ottenere un circuito realizzato con una NOR di NOR.

Esercizio 16

Data la funzione f(B2, B

1, B

0) = ∑ (0, 2, 4, 6, 7):

a) applicare lo sviluppo nella forma (a) rispetto alle variabili B2

e B1;

b) proporne la realizzazione mediante un MUX 1 of 4;c) proporne la realizzazione utilizzando un MUX 1 of 2.

Esercizio 17

Della funzione f(B2, B

1, B

0) = ∑ (0, 1, 5, 6, 7) scrivere la prima forma canonica, e proporre gli schemi di realiz-

zazione mediante un decoder e mediante un MUX.

Esercizio 18

Scrivere la seconda forma canonica della funzione f(B2, B

1, B

0) = ∑ (1, 3, 4, 5, 6, 7) e disegnare lo schema del

corrispondente circuito logico.

Esercizio 19

Trasformare il circuito della funzione f(B2, B

1, B

0) = ∏ (0, 5) in una NOR di AND; utilizzare poi un MUX 1 of 2

e le porte logiche necessarie per realizzarlo.

Ese

rcit

azio

ni



1. Dire, motivando la risposta, quante funzioni si possono definire con 5 variabili.

2. Spiegare che la forma a) del teorema dello sviluppo funzionale porta alla prima forma canonica.

3. Spiegare che la forma b) del teorema dello sviluppo funzionale porta alla seconda forma canonica.

4. Spiegare perché un mux 1 of 4 è particolarmente adatto a realizzare funzioni di due variabili.

5. Spiegare perché un decoder da 3 a 8 è adatto per realizzare funzioni di 3 variabili.

6. Spiegare perché un solo decoder da 3 a 8 non è adatto per realizzare funzioni con più di tre variabili.

7. Spiegare perché la prima forma canonica di una funzione si può realizzare mediante una NAND di NAND.

8. Spiegare perché la seconda forma canonica di una funzione si può realizzare mediante una NOR di NOR.



1. La funzione f12

(A, B):

corrisponde alla A–.

è la XOR di A e B.

corrisponde a B–

.

corrisponde a B.

2. Mediante una XOR si può realizzare una NOT:

negandone l’uscita.

collegando insieme i suoi ingressi.

inserendo una NOT su un ingresso e collegando l’altro ingresso con quello della NOT.

imponendo un 1 logico su uno dei due ingressi.

3. Una XOR:

deve avere necessariamente 2 ingressi.

può avere 3 ingressi.

deve avere due livelli logici diversi sugli ingressi.

deve avere due livelli logici uguali sugli ingressi.

4. Una XOR con tre ingressi:

non può esistere.

dà sempre 0 in uscita.

deve avere due livelli logici diversi sugli ingressi.

con un ingresso a 0 dà la XOR degli altri due.d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

Test di verifica

Ese

rcit

azio

ni


5. Un costituente:

è una AND di alcune variabili.

è una AND di tutte le variabili e corrisponde a un 1 della funzione.

è una OR di tutte le variabili naturali oppure negate prese una volta sola.

corrisponde a una combinazione di valori delle variabili della quale esegue il riconoscimento.

6. Il prodotto di tutti gli implicanti di una stessa funzione:

fa 1.

contiene almeno due variabili di cui una è il complemento dell’altra.

corrisponde alla seconda forma canonica.

è sufficiente a definire la funzione.

7. La somma di tutti gli implicanti di una funzione:

fa 1.

fa zero.

costituisce la seconda forma canonica.

è sufficiente a definire la funzione.

8. Un multiplexer 1 of 16:

contiene tutti i minterm con 4 variabili.

dirotta con 4 selettori l’accesso da un ingresso a una di 16 linee d’uscita.

ha 16 ingressi e una sola uscita.

ha 4 selettori per scegliere quale dei 16 ingressi mandare all’uscita.

9. Con un multiplexer 1 of 16:

si può realizzare una di 216 funzioni di 4 variabili imponendo i valori assunti dalla funzione sugli ingressi didato e sui selettori.

si può realizzare una di 216 funzioni di 4 variabili imponendo un minterm della funzione su ciascun ingressodi dato.

si può realizzare una di 216 funzioni di 4 variabili usando gli ingressi di dato come sotto-funzioni dello svi-luppo di Shannon.

si può realizzare una di 216 funzioni di 4 variabili imponendo i valori assunti dalla funzione sugli ingressi didato e utilizzando i selettori come variabili della funzione.

10. Un decoder da 4 a 16:

contiene tutti i minterm con 4 variabili.

è tutto ciò che occorre per realizzare una funzione di 4 variabili.

ha 16 ingressi e una sola uscita.

ha 4 selettori per scegliere quale dei 16 ingressi di selezione mandare all’uscita.d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

Ese

rcit

azio

ni


11. La prima forma canonica di una funzione:

è l’elenco dei suoi minterm.

è la OR di tutti i suoi costituenti.

è la NAND di tutti i suoi costituenti.

è la OR di tutti i suoi minterm ed è la sua forma minima.

12. La seconda forma canonica di una funzione:

è la AND di tutti i suoi minterm.

è l’elenco dei suoi maxterm.

è la NOR di tutti i suoi maxterm.

è la AND di tutti i suoi maxterm.d

c

b

a

d

c

b

a

Sintesi di forme algebricheminime per le funzioni

booleane

395

F3

Sulle espressioni algebriche delle funzioni booleane si possono spesso operare semplificazioni.Ciò porta a una riduzione sia del numero di porte logiche che dei loro ingressi. I corrispondenticircuiti elettronici saranno perciò più semplici, meno costosi e più efficienti, anche per il minornumero di collegamenti richiesti. In base alle regole dell’algebra di Boole sono stati messi apunto dei metodi che consentono di individuare in modo semplice e sicuro le forme minime incui una funzione può essere espressa algebricamente.

F3.1 Semplificazioni tra mintermUna funzione è definita dalla somma dei suoi minterm ciascuno dei quali corrispondea un 1 della funzione e, posto in OR con gli altri, assicura che la funzione valga 1 perquella combinazione di valori per cui esso stesso lo vale. In questo senso ciascun min-term provvede alla copertura degli 1 della funzione.

Spesso è possibile semplificare la somma fondendo tra loro alcuni minterm in unasola AND con un minor numero di variabili e coprente più 1 della funzione. Le regoleche si applicano in queste operazioni sono principalmente le proprietà di idempotenzae la legge di adiacenza.

Si definisce implicante di una funzione qualunque prodotto di sue variabili che valga1 esclusivamente per combinazioni di valori per le quali la funzione vale 1.

Il termine “implicante” sta a significare che se il suo valore è “vero” lo è anchequello della frase più ampia, la funzione, che nella sua composizione fatta con il con-nettivo OR lo contiene. Un implicante copre uno o più 1 della funzione. I minterm diuna funzione sono anche suoi implicanti (con un solo 1), non viceversa.

Si dice che due minterm sono adiacenti quando differiscono per una sola delle varia-bili (quindi la variabile per cui differiscono è naturale in uno e negata nell’altro).

Per il teorema di adiacenza la somma di due minterm adiacenti è riducibile a ununico implicante con in meno la variabile per cui essi sono diversi.

Anche due implicanti qualsiasi possono essere adiacenti, nel senso che differisconosolo per una stessa variabile; in tal caso la loro somma è l’implicante ottenuto da cia-scuno di essi con in meno la variabile per cui sono diversi.

I due implicanti ABC e AB–

C differiscono per la sola variabile B.

■ Per il teorema di adiacenza ABC + AB–C = AC.

La loro somma si riduce a un’unica AND con in meno la variabile B, quella che rende diversi idue implicanti. Si noti inoltre che, sebbene AC come AND di A e C abbia un solo 1, la funzionef(A, B, C) vale 1 quando A = C = 1 indipendentemente da B, cioè sia con B = 0 che con B = 1; intal senso l’implicante AC di questa funzione copre due dei suoi 1.

ESEMPIO 1


F3.2 Il codice Gray e le mappe di Karnaugh Per facilitare l’individuazione dei minterm adiacenti di unafunzione onde procedere alle semplificazioni conviene scri-vere la sua tabella della verità con un diverso ordine facendoin modo che le combinazioni di valori delle variabili diverseper un solo bit siano in qualche modo anche esse adiacenti. Inuna tale rappresentazione agli uno vicini della funzione corri-sponderanno minterm adiacenti.

Il codice Gray ha proprio la caratteristica di far variare unsolo bit nel passaggio da una combinazione di valori dei suoibit alla successiva. È questa una caratteristica comune ai co-dici ciclici di cui il codice Gray fa parte; essa è utile anche inalcune applicazioni pratiche come negli encoder trasduttorida posizione angolare a numero binario.

La tabella F3.1 mostra il codice Gray dei numeri da 0 a15. Le sottolineature colorate vogliono evidenziare il metododelle riflessioni successive con cui è possibile costruire la se-quenza di questo codice: a) si considerano inizialmente solo i due bit meno significa-tivi e si scrive in colonna la sequenza 00, 01;b) si immagina poi un piano di riflessione (rappresentatodalla sottolineatura), posto sull’ultima riga, e si riproduce lasequenza del bit meno significativo come se la si vedesse

nello specchio posto su quel piano: 1, 0;c) il bit più significativo invece viene complementato dallo specchio;d) per aumentare il numero di bit si aggiunge uno zero a sinistra dei codici fin qui ot-tenuti e si ricomincia dal punto b) riflettendo su un nuovo specchio posto sotto l’ultimariga tutta la sequenza precedente.

In questa disposizione le coppie di combinazioni adiacenti sono, oltre che quelle sucelle consecutive, anche quelle simmetriche rispetto alle linee di riflessione.

Riportando poi le combinazioni del codice Gray di tabella F3.1 su una tabella bidi-mensionale (tabella F3.2) seguendo l’ordine di compilazione in essa indicato dallefrecce, la visibilità delle coppie adiacenti migliora di molto.

Può capitare che nella somma di più minterm uno di essi sia adiacente a due altriche tra loro non lo sono. Per effettuare una maggiore riduzione conviene allora repli-care il minterm adiacente a entrambi gli altri due; ciò è lecito grazie alla proprietà diidempotenza.

ESEMPIO 2ABC + AB

–C + ABC

–= ABC + AB

–C + ABC + ABC

–= AC + AB.

■ Il primo minterm è adiacente agli altri due. Lo si scrive due volte, poi si eseguono le due sem-plificazioni. Il circuito si riduce da una OR di tre AND con tre ingressi, a una OR di due ANDcon due ingressi.

d B3 B2 B1 B0

0 0 0 0 0

1 0 0 0 1

2 0 0 1 1

3 0 0 1 0

4 0 1 1 0

5 0 1 1 1

6 0 1 0 1

7 0 1 0 0

8 1 1 0 0

9 1 1 0 1

10 1 1 1 1

11 1 1 1 0

12 1 0 1 0

13 1 0 1 1

14 1 0 0 1

15 1 0 0 0

Tabella F3.1Codice Grayper i primisedici numeri.

0000 0001 0011 0010

0100 0101 0111 0110

1100 1101 1111 1110

1000 1001 1011 1010

Ora le combinazioni adiacenti sono in celle tutte fisicamente adiacenti, a patto chesi considerino tali anche quelle che si corrispondono tra due bordi opposti.

Tabella F3.2Codici Graysu tabellabidimensionale.

B3 B2 B1 B0

Costruzionedi codice Gray

F3 • Sintesi di forme algebriche minime per le funzioni booleane 397

Si noti che in questa tabella le celle di ciascuna riga hanno in comune le combi-nazioni di valori di B

3e B

2, che perciò si possono usare come coordinate di riga,

mentre quelle di ciascuna colonna hanno in comune le combinazioni di B1B

0, che si

possono usare come coordinate di colonna. Ogni cella ha così le sue coordinate diriga e di colonna che, messe insieme, formano esattamente una combinazione di va-lori delle variabili.

Si possono dunque introdurre un’intestazione di riga e una di colonna con le rela-tive coordinate delle celle e lasciare libero lo spazio al loro interno per copiarvi la co-lonna dei valori assunti da qualunque funzione di 4 variabili (tabella F3.3): basta even-tualmente rinominare le intestazioni e riportare all’interno di ciascuna cella il valore f

kdella funzione assunto per la combinazione di valori che individua la cella. La nuovatabella è detta mappa di Karnaugh della funzione. Essa è ancora una tabella della ve-rità ma ordinata in modo da rendere visivo il riconoscimento della maggior parte degliuno, e quindi dei minterm, adiacenti.

f0

00

00

B1B0B3B2

f1

01

f3

11

f2

10

f401 f5 f7 f6

f1211 f13 f15 f14

f810 f9 f11 f

Tabella F3.3Tabella della veritàbidimensionale.

Naturalmente se le variabili sono solo tre la mappa si riduce della metà e, nel casodi 5 variabili, la mappa raddoppia...

Su una mappa di Karnaugh si individuano facilmente gruppi di minterm semplifi-cabili.

1) Riportare su mappa di Karnaugh la funzione di tabella F3.4;2) individuare le coppie di minterm adiacenti; 3) eseguire le semplificazioni sulla prima forma canonica.

■ 1. Data la disposizione in tabella delle tre variabili, si considera C come il bit più significa-tivo dei numeri binari CBA, si predispone una mappa vuota, con solo le intestazioni C/BA e lecombinazioni di valori in codice Gray sui bordi (00, 01, 11, 10 per i valori di BA). Nella mappaciascuna cella è individuata da un numero formato dalla combinazione dei valori di C e BA.Si copia in ciascuna cella il corrispondente valore della funzione (f

0nella cella 0, ... f

7nella

cella 7). Si ottiene così la mappa di figura F3.1.

ESEMPIO 3

C B A y

0 0 0 0

0 0 1 1

0 1 0 1

0 1 1 0

1 0 0 1

1 0 1 1

1 1 0 1

1 1 1 0

Tabella F3.4Funzionedell’esempio 3.

0

00

0

BAC

1

01

0

11

1

10

11 1 0 1

Figura F3.1Mappa di Karnaughdella funzionedi tabella F3.4.

■ 2. Le coppie di uno adiacenti sono segnate con delle curve idealmente chiuse: sono adiacentianche il primo e l’ultimo 1 della seconda riga. Gli 1 che appartengono a più coppie corrispondono a minterm da usare eventualmente più voltecome nell’esempio 2. Le coppie di minterm adiacenti sono dunque le seguenti:

C B–

A–

e C B–

A; C B–

A e C–

B–

A;

C–

B A–

e C B A–

; C B A–

e C B–

A–

.

■ 3. Si scrive la prima forma canonica della funzione:

y = C B–

A–

+ C B–

A + C–

B–

A + C–

B A–

+ C B A–

In essa i primi due e gli ultimi due minterm sono coppie immediatamente semplificabili; il terzominterm, m

1, si può semplificare con il secondo, m

5, che va perciò utilizzato due volte.

Mappadi Karnaugh


Si definisce sottocubo ogni blocco di 2k celle ciascuna adiacente a k celle del blocco.

Dai precedenti esempi discende la seguente regola:

ÈÈAogni sottocubo corrisponde un implicante che lo copre esattamente: esso è uguale allaAND delle sole variabili che, all’interno del blocco, mantengono un valore costante:quelle che valgono 1 vi compaiono naturali, e quelle che valgono 0 vi compaiono negate.

La corrispondenza tra implicante e sottocubo consente di usare i due termini comesinonimi.

Si ottiene: y = (C B

–A–

+ C B–

A) + (C B–

A + C–

B–

A) + (C–

B A–

+ C B A–

) = CB–

+ B–

A + BA–

.

La somma degli implicanti così ottenuta copre esattamente tutti gli 1 della funzione eperciò ne è una forma equivalente. Si noti che la somma di ogni coppia di costituenti adia-centi è un implicante che copre gli 1 associati ai due minterm, contiene solo la parte comunedei costituenti, non contiene la variabile che nel passaggio da un costituente all’altro cambia.Così da m

4= C B

–A–

e m5

= C B–

A si ottiene m4

+ m5

= CB–

: la variabile A che nella cella 4 vale0 e nella 5 vale 1 non compare nel risultato, mentre con la variabile C e la variabile B che val-gono 1 e 0 si compone il nuovo costituente.

ESEMPIO 4In figura F3.2 è definita la funzione f(C, B, A). B

–A–

e B–

A sono le due coppie di implicanti evi-denziate sulle colonne 00 e 01. Esse vengono da m

0+ m

4 e m

1+ m

5e a loro volta sono adiacenti.

La loro OR dà B–

A–

+ B–

A = B–

e copre le 4 celle associate ai minterm di cui è la somma.Si noti che, se ci si muove all’interno del blocco delle 4 celle, le variabili C e A cambiano

mentre resta B = 0. Ora C e A sono sparite dal risultato che è B–.

Le due coppie adiacenti di celle si possono allora considerare come un unico blocco al qualeassociare direttamente l’implicante B

–.

Lo stesso discorso vale per la coppia di implicanti C–

B–

e C–

B sulla riga 0; essi vengono dam

0+ m

1 e m

3+ m

2, si tratta ancora di implicanti adiacenti, la loro somma fa C

–, copre il blocco di

4 celle corrispondenti ai minterm di cui è la OR. Il risultato della semplificazione si può scriveredirettamente facendo la AND delle sole variabili che se ci si sposta all’interno di quel blocconon cambiano.

In entrambi i casi le due coppie adiacenti di celle si possono raccogliere in unico blocco (fi-gura F3.3); da ciascuno dei blocchi si ricava direttamente l’implicante che lo copre e infine siscrive: f(C, B, A) = B

–+ C

–.

1

00

0

BAC

11

BA

1

01

1

BA

1

11

0

CB

1

10

0

CB

Figura F3.2Coppie di implicantiadiacenti (B

–A–

, B–A),

(C–B–

, C–B).

00

0

BAC

11

01

1

1

11

0

10

0

11 1

B C

Figura F3.3Blocchi di 4 minterm adiacenti e relativi implicanti B

–e C

–.

La figura F3.4 mostra alcuni sottocubi corrispondenti a implicanti della funzione di 4 variabiliassegnata nella mappa.Al sottocubo più ampio corrisponde l’implicante D che è l’unica variabile che al suo interno noncambia. Al sottocubo di 4 celle in basso a sinistra corrisponde DB

–, le altre due variabili cam-

biano all’interno di esso. Ai sottocubi di due celle sulle righe 00 e 10 corrispondono gli impli-canti D

–C–

B e D C–

B che sono anche adiacenti; essi si possono perciò fondere in un unico sotto-cubo di 4 celle dando così l’implicante C

–B.

ESEMPIO 5

00

00

BADC

001

01

0

1

11

0

10

0

10 0

11 1 1

110 1

y()

1 1

1 1

Figura F3.4Sottocubi per lafunzione y( ).


F3.3 Minimizzazione della forma OR di ANDmediante mappa di Karnaugh

Un implicante di una funzione si dice primo se il corrispondente sottocubo non può es-sere coperto da un sottocubo più grande.

Un implicante primo è anche essenziale se copre qualche 1 che non è ricoperto da al-cun altro implicante primo.

ESEMPIO 6Nella figura F3.5 tutti gli implicanti evidenziati sono primi; quelli in azzurro sono anche es-senziali, quello in nero non lo è.

00

00

BADC

01

01

0

0

11

1

10

01 0

11 0 1

110 0

y()

0 0

1

1 1

1

Figura F3.5Implicanti primiessenziali e non.

La ricerca mediante mappa di Karnaugh di una forma minima OR di AND per unafunzione consiste nel realizzare una copertura degli 1 della funzione con il minimo nu-mero possibile di sottocubi quanto più possibile ampi. Si comincia individuando tuttigli implicanti primi essenziali, poi si sceglie il più piccolo insieme di implicanti primiin grado di completare la copertura della mappa.

Le figure F3.6 e F3.7 propongono due coperture diverse per la stessa funzione y. Gli implicantinelle colonne 01 e 10 sono essenziali. Si ottengono perciò due forme minime:

y = C–

B–

+ B–

A + BA–

e y = C–

A–

+B–

A + BA–

ESEMPIO 7

1

00

0

BAC

1

01

0

11

1

10

01 1 0 1

Figura F3.6Copertura col minimo numero di sottocubi.

1

00

0

BAC

1

01

0

11

1

10

1 1 0 10

Figura F3.7Copertura col minimo numero di sottocubi.

ESEMPIO 8Si determini la forma OR di AND minima per la funzione di figura F3.8.

■ La mappa della funzione può esser coperta dai 3 implicanti primi ed essenziali indicati in fi-gura. Si ha perciò:

y = B–

1+ B

–3B

2+ B

–2B–

0.

00

00

101

01

1

0

11

1

10

1

11 1

11 1 0

110 1

1 0

0 1

B1B0

B3B2

Figura F3.8Coperturadi y, esempio 8.

MauriceKarnaugh, fisico,ricercatore,docente di informatica(New York, 1924)

Ricerca di unaforma minima


F3.4 Minimizzazione della forma AND di ORmediante mappa di Karnaugh

Per calcolare una forma minima AND di OR di una funzione si può molto semplice-mente lavorare sul complemento della funzione data, determinare per essa una formaminima OR di AND e poi applicarvi un negatore e il teorema di De Morgan.

Calcolare una forma minima per la funzione f = ∑ (1, 4, 5, 6, 7, 9, 10, 11, 13, 14, 15).

■ Si compila la mappa di Karnaugh della funzione e si individua una copertura della mappamediante il minor numero possibile di sottocubi di massima estensione. In figura F3.9 gli im-plicanti utilizzati sono primi ed essenziali e sono sufficienti a coprire la mappa. Si procede poialla individuazione delle espressioni algebriche di ciascun implicante primo essenziale e al suoinserimento nella somma logica richiesta:

y = B–

3B

2+ B

–1B

0+ B

3B

1

00

00

101

01

1

0

11

1

10

1

00 1

11 1 1

010 1

0 1

1 1

B1B0

B3B2


ESEMPIO 9

ESEMPIO 10 Calcolare una forma minima per la funzione f = ∑ (0, 2, 3, 4, 5, 7, 13, 15).

■ In figura F3.10 è riportata la mappa di Karnaugh per la funzione assegnata. La figura ne pro-pone inoltre una copertura. Gli implicanti primi corrispondenti ai sottocubi di due celle nonsono essenziali poiché i loro 1 sono coperti anche da altri implicanti primi. Un’altra scelta peròavrebbe richiesto un implicante in più. Si ottiene infine:

y = B–

3B–

1B–

0+ B

2B

0+ B

–3B–

2B

1

00

00

101

01

1

1

11

1

10

0

11 0

11 1 1

010 0

0 0

0 0

B1B0

B3B2


Si determini una forma minima AND di OR per la funzione y( ) definita in tabella F3.5.

■ Dalla mappa di Karnaugh della funzione negata, figura F3.11, si ricava la forma minima

= C–

A–

+ B; da questa, per la doppia negazione e il teorema di De Morgan, si ottiene:

y( ) = C–

A–

· B–

= (C + A) · B–

y()

ESEMPIO 11

C B A y

0 0 0 0

0 0 1 1

0 1 0 0

0 1 1 0

1 0 0 1

1 0 1 1

1 1 0 0

1 1 1 0

1

00

0

BAC

0

01

1

11

1

10

01 0 1 1

Figura F3.11Copertura di , esempio 11.

y( )

Tabella F3.5Funzione y( ) di esempio 11.


In alternativa si applica adattandolo il discorso fatto nel precedente paragrafo con-siderando i maxterm e gli 0 al posto dei minterm e degli 1 e sottocubi di celle con zeroe corrispondenti implicanti-OR al posto di implicanti-AND.

La regola per ricavare gli implicanti OR che coprono esattamente un sottocubo di 0diviene:

ÈÈa ogni sottocubo di 0 corrisponde un implicante-OR che lo copre esattamente.Esso è uguale alla OR delle sole variabili che all’interno del blocco mantengonoun valore costante: quelle che valgono 0 vi compaiono naturali e quelle che val-gono 1 vi compaiono negate.

Si determini una forma minima AND di OR per la funzione definita in tabella F3.5.

■ Si compila la mappa di Karnaugh della funzione (figura F3.12), si esegue una copertura deisuoi 0 con il minimo numero di sottocubi ampi quanto più possibile, si scrivono le espressionidegli implicanti-OR corrispondenti ai sottocubi: (C + A) è l’implicante con due 0, B

–copre il sot-

tocubo con quattro 0. Infine si scrive il prodotto logico degli implicanti-OR:

y( ) = (C + A) · B–

0

00

0

BA

C

1

01

0

11

0

10

11 1 0 0

Figura F3.12Copertura deglizero con il minimonumero disottocubi.

ESEMPIO 12

F3.5 Alee statiche e copertura ridondanteIl circuito elettronico che mette in atto la forma minima trovata per una funzione puòpresentare qualche problema non trascurabile a causa dell’alea statica. Questo può av-venire quando il valore di una variabile cambia e, corrispondentemente, sulla mappa diKarnaugh si attraversa il confine tra due sottocubi.

Dalla mappa di Karnaugh della funzione y in figura F3.13 si è ricavata la sua forma minimay = C

–A–

+ B–A + BA

–. Si esamini graficamente l’andamento dei segnali nel corrispondente circuito

logico quando dalla combinazione di valori CBA = 001 si passa alla combinazione CBA = 000.

■ Nel passaggio dalla prima alla seconda combinazione resta B = 0 quindi l’uscita della terzaAND, e terzo ingresso della OR, resta al livello 0. Inizialmente l’uscita di C

ÐAÐ

vale 0 e quella diB–

A vale 1. Dopo il cambiamento del valore di A i valori in uscita delle due AND si scambiano.In entrambe le situazioni l’uscita della OR dovrebbe restare 1. Il problema si pone nel transito-rio tra una situazione e l’altra. La figura F3.14 mostra l’andamento dei segnali: a causa del ritardo di propagazione attraversola porta NOT sull’ingresso A la prima AND tarda a passare al livello 1 mentre la seconda ha giàraggiunto il livello 0. Come conseguenza sull’uscita della OR si manifesta un breve impulsoverso il basso.

ESEMPIO 13

A

AC

A

y

t

B

A

1

00

0

BA

C

1

01

0

11

1

10

1 1 0 1Figura F3.13Mappa dell’esempio 13.

Figura F3.14Alea statica nelpassaggio di CBA

da 001 a 000.

Si noti che la funzione assegnata è la stessa dell’esempio precedente e che questo diverso me-todo porta alla medesima soluzione.


Il problema si risolve con una copertura ridondante della mappa inserendo un im-plicante di raccordo tra i due sottocubi. Nel caso dell’esempio 13 si introduce l’impli-cante C

–· B

–corrispondente al sottocubo tratteggiato: nel passaggio tra le due celle 001

e 000 esso resta uguale a 1 e quindi garantisce che durante il transitorio l’uscita y man-tenga il livello alto.

F3.6 Mappe di Karnaugh per funzionidi più di 4 variabili

I valori delle variabili sui bordi della mappa bidimensionale sono ancora riportati se-guendo la numerazione in codice Gray; ora però vanno individuate righe e colonneadiacenti non immediatamente visibili.

ESEMPIO 14 La figura F3.15 mostra una mappa di Karnaugh in cui è definita una funzione di 5 variabili. Sinoti la sequenza secondo il codice Gray sulla riga di intestazione delle colonne. In questa rap-presentazione sono adiacenti anche le colonne simmetriche rispetto alla linea che divide in duela mappa, pertanto i raggruppamenti delle colonne 1 e 3 e quelli delle colonne 5 e 7 formano ununico implicante primo, B

0.

La forma minima così ottenuta è:

y = B4B–

1+ B

0+ B

–4B

3B

1+ B

–3B

2B–

1

B2B1B0

B4B3

00

000

0

001

1

011

1

010

0

110

0

111

1

101

1

100

1

01 0 1 1 1 1 1 1 0

11 1 1 1 0 0 1 1 1

10 1 1 1 0 0 1 1 1

B4B1 B0 B4B3B1 B3B2B1

Figura F3.15Coperturacon implicanti primidi mappacon 5 variabili.

ESEMPIO 15 Nella figura F3.16 è stata definita su mappa di Karnaugh una funzione di 5 variabili e ne è stataeffettuata la copertura. La corrispondente forma minima OR di AND è:

y = B–

0+ B

–4B–

2B

1+ B

2B–

1

B2B1B0

B4B3

00

000

1

001

0

011

1

010

1

110

1

111

0

101

1

100

1

01 1 0 1 1 1 0 1 1

11 1 0 0 1 1 0 1 1

10 1 0 0 1 1 0 1 1

B0B4B2B1 B2B1

Figura F3.16Coperturacon implicanti primidi mappacon 5 variabili.

Il metodo delle mappe di Karnaugh si può ancora applicare senza eccessive diffi-coltà quando le variabili sono 6. La mappa viene organizzata come in figura F3.17.Con questo schema la funzione è suddivisa in 4 sottomappe di altrettante sottofunzioninelle quali due delle variabili sono, di volta in volta, tenute costanti.

Si potrebbe a questo punto applicare il teorema di espansione rispetto a queste va-riabili e minimizzare solo le sottofunzioni, tuttavia su questo schema è ancora facile ri-conoscere sottocubi di celle appartenenti a più sottomappe.


In questa rappresentazione le celle appartenenti a sottomappe diverse ma in posi-zioni simmetriche rispetto alle linee che dividono le quattro mappe sono adiacenti.

B1B0

B3B2 00

100

01

1

11 10

101 1

11 1 1

10 1 1

10 11 01

1

00

1

1 1

1 1

1 1

1 1

1 1

10 1 1

11 1 1

101 1

100 1

y() B4 0 1

0

1

B5

Figura F3.17Minimizzazionesu mappadi Karnaughdi 6 variabili.

ESEMPIO 16Per la funzione y definita in figura F3.17 i sottocubi di 4 celle raccolti sugli spigoli costituisconoun unico implicante primo; lo stesso discorso vale per i sottocubi di due celle segnati sulle righe011 e 111. Si ottiene:

y = B–

3B–

1+ B

3B

2B

0+ B

–4B

3B

0

Con un numero superiore di variabili l’individuazione di una copertura minima conle mappe di Karnaugh diviene sempre più complicata. Esiste un altro metodo di calcolodella forma minima, detto di Quine-Mc Cluskey; esso è più analitico, meno visivo, mapiù adatto al calcolo automatico.

F3.7 Condizioni di indifferenzaA volte, quando si definiscono le caratteristiche di un dispositivo logico, si escludequalche combinazione di valori in ingresso perché si ritiene impossibile il suo verifi-carsi. Ciò lascia al progettista, per quelle combinazioni, la libertà di assegnare alla fun-zione valori del tutto arbitrari. Inizialmente questi valori vengono indicati in tabellacon delle ‘x’: sono dette condizioni di indifferenza, e il loro valore sarà assegnato inbase alle esigenze di minimizzazione.

Quando, in alternativa alla definizione mediante tabella della verità, si assegna unafunzione come somma dei suoi minterm, le condizioni di indifferenza vengono elen-cate in una somma di eventuali minterm marcata dal pedice “Φ”.

Così l’espressione f(B3, B

2, B

1, B

0) = ∑(0, 2, 5, 7, 13, 15) + ∑

Φ(3, 4, 8, 10) defini-

sce una funzione i cui minterm sono quelli corrispondenti alle combinazioni indicatedentro le parentesi di ∑( ), e tra le parentesi di ∑

Φ( ) sono elencate le combinazioni di

valori in ingresso per le quali il valore della funzione non è stato assegnato. Le condizioni di indifferenza consentono spesso una maggiore semplificazione

della forma algebrica che realizza la funzione.


Si calcoli una forma minima per la funzione f(B3, B

2, B

1, B

0) = ∑(0, 2, 5, 7, 13, 15) + ∑

Φ(3, 4,

8, 10) definita in modo incompleto.

■ Si compila la mappa di Karnaugh della funzione segnando con delle ××le celle in cui il valoredella funzione non è stato assegnato (figura F3.18).Le celle 8 e 10, con la ××, vengono raccolte con le celle 0 e 2 per formare il sottocubo degli spi-goli. Si decide così la copertura indicata in figura. Questo significa che, ora, per le combinazioni 8 e10 che sono state incluse in un sottocubo è assegnato alla funzione il valore 1, mentre per lecombinazioni 3 e 4, che non sono state incluse in alcun sottocubo, alla funzione è assegnato ilvalore 0. La forma minima per la funzione è dunque:

f( ) = B2B

0+ B

–2B–

0

ESEMPIO 17

B1B0

B3B2

f()

00

00

x01

01

1

x

11

1

10

0

11 0

11 1 1

x10 0

0 0

0 x

Figura F3.18Copertura minimadi mappacon condizionidi indifferenza.

Ese

rcit

azio

ni


Esercizio 1

Semplificare le seguenti espressioni:

1) XYZ + XY–

Z + XYZ–

2) A–

B–

C–

D +A–

BC–

D–

+A–

BC–

D +A–

BCD

3) AB–

C–

D–

+A–

B–

CD–

+ AB–

CD–

+ ABC–

D–

4) A–

BC–

D +A–

BCD + ABCD + ABCD–

+ AB–

CD–

[Risultati: 1) XZ + XY; 2) A–C–D + A

–BC

–+ A

–BD; 3) AC

–D–

+ B–CD

–; 4) A

–BD + ABC + ACD

–]

Esercizio 2

Compilare la mappa di Karnaugh della funzione f6E

(B2, B

1, B

0).

Esercizio 3

Rappresentare su mappa di Karnaugh i minterm delle espressioni dell’esercizio 1.

Esercizio 4

Dei seguenti implicanti di funzioni di 4 variabili mostrare i corrispondenti sottocubi.

1) B3B–

1

2) B0

3) B–

3B

2B

1

4) B–

3B

2B–

0

Esercizio 5

Elencare tutte le possibili coppie di minterm adiacenti della funzione f(B2, B

1, B

0) = ∑(0, 2, 4, 6, 7); da ciascuna

di esse ottenere un implicante con due variabili; poi formare tutte le possibili coppie adiacenti di implicanti condue variabili e semplificare ancora.

Esercizio 6

Della funzione f 34FF

(B3, B

2, B

1, B

0):

a) individuare implicanti primi e primi essenziali;b) scrivere la forma minima OR di AND;c) trasformare il circuito definito dalla forma minima in NAND di NAND.

[Risultati: b) f( ) = B3

+ B2B–

1B

0+ B

–2B

1]

Esercizio 7


1, B

0) = ∑(0, 2, 4, 6, 7) trovare, mediante mappa di Karnaugh, le possibili forme minime.

[Risultati: b) f( ) = B–

0+ B

–2B

1]

Esercizio 8

Calcolare, mediante mappa di Karnaugh, una forma minima per la funzione f(B4, B

3, B

2, B

1, B

0) = ∑(30, 28, 27,

22, 20, 16, 14, 12, 9, 7, 5, 1, 0).


Ese

rcit

azio

ni


Esercizio 9

Della funzione f8BAB

(B3, B

2, B

1, B

0):

a) individuare implicanti primi e primi essenziali;b) scrivere la forma minima OR di AND;c) trasformare il circuito definito dalla forma minima in NAND di NAND.

[Risultati: b) f() = BÐ

1BÐ

0+ B

2B

1+ B

3BÐ

0]

Esercizio 10

Della funzione f34BF

(B3, B

2, B

1, B

0):

a) individuare implicanti primi e primi essenziali;b) scrivere le forme minime OR di AND.

[Risultati: b) f() = BÐ

2B

0+ B

2BÐ

1B

0+ B

3BÐ

0+ B

3B

2;

f() = BÐ

2B

0+ B

2BÐ

1B

0+ B

3BÐ

0+ B

3B

1]

Esercizio 11


2, B

1, B

0) = ∑(0, 1, 5, 6, 7, 12, 15) calcolare, mediante mappa di Karnaugh, una forma mi-

nima, individuare poi le possibili alee statiche ed eliminarle mediante ridondanza della copertura.

Esercizio 12

Della funzione y53H

(C, B, A):a) scrivere la forma minima OR di AND;b) individuare eventuali alee statiche e, se ci sono, proporre una adeguata copertura ridondante.

[Risultati: a) y = CÐ

A + CB; b) y = CÐ

A + CB + BA]

Esercizio 13

Della funzione y55CC

(D, C, B, A):a) scrivere la forma minima OR di AND;b) individuare eventuali alee statiche e, se ci sono, proporre una adeguata copertura ridondante.

[Risultati: a) y = DBÐ

+ DÐ

A; b) y = DBÐ

+ DÐ

A + BÐ

A]

Esercizio 14

Calcolare mediante mappa di Karnaugh una forma minima AND di OR della funzione:f(B

2, B

1, B

0) = ∑(1, 3, 4, 5, 6, 7).

[Risultati: f( ) = B2

+ B0]

Esercizio 15

Della funzione f34FF

(B3, B

2, B

1, B

0):

a) individuare implicanti-OR primi e primi essenziali;b) scrivere la forma minima AND di OR.

[Risultati: b) f() = (D + C + B)(D + CÐ

+ BÐ

)(D + CÐ

+ AÐ

);

f() = (D + C + B)(D + CÐ

+ BÐ

)(D + BÐ

+ AÐ

)]

Esercizio 16

Della funzione f8BAB

(B3, B

2, B

1, B

0):

a) individuare implicanti-OR primi e primi essenziali;b) scrivere la forma minima AND di OR.

[Risultati: b) f() = (B1

+ BÐ

0)(B

3+ B

2+ B

Ð1)(B

2+ B

Ð1

+ BÐ

0);

f() = (B1

+ BÐ

0)(B

3+ B

2+ B

Ð1)(B

Ð3

+ B2

+ BÐ

0)]

Ese

rcit

azio

ni


Esercizio 17

Della funzione f34BF

(B3, B

2, B

1, B

0):

a) individuare implicanti-OR primi e primi essenziali;b) scrivere le forme minime AND di OR.

[Risultati: b) f() = (B3

+ B2

+ B1)(B

3+ B

–2

+ B–

1)(B

2+ B

–1

+ B–

0)(B

3+ B

–2

+ B0);

f() = (B3

+ B2

+ B1)(B

3+ B

–2

+ B–

1)(B

2+ B

–1

+ B–

0)(B

3+ B

1+ B

0)]

Esercizio 18

Della funzione y53H

(C, B, A):a) scrivere la forma minima AND di OR;b) individuare eventuali alee statiche e, se ci sono, proporre una adeguata copertura ridondante.

[Risultati: a) y = (C + A)(C–

+ B); b) y = (C + A) (C–

+ B) (B + A)]

Esercizio 19

Della funzione y55CC

(D, C, B, A):a) scrivere la forma minima AND di OR;b) individuare eventuali alee statiche e, se ci sono, proporre una adeguata copertura ridondante.

[Risultati: a) f() = (B3

+ B0)(B

–3

+ B–

1); b) f( ) = (B

3+ B

0)(B

–3

+ B–

1)(B

–1

+ B0)]

Esercizio 20

Applicare alla funzione di 5 variabili y55C66A7A

( ) il teorema di scomposizione funzionale, applicare poi alle sot-tofunzioni la minimizzazione con mappe di Karnaugh per ottenere un’espressione nella forma OR di AND.

[Risultati: b) f() = B–

4(B

3B–

2 B–

1+ B

–1B

0+ B

–3B

0+ B

3B

2B

1B–

0) +

+ B4

(B1B–

0+ B

2B–

0+ B

3B–

2B

1+ B

–2B–

1B

0)]

Esercizio 21

Calcolare una forma minima OR di AND per la funzione di 5 variabili y558C667F

( ).

[Risultati: a) y = B–

4B–

3B

0+ B

–4B

3B–

1B–

0+ B

3B

2B–

1+ B

4B–

1B

0+ B

4B

3B

1+ B

4B

1B–

0]

Esercizio 22

Calcolare una forma minima OR di AND per la funzione parzialmente definita:f(B

3, B

2, B

1, B

0) = ∑(0, 2, 6, 8, 13, 15) + ∑

Φ(3, 4, 7, 10).

[Risultati: a) f( ) = B–

2B–

0+ B

–3B

1+ B

3B

2B

0]

Esercizio 23

Calcolare una forma minima AND di OR per la funzione parzialmente definita:f(B

3, B

2, B

1, B

0) = ∑(0, 2, 6, 8, 14, 15) + ∑

Φ(3, 4, 7, 10, 13).

[Risultati: a) f( ) = B–

2B–

0+ B

–3B

1+ B

2B

1]

Ese

rcit

azio

ni



1. Definire e proporre un esempio di due minterm adiacenti.

2. Definire e proporre un esempio di sotto-cubi adiacenti.

3. Dare una definizione di implicante ed esemplificare nel caso di una funzione di tre variabili.

4. Distinguere tra implicanti, implicanti primi e implicanti essenziali.

5. Dire perché in genere è possibile semplificare una forma canonica.

6. Dire perché in una mappa di Karnaugh per i valori delle variabili si segue l’ordine della numerazione in co-dice Gray.

7. Descrivere il procedimento di riduzione di un’espressione algebrica booleana mediante mappa di Karnaugh.

8. Spiegare perché a una forma minima AND di OR di una funzione si può giungere mediante individuazionedegli implicanti primi della sua negata.

9. Spiegare cosa sono e come si sfruttano le condizioni di indifferenza.

10. Dire come si può applicare il metodo delle mappe di Karnaugh a una funzione espressa mediante suoi impli-canti non necessariamente primi. Proporre un esempio.



1. Due implicanti sono adiacenti se:

hanno tutte le variabili ma differiscono solo per una di esse.

hanno le stesse variabili.

corrispondono a due 1 adiacenti sulla mappa di Karnaugh.

hanno le stesse variabili e differiscono solo per una di esse.

2. Nella semplificazione della somma di due implicanti con le stesse variabili:

si applicano la proprietà distributiva e la legge di annullamento.

si applicano le proprietà distributiva e di idempotenza.

si applicano le proprietà di assorbimento e idempotenza.

si applica il teorema di adiacenza.

3. La proprietà di idempotenza è utile nella semplificazione di espressioni perché:

si possono aggiungere minterm alla prima forma canonica.

si può utilizzare più volte un implicante per semplificarlo con più implicanti a esso adiacenti.

si può ridurre una forma canonica fino a ottenere un’espressione minima.

la somma di più implicanti uguali non cambia.

4. Un implicante di una funzione di 3 variabili corrisponde a un sottocubo di:

23 celle, ciascuna delle quali è adiacente a 3 celle del sottocubo.

2k celle, con k ≤ 3, ciascuna delle quali è adiacente a 3 celle del sottocubo.

2k celle, ciascuna delle quali è adiacente a 3 celle del sottocubo.

2k celle, con k ≤ 3, ciascuna delle quali è adiacente a k celle del sottocubo.d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

Test di verifica

Ese

rcit

azio

ni


5. Un sottocubo di una mappa di 4 variabili:

può includere da 1 a 24 celle, tutte tra loro adiacenti.

può includere 2n celle, con n ≤ 4, ciascuna delle quali è adiacente, a n celle dello stesso sottocubo.

può includere 2n celle con n ≤ 4.

corrisponde a un implicante con lo stesso numero di variabili.

6. Un implicante primo essenziale:

è una AND di tutte le variabili che all’interno del sottocubo non variano.

è l’unico sottocubo che copre in modo esclusivo qualche minterm.

copre il più grande sottocubo che contiene qualche 1 non coperto da altri implicanti primi.

è un implicante primo indispensabile per scrivere l’espressione algebrica di una funzione.

7. Un implicante primo:

corrisponde a un sottocubo che non è ricoperto da un sottocubo più grande.

è una AND di tutte le variabili che copre il massimo numero di uno.

è una AND col minimo numero possibile di variabili necessario a coprire un sottocubo.

è una OR che copre il massimo numero di zero di una funzione.

8. Per ottenere una forma minima AND di OR di una funzione:

occorre effettuare una copertura degli zero della mappa di Karnaugh della funzione.

è sufficiente trovare una forma minima per la funzione negata.

occorre effettuare una copertura degli zero della funzione con gli implicanti-OR primi essenziali e col mi-nimo numero di implicanti-OR primi.

occorre effettuare una copertura degli zero della funzione con gli implicanti-OR primi essenziali e primi.

9. Quando nella minimizzazione si utilizzano le condizioni di indifferenza:

si decide che per le corrispondenti combinazioni di valori la funzione assumerà il valore 1.

si assegna alla funzione il valore 1 per le combinazioni che corrispondono a condizioni di indifferenza inclusenella copertura della funzione e 0 per quelle non incluse.

le si inglobano tutte in sottocubi il più possibile ampi.

si decide in modo arbitrario il valore che la funzione assumerà per ciascuna di esse.

10. La forma minima di una funzione nella forma AND di OR e quella nella forma OR di AND:

si ottengono una dall’altra per semplice applicazione del teorema di De Morgan.

sono uniche.

sono uniche se discendono solo da implicanti primi essenziali.

sono uniche se ottenute da implicanti primi e primi essenziali.d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

410

F4Circuiti combinatoriintegrati di base

Le funzioni combinatorie si realizzano sia ricorrendo alle tecniche di sintesi e minimizzazione, siamediante scomposizioni e utilizzo di circuiti integrati come il multiplexer o il decoder.Alcune funzioni di uso più ricorrente sono realizzate in circuiti integrati utili per costruire circuitipiù complessi. In genere questi circuiti hanno la caratteristica comune della modularità cioècon più moduli uguali se ne può costruire uno con la stessa funzione ma con maggior numerodi ingressi e di uscite. Al progettista conviene conoscerne la disponibilità e le potenzialità appli-cative di questi circuiti. L’analisi della loro struttura logica ne consente una piena comprensioneed è anche un ottimo esercizio di approfondimento delle tecniche fin qui esaminate.

F4.1 Multiplexer o selettore di lineeI multiplexer integrati si distinguono per la famiglia tecnologica di appartenenza, pernumero di ingressi, di abilitatori, e per il tipo di circuito di uscita.

L’integrato 74xx253

L’integrato 74xx253 è un ‘dual 1 of 4 data selector/multiplexer’. Esso contiene due se-lettori di 4 linee (1 of 4) ciascuno. Essi condividono i selettori. Le rispettive uscite 3-state sono controllate ciascuna da un proprio abilitatore attivo al livello basso. Con i se-lettori si sceglie una tra 4 coppie di linee d’ingresso e la si invia sulle due linee d’uscita.La figura F4.1 mostra la piedinatura e lo schema funzionale di questo integrato.

I3

OE2 OE1

I2

Y2

b) a)

I1

Y1

I0 S1 S0 I3 I2 I1 I0

13 12 11 10 32 14 4 5 6

15

9 7

1

VCC = 16GND = 8

Figura F4.1Integrato 74253.

Espansione

Se dai due mux nello stesso integrato se ne vuole ottenere uno con doppio numero di li-nee di ingresso si procede come in figura F4.2.

Si collegano tra loro le due uscite (il che è consentito perché sono uscite 3-state eperché se ne abiliterà una sola alla volta). Dei due ingressi delle OR che vanno a con-trollare gli ingressi di abilitazione, uno è usato da abilitatore di tutto il circuito,l’altro è usato come ulteriore ingresso di selezione S

2: poiché questo giunge naturale alla

OR che controlla il circuito a) e negato all’altra, quando è S2

= 1 si abilita il mux b); equando è S

2= 0 si abilita il mux a).

OE

F4 • Circuiti combinatori integrati di base 411

Coerentemente con i valori assunti da S2S

1S

0conviene rinominare come I

7..4 gli in-

gressi di dato del mux abilitato da S2

= 1.Se le uscite dei due mux non fossero di tipo 3-state, per ottenere l’unica uscita ri-

chiesta occorrerebbe metterle in OR.Il circuito ottenuto è a sua volta espandibile con la stessa tecnica or ora proposta.

F4.2 Decoder e DemultiplexerLa tabella F4.1 definisce un decoder ‘da 2 a 4’ con abilitatore e uscite attivi al livellobasso. Ora, presa una qualunque delle uscite y–

k, si può osservare che quando è selezio-

nata essa vale 1 se è = 1 e 0 se = 0.Si può perciò descrivere lo stesso dispositivo con la tabella F4.2, equivalente alla

precedente tabella, e interpretare come una linea di dato in ingresso D che viene in-dirizzata da S

1S

0a una delle quattro uscite. Da questo punto di vista il decoder esegue

la funzione opposta del multiplexer; da qui il secondo nome, demultiplexer, o breve-mente, demux.

E

EE

OE

I7 I6 I5 I4 S1S0 I3 I2

Y2 Y1

Y

I1 I0

I3

b) a)

I2 I1 I0

OE1OE2

S2

Figura F4.2Utilizzazionedell’integrato 74253come MUX 1 of 8.

E–

S1 S0 y–

3 y–

2 y–

1 y–

0

1 x x 1 1 1 1

0 0 0 1 1 1 0

0 0 1 1 1 0 1

0 1 0 1 0 1 1

0 1 1 0 1 1 1

S1 S0 y–

3 y–

2 y–

1 y–

0

0 0 1 1 1 E–

0 1 1 1 E–

1

1 0 1 E–

1 1

1 1 E–

1 1 1

Tabella F4.1Tabelladi decoder da 2 a 4.

Tabella F4.2Tabelladi demux da 1 a 4.

Poiché questi dispositivi sono spesso utilizzati per selezionare chip di memoria o perinstradare dati verso il giusto destinatario, il significato del codice posto sugli ingressi diselezione è il più delle volte quello dell’indirizzo parziale del dispositivo che si va a se-lezionare, perciò essi sono anche detti ingressi di indirizzo. Per lo stesso motivo unadelle caratteristiche importanti per questo tipo di dispositivi è il ritardo di propagazione.


L’integrato 74xx139 è un “Dual 2-to-4 Line decoder/demux”. Esso contiene due cir-cuiti logici identici e distinti il cui schema, insieme con l’indicazione dei numeri di pin,è riportato in figura F4.3 (V

cce GND vanno ai pin 16 e 8). Per essi è valida la tabella

F4.2. Nel caso di tecnologia LS, se il carico (RL

e CL) è appropriato, il ritardo di pro-

pagazione va dai 24 ai 40 ns.


Espansione in parallelo

Utilizzando le due sezioni dell’integrato si può ottenere un decoder da 3 a 8 linee. Siprocede collegando in parallelo gli ingressi di selezione delle due sezioni e utilizzandogli abilitatori per una nuova linea di selezione S

2.

La figura F4.4 mostra lo schema del circuito di espansione. In esso ciascun abili-tatore viene pilotato da una OR con due ingressi. Un ingresso di una OR e un ingressodell’altra si collegano insieme e si utilizzano come unico abilitatore di tutto il circuito.Il terzo segnale di selezione S

2 va direttamente alla OR che controlla la sezione ‘0’ del-

l’integrato, mentre il suo complemento S–

2 va all’altra OR che controlla la sezione ‘1’.

In tal modo, a circuito abilitato, quando è S2

= 0 “funziona” la sezione ‘0’ le cuiuscite resteranno indicate come y–

3...

.y–

0, mentre con S

2= 1 è selezionata l’altra sezione

le cui uscite vengono rinominate come y–7... y–

4.

Questa tecnica si può naturalmente applicare ad altri decoder indipendenti.

S1y3

y2

y1

y0

S0

E

2(14)

1(15)

7(9)

6(10)

5(11)

4(12)

3(13)


EE

E

0

1

S2

S1

S0

S1y4

y5

y6

y7

S0

S1S0 y0

y1

y2

y3

Figura F4.4Espansionein paralleloapplicataal decoder 74139.

Espansione con più livelli

Si considerino 5 decoder ‘1 of 4’ (come quello di una sezione del 74xx139) e si utiliz-zino le 4 uscite di uno di essi per abilitare ciascuno degli altri 4 decoder (figura F4.5).Si useranno gli ingressi di selezione del decoder più a monte come S

3e S

2mentre i de-

coder più a valle condivideranno gli ingressi S1

e S0. In tal modo si ottiene un decoder

da 4 a 16 linee che ha anche un abilitatore, quello del decoder più a monte. Si potrebbe applicare ancora la stessa tecnica controllando, da ciascuna delle 4

uscite dei decoder (3)...(0), un altro decoder da 2 a 4 linee e ottenendo così un decodercon 64 linee d’uscita e 6 di selezione. Il limite sta nell’aumento del ritardo con cui ilcircuito ottenuto risponde al cambiamento dei segnali in ingresso per cui il circuito po-trebbe risultare non utilizzabile quando si richiedono prestazioni veloci.

La tecnica di espansione con più livelli si può applicare naturalmente ad altri deco-der integrati.



L’integrato 74xx138 è un “1 of 8 Line Decoder/Demux”. Esso ha tre abilitatori, attivi due alivello basso e uno al livello alto, tre ingressi di selezione, 8 uscite attive di livello basso.

Espansione

La disponibilità di più abilitatori rende semplice l’utilizzazione di due di questi inte-grati per ottenere, con una semplice espansione in parallelo, un decoder da 4 a 16 linee.Il quarto selettore si ottiene dall’abilitatore attivo al livello alto di uno collegato a unabilitatore attivo al livello basso dell’altro.

L’integrato 4051

L’integrato 4051 è un “8-Channel Analog Multiplexer/Demultiplexer”. La figura F4.6 neriporta uno schema funzionale e la piedinatura. Esso è costituito da un decoder ‘da 3 a 8’e da 8 switch analogici (o transmission gate) i cui terminali ‘out/in’ sono collegati su un’u-nica linea X; il decoder controlla gli otto switch analogici chiudendone uno solo per volta.

Nell’utilizzazione come multiplexer, X7...X

0sono gli ingressi di dato, X è l’uscita; e

S2...S

0sono gli ingressi di selezione che decidono quale degli ingressi di dato può por-

tare il suo segnale su X.

E

S3S2

S1

y3y2y1y0S0

S1S0

E0

S1

y3 y15y14y13y12

y11y10y9y8

y7y6y5y4

y3y2y1y0

y2y1y0S0

E(3)

S1

y3y2y1y0S0

E(2)

S1

y3y2y1y0S0

E(1)

S1

y3y2y1y0S0

E(0)

Figura F4.5Espansionecon più livellidel decoder 74139.

X4

SW7

SW6

SW5

SW4

SW3

SW2

SW1

SW0

1 5 2 4

3

out/inX

in/out

12

8

7

6

11

16

10

9

151413 in/out

X5 X6 X7

E

VEE

Vss

X2

S0

S1

S2

Vdd

3 to 8

decoder

X1 X0


Se si utilizza il dispositivo come demux, X è l’ingresso di dato, il cui segnale vienedirottato su una delle uscite X

7...X

0dagli ingressi di selezione. L’ingresso è un abi-

litatore attivo a livello basso; se è al livello 1 logico tutti gli switch vengono aperti (e isegnali di dato non passano). V

DDe V

SSsono i terminali di alimentazione; V

EEregola i

valori minimo e massimo consentiti per i segnali di dato; per esempio se VDD

= 5 V,

VSS

= 0 V e VEE

= –5 V il segnale analogico può assumere valori da + 5 V a – 5 V.

Ciascun switch, quando è in conduzione, ha una resistenza di qualche centinaio diohm, mentre quando è aperto lascia passare correnti di dispersione molto piccole.

F4.3 Codificatore con priorità Un codificatore produce in uscita il codice binario di n bit corrispondente a quello deisuoi 2n ingressi che è stato attivato. Si pensi per semplicità a un dispositivo (il codifi-catore) che debba produrre il codice di due bit del tasto che viene premuto su un ta-stierino con solo 4 tasti, T

0, T

1, T

2, T

3.Supponendo che l’attivazione di un tasto porti a

un livello alto il conduttore a esso collegato, il codificatore dovrebbe funzionare se-condo la tabella F4.3.

Se il tastierino avesse 8 tasti il codificatore dovrebbe produrre codici di 3 bit,se i tasti fossero 16 i bit dovrebbero essere 4, e così via.

Quando i tasti sono numerosi sia l’hardware della tastiera che il progetto delcodificatore si complicano a causa del gran numero di variabili. In questo casol’hardware si organizza in una matrice di conduttori isolati con un interruttore aciascun incrocio di una riga con una colonna, ciascun interruttore controllatodalla pressione di un tasto stabilisce quando è chiuso il contatto tra la riga e la co-lonna su cui è piazzato e il tutto viene controllato da un sistema sequenziale o a

programma.Quando i tasti sono pochi sia l’hardware della tastiera che il progetto del codifica-

tore non sono complicati, tuttavia un dispositivo che funzioni secondo la tabella F4.7non è sufficiente perché non tiene conto dei seguenti problemi:

l capita spesso di schiacciare insieme senza volerlo più tasti;l quando non si schiaccia alcun tasto il codice in uscita deve essere diverso da qua-

lunque altro codice;l il dispositivo così concepito non ha la caratteristica della modularità.

Il primo problema si risolve stabilendo che nel caso di più ingressi contemporanea-mente attivi il codice prodotto sia quello del tasto cui è assegnato il numero più alto. Ildispositivo diviene così un codificatore con priorità (priority encoder).

Il secondo problema pone la necessità di un ulteriore bit in uscita che segnali se ilcodice in uscita corrisponde effettivamente a un tasto attivo in quel momento. Questauscita, indicata con GS (segnale di gruppo), non è altro che la OR degli ingressi I

3..I

0.

Il terzo problema si risolve introducendo in ingresso un abilitatore Eiche abiliti il

circuito a produrre i suoi codici e aggiungendo un ulteriore uscita E0

attiva solo quando il dispositivo è abilitato mentre gli altri ingressisono non attivi. Quest’ultimo segnale sarà usato per abilitare o no uneventuale altro codificatore con priorità inferiore.

Si concepisce così la tabella F4.4; in essa la prima riga indica chese il dispositivo è disabilitato le sue uscite sono tutte non attive; inparticolare la disabilitazione si propaga sull’uscita E

0. Nelle altre ri-

ghe il dispositivo è abilitato: nella seconda riga nessun ingresso Ii

èattivo, GS segnala il fatto con uno 0 e contemporaneamente l’uscitaE

0= 1 può abilitare un eventuale altro codificatore di priorità imme-

diatamente inferiore; nelle righe sottostanti qualche tasto è attivato,GS vale 1, E

0= 0 disabilita l’eventuale altro codificatore di priorità più bassa e B

1B

0fornisce il codice del tasto attivato.

E


Ei

I3 I2 I1 I0 B1 B0 E0 GS

0 x x x x 0 0 0 0

1 0 0 0 0 0 0 1 0

1 0 0 0 1 0 0 0 1

1 0 0 1 x 0 1 0 1

1 0 1 x x 1 0 0 1

1 1 x x x 1 1 0 1

Tabella F4.4Tabella di unencoder con priorità.

I3 I2 I1 I0 B1 B0

0 0 0 1 0 0

0 0 1 0 0 1

0 1 0 0 1 0

1 0 0 0 1 1

Tabella F4.3Codifichecorrispondentiall’attivazionedi un solo tasto.


Le x in questa tabella non vanno confuse con condizioni di indifferenza per le fun-zioni: esse infatti indicano più combinazioni delle variabili di ingresso.

Espansione

Con lo schema di figura F4.7 da due priority encoder se ne ottiene uno con un doppionumero di ingressi. Esso si può ricavare dalle seguenti considerazioni.

1. Stabilito che il codificatore (a) deve avere priorità su (b) e rinominati con I7, I

6, I

5,

I4

i suoi ingressi, si collega Eoa

con Eib

, così se (a) sta ponendo in uscita un codicedisabilita (b); se invece (a) è abilitato ma gli altri suoi ingressi sono inattivi, abi-lita (b).

Ei

I7

I6

I5

I4

Ei GSGS

(a)

(b)

I3

B1

B2

B1

B0

E0

B0

E0

GS

B1

B0

E0

I2

I1

I0

Ei

I3

I2

I1

I0

I3

I2

I1

I0

Figura F4.7Espansionedi un encodercon priorità.

2. Il nuovo segnale di gruppo deve indicare che su uno o sull’altro dei due codificatoric’e un codice valido, dunque è GS = GS

a+ GS

b.

3. Occorre disporre di un terzo bit B2

in uscita e ottenere da questo e dai segnali B1

eB

0dei due encoder i codici corrispondenti agli ingressi attivati. Poiché B

2deve va-

lere 1 tutte le volte che su (a) c’è un codice valido, altrimenti deve valere 0, èB

2= GS.

4. Se GSa

= 1 i codici B2B

1aB

0acorrispondono correttamente agli ingressi I

7, I

6, I

5, I

4e

contemporaneamente sono B1b

= B0b

= 0; se GS = 1 ma GSa

= 0 sono validi i codiciformati da B

2B

1bB

0bmentre B

1a= B

0a= 0. Dunque si deve porre B

1= B

1a+ B

1be

B0

= B0a

+ B0b

.

Il dispositivo così ottenuto dispone ancora dei segnali GS ed E0

e perciò è a suavolta adatto alla espansione.

10

11

12

13

2

8

5

4

3

1

16

14

14

15

15

9

7

6

9

7

6

D7

GND

Ei E0

4532 74LS148

GS

GSE0

Vss

Vdd VCC

D6

D5

D4

D3

D2

D1

D0

Q2

Q1

Q0

A2

A1

A0

16

11

12

13

8

10

5

4

3

2

1

D7

D6

D5

D4

D3

D2

D1

D0

Figura F4.8Priority encoderintegrati.

a) b)


L’integrato 4532

L’integrato CMOS 4532, figura F4.8 a, è un “8-BIT Priority Encoder”, con ingressi euscite tutti attivi al livello alto. L’espansione a 16 ingressi viene fatta in modo del tuttosimile a quello sopra descritto.


L’integrato TTL 74xx148, figura F4.8 b, è un priority encoder con 8 linee di ingresso,tre linee d’uscita per il codice binario, un ingresso di abilitazione, i segnali

0e

per l’espansione. Ingressi e uscite sono tutti attivi al livello basso.

F4.4 Decoder-driver per display con 7 segmentiPer visualizzare cifre decimali, o anche esadecimali, si ricorre a dispositivi a LED o aLCD, nei quali ciascuna cifra viene costruita mediante segmenti che si illuminano o siscuriscono disegnando così la cifra richiesta.

Esistono integrati adatti al controllo di display a LED a catodo comune, o ad anodocomune, altri ancora sono adatti al controllo di display a LCD.

Display a LED

In un display a sette segmenti costruito con LED (figura F4.9) i diodi sono disposti inmodo da formare, se tutti accesi, la cifra 8.

GSE

Ciascuno dei segmenti è costituito da uno o più LED e tutti i segmenti sono colle-gati insieme dal lato del catodo o dal lato dell’anodo. Nel tipo a catodo comune il ca-todo va collegato a massa e i segmenti si accendono se il loro terminale viene collegatoattraverso un adeguato resistore a una tensione positiva. Nel tipo ad anodo comune l’a-nodo va collegato a una tensione positiva e i catodi vanno collegati a massa attraversoun resistore. I dispositivi di questo tipo sono robusti, poco sensibili alle condizioni ditemperatura e offrono una buona visibilità della cifra in essi rappresentata, però richie-dono per ciascun segmento una corrente dell’ordine di una decina di mA, con conse-guente consumo delle batterie eventualmente usate.

Display a cristalli liquidi, LCD

I display a LCD sono più delicati, il range di temperatura richiesto per il loro funziona-mento è più ristretto, le cifre rappresentate sono meno visibili, devono essere controllaticon impulsi senza componente continua; in compenso richiedono correnti molto basse.Essi sono composti da due superfici di vetro separate da uno strato di circa 10 m di unmateriale che ha caratteristiche intermedie tra quelle di un cristallo e quelle di un liquidoe che agisce diversamente sulla luce polarizzata a secondo che sia o no sottoposto a uncampo elettrico. La superficie posteriore dell’LCD, backplane, è in genere riflettente e su

μ

a

f

b

g

e

Anodo Comune Catodo Comune

c

d

a

f f

e

d

c

b

g

a

b

g

e

c

d

Figura F4.9Strutturadi displaycon 7 segmentia LED.


di essa è depositato un sottile strato conduttore, sull’altra superficie sono depositati deisegmenti di conduttore, tanto sottili da essere trasparenti, ciascuno collegato a un suo ter-minale. Il backplane costituisce l’elettrodo comune. Sui due vetri sono inoltre applicatedue pellicole polarizzanti della luce ruotate di 90 gradi l’una rispetto all’altra.

In assenza di campo elettrico la luce attraversa l’LCD che invece sotto l’azione diun campo elettrico appare oscurato.

L’applicazione di un campo elettrico costante danneggia però l’LCD; una compo-nente continua maggiore di 100 mV applicata tra il piano posteriore e un qualunquesuo segmento sulla superficie anteriore lo renderebbe definitivamente opaco. Per que-sto motivo i segmenti dell’LCD che si vogliono visualizzare e il backplane devono es-sere pilotati da due segnali a onda quadra in controfase (e quindi uno negato rispetto al-l’altro) di frequenza compresa tra i 30 e i 150 Hz.

La quantità di energia consumata dagli LCD è molto inferiore a quella dei displaya LED che perciò sono stati sostituiti dagli LCD.

Gli integrati 74LS47 e 74LS48

Gli integrati 74LS47 e 74 LS48 sono “Decoders/Drivers BCD/7-Segment” per display aLED, figura F4.10. Il primo è adatto per i display ad anodo comune, il secondo per quellia catodo comune. Nelle rispettive tabelle della verità, del tutto simili, le funzioni da a a gdel secondo sono esattamente il complemento di quelle del primo. La tabella F4.5 si rife-risce al circuito 74LS47, in essa H e L indicano i livelli logici basso (Low) e alto (High).

3

4

6

2

1

7

LT

RBI

B3

B2

B1

B0

LT

RBI

B3

B2

B1

B0

14

15

9

10

11

12

13

4

g

f

edcba

BI/RBO

74LS47 74xx48

Vcc=16

GND=8

Vcc=16

GND=8

g

f

edcba

BI/RBO

14

15

9

10

11

12

13

4

3

4

6

2

1

7

Figura F4.10Integratidecoder/driverBCD/7 segmenti.

B3 B2 B2 B0 a b c d e f g Note

H H L L L L H L L L L L L H 0

H x L L L H H H L L H H H H 1

H x L L H L H L L H L L H L 2

H x L L H H H L L L L H H L 3

H x L H L L H H L L H H L L 4

H x L H L H H L H L L H L L 5

H x L H H L H H H L L L L L 6

H x L H H H H L L L H H H H 7

H x H L L L H L L L L L L L 8

H x H L L H H L L L H H L L 9

H x H L H L H H H H L L H L

H x H L H H H H H L L H H L

H x H H L L H H L H H H L L

H x H H L H H L H H L H L L

H x H H H L H H H H L L L L

H x H H H H H H H H H H H H blank

x x x x x x L H H H H H H H BI

H L L L L L L H H H H H H H RBO

L x x x x x H L L L L L L L LT

BI RBO/RBILT

Tabella F4.5Tabelladell’integrato7447.


Oltre agli ingressi per il codice BCD, B3B

2 B

1B

0, l’integrato ha altri due ingressi,

(Lamp Test) ed (Ripple Blanking Input) e un ingresso/uscita (Blanking Input / Ripple Blanking Output). Attivando LT (livello L), tutti i LED si de-vono accendere: ciò indica che il display funziona correttamente. Attivando tutte le

uscite vengono disattivate spegnendo così tutti i LED. ed ven-gono utilizzati quando si mettono insieme più decoder.

Uso delle funzioni RBI e RBO

Quando è attivo (L), e B3B

2B

1B

0= 0000, il display viene spento e il valore di RBI

si propaga sull’uscita RBO.Per visualizzare numeri con più digit si devono mettere uno accanto all’altro più

display e i relativi decoder. RBI ed RBO sono stati progettati per evitare di visualizzaregli zero (blanking = cancellare) non significativi, cioè gli zero che in un numero interoprecedono la prima cifra non nulla o quelli che dopo la virgola seguono l’ultima cifranon nulla. Si consideri per esempio il circuito di figura F4.11 a e si supponga che in

ingresso ci sia il numero di 4 digit 0092: poiché è 3

= 0, la prima cifra 0 non si ac-

cende e 3

= 0; poiché RBI2

è collegato a RBO3

anche la seconda cifra con il va-lore 0 resta spenta; il numero è dunque visualizzato come 92.

RBO

RBI

RBI

RBORBI

BI

BI RBO/RBILT

RBI3

RBO3

7 7 7 7,

,7777

B3 B2 B1 B0 RBI2

RBO2a...g

B3 B2 B1 B0 RBI1

RBO1a...g

B3 B2 B1 B0 RBI0

a...g

B3 B2 B1 B0

RBO–4

GND

GND

a)

b)

a...gRBO–3 a...gRBO–2 a...gRBO–1

RBI–1

a...g

B3 B2 B1 B0 RBI–2B3 B2 B1 B0 RBI–3

B3 B2 B1 B0 RBI–4B3 B2 B1 B0

Figura F4.11Uso di RBI e RBOper spegneregli zero nonsignificativi.

Nel caso di cifre frazionarie il collegamento tra gli RBI e RBO (figura F4.11 b)deve partire dalla cifra meno significativa; in tal modo, per esempio, il numero 0.1200sarà visualizzato come .12. Il percorso dei collegamenti RBI-RBO dalla forma ondeg-giante spiega il motivo del termine inglese “ripple”.

L’integrato 9368

L’integrato 9368 è un decoder BCH-7 segmenti a catodo comune. BCH sta per BinaryCode Hexadecimal, esso cioè traduce il numero binario acquisito in un codice adattoper la sua visualizzazione in esadecimale su un display a catodo comune (le sue uscitea...g sono attive a livello alto) e, quando attive, si comportano come generatori di cor-rente da 20 mA, perciò si possono direttamente collegare (senza resistori) ai pin deldisplay. La figura F4.12 mostra lo schema funzionale del circuito e i caratteri esadeci-mali corrispondenti ai codici binari.

In questo circuito il codice in entrata passa inizialmente attraverso 4 latch control-lati dall’abilitatore attivo al livello basso. LE sta per Latch Enable.LE


Dei latch ci si occuperà più avanti, qui è sufficiente sapere che “latch” significa ser-ratura con scatto: quando la porta di un appartamento si chiude a causa d’una corrented’aria, resta chiusa e l’evento resta così memorizzato; la porta però non risponde piùalle sollecitazioni finché il meccanismo non viene sbloccato.

In elettronica un latch è un dispositivo che quando è abilitato (LE attivo) scatta adogni nuovo valore presente sul suo ingresso di dato e quando è disabilitato (LE non at-tivo) non sente più i cambiamenti su quell’ingresso ma mantiene in uscita l’ultimo va-lore memorizzato.

Con questa funzione l’integrato 9368 consente di effettuare letture del valore di undato che sta velocemente cambiando. Per esempio se il dato proviene da un cronome-tro è possibile effettuare letture di tempi parziali ponendo di volta in volta il pin3, a livello alto, cioè disabilitando i latch interni.

Gli integrati 4543 e 74HCT4543

Gli integrati 4543 e 74HCT4543 sono “BCD to 7-Segment Latch/Decoder/Driver forLCD” realizzati entrambi in tecnologia CMOS; il secondo è compatibile TTL. La fi-gura F4.13 ne riporta la piedinatura, lo schema funzionale e le cifre formate in corri-spondenza agli ingressi BCD da 0 a 9. Per gli altri valori le uscite restano non attive.

LE

423

5

67

1

DCB

A

DCB

A

Ph

Ph

BL

LE BLLE14

15131211

10

9

1415131211

10

9

g

4543

Vdd=16

Vss=8

BCD

To

7-Seg.

Decoder

Latch Display

Driver

fedc

b

a

g

0 1 2 3 4 5 6 7 8 9

fedc

b

a Figura F4.13Integrato 4543,sua struttura,visualizzazioni.

3

5

6

2

1

0 1 2 3 4 5 6 7

8 9 10 11 12 13 14 15

7

LE

RBI

B3

B2

B1

B0

VCC = 16

GND = 8

14

15

9

10

11

12

13

g

f

e

d

c

b

a

4BI/RBO

Figura F4.12Integrato 9368e sue rappresentazionidei codici esadecimali.

BL è un ingresso di Blanking ed è attivo al livello alto, LE è il latch enable ed è attivoal livello alto.

Con Ph = 0 le uscite a...g sono attive al livello alto e il circuito può pilotare displaya LED con catodo comune. Con Ph = 1 le uscite a...g si invertono, cioè sono il com-plemento di quelle ottenute con Ph = 0, sono attive al livello basso e possono pilotaredisplay a LED con anodo comune.

Per pilotare un display a LCD l’ingresso Ph (fase), altre volte indicato con DF(Display Frequency), deve ricevere un’onda quadra e deve anche essere connesso albackplane del display.


Dal punto di vista logico le cose funzionano così (figura F4.14): le uscite, a'...g', delcircuito di decodifica interno all’integrato vanno ciascuna a una porta XOR a due in-gressi; all’altro ingresso delle XOR va il segnale Ph; se ora, per esempio, si ha g' = 1, laXOR si comporta come un negatore del segnale Ph, la sua l’uscita g sarà un’onda qua-dra di fase opposta a quella di Ph, la tensione applicata tra l’elettrodo g e il backplanedel display, g – Ph, sarà un’onda quadra di ampiezza doppia rispetto a quella di Ph, eil segmento g è reso visibile. Se invece g' = 0 l’uscita g della XOR sarà uguale a Ph, trabackplane ed elettrodo risulterà applicata una differenza di potenziale uguale a 0, e ilsegmento viene nascosto.

F4.5 Generatore-verificatore di paritàI sistemi digitali di trasmissione e ricezione di dati devono anche verificare che la tra-smissione avvenga senza errori. Una verifica consiste nel controllare su ciascuna pa-rola ricevuta, se il suo numero di bit di valore 1 è pari o dispari. Tra ricevitore e tra-smettitore si stabilisce preliminarmente qual è il numero di bit di ogni parola tra-smessa, si stabilisce di aggiungere in coda a ciascuna parola un bit di parità e se il nu-mero complessivo di 1 di ciascuna parola più il bit di parità deve essere pari o dispari.Per esempio, stabilito che ciascuna parola è fatta di 4 bit più uno di parità, e che la pa-rità deve essere pari, la parola 0111 viene trasmessa come 10111; il bit di parità in que-sto caso deve valere 1 per rendere pari il numero complessivo di bit; se invece si stabi-lisse una parità dispari la parola da trasmette è 00111.

Per potere effettuare il controllo di parità il circuito che trasmette deve aggiungerea ogni parola il bit di parità e il circuito che riceve deve verificare la parità della parolaricevuta.

Si supponga ora di voler calcolare se il numero di 1 contenuti in una parola AB didue soli bit è dispari. La funzione d = A B vale 1 proprio se in AB il numero di 1 è di-spari (e vale 0 nel caso opposto) e il codice di 3 bit dAB avrà perciò un numero pari di1. La funzione p = indica invece con un 1 che AB ha parità pari, e il codice dAB con-tiene un numero dispari di 1. Se si è stabilito che ogni parola, incluso il bit di parità,deve avere una parità dispari si dovrà spedire pAB se invece la parità deve essere parila parola da spedire sarà dAB.

d

+

a

BCD to 7seg.

decoder

b

c

de

fg

g

+5

–5

g-Ph

f

e

d

c

g

b

a

Ph

backplane

a'

b'

c'

d'e'

f'g'

g'

Ph

Figura F4.14Logica del displaydriver dell’integrato4543, ed esemplifi-cazionedel controllosul segmento g.

Si è stabilito che ogni parola di due bit più il bit di parità deve avere un numero pari di bit. Sicalcoli il bit di parità da aggiungere a ciascuna parola del messaggio 00 10 11 01 e si scriva ilmessaggio che deve essere ricevuto.

■ l Calcolo del bit di parità pari: 00 d = 0; 10 d = 1; 11 d = 0; 01 d = 1;l messaggio in ricezione: 000 110 011 101.

→→→→

ESEMPIO 1

Bit di parità


Il discorso ora fatto è valido anche se la lunghezza delle parole da trasmettere è di 3 bit:la funzione d = A B C (tabella F2.2) segnala con un 1 che ABC contiene un numerodispari di 1 e con uno 0 che ne contiene un numero pari, perciò se si usa una parità pariogni parola deve essere composta come dABC....

Poiché per la XOR valgono le proprietà associativa e commutativa è possibile col-legare in cascata XOR con tre ingressi per ottenere il calcolo della parità su parole conpiù bit.

L’integrato 74HCT280

L’integrato 74HCT280 è un “9-bit Odd/Even Parity Generator/Checker” (genera-tore/verificatore di parità dispari/pari). La documentazione tecnica dice che esso con-tiene 4 XOR e una XNOR ciascuna con tre ingressi, collegate come in figura F4.15.La figura riporta anche l’assegnazione dei pin. L’uscita e (even, pari) è il complementodi d (odd, dispari). La XNOR serve a generare la funzione e. Con un numero pari di 1in ingresso è e = 1 e d = 0, viceversa sono e = 0 e d = 1.

Se la parola su cui si vuole calcolare la parità ha un numero di bit inferiore a 9 gli in-gressi non utilizzati vanno collegati a massa per evitare l’inserimento casuale di altri 1.

++

Espansione

Si può riprodurre lo schema di espansione di figura F4.15 collegando le uscite d(XOR) di 2 o più integrati 74280 ad altrettanti ingressi di un’altra XOR o di un altrointegrato 74280. La cosa funziona altrettanto bene se si ricorre a un numero pari diuscite e. Nel primo caso si ottiene la disparità complessiva delle parole in ingresso,nel secondo caso la parità.

F4.6 ComparatoreIl circuito di figura F4.16, simile a quello di figura F1.19 ma con le uscite attive al li-vello alto, realizza la funzione di confronto tra i due bit in ingresso.

Il confronto tra due numeri di n bit si ottiene utilizzando n di questi blocchi oppor-tunamente collegati ad altre porte logiche.

Si noti innanzi tutto che, se si vuole fare un veloce confronto tra due numeri aventilo stesso numero di cifre, conviene confrontare ordinatamente le singole cifre dei duenumeri cominciando dalle più significative. Se se ne trovano due che sono diverse ilconfronto si conclude poiché il numero più grande è quello con la cifra maggiore. Sele cifre confrontate sono uguali si passa a confrontare le successive. Se infine anche leultime cifre sono uguali lo sono anche i due numeri.

74xx280

Vcc=14, GND=7

8

9

10

11

12

13

1

2

4

A

5

6

e

ed

d

B

C

Ay1d

y2d

y3d

B

C

D

E

F

D

E

FG

H

I G

H

I

Figura F4.15Integrato 74280,e sua strutturainterna.

Si confrontino i numeri 99998888758466666 e 99998898758466666.

■ Si parte dalle cifre più significative; si incontrano quattro coppie di 9, due coppie di 8, poi un8 e un 9, dunque il numero più grande è il secondo.

ESEMPIO 2

Il discorso è valido qualunque sia la base del sistema di numerazione posizionale. Inparticolare un numero binario è più grande dell’altro se i bit più significativi lo sono,oppure, nel caso questi risultino uguali, se i successivi bit più significativi lo sono ecc.

Il ragionamento corrisponde a un circuito logico che abilita il confronto tra i bit viavia meno significativi man mano che trova uguali i bit superiori, e che fa la OR dei ri-sultati y

A>Bdei vari blocchi elementari usati.

Detti a = An...A

k ...A

0e b = B

n...B

k...B

0i due numeri binari, e Y

a<b, Y

a = b, Y

a>ble

uscite del circuito comparatore, si possono trarre le seguenti conclusioni:

l si deve avere Ya = b

= 1 se tutte le coppie di cifre (Ak, B

k) dello stesso peso sono

uguali. Ciò significa che Ya = b

deve essere il prodotto logico di tutte le uscite yk A = B

;l deve risultare Y

a>b= 1 se y

n A>B,oppure se y

n A = B= 1 e y

n-1 A>B, e così via…

l deve risultare YaB, I

A<Be I

A = Bche vengono “interrogati” se i numeri A e B in entrata

sono uguali. Se gli ingressi di espansione non vengono utilizzati del tutto, convieneconfigurarli rispettivamente con 001; se serve solo un bit in più si utilizzano I

A>Be I

A<Bcome bit meno significativi e si impone I

A = B= 0.

Espansioni

Uno schema di espansione del comparatore 7485 si rea-lizza mediante una cascata di integrati, innestando leuscite del dispositivo che confronta il gruppo di bit menosignificativo sugli ingressi di espansione del dispositivoche confronta il gruppo di bit immediatamente più signi-ficativo.

Un altro modo per ottenere un comparatore più ca-pace, otre che più veloce, è quello riportato nello schemadi figura F4.17 dove le uscite y

a>be y

a<bdegli integrati

più a monte sono utilizzate come ingressi Ak

e Bk

delcomparatore più a valle. Si può così ottenere un compa-ratore di numeri da 25 bit con un ritardo nella rispostamolto ridotto rispetto a quello di un corrispondente com-paratore realizzato con integrati collegati in cascata.


L’integrato 74HCT688, figura F4.18 b, è un compa-ratore di numeri di 8 bit dotato solo di un abilitatore

e una sola uscita Y–

A = Bentrambi attivi al livello lo-

gico basso.G

y A>B

y A=B

y AB

ya>b

yab

yab

yab

yaB

IAB

IAB

IA<B

IA=B

A20

B20

B24...B21

A9...A6

A5

B5

B9...B6

A4...A1

A0

B0

B4...B1

Figura F4.17Espansionedel comparatore7485.

Il suo schema interno presenta due gruppi di 4 XOR che confrontano bit a bit ri-spettivamente i bit A

7..A

4con i bit B

7..B

4e A

3..A

0con B

3..B

0; le uscite di ciascun gruppo

vanno in una OR costruita con due NOR a 4 ingressi e una NAND a tre ingressi, unodei quali è abilitato da G. Se il dispositivo è disabilitato o se in una o più coppie A

iB

ii

bit sono diversi, la loro XOR dà 1 e la OR dà un 1 in uscita. Se il dispositivo è abilitatoe in ciascuna coppia A

iB

ii bit sono uguali, l’uscita del dispositivo dà 0.

16

1 14

11

9 15

13

12

10

2 3 4 8

6 7 5

Vcc

B3

B2

B1

B0

A3

A2

A1

A0

A<

Bi

A=

Bi

A>

Bi

GN

D

Vcc

Q7

Q6

Q5

Q4

Q3

A2

A1

A0

P7

P6

P5

P4

P3

P2

P1

P0

G GN

D

A=

B0

A<

B0

A>

B0

P=

Q1

9

20

18

16

14

12

9 7 5 3 17

15

13

11

8 6 4 2 1 10

74LS85 74LS688

Espansione

Utilizzando due comparatori 74688 si collega l’uscita di uno sull’abilitatore dell’altro.Si ottiene un comparatore di numeri di 16 bit: quello più a monte abilita il secondo seè a sua volta abilitato e se i codici sui suoi ingressi sono uguali; il secondo integrato dàin uscita uno zero se anche i suoi codici in entrata sono uguali.

La cosa può ripetersi abilitando il primo integrato con l’uscita di un altro compara-tore ancora più a monte e così via. In alternativa, e se si devono usare più di due com-paratori, conviene realizzare la OR delle loro uscite.

F4.7 Sommatori e generatori di riportoFull adder

Si consideri l’operazione di addizione di due numeri binari, a e b, di n cifre. Si comin-cia dalle cifre meno significative: A

0+ B

0 = S

0con riporto C

1, si continua con A

1+ B

1+

+ C1

= S1

con riporto C2, e così di seguito (figura F4.19).

Le operazioni si ripetono con le stesse regole partendo dalla cifra meno significa-tiva. Per esempio alla somma delle cifre di posto 2, A

2+ B

2, va aggiunto il riporto C

2ot-

tenuto dalla somma delle cifre di posto 1; il risultato dà un bit di somma, S2, e un bit di

riporto, C3. Il numero di due bit C

3S

2è proprio il risultato dell’addizione A

2+ B

2+ C

2.

La tabella F4.6 definisce le funzioni di riporto e di somma delle cifre di un genericoposto k ricavate semplicemente dalla somma dei bit in ingresso. Per esempio nell’ul-tima riga si ha A

k+ B

k+ C

k = 11

b, dunque C

k + 1 = 1 e S

k= 1. Il circuito che esegue que-

ste funzioni è un full adder.

Figura F4.18Circuiti comparatoriintegrati:a) 74LS85;b) 74LS88.

Ck

Bk

Ak

Ck+1 S

k

0 0 0 0 0

0 0 1 0 1

0 1 0 0 1

0 1 1 1 0

1 0 0 0 1

1 0 1 1 0

1 1 0 1 0

1 1 1 1 1

Ak

Bk

Ck

Ck+1

Sk

Tabella F4.6Funzionidi un full adder.

Figura F4.20Circuito logico di un full adder.

Figura F4.19Operazione diaddizionecon 4 cifre.

C3

A3

B3

S3C4

C2

A2

B2

S2

C1

A1

B1

S1

A0 +

B0

S0

=

a) b)


B0B1B2B3A0A1A2A3

CO CI=1

S3 S0S1S2

Sommatore

B0B1B2B3A0A1A2A3

CO CI

S3 S0S1S2

Sommatore

Figura F4.22Schemi di circuitisottrattori in complemento a due:a) sottrattore a 4 bit;b) sommatore-sottrattore.

Le forme algebriche per le due funzioni si ricavano direttamente dalla tabella con-siderando separatamente e poi sommandoli i casi con C

k= 0 e C

k= 1:

Ck+1

= C–

k· A

kB

k+ C

k· [(A

kB

k) + (A

kB

k)] = C

–

k·A

kB

k+ C

k·A

kB

k+ C

k· (A

kB

k)

Sk = C

–

k · (A

kB

k) + C

k · (A

kB

k)

Si ottengono così le due espressioni:

Ck + 1

= Ak

· Bk

+ Ck

· (Ak

Bk) [F4.1]

Sk

= Ck

Ak

Bk

[F4.2]

e il corrispondente circuito di figura F4.20. In esso si riconoscono due moduli identici contenenti una XOR e una AND le cui

funzioni sono quelle di un sommatore senza riporto in entrata, detto half adder.

Ripple adder

Con più full adder si possono realizzare sommatori di numeri con più bit. Con loschema di figura F4.21 si ottiene un sommatore di due numeri, ciascuno di 4 bit.Ciascun full adder passa il suo riporto uscente al full adder immediatamente più signi-ficativo. Il nome ripple adder di questo sommatore discende dall’andamento ondeg-giante del collegamento tra i riporti.

In un ripple adder il giusto risultato è però disponibile solo dopo che il riporto delprimo elemento abbia avuto effetto sul secondo, e poi sul terzo e così via, perciò colcrescere del numero di bit il ritardo diviene inaccettabile.

++

+

++

++

A3

C4

S3

C3

S2

C2

S1

C1

S0

B3

C3

A2

B2

C2

A1

B1

C1

A0

B0

C0Figura F4.21

Ripple adder.

Sottrazione

Un sommatore opera correttamente anche su numeri in complemento a due. Se perciò sivuole effettuare l’operazione A – B tra due numeri in codice binario occorre rappresen-tare – B nel suo codice complemento a due, poi si pongono A e – B sui rispettivi ingressidel sommatore. In figura F4.22 mediante le XOR si ottiene il complemento a 1 di B elo stesso 1 che controlla le XOR si utilizza come riporto entrante sul sommatore, il cheequivale ad aggiungere 1 al numero , ottenendo così il codice in comple-mento a due di – B.

B B B B3 2 1 0

a) b)


Generatore e propagatore di riporto

L’espressione algebrica [F4.1] suggerisce che il riporto in uscita si genera quando Ak

e Bk

valgono entrambi 1, oppure si ottiene per propagazione del riporto di ingresso se Ak

Bk

vale 1. Per questo motivo le due uscite di un half adder Gk

= Ak

· Bk

e Pk

= Ak

Bk

sonodetti generatore e propagatore di riporto. L’espressione del riporto in uscita diviene:

Ck + 1

= Gk

+ Pk

· Ck,

[F4.3]

con: Gk

= Ak

· Bk

e Pk

= Ak

Bk

[F4.4]

Queste funzioni si utilizzano nei circuiti di calcolo anticipato del riporto per som-matori di numeri binari con più cifre.

Look ahead carry

Se si utilizza più volte la relazione [F4.3], per ciascun riporto si può ottenere un’e-spressione di due soli livelli di propagazione. I circuiti che realizzano queste espres-sioni calcolano simultaneamente i vari riporti da passare agli ingressi dei full adder cheperciò vedono in anticipo il riporto da utilizzare e danno ciascuno autonomamente ilproprio risultato.

Si applica dunque la relazione Ck + 1

= Gk

+ Pk

· Ckal calcolo di C

1, poi di C

2, C

3, e

così via:

C1

= G0

+ P0C

0;

C2

= G1

+ P1C

1 = G

1+ P

1(G

0+ P

0C

0) = G

1+ P

1G

0+ P

1P

0C

0;

C3

= G2

+ P2C

2 = G

2+ P

2( G

1+ P

1G

0+ P

1P

0C

0) = G

2+ P

2G

1+ P

2P

1G

0+ P

2P

1P

0C

0;

C4

= G3

+ P3C

3 = G

3+ P

3( G

2+ P

2G

1+ P

2P

1G

0+ P

2P

1P

0C

0) =

= G3

+ P3G

2+ P

3P

2G

1+ P

3P

2P

1G

0+ P

3P

2P

1P

0C

0.

Si vede che l’espressione finale per ciascun riporto di indice k + 1 si può costruiremeccanicamente a partire dal generatore e dal propagatore di riporto di indice k: si ini-zia con G

k+ P

kG

k-1, si aggiungono via via prodotti con un propagatore in più e con un

generatore di indici sempre più bassi; l’ultimo termine è un prodotto di tutti i propaga-tori per C

0:

Ck + 1 =

Gk

+ PkG

k-1+ P

kP

k-1G

k-2+ P

kP

k-1P

k-2G

k-3+ …

+ PkP

k-1...P

1G

0+ P

kP

k-1...P

1P

0C

0[F4.5]

Più in generale, se si indica Cn

come riporto entrante in un generico sommatore ve-loce, i riporti successivi saranno C

n + 1, C

n + 2,... , C

n + x.

Per un sommatore a 4 bit con riporto in ingresso Cn

si possono definire un generatoree un propagatore di riporto di gruppo:

g = G3

+ P3G

2+ P

3P

2G

1+ P

3P

2P

1G

0e p = P

3P

2P

1P

0

per poi scrivere in modo più semplice l’espressione del riporto in uscita:

Cn + 4

= g + pCn

Il discorso si può estendere al caso di un sommatore di numeri di x bit e la relazionediviene:

Cn + x

= g + pCn

[F4.6]

Sommatori con look ahead carry

All’interno di un sommatore con look ahead carry ciascun modulo di somma tra due bitproduce il proprio generatore e il proprio propagatore di riporto che sono gli ingressi peril generatore di riporto anticipato, e da questo riceve il proprio riporto in entrata.

+

++


Integrato 74xx283

Il 74xx283 è un sommatore da 4 bit con look ahead carry. La figura F4.23 ne riportala piedinatura.

Espansione

Utilizzando due integrati 74283 si collega l’uscita di riporto del meno significativo al-l’ingresso del più significativo. Si ottiene così un sommatore di numeri di 8 bit. Il col-legamento tra gli integrati è di tipo ripple.

74LS283

Vcc=16; GND=8

5

3

14

12

A1

A2

A3

A4

B1

B2

B3

B4

S1

S2

S3

S4

C0 C4

6

2

15

11

4

1

13

10

7 9


40182

Vcc=16; GND=8

3

3

14

12

11

9

CN+X

CN+Y

CN+Z

7

10

P

G

5

G0

G1

G2

G3

P0

P1

P2

P3

Cn

4

2

15

6

13

Figura F4.24Integrato xx182.

Integrati 40182 e 74xx182

Gli integrati 40182 e 74xx182 sono generatori di riporto anticipato: il primo in tecnolo-gia CMOS e il secondo in tecnologia TTL. Essi hanno la stessa piedinatura riportata infigura F4.24 e circuiti logici praticamente uguali. Gli ingressi sono un riporto inizialeC

n, e 4 coppie di generatori e propagatori di riporto attivi al livello basso G

–0, P

–0, G

–1

P–

1, G

–2, P

–2, G

–3, P

–3. Le uscite sono i riporti C

n + x, C

n + y, C

n + z, un generatore di riporto

G–

e un propagatore di riporto P–

anch’essi attivi al livello basso.Per comprendere l’utilità di questi circuiti si supponga di disporre di 4 integrati

sommatori veloci rispettivamente di x, y, z e w bit che abbiano come uscite anche il ge-neratore e il propagatore del riporto più significativi si supponga di voler realizzare conessi un sommatore con un maggior numero di bit senza i ritardi dovuti all’espansionedi tipo ripple. Si utilizza allora un xx182: si collega l’ingresso C

ndel sommatore meno

significativo con l’ingresso CN

del generatore di riporto e si riportano ordinatamente leuscite g

–e p

–dei quattro sommatori sui corrispondenti ingressi del generatore di riporto.

Questo produce i riporti Cn + x

, Cn + y

, Cn + z

per i tre sommatori più significativi e le fun-zioni G

–e P

–da utilizzare per una ulteriore espansione.

In effetti Cn + x

è il riporto calcolato in base a Cn

e al generatore g e al propagatoredi riporto p, del primo e meno significatico sommatore, è dunque il risultato di riportodella somma dei primi x bit e va passato all’ingresso del secondo sommatore, e così diseguito per C

n + ye C

n + z.

La figura F4.25 mostra i collegamenti di 4 sommatori veloci di 4 bit con il genera-tore esterno di riporto. Ciascun sommatore provvede alla propagazione veloce del ri-porto al suo interno, mentre il circuito esterno di look ahead carry provvede alla pro-pagazione veloce dei riporti tra i sommatori.

Le uscite P e G servono per ulteriori espansioni. Si pensi a 4 gruppi, ciascuno co-struito con un circuito come quello di figura F4.25, e ad un ulteriore integrato xx182utilizzato per calcolare il riporto d’ingresso per ciascun gruppo, figura F4.26. Esso ri-ceve lo stesso ingresso C

0del primo gruppo e i valori di P e G da ciascun gruppo, e

passa i valori di Cn + x

, Cn + y

e Cn + z

ai tre gruppi più significativi.


S15-12

A15-12

B15-12

C12

p3

g3

p2

g2

p1

g1

p0

g0

g p

P

G

g p g p g p

C8

C4

C0

Cn

Cn+12Cn+8

Cn+4

S11-8

A15-8

B15-8

S7-3

A7-3

B7-3

S3-0

A3-0

B3-0

P G

P3 Cn+zG3

74181

P G

Cn

P3 Cn+zG3

74181

P G

Cn

P G

P3 Cn+zG3

74181

P G

Cn

P2 Cn+yG2

74181

P G

Cn

P1 Cn+xG1

74181

P G

Cn

P0 G0

74181

P G

Cn

P3 Cn+zG3

74181

P G

Cn

P3 G3

74181

P G

Cn

Cn Cn

Co

74182

10

P G

P3 Cn+zG3

74181

P G

Cn

P2 Cn+yG2

74181

P G

Cn

P1 Cn+xG1

74181

P G

Cn

P0 G0

74181

P G

Cn

Cn74182

13

74182 74182

1112

P3 Cn+zG3 P2 Cn+yG2 P1 Cn+xG1 P0 G0

Cn74182

14

Figura F4.26Sommatore a 64 bit,realizzato con gli integrati 74181e 74182.

Figura F4.25Espansionedi sommatoricon generatoredi riporto anticipatoesterno.

F4.8 Unità Aritmetico Logica (ALU) / Generatoredi Funzioni

Le 16 funzioni definibili tra due variabili binarie si possono applicare bit a bit su dueparole a e b aventi lo stesso numero di bit. Per esempio se a e b sono dati di 8 bit, a · bsignifica A

7 · B

7, A

6 · B

6, ..., A

0 · B

0.

Con le conoscenze fin qui acquisite si può concepire un dispositivo dotato di selettoriche opera su due parole della stessa lunghezza in base alle funzioni selezionate.Unaunità aritmetico logica (ALU) è un circuito che oltre alle 16 funzioni logiche eseguealcune operazioni di calcolo aritmetico disponendo dei necessari sommatori, di un ulte-riore ingresso di riporto dei necessari selettori per scegliere la funzione che si vuole siaeseguita.

Gli integrati 74181 e 40181

Gli integrati 74181 e 40181 sono unità aritmetico logiche / generatori di funzioni. Essioperano su due parole da 4 bit di ingresso, A

3A

2A

1A

0 eB

3B

2B

1B

0e sul riporto C

n. Le ope-

razioni logiche vengono eseguite bit a bit, cioè tra A3

e B3, A

2e B

2ecc.; le operazioni arit-

metiche sono invece eseguite sulle due parole da 4 bit calcolando anche i riporti.La figura F4.27 riporta la piedinatura identica nei due integrati. Si notino le uscite

P–

e G–

per l’espansione con generatore di riporto esterno. Il dispositivo ha cinque in-gressi di selezione: con l’ingresso M si seleziona il tipo di funzione da eseguire, logicase M = H, o aritmetica se M = L; con i selettori S

3, S

2, S

1, S

0, si sceglie la particolare

funzione/operazione aritmetica.

In alternativa si può realizzare un’espansione di tipo ripple in cui il riporto uscenteda ciascun gruppo è posto sull’ingresso di riporto del gruppo immediatamente più si-gnificativo.


La tabella F4.7 riporta le funzioni corrispondenti a ciascuna selezione. In essa datie uscite non di riporto sono considerati attivi al livello alto mentre i riporti in entrata ein uscita sono attivi al livello basso. Le operazioni logiche sono indicate con i segniconsueti (il + indica OR, i segni ·, AND, sono sottintesi). Il segno ‘–’ indica sottrazionein complemento a due, e ‘più’ indica l’operazione di addizione. Per esempio, con MS

3S

2S

1S

0= 00000 l’operazione scelta è AplusC

n, e se C

n= 0 c’è riporto in entrata e il risul-

tato è Aplus1. A – B si ottiene come A + B–

+ Cn, ciò richiede che C

nsia attivo.

Questi integrati dispongono anche di un’uscita UA = B

ricavata come AND open-col-lector delle uscite che segnala con un 1 l’uguaglianza delle due parole in ingresso.Questa funzione va usata selezionando l’operazione aritmetica AminusB con un riportoin ingresso C

n= 1 (non attivo) così se A = B si ottiene F

3F

2F

1F

0= 1111.

Per lo stesso circuito è data anche una seconda tabella valida quando siano consi-derati come attivi al livello basso i dati e le uscite, e attivi al livello alto i riporti. Perquesta seconda tabella si rimanda al data sheet del dispositivo.

S3 S2 S1 S0

L L L L

L L L H

L L H L

L L H H

L H L L

L H L H

L H H L

L H H H

H L L L

H L L H

H L H L

H L H H

H H L L

H H L H

H H H L

H H H H

M = H

Funzioni Logiche

A–

A + B––––

A–

B

0

AB––

B–

A B

AB–

A–

+ B

A B–––––

B

AB

1

A + B–

A + B

A

+

+

Dati attivi alti

Cn

= H

A

A + B

A + B–

–1

A più AB–

(A + B) più AB–

A – B – 1

AB–

– 1

A più AB

A più B

(A + B–

) più AB

AB – 1

A più A

(A + B) più A

(A + B–

) più A

A – 1

Cn

= L

A più 1

(A + B) più 1

(A + B–

) più 1

0

A più AB–

più 1

(A + B) più AB–

più 1

A - B

AB–

A più AB più 1

A più B più 1

(A + B–

) più AB più 1

AB

A più A più 1

(A + B) più A più 1

(A + B–

) più A più 1

A

M = L

Funzioni Aritmetiche

Tabella F4.7 Funzioni della ALU 74181.

74LS181

Vcc=24; GND=12

8

3

4

5

S3

S2

S1

S0

CN

P

G

CN+4

A=B

B3

B2

B1

B0

A3

A2

A1

A0

F3

F2

F1

F0

M

6

18

20

22

1

19

21

23

2

13

11

10

9

15

17

16

147

Figura F4.27Piedinatura degli integrati 74181 e 40181.

Ese

rcit

azio

ni


Esercizio 1

Scrivere l’equazione della funzione d’uscita di uno dei circuiti dell’integrato 74253 quando è abilitato.

Esercizio 2

Scrivere l’equazione della funzione realizzata con il circuito di figura F4.2 quando è abilitato.

Esercizio 3

Scrivere l’equazione dell’uscita Y (E–

, S, I1, I

0) di un MUX 1 of 2.

Esercizio 4

Utilizzando integrati 74157 realizzare un dispositivo in grado di selezionare una di due sorgenti di dato, ciascunadi 8 bit.

Esercizio 5

Scrivere l’equazione della funzione Y3

di figura F4.5.

Esercizio 6

Scrivere le equazioni delle uscite di un decoder 74138.

Esercizio 7

Utilizzando un integrato 74139 e un 7410 realizzare la funzione f(B2, B

1, B

0) = ∑(0, 3, 5, 6). (Si utilizza il primo

integrato per ottenere un decoder 3-to-8. Esso fornisce tutti i minterm negati necessari, … si applica il teoremadi De Morgan).

Esercizio 8

Mediante 3 integrati 74139 realizzare un decoder 4-to-16 (una sezione di un integrato va usata per controllaregli abilitatori degli altri 2 integrati).

Esercizio 9

Mediante 2 integrati 74139 e le necessarie porte logiche realizzare un decoder 4-to-16.

Esercizio 10

Mediante un solo integrato 74138 e le necessarie porte logiche realizzare le funzioni ya

= ∑(0, 3, 5, 6),y

b = ∑(1, 2, 4, 7), y

c = ∑(3, 5, 6, 7).

Esercizio 11

Proporre uno schema logico per un decoder 4 to 16.


Ese

rcit

azio

ni


Esercizio 12

Utilizzare due encoder 4532 per ottenere un encoder con priorità di 16 ingressi.

Esercizio 13

Produrre lo schema del circuito logico del codificatore con priorità con 4 ingressi.

Esercizio 14

Mediante porte logiche trasformare un encoder con priorità con 4 ingressi in un encoder a 6 ingressi.

Esercizio 15

Da un priority encoder con 8 ingressi ottenerne uno a 10 ingressi.

Esercizio 16

Progettare le funzioni a...g del decoder interno all’integrato 9368 (figura F4.12).

Esercizio 17

Produrre la tabella della verità di un verificatore di parità per parole di 3 bit, ed esprimere poi la forma alge-brica della funzione d come somma dei suoi minterm.

Esercizio 18

Verificare il funzionamento di un generatore di parità realizzato con tre integrati 74280 se si portano le uscite deiprimi due su altrettanti ingressi del terzo.

Esercizio 19

Utilizzare due integrati 7485 per ottenere un comparatore di due numeri binari di 8 bit.

Esercizio 20

Utilizzare due integrati 7486 e appositi integrati NOR e NAND per realizzare lo schema equivalente di un com-paratore 74688.

Esercizio 21

Mediante un integrato 74688 realizzare un dispositivo in grado di riconoscere il codice di 8 bit 7BH

.

Esercizio 22

Realizzare un comparatore di numeri di 12 bit mediante tre integrati 7485.

Esercizio 23

Mediante tre integrati 74688 realizzare un comparatore di codici a 24 bit.

Ese

rcit

azio

ni

Ese

rcit

azio

ni


Esercizio 24

Mediante un doppio multiplexer 1 of 2 e altre porte logiche realizzare un full adder (si utilizzi l’ingresso di ri-porto come selettore).

Esercizio 25

Realizzare un sommatore di numeri di 4 bit mediante 4 full adder.

Esercizio 26

Utilizzare due integrati 74283 per ottenere un sommatore di numeri da 8 bit ciascuno.

Esercizio 27

Proporre uno schema per la visualizzazione mediante 7-segmenti dei codici in entrata e in uscita di un somma-tore di numeri di 8 bit.

Esercizio 28

Utilizzare l’integrato 74182 e 4 full adder (con le rispettive funzioni intermedie P e G) per ottenere un addizio-natore a 4 bit con look ahead carry.

Esercizio 29

Realizzare un circuito che effettua somme in complemento a due su numeri di 4 bit e segnala l’eventuale erroredi overflow.

Esercizio 30

Utilizzare 2 ALU 74181 e altrettanti integrati 74182 per realizzare una ALU che operi su parole di 8 bit.


1. Spiegare l’utilità degli abilitatori di un multiplexer integrato ai fini dell’espansione.

2. Utilizzare più mux con 2 ingressi e senza abilitatori per ottenere un mux con 4 ingressi.

3. Spiegare perché un decoder con abilitatore funziona anche da demultiplexer.

4. Descrivere in quali modi si può effettuare l’espansione di un decoder.

5. Spiegare la particolare funzione dei transmission gate nella realizzazione di un mux/demux a canali analogici.

6. Spiegare le funzioni dei segnali GS e E0

in un codificatore con priorità.

7. Descrivere un display con 7 segmenti a LED.

8. Descrivere un display con 7 segmenti a LCD.

9. Descrivere le funzioni LT, RBI, BI/RBO di un decoder per display con 7 segmenti a LED.

10. Produrre e descrivere uno schema in cui si applicano le funzioni RBI e RBO.

11. Descrivere la funzione del segnale ph in un decoder da BCD a 7 segmenti per LCD e spiegare perché questotipo di decoder si può applicare anche a display a LED.

12. Spiegare i due principali modi in cui si può espandere un comparatore come l’integrato 7485.

Ese

rcit

azio

ni


13. Descrivere come si può utilizzare un comparatore 74688 come riconoscitore di un codice di più di 8 bit comeper esempio il numero A78

H.

14. Descrivere le funzioni di un full adder.

15. Descrivere un sommatore di numeri di 8 bit realizzato con altrettanti full adder e spiegare i limiti di questotipo di soluzione.

16. Dire quale funzione ha il circuito di calcolo anticipato di riporto all’interno di un sommatore come il circuitointegrato 74283.

17. Descrivere gli ingressi e le uscite che deve avere un generatore di riporto anticipato e dire con quali tipi disommatore è utilizzabile.

18. Descrivere ingressi e uscite di una ALU come la 74281 indicandone le funzionalità e l’uso.



1. I multiplexer all’interno di un integrato:

si possono utilizzare tutti, l’uno indipendentemente dall’altro.

dispongono di abilitatori che ne consentono l’espansione.

dispongono sempre di abilitatori separati ma condividono i selettori.

condividono gli abilitatori e i selettori.

2. Con un doppio multiplexer ‘1 di 4’ 74253:

se ne può fare uno ‘1 di 8’ sfruttando i due abilitatori separati a patto di mettere in OR le uscite Y.

se ne può fare uno ‘1 di 8’ sfruttando i due abilitatori separati e collegando insieme le uscite Y.

se ne può fare uno ‘1 di 8’ sfruttando i due abilitatori separati e collegando insieme le uscite Y dato che sonodi tipo open collector.

se ne può fare uno ‘1 di 8’ utilizzando una OR per controllare i due abilitatori separati.

3. Per realizzare un dispositivo che, mediante dip-switch consenta di scegliere una tra le 256 funzioni di 3variabili che può fornire, si utilizzano un integrato 74139, una NOT, una NAND con 8 ingressi e un dip-switch con 8 interruttori collegati nel seguente modo:

la NOT tra i due abilitatori, i selettori con la stessa sigla insieme, gli switch tra le uscite dei decoder e gli in-gressi della NAND, pull-up sugli ingressi della NAND.

la NOT tra i due abilitatori, gli switch tra le uscite dei decoder e gli ingressi della NAND, pull-up sugli in-gressi della NAND.

i due abilitatori insieme controllati dalla NOT, i selettori con la stessa sigla insieme, gli switch tra le uscitedei decoder e gli ingressi della NAND, pull-up sugli ingressi della NAND.

la NOT tra i due abilitatori, i selettori con la stessa sigla insieme, gli switch tra le uscite dei decoder e gli in-gressi della NAND.

4. L’abilitatore di un decoder consente di distinguere se il codice ai suoi ingressi è intenzionale o for-tuito:

perché tutte le uscite del decoder si attivano solo se esso è abilitato.

perché il decoder attiva l’uscita corrispondente al codice entrante solo se è abilitato, altrimenti nessuna dellesue uscite viene attivata.

b

a

d

c

b

a

d

c

b

a

d

c

b

a

Ese

rcit

azio

ni


perché il valore dell’abilitatore segnala a chi osserva le uscite se il codice entrante è inserito volutamente.

perché il decoder attiva solo l’uscita corrispondente al codice entrante.

5. In un codificatore con priorità:

il segnale GS indica la presenza di almeno un ingresso attivo e serve ad attivare o disattivare eventuali codi-ficatori con priorità maggiore.

il segnale GS indica la presenza di almeno un ingresso attivo mentre il segnale Eo

passa a eventuali codifica-tori con priorità minore il valore dell’ingresso E

i.


serve ad attivare o disatti-vare un eventuale codificatore con priorità minore.


serve ad attivare o disatti-vare eventuali codificatori con priorità maggiore.

6. Un decoder da BCD-7 segmenti per LED a catodo comune:

porta tutte le sue uscite al livello basso quando il codice entrante vale 8.

porta al livello alto le uscite a, b, c, g se sugli ingressi c’è il codice 0111.

porta tutte le sue uscite a...g e RBO al livello basso quando RBI = 0 e il codice entrante è 0.

porta tutte le sue uscite al livello alto quando il codice entrante vale 8.

7. In un decoder da BCD-7 segmenti per LCD:

il segnale ph va al back-plane e alle XOR che controllano i segnali a...g da mandare a ciascun segmento;quelli di questi segnali che valgono 1 fanno sì che ai corrispondenti segmenti dell’LCD giunga la negazionedi ph.

il segnale ph va al back-plane e alle XOR che controllano i segnali a...g da mandare a ciascun segmento;quelli di questi segnali che valgono 1 fanno sì che ai corrispondenti segmenti dell’LCD giunga lo stesso se-gnale ph.

il segnale ph va a ciascun segmento e alle XOR che controllano i segnali a...g da mandare a ciascun seg-mento; quelli di questi segnali che valgono 1 fanno sì che ai corrispondenti segmenti dell’ LCD giunga la ne-gazione di ph.

il segnale ph va alle XOR che controllano i segnali a..g da mandare a ciascun segmento; quelli di questi se-gnali che valgono 0 fanno sì che ai corrispondenti segmenti dell’LCD giunga la negazione di ph.

8. Un verificatore di parità utilizza:

la funzione XOR la quale dà un 1 in uscita se il numero di 1 ai suoi ingressi è pari.

la funzione XOR la quale dà un 1 in uscita se il numero di 1 ai suoi ingressi è dispari.

tre XOR le quali danno un 1 in uscita se il numero di 1 ai loro ingressi è dispari.

la proprietà associativa della funzione XOR che dà uno 0 in uscita se il numero di 1 ai suoi ingressi è dispari.

9. Un comparatore è concepito sulla base del seguente ragionamento:

tra due numeri il maggiore è quello che ha i digit più significativi più grandi.

tra due numeri il maggiore è quello che ha il primo digit meno significativo maggiore.

tra due numeri il maggiore è quello che ha il primo digit più significativo maggiore.

tra due numeri il maggiore è quello che ha il primo digit più significativo minore.d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

d

c

Ese

rcit

azio

ni


10. Utilizzando due integrati 7485, per raddoppiare il numero di bit dei numeri da confrontare:

si innestano le uscite dell’integrato più significativo sugli ingressi di espansione di quello meno significativo.

si mettono in AND le uscite yA = B

; si abilitano con l’uscita yA = B

del più significativo i segnali yA>B

e yAB

e yAB, I

A<B , I

A = B dei due integrati.

si innestano le uscite dell’integrato meno significativo sugli ingressi di espansione di quello più significativo.

11. Un full adder con ingressi A, B, Cn

esegue la somma con riporto in ingresso di numeri di 1 bit dando inuscita:

Cn + 1

= P + G • Cn, S = A B C

n, dove P = AB e G = A B

Cn + x

= AB + (A B)Cn, S = A B C

n.

Cn + 1

= G + P • Cn, S = A B C

n, dove P = A B e G = AB

Cn + 1

= P + G • Cn, S = A B C

n, dove P = AB e G = A + B

12. In un full adder veloce 74283:

i riporti sono calcolati tutti insieme da un circuito logico look ahead carry in base ai generatori e ai propaga-tori di riporto.

i riporti sono calcolati tutti insieme da un circuito logico look ahead carry in base ai generatori, ai propaga-tori di riporto e al riporto in entrata.

i riporti sono calcolati mediante i generatori, i propagatori di riporto e i riporti delle somme dei bit meno si-gnificativi.

i riporti sono calcolati mediante i generatori di riporto anticipato.

13. Un circuito esterno di look ahead carry:

calcola gli ingressi di riporto per ciascun blocco di somma più significativo in base al riporto iniziale entrantenel primo circuito sommatore meno significativo e ai generatori e propagatori di riporto uscenti da ciascunsommatore.

calcola gli ingressi di riporto per ciascun blocco di somma più significativo in base al riporto iniziale entrantenel circuito sommatore meno significativo e ai generatori e propagatori di riporto interni a ciascun sommatore.

calcola i generatori e propagatori di riporto per ciascun blocco di somma in base anche al riporto iniziale en-trante nel primo circuito sommatore.

calcola i riporti finali per ciascun blocco di somma in base al riporto iniziale entrante anche nel primo circuitosommatore e ai generatori e propagatori di riporto interni a ciascun sommatore.

d

c

b

a

d

c

b

a

++d

+++c

+++b

+++a

d

c

b

a


435

F5

In questa sezione alcune esperienze sono dedicate alla verifica di proprietà algebriche, diporte logiche, di circuiti integrati precedentemente presentati. Altre ripropongono le appli-cazioni di MUX e decoder e i metodi di espansione di alcuni integrati di più frequente uso.

F5.1 Leggi di identità e annullamento,concetto di abilitazione

La figura F5.1 mostra lo schema del circuito da realizzare. L’ingresso E fa da abilitatore.Nella prima fase si può osservare che con E = 1 il LED resta spento qualunque cosa sifaccia sull’ingresso A della OR, mentre con E = 0 il LED risponde alle variazioni del-l’ingresso A imposte tramite un cavetto con cui lo si collega e scollega con GND.

+VCC

R1

1 k

R2

1 k

R3

330

LED

SW1

A

1

1 y2

23

74LS32E

GND

Figura F5.1Schemaper verificarel’abilitazionedi una porta logica.

Figura F5.2 a, b, cTracce sull’oscilloscopio:a) ingresso;b) y con E = 0;c ) y con E = 1.

a)

b

c)


Si può poi ricorrere a un generatore di onda quadra e ad un oscilloscopio:

l predisporre il generatore di segnali per emettere un segnale a onde quadre diampiezza 5 V e frequenza 100 kHz e collegarne l’uscita al canale A dell’oscillo-scopio e all’ingresso A della OR;

l collegare l’ uscita y della OR al canale B dell’oscilloscopio;l predisporre la base dei tempi dell’oscilloscopio su 1 μs per divisione.

Infine, acceso il generatore di segnali, registrare sullo schema di figura F5.2 quantovisto sullo schermo dell’oscilloscopio quando si pone E = 0 e quando si pone E = 1.

F5.2 Legge dei complementi, alea staticaLa figura F5.3 mostra lo schema del circuito da realizzare.

Per rendere agevole l’osservazione si inseriscono 5 porte NOT in modo che il ri-tardo tra i segnali A e A

–sia 5 volte quello di una singola porta NOT.

Se si usano semplici TTL il ritardo di propagazione per ciascuna porta è dell’ordinedi 10 ns e il ritardo complessivo è di circa 50 ns.

Si utilizzano un generatore di onda quadra e un oscilloscopio:

l predisporre il generatore di segnali su una frequenza di 1 MHz e collegarne l’uscitaal canale A dell’oscilloscopio e all’ingresso A del circuito;

l collegare l’uscita y della AND al canale B dell’oscilloscopio;l predisporre la base dei tempi dell’oscilloscopio su 0.1 μs per divisione.

VCC

R1

10k

1

A

A

A

Y = A · A2

3

7404

7404 7404

7404

7408

4 5 6

9 8

1

23

11 10

Figura F5.3Circuitoper l’osservazionedell’alea statica.

Registrare sullo schema di figura F5.4 quanto visto sullo schermo dell’oscillosco-pio e valutare il ritardo di propagazione di una singola porta NOT.

Figura F5.4 a, bTraccesull’oscilloscopio:a) ingresso;b) uscita y.

a)

b)

F5 • Attività di laboratorio proposte 437

U2A

121

2

13

3

1 2

9 8

4

5

9

10

11

2

1

4

5

10

9

812

13

6

8

6

U1A

U1D

74LS10

74LS04

74LS04

74LS10

74LS20

74LS20

U2B

U2C

U3A

U3B y

I3

S1 S0

I2

I1

I0

R5 330

R1 10k

R2 10k

R3 10k R6

10k

R7

10k

R4 10k+VCC

F5.3 Teorema di De MorganGli schemi a) e b) di figura F5.5 realizzano le funzioni e .

Ricavare sperimentalmente e compilare le tabelle F5.1 e F5.2 della verità delle due fun-zioni. Commentare brevemente i risultati.

A B+A B⋅

+VCC +VCC

R1

1k

R2

1k

R3

330

R1

1k

R2

1k

R3

330

SW1

1

2

A

1

1

2

2

3

3

2

1

11

12

13

5

6

4

4

5

6

Y Y

LED LED

GND

9

10

8

B

1

2

A

1

2

GND

B

SW2 SW1 SW2

Figura F5.5Schemi per la verifica del teorema di De Morgan.

A B y A B y Tabella F5.2Tabella dellafunzione

. y A B= +

Tabella F5.1Tabella dellafunzione

. y A= ⋅B

F5.4 Circuito logico di un MUX 1 of 4Realizzare il circuito di figura F5.6 per poi verificarne il funzionamento. Dopo il ca-blaggio del circuito e la verifica delle sue varie parti, si stabilisce un valore per gli in-gressi di selezione e si fanno variare uno per volta gli ingressi I per scoprire quale diessi viene trasferito sull’uscita.

Registrare i risultati sulla tabella F5.3.

Figura F5.6 Circuito logico di un mux 1 of 4.

S1 S0 yTabella F5.3Verifica

del circuitodi figura F5.6


F5.5 Circuito generatore di funzionemediante MUX 1 of 8

Mediante gli switch del circuito di figura F5.7 si impone la tabella della verità dellafunzione y(S

2, S

1, S

0): un interruttore per ciascun ingresso D

idel MUX impone il va-

lore della funzione, uno 0 se è chiuso e un 1 se è aperto. In tal modo ciascuna combi-nazione di valori S

2, S

1, S

0sui selettori del mux corrisponde in uscita al valore imposto

alla corrispondente linea d’ingresso del mux.

R

10k

S 10k

GND

330

GND

y(S2, S1, S0)

+VCC

+VCC

1 2 3 4 5 6 7 8 8 7 6 5 4 3 2 1 12

13

14

15 1 2 3 4

Y W

D7

D6

D5

D4

D3

D2

D1

D0 E

S2

S1

S0

7 9

10

11

16

15

14

13

12

11

10 9 9 10

11

12

13

14

15

16

5 6

74151

Figura F5.7Generatore di funzione y(S2, S1, S0) realizzato con multiplexer 1 of 8.

Lo schema proposto suggerisce il posizionamento dei vari componenti sulla breadboard.

Il mux va abilitato mediante un ponticello tra il pin 7 e massa.I livelli logici per gli ingressi S

2, S

1, S

0, inizialmente posti a 1 mediante resistori di

pull up, si impongono mediante ponticelli realizzati con fili rigidi.Poiché il diodo LED è collegato all’uscita W, attiva al livello basso, esso si accende

quando y vale 1.Verificare il funzionamento del circuito nella realizzazione delle funzioni y

E7H,

yACH

, y85H

registrando i risultati sulle tabelle F5.4; in esse la prima colonna va compi-lata con la posizione di ciascuno switch (SW

1… SW

8).

SW S2 S1 S0 Y

1

2

3

4

5

6

7

8

SW S2 S1 S0 Y

1

2

3

4

5

6

7

8

SW S2 S1 S0 Y

1

2

3

4

5

6

7

8

SW chiusi = 0, aperti = 1Funzione E7H

SW chiusi = 0Funzione ACH

SW chiusi = 0Funzione 85H

Tabelle F5.4 a, b, c Verifica delle funzioni realizzate col circuito di figura F5.7

a) b) c)


F5.6 Decoder/demultiplexer digitaleDopo aver montato il circuito di figura F5.8 lo studente osservi:

1. decoder: i valori delle uscite y corrispondenti alle varie combinazioni degli in-gressi di selezione, a) quando il decoder non è abilitato, b) quando il decoder è abi-litato;

2. demultiplexer: per ciascuna combinazione di valori degli ingressi di selezione,su quale delle uscite è trasferito il valore di E

–che si fa variare azionando ripetuta-

mente l’interruttore.

Le osservazioni vanno registrate sulle tabelle F5.5 e F5.6.Trarre poi brevemente le opportune conclusioni.

G

R 330

151 2

13

14

Y3

y3E

y0

S0

S1

Y2

Y1

Y0

B

A

GND

SW1

R

10k

+VCC

74139

9

10

11

12

Figura F5.8Circuito perla verifica di undecoder/demux.

F5.7 Espansione di decoderDopo aver montato il circuito di figura F5.9 verificare il funzionamento e registrare leosservazioni sulla tabella F5.7.

Spiegare in una breve relazione quanto osservato sul funzionamento del circuito.

G

R 330

R 10 k

R 330

Y3

y7

y4

74LS139

74LS04

S0

S1

S2

Y2

Y1

Y0

Y3

Y2

Y1

Y0

BA

G7

6

5

4

9

10

11

12

1

3

21

2

15

13

14

BA

GND

+VCC

Figura F5.9 Espansione di decoder.

E–

S1 S0 y–

3 y–

2 y–

1 y–

0

1

0

S1 S0 y–

3 y–

2 y–

1 y–

0Tabella F5.5Tabelladel decoder.

Tabella F5.6Tabelladel demux.

S2 S1 S0 y–

7 y–

6 y–

5 y–

4 y–

3 y–

2 y–

1 y–

0

Tabella F5.7Tabella del circuito di figura F5.9.

F5.8 Comparatore digitaleSul circuito di figura 5.10 esaminare il funzionamento dell’integrato 7485 quando suisuoi ingressi B e A si impongono le coppie (B, A) di numeri: (F, E), (F, F), (A, B), (A, A):

a) con ingressi di espansione IA>B

= L, IAB=H, I

A<B= L, I

A = B= L.

c) con ingressi di espansione IA>B

= L, IA<B

=H, IA = B

= L.

Registrare le osservazioni nella tabella F5.8 sotto predisposta e commentare bre-vemente i risultati.

R 330

R 10k

R 10k

R 10k

B3

1

1

2

3

4

8

7

6

5

1

2

3

4

8

7

6

5

11

14

11

5

6

7

9

15

13

12

10

UA>B

UA=B

UA

B

I A=

B

I AB

IA=B

IAB

UA=B

UA<B

L H L

H L L

L L H

Tabella F5.8Verifica del comparartore 7485.

R 10k

R 10k

R 10k

GND

SW1

SW2

R 330

B31

1

2

3

4

8

7

6

5

1

2

3

4

8

7

6

5

11

14

11

5

5

4

6

7

6

1 2

1 2

8

9

10

3

2

1

11

12

13

9

15

13

12

10

UA>B

UA=B

UA

B

I A=

B

I A

B0

A0=

B0

A0<

B0

B2

B1B0

A3

A2

A1A0

SW1 DIP-474LS85

D3

D2

D1

74LS02

B0

A0

SW2 DIP-4

+VCC

+VCC

4 3 2

NOTA: Il circuito comparatore da 1 bit realizzato con porte NOR va collaudato aparte; lo si collegherà agli ingressi di espansione dell’integrato 7485 dopo averne veri-ficato il buon funzionamento.

F5.10 Decoder per display 7 segmenti Realizzare il circuito logico di figura F5.12. Esso utilizza due decoder per display con7 segmenti a catodo comune. La piedinatura dell’integrato 9368 è compatibile conquella degli integrati 7447, per anodo comune e 4748 per catodo comune, ma in questiintegrati l’ingresso LT sostituisce LE. Se al posto delle 9368 si usano questi integrati,le loro uscite a...f vanno collegate ai rispettivi ingressi dei display attraverso resistorida 330 Ω. I display qui usati sono a catodo comune.

F5.9 Espansione di un comparatore digitale Realizzare l’espansione di figura F5.11 e verificare il funzionamento del circuitoquando si inseriscono ai suoi ingressi le coppie (B, A) di valori (0F, 1E), (1F, 1F), (1A,0B), (0A, 0A). Registrare i risultati delle prove effettuate in tabella F5.9.

Figura F5.11Espansione di comparatore da 4 a 5 bit.

B A yA>B

yA=B

yA<B

0F 1E

Tabella F5.9Verifica del circuito di figura F5.11.


SW1 DIP-4

9368 9368

SW2 DIP-4

R 1

0k

R 10k

+VCC

R 1

0k

GND

1 1

GND

a

g

bf

ce

d

a

g

b

kk

f

ce

d

GND

5 6 2 1 7

8 4 2 1 LE

RB

I

LE

RB

I

BI/

RB

0

BI/

RB

0

8 4 2 1

3

1 2 3 4

8 7 6 5 8 7 6 5

1 2 3 4

A B C D E F G

13

12

11

10 9

15

14 4

13

12

11

10 9

15

14 4

A B C D E F G

5 6 2 1 7 3

Figura F5.12Circuito per la verifica di decoder per 7 segmenti.

Tabella F5.10 Piedinatura di un display 7-seg.

pin 1 2 3 4 5 6 7 8 9 10

input e d K/A c dp b a K/A f g

L’assegnazione per i display a LED è in genere quella riportata in tabella F5.10

dove K/A sta per Catodo/Anodo e dp è il punto decimale.In mancanza di documentazione è possibile verificare il display collegando due pin

per volta tra massa e Vcc

attraverso una resistenza limitatrice di corrente.Le due parti vanno montate e collaudate una alla volta.Si verifichino successivamente le funzioni di RBI e RBO, e la funzione LE.Lo studente riferisca brevemente sulle prove e le osservazioni effettuate.

Obiettivi

Prerequisiti

Contenuti

• G1 Circuiti sequenziali di base: latch e flip-flop

• G2 Circuiti generatori di segnali impulsivi

• G3 Contatori e registri a scorrimento

• G4 Contatori e shift register integrati

• G5 Attività di laboratorio proposte

Esercitazioni



Circuiti logicisequenziali

Modulo G

Modulo G • Circuiti logici sequenziali444


1. conoscere il significato di stato di un sistema;2. saper rappresentare l’evoluzione di un sistema digitale;3. conoscere i dispositivi logici sequenziali di base (latch e flip-flop);4. saper definire i principali tipi di latch e di flip-flop, rappresentarne funzioni

e struttura logica;5. conoscere i principi su cui si basano i circuiti multivibratori monostabili e

astabili;6. saper realizzare gli schemi dei circuiti suddetti utilizzando latch e porte

logiche, o appositi integrati, e indicare i tempi che li caratterizzano;7. conoscere le strutture di un sistema sequenziale sincrono e di uno asin-

crono;8. saper distinguere tra un sistema sequenziale sincrono e uno asincrono;9. conoscere la struttura, le funzioni, le fondamentali applicazioni di un gene-

rico registro a scorrimento;10. saper disegnare la logica interna di un registro a scorrimento, saper realiz-

zare un contatore ad anello;11. conoscere il metodo di progetto di un contatore sincrono, le strutture di con-

tatori binari sincroni up e down e dei contatori binari asincroni;12. saper riprodurre gli schemi e le relazioni delle funzioni di eccitazione di

detti contatori;13. conoscere le funzioni necessarie per espandere il modulo dei contatori o per

alterarne il ciclo;14. saper collegare più contatori per ottenere contatori di modulo desiderato.

Obiettivi

Prerequisiti

Sono necessarie le conoscenze e le abilità acquisite con lo studio dei precedentimoduli di elettronica. In particolare è richiesta una sufficiente conoscenza del-l’algebra di Boole, delle regole di semplificazione, scomposizione e minimizza-zione di funzioni booleane e una sufficiente familiarità con l’applicazione di cir-cuiti della media scala d’integrazione.

Circuiti sequenzialidi base: latch e flip-flop

445

G1

Un circuito combinatorio risponde sempre nello stesso modo a una combinazione di valori impo-sta ai suoi ingressi. In esso non resta traccia della storia degli input cui è stato sottoposto. Quandoperò l’uscita di un circuito combinatorio viene collegata su un suo ingresso avviene qualcosa didiverso: il circuito reagisce agli input esterni tenendo conto anche della condizione di quell’uscita.Si ottengono così i circuiti dell’elettronica sequenziale, dai più semplici latch ai più complessi mi-crocontrollori.

G1.1 Una semplice trappola elettronicaSi consideri il primo schema di figura G1.1 e si operi ordinatamente seguendo le suevarie sezioni: (1) chiudendo l’interruttore si porta l’uscita a livello 0; (2) si collega l’u-scita y all’ingresso B (non c’è conflitto tra i livelli poiché entrambi sono al livello 0);(3) si taglia il collegamento tra B e massa: ora B resta al livello 0 perché riceve questovalore dall’uscita e, poiché A non è cambiato, l’uscita resta al livello 0. Dunque, in que-sto momento, con l’ingresso A = 0 l’uscita del circuito dà uno 0.

Si porti ora (4) l’ingresso A al livello 1: la porta OR risponde con un 1 in uscita. Daquesto momento sull’ingresso B è riportato il livello 1. Se ora (5) si riporta l’ingressoA al livello 0, l’uscita resta al livello logico 1.

R (1)

B

y=0

VCC

A

GND

R (4)

B

y=1

VCC

A

GND

R (5)

B

y=1

VCC

A

GND

R (2)

B

y=0

VCC

A

GND

R (3)

B

y=0

VCC

A

GND

Si noti che nelle fasi (3), (4), e (5) il circuito è sempre lo stesso, eppure, all’inizio,quando A = 0, si ha y = 0, ma quando, dopo l’evento (4), si ritorna ad A = 0, si ha y = 1.Alla stessa sollecitazione sull’ingresso A il circuito ha risposto in modo diverso; aquanto pare esso ricorda l’evento (4) in cui l’interruttore è stato aperto. Il suo compor-tamento è simile a quello di una trappola che scatta e non può essere riaperta senza cheil suo meccanismo venga nuovamente forzato (ponendo in questo caso A = 0 e corto-circuitando B a massa). Questo è un primo esempio di circuito sequenziale.

Figura G1.1Trappolaelettronica: 1), 2),3) predisposizione;4) la trappolascatta, 5) e non siriapre.


G1.2 Il concetto di stato di un sistemaStudiando l’evoluzione nel tempo dei sistemi fisici si è osservato che il più delle volte illoro comportamento non dipende solo dai segnali imposti ai loro ingressi indipendenti,ma anche da qualche altra loro condizione interna, indicata come stato del sistema e de-scrivibile attraverso alcune variabili diverse da quelle di ingresso e dette perciò variabilidi stato. Queste non corrispondono necessariamente alle uscite del sistema, ma contri-buiscono a determinarne il valore. Sistemi di questo tipo sono detti dinamici.

La figura G1.2 rappresenta un generico sistema dinamico. Nel blocco 1 l’uscita Sin un determinato istante determina, insieme con gli ingressi indipendenti X, il suo va-

lore successivo. I valori assunti da S sono gli stati del sistema e S sono levariabili di stato. Gli ingressi indipendenti X sono spesso definiti ingressiprimari o di eccitazione, le uscite Y sono primarie, mentre le uscite e gliingressi S sono detti secondari o di stato.

In generale si definisce stato di un sistema ciò che, insieme con gli ingressi indipen-denti, determina lo stato successivo.

Si dice sequenziale un sistema digitale la cui evoluzione dipende, oltre che dagli in-gressi indipendenti anche dal suo stato.

Detti Sn

lo stato all’istante tn

e Sn+1

lo stato dell’istante successivo, tn+1

, un sistema

sequenziale è descritto da due equazioni:

Sn+1

= λ (X, Sn) e Y = δ (X, S

n) [G1.1]

dove è λ è la funzione di stato prossimo; essa indica, per ogni configurazione d’in-gresso e per ogni stato presente quale sarà lo stato successivo;δ è la funzione d’uscita; essa indica, per ogni configurazione d’ingresso e ogni statopresente, la corrispondente configurazione d’uscita.

Nel circuito precedentemente analizzato lo stato del sistema coincide con l’uscitadella porta OR; si ha S

n+1= λ( ) = A + S

n: dallo stato S = 0 iniziale, con l’ingresso

A = 0 si resta nello stato 0; mentre, dal medesimo stato, con A = 1 si passa allo statoS = 1, e da questo (indipendentemente dal valore di A) si resta in S = 1.

La funzione d’uscita è δ( ) = Sn.

Tabelle degli stati o di eccitazione

In un sistema digitale anche le variabili di stato sono binarie; pertanto, a un numero fi-nito n di variabili di stato corrisponde un numero finito 2n di stati possibili.

Le tabelle della verità che descrivono le funzioni di stato prossimo di un sistema se-quenziale devono in qualche modo rappresentare il legame tra stato successivo e statopresente. Esse sono dette tabelle di eccitazione. Le colonne degli ingressi devono per-tanto prevedere tutte le possibili combinazioni di valori dello stato iniziale e degli in-gressi indipendenti; nelle colonne delle uscite si riportano i valori successivi delle me-desime variabili di stato. Si ricorre a una simbologia dove la stessa variabile S, con pe-dice n, cioè S

n, significa stato presente, mentre con pedice n + 1, cioè S

n +1, significa

stato successivo.

Il sistema del circuito di figura G1.1, è descritto dalla tabella G1.1.ESEMPIO 1

X

S

Y

Figura G1.2Sistema dinamico.

A Sn

Sn+1

0 0 0

0 1 1

1 0 1

1 1 1Tabella G1.1Tabella di eccitazione S

n+1= A + S

n

1 2

G1 • Circuiti sequenziali di base: latch e flip-flop 447

A volte, quando la dipendenza dello stato successivo è semplice, è possibile ridurrela tabella a una forma più sintetica, in cui gli ingressi di stato sono omessi e lo statosuccessivo viene riferito a quello precedente.

ESEMPIO 2La prima riga di tabella G1.2 corrisponde alle prime due righe di tabella G1.1; laseconda riga corrisponde alle altre due righe.

A Sn–1

0 Sn

1 1Tabella G1.2Versione sintetica di tabella G1.1.

Diagramma degli stati

In questi diagrammi gli stati del sistema si rappresentano mediante forme ovali con al-l’interno la combinazione di valori delle variabili di stato, e le transizioni mediante ar-chi orientati con su indicata la combinazione di entrata che le determina.

Nel caso del primo circuito proposto gli stati sono due: S0

= 0 e S1

= 1, e la figuraG1.3 ne rappresenta il diagramma degli stati. La x sull’arco uscente da S

1indica che in

quel caso qualunque sia il valore 1 o 0 dell’ingresso A, il comportamento del sistema èil medesimo. Gli archi che rientrano nello stesso stato, autoanelli, indicano che conquel valore in ingresso lo stato è stabile e non si hanno transizioni.

A=0

S0 S1

A=x

Figura G1.3Esempio didiagrammadegli stati.

S

R

S

R

Q

Q

Q

Q

Figura G1.4Latch SR realizzati con NOR e con NAND.

G1.3 Latch SRIl significato della parola inglese latch è chiavistello, più precisamente qui si riferisceal meccanismo a scatto di cui sono dotate molte porte, quello per cui, se mentre si èfuori si chiude la porta di casa per rientrare occorrono le chiavi. Il circuito proposto al-l’inizio di questo capitolo è un latch elettronico.

Come nell’elettronica combinatoria anche nella sequenziale i circuiti più complessisi compongono mediante dispositivi standard elementari che ne costituiscono i mat-toni, il primo di questi è il latch SR.

La tabella G1.3 definisce questo tipo di latch che si realizza con i circuiti logici difigura G1.4.

S R Qn+1

0 0 Qn

0 1 0

1 0 1

1 1 –

Tabella G1.3Definizione di latch SR.

A = 1


Il trattino nell’ultima riga della tabella riguarda il caso che entrambi gli ingressivengano posti al livello logico alto ed è motivato dalle 3 seguenti considerazioni:

• le uscite dei latch di figura non sono più l’una il complemento dell’altra come in-vece la figura suggerisce;

• le uscite del latch realizzato con porte NAND valgono entrambe 1, mentre quelledel latch realizzato con porte NOR valgono entrambe 0;

• quando da questa ultima condizione (due uno o due zero in uscita) si riportano con-temporaneamente entrambi gli ingressi al livello 0, lo stato successivo è impreve-dibile.

Si analizza ora il funzionamento di un SR con riferimento allo schema con porteNOR.

1. SR = 01 Posti S = 0 e R = 1 indipendentemente dallo stato presente, R = 1 porta l’u-scita Q al livello 0; perciò nell’altra NOR si hanno entrambi gli ingressi a livellozero e l’uscita Q

–varrà 1; quest’ultimo non ha conseguenze sulla NOR in cui entra

R. Si dice che la condizione SR = 01 determina un RESET del latch. Resettare un latch significa imporre un livello 0 al suo stato individuato da Q. Piùin generale resettare un dispositivo sequenziale significa azzerare tutte le sue uscitedi stato.

2. SR = 10 In modo del tutto simmetrico è possibile descrivere quanto avviene se siimpone SR = 10: il latch si pone nello stato Q = 1 (e Q

–= 0), stato di SET. Settare

un latch equivale a imporre il suo stato al livello 1.

Si può notare che in questi due casi il comportamento del circuito non dipende dalsuo stato precedente.

3. SR = 00 L’analisi del caso SR = 00 richiede di tener conto dello stato iniziale.a. Se si parte con Q = 0 (e Q

–= 1) si osserva che la NOR con ingresso S ha due zero

in ingresso; ciò impone Q–

= 1 che impone Q = 0 sull’uscita dell’altra NOR.Questa rientra sulla NOR con ingresso S e conferma Q

–= 1. Dunque lo stato ini-

ziale di reset si mantiene.b. Se si impone SR = 00 partendo da uno stato di SET (Q = 1 e Q

–= 0), in modo del

tutto simmetrico al caso precedente si perviene a un’analoga conclusione: lostato di partenza viene mantenuto.

Si può riassumere ciò dicendo che portando S e R entrambi al livello 0, il circuitoricorda e mantiene lo stato di partenza; o, più sinteticamente, che SR = 00 pone il latchnella condizione di memoria.

4. SR = 11 Si consideri ora il caso con S = R = 1. Un uno all’ingresso di una NOR im-pone uno zero alla sua uscita, e questo vale per entrambe le NOR del latch. In que-sto caso le due uscite non sono più l’una la negazione dell’altra. Inoltre, si imma-gini di aver collegato insieme i due ingressi S e R e di riportarli contemporanea-mente al livello 0. Da questo momento sono possibili tre diversi ragionamenti.

• I due zero delle uscite, essendo riportati agli ingressi delle NOR, hanno con-temporaneamente effetto, le due NOR ricevono contemporaneamente due zeroin ingresso, e ciò le fa commutare portandone le uscite contemporaneamente allivello 1. Poi i due 1, riportati agli ingressi, contemporaneamente fanno com-mutare le due NOR portandone le uscite a zero, e così via...

• La NOR con ingresso S commuta per prima portando l’uscita al livello 1; que-sta, per prima ha effetto sulla NOR con ingresso R, che si porta al livello 0. Daquesto momento la NOR con ingresso S ha due zero in ingresso e continua adare un 1 in uscita, quella con ingresso R continua a dare 0 in uscita. Si è per-tanto raggiunto uno stato di equilibrio di RESET.

• Lo stesso ragionamento vale nel caso che commuti prima la NOR con ingressoR, ma ora con la conclusione che si raggiunge uno stato di equilibrio di SET.

SR = 01 →→Reset

SR = 10 →→Set

SR = 00 →→Memoria

SR = 11 →→Not used


Ciò che nella realtà accade lo dicono le prove sperimentali (si collegano insieme S eR, li si porta prima entrambi a 1 e poi entrambi a 0); ripetendo più volte la stessa prova sinota che passando da SR = 11 a SR = 00 a volte si raggiunge uno stato, a volte l’altro.

Un problema come questo è indicato come problema di corsa critica. Questo spiega perché la condizione SR = 11 è indicata come not used (non usata). Lo stato in cui il circuito andrà ad assestarsi dopo una commutazione da SR = 11 a

SR = 00 non è prevedibile.Per il circuito SR realizzato mediante NAND le cose vanno in maniera del tutto si-

mile a quella testé esaminata, salvo che con SR = 11 le uscite vanno entrambe a 1.Da ora in poi quando non interessa il particolare circuito che realizza un latch SR lo

si rappresenterà con uno schema a blocchi costituito da un rettangolo con i due ingressiS e R e le uscite di stato Q e Q

–.

Diagramma degli stati di un SR

Nel caso dell’SR gli stati sono due, corrispondenti rispettivamente ai va-lori Q = 0 e Q = 1. La tabella di eccitazione viene tradotta nel diagramma de-gli stati riportato in figura G1.5.

Gli autoanelli corrispondono alle situazioni in cui lo stato presente e lostato successivo coincidono, esse si verificano quando SR = 00, o quando si ènello stato Q = 0 e si impone un reset, oppure si è nello stato 1 e si impone un set. La xindica indifferenza rispetto al valore della variabile a cui è riferita.

Equazione dello stato successivo di un SR

La tabella di eccitazione può essere trascritta in una mappa di Karnaugh con ingressiQ

n, S e R, e uscita Q

n + 1( ) (tabella G1.4). Risolvendo si trova l’espressione di Q

n + 1in

funzione dello stato precedente e degli ingressi:

Qn + 1

= S + QnR–

[G1.2a]

Poiché nella copertura della mappa si sono incluse le condizioni di indifferenza, lasoluzione proposta corrisponde al caso di SR realizzato con NAND. Alla stessa espres-sione si giunge partendo dal circuito logico dell’SR realizzato con porte NAND.

Se invece si impone x = 0, e si utilizzano maxterm, si ottiene l’espressione che cor-risponde allo schema con porte NOR:

Qn + 1

= R–

(Qn

+ S) [G1.2b]

G1.4 Circuito antirimbalzoQuando si pilotano manualmente circuiti sequenziali sensibili ai fronti di discesa o disalita del segnale di sincronismo, l’utilizzo di switch comporta l’osservazione di ano-malie dovute al fatto che la commutazione degli switch genera in realtà un segnale conun transitorio molto sporco. Con un oscilloscopio a memoria si può osservare che il se-gnale della commutazione di un interruttore, prima di assestarsi sul nuovo livello pre-senta una serie imprevedibile di passaggi da un livello all’altro (rimbalzi).

Il circuito antirimbalzo di figura G1.6 utilizza un latch S–R–; pilotato da uno switch,

restituisce un segnale privo di disturbi. Esso consente perciò, quando richiesto, il con-trollo manuale dei segnali di sincronismo. Nella figura si suppone che inizialmente ildeviatore tocchi l’ingresso S

–, che essendo attivo, setta il latch.

Successivamente, nello spostamento del deviatore verso R–

i valori di S–R–

passano di-verse volte da 11 a 01, condizioni in cui il latch mantiene lo stato di set. Quando il de-viatore tocca R

–si verifica per la prima volta la condizione S

–R–

= 10 che resetta lo stato,poi, a causa dei rimbalzi, i valori degli ingressi passano diverse volte da 11 a 10, con-dizioni in cui il latch mantiene lo stato di reset. Si vede perciò che l’uscita Q non risentedei rimbalzi.

0x x010

01

SRQ=0 Q=1

Figura G1.5Diagramma deglistati di un SR.

Tabella G1.4Q

n+1(Qn, S, R).

0 0 x 1

1 0 x 1

Qn

SR00 01 11 10

0

1

Corsa critica


G1.5 Latch SR con abilitatoreL’introduzione di un abilitatore sugli ingressi R ed S di un latch costituisce un primopasso verso la soluzione del problema costituito dalla necessità di evitare S = R = 1 everso la sincronizzazione del dispositivo. L’abilitatore ha lo scopo di rendere insensi-bile il dispositivo durante le manovre sugli ingressi imponendogli la condizione dimantenimento dello stato. Ciò si ottiene facendo passare S ed R attraverso porte ANDcontrollate da un abilitatore.

La figura G1.7 mostra lo schema di un latch con abilitatore attivo al livello basso.Il blocco con ingressi S’ ed R’ è un latch SR senza abilitatore e con ingressi rinominati.I nuovi ingressi S e R sono ora sulle due AND. Con LE

––= 1 le uscite delle AND vanno

a 0 e il latch mantiene lo stato attuale; come fosse “anestetizzato” esso non sentequanto avviene durante le manovre su S ed R. Terminate le manovre si pone LE

––= 0, e

i nuovi valori di S ed R giungono al latch che si comporterà di conseguenza. Il disposi-tivo è ora descritto dalla tabella G1.5 e dall’equazione:

Qn + 1

= LE––

· (S + R–

· Qn) + LE · Q

n[G1.3]

Un SR con abilitatore si rappresenta più semplicemente come in figura G1.8 conun blocco funzionale dotato di ingressi e uscite. Normalmente il latch enable (LE)viene realizzato in modo da essere attivo (cioè abilitare) al livello basso e viene indi-cato come in figura con un negatore sul suo nome e un negatore in corrispondenza alsuo punto di applicazione al blocco. Nei data sheet il latch enable è indicato spesso conla lettera G.

S

SVCC

Q

QR

1

8

4

5

6

R

R12

1311

3

R

Q

Figura G1.6Circuitoantirimbalzo: suarisposta allevariazioni di S ed R.

LE

R

S 1

1

2

2

3

3

S'

R' Q

Q

LE––

S R Qn+1

1 x x Qn

0 0 0 Qn

0 0 1 0

0 1 0 1

0 1 1 Ð

Tabella G1.5SR con latch enable.

Figura G1.7Introduzione del latch enable in un SR.

Figura G1.8Latch SR con latch enableattivo al livello basso.

Q

QS

R

LE

G1.6 D-latchUn latch di tipo D si ottiene da un SR collegando R a S mediante un negatore (figuraG1.9). All’unico ingresso rimasto, S, viene assegnato il nuovo nome D. Ora, poiché siè imposto R = S

–, eliminando dalla tabella di eccitazione dell’SR le due righe con

S = R si ottiene la tabella del latch di tipo D (tabella G1.6).I diagrammi in figura mostrano le correlazioni tra i segnali LE

––, D e Q; in essi si è

supposto che inizialmente lo stato fosse alto. Il primo valore basso di D non viene letto


se prima il latch enable non diviene basso. L’ultimo valore di D prima che LE––

ritornialto, resta memorizzato fino al successivo ritorno di LE

––al valore 0.

Il tutto si riassume dicendo che, quando l’abilitatore del latch è attivo, il latch è tra-sparente nel senso che il latch copia sulla sua uscita Q il valore dell’ingresso D, men-tre quando viene disabilitato conserva (ricorda) l’ultimo valore di Q che gli era statoimposto.

L’uscita di stato viene ritardata rispetto all’ingresso D per tutto il tempo in cui l’a-bilitatore resta non attivo. Probabilmente ciò è all’origine del nome dato all’ingressoD, da Delay, cioè ritardo.

D

D

S Q

Q

QR

LE

LE

t

Q0

D0

EN

D Q

EN

Q1

D1

EN

D Q

Q2

D2

EN

D Q

Q3

D3

EN

D Q

Figura G1.9Latch di tipo D, sua risposta agli ingressi D ed LE.

Figura G1.10Esempio di registrorealizzato con 4latch.

LE––

D Qn+1

1 x Qn

0 0 0

0 1 1

Tabella G1.6Latch D con LE.

G1.7 Registri a ingressi e uscite paralleliSi prendano più D-latch e si colleghino tra loro i vari abilitatori; il dispositivo così ot-tenuto (figura G1.10) ha un unico latch enable, più ingressi D

i, e altrettante uscite Q

i.

Se i latch utilizzati sono 8, è possibile registrare nel dispositivo così ottenuto un dato di8 bit; per farlo si predispone il dato sugli ingressi D

ie si abilita il latch per un breve e

sufficiente intervallo di tempo. In tal modo il dato viene copiato sulle uscite di stato eivi mantenuto fino a un nuovo impulso sull’abilitatore. Questo tipo di dispositivo è unregistro a ingressi e uscite paralleli.

Una delle funzioni dei registri è quella di mantenere fermo il dato in uscita affinchéesso possa essere ben visualizzato mentre il dato in ingresso sta cambiando o continuaa essere aggiornato. Questa esigenza si ha per esempio quando, nel cronometrare itempi durante una gara, si vuole leggere il tempo parziale impiegato al termine di ungiro senza per questo fermare il cronometro. Alcuni circuiti integrati come i decoderper 7 segmenti 9368 e 4543 contengono registri.

Un latch Dabilitatoè trasparente

Più latch collegatiin parallelocostituisconoun registro

Corsa critica

Collegare in cascata più latch, ad esempio l’uscita Q del precedente sull’ingresso D del suc-cessivo, e controllare i latch enable con un unico segnale, non ha molto senso poiché il datoposto sull’ingresso D del primo latch si propagherebbe velocemente su tutte le uscite Q allaprima abilitazione.


Un simile circuito avrebbe lo scopo di caricare serialmente, cioè un bit dietro l’altro,un dato di n bit diversi in un registro di altrettanti D-latch, ma per poterlo fare bisogne-rebbe mettere le briglie alla veloce propagazione del dato o essere in grado di controllareil latch enable con impulsi di durata appena sufficiente da consentire a ciascun latch l’ac-quisizione del proprio ingresso D, e abbastanza brevi da impedirgli di leggerne il succes-sivo cambiamento. In tal modo i bit del dato potrebbero essere immessi uno dopo l’altrosull’ingresso del primo latch e avanzare di un posto a ogni impulso.

Si tratta ancora di un problema di corsa critica: questa volta la competizione, persain partenza dal manovratore del latch enable, è tra il manovratore e la propagazione delsegnale attraverso i latch.

Integrato 74LS75

La figura G1.11 mostra lo schema di un D-latch costruito direttamente senza ricorrerea un SR. L’integrato contiene due coppie di questi dispositivi controllate ciascuna da unlatch enable attivo al livello alto. Ciascun latch funziona così: quando è LE = 1, D èabilitato e impone il suo valore sull’uscita Q; contemporaneamente il rientro di Q vienedisabilitato. Quando diviene LE = 0, D è disabilitato mentre Q rientra e si conferma at-traverso la OR. Il circuito è una versione più evoluta del primo esempio proposto all’i-nizio di questo capitolo.

QD

LE

Q

Figura G1.11D-latch 74LS75.

Figura G1.12Alcuni integrati conlatch.

Integrato 74LS279

L’integrato 74LS279 è un quadruplo latch con ingressi S–

e R–

. Il circuito logico di cia-scuno di questi latch è costituito da due porte NAND collegate come in figura G1.4,ma senza negatori agli ingressi delle NAND. Due dei latch di quest’integrato hanno undoppio ingresso S

–.

Integrato 74LS373

L’integrato 74LS373 contiene 8 D-latch con uscite 3-state. Essi condividono un unicolatch enable G attivo sul livello alto, e un unico abilitatore OE

––delle uscite attivo al li-

vello basso. Con G = 1 e OE––

= 0 i latch sono trasparenti.

5

55

16

16

16

16

20

1

1

1 1

15

14

Q1

Q1Q2

Q2

Q3

Q3Q4

Q4

10

11

10

10

10

11

11

11

9

9

9

9

8

2

22

2

3

3

3

3

13

13

13

13

6

66

56

7

7

7

7

4

4

4

4

3Q

4Q

2Q

1Q

12

12

12

1214

14

1417

19

15

15

15

Q2

Q7

Q4

Q0

Q0Q1

Q1

Q2

Q2

Q3

Q3

Q3

Q5

Q8

Q6

8 8

8

OE POL

G CLK

D1

D5

D3

D2

D1D0

D3

D2D6D7D8

D4

VCC

VCC VCC

VDD

1R

1S1

1S2

2R

2S

3R

3S1

3S2

4R

4S

GND VSS

D1

D2

G-1,2

D3

D4G-3,4

GND GND

74LS75 74LS279 74LS373 4042

Latch integrati


Integrato 4042

L’integrato CD4042 è un quadruplo “clocked D-latch”. Il clock, che più propriamenteè un latch enable, è comune ai quattro latch e può essere negato grazie a una XOR ilcui altro ingresso è indicato come “polarità”. Con polarità = 0 il latch enable è attivo,cioè il latch è trasparente, quando è al livello alto.

G1.8 Caratteristiche di commutazione dei latchSi è visto che, per il buon funzionamento dei circuiti reali, occorre rispettare le loro ca-ratteristiche fisiche come le tensioni di alimentazione, le correnti e i livelli delle ten-sioni in ingresso e in uscita, i ritardi di propagazione.

Con i circuiti sequenziali le caratteristiche che riguardano l’andamento dei segnalidivengono particolarmente importanti. Qui di seguito si elencano le principali caratte-ristiche di commutazione dei latch:

• tpLH

e tpHL

sono i ritardi di propagazione tra una variazione su un ingresso (di ecci-tazione o di latch enable) e la corrispondente commutazione (quando prevista) dabasso ad alto e da alto a basso dell’uscita Q;

• tsu

, tempo di setup, è il minimo intervallo di tempo che precede il passaggio dellatch enable al livello che memorizza il dato durante il quale gli ingressi di eccita-zione devono restare costanti;

• th, tempo di hold, è il minimo intervallo di tempo che segue il passaggio del segnale

del latch enable al livello che memorizza il dato durante il quale gli ingressi di ec-citazione devono ancora mantenere il loro valore;

• tw, durata dell’impulso, è la durata minima di un impulso di acquisizione di un dato

per memorizzarlo.

La tabella G1.7 riporta alcuni valori tipici in ns per gli integrati LS e CMOS ali-mentati a 5 V precedentemente presentati.

Tabella G1.7Tempi dicommutazionedei latch.

tpLH tpHL tsu th tw

LS 15 15 20 5 20

CMOS da110 a 250 0 60 100

Figura G1.13 a, bFlip-flop SR master-slave: a) schema di principio; b) tabella dellaverità.

G1.9 Flip-flopI latch leggono gli ingressi non appena sono abilitati e questo, a parte il ritardo di propa-gazione, ha subito effetto sullo stato del dispositivo. Il problema di corsa critica nel colle-gamento a cascata ne è una conseguenza. I flip-flop (nel seguito FF) non commutano sullivello del clock ma su un suo fronte, con ciò risolvendo il problema della corsa critica.

Master-slave

I master-slave sono costituiti da due latch collegati in cascata, i cui abilitatori sono col-legati insieme, ma attivi su livelli opposti (figura G1.13 a). Il segnale che controlla idue latch-enable è ora indicato con Ck (clock).

Q Q

Memoria

Reset

Set

Non valida

S R Ck

Q0 Q00 0

0 1

1 1

1 0

0

1

1

0

NV

EN

S QQM

S

RRQM

Master

CkCk

Q

EN

S Q

R

Slave

Q

Q

Q

a) b)


Figura G1.14Commuta sul fronte di discesa del clock.

S

CLK

R Q

Q

Figura G1.15Flip-flop con ingressi asincroni.

Pr

CI

Q

QS

CLK

R

Il primo dei due latch, quello che riceve direttamente gli ingressi S ed R, è detto ma-ster (padrone), e il secondo è lo slave (schiavo). Se, come nell’esempio di figura, ilmaster è abilitato al livello alto e lo slave al livello basso, nell’intervallo di tempo incui il segnale ck è alto, il master legge gli ingressi S ed R e può commutare, mentre loslave, non essendo abilitato, resta insensibile ai cambiamenti avvenuti ai suoi ingressicollegati alle uscite del master. Quando successivamente il ck va al livello basso, loslave può leggere i valori passatigli dal master, valori che intanto restano costanti, dalmomento che il master è ora disabilitato. Se si guarda il tutto come un unico disposi-tivo, si può dire che esso recepisce il valore dei suoi ingressi sul livello alto del clock,ma aggiorna il suo stato (ora individuato dalle uscite dello slave) non appena il clockdiventa basso. Alla tabella di eccitazione dell’SR si aggiunge spesso la colonna con ilsegnale di clock, figura G1.13 b, la cui simbologia sta a significare appunto che dalprimo dei fronti e fino a quando il clock resta alto la sezione master acquisisce il datosui suoi ingressi ed eventualmente commuta, mentre lo slave lo fa sul secondo fronte.

A parte il ritardo di propagazione, il master-slave ora descritto aggiorna il suo statodal momento in cui il segnale di clock passa da un livello alto a uno basso, cioè sulfronte di discesa. Il suo simbolo logico è riportato in figura G1.14.

Naturalmente è sufficiente negare lo stesso segnale per ottenere un master-slaveche commuti sul fronte di salita e in questo caso nella tabella di eccitazione il segnaledel clock appare come un impulso alto-basso-alto, a significare che il dispositivo ac-quisisce gli ingressi per tutto il tempo in cui il clock è basso, e commuta quando ilclock va al livello alto.

I flip-flop master-slave costituiscono una soluzione per il problema di corsa criticaprecedentemente descritto, ciò perché il dato letto durante una fase del clock viene tra-sferito sullo slave non direttamente ma solo nella fase successiva del clock. Tuttavia essisono relativamente lenti perché occorre rispettare i tempi di transizione di ciascuna delledue sezioni che li compongono.

Ingressi asincroni o diretti

Oltre agli ingressi di eccitazione, i flip-flop dispongono di uno o due ingressi diretti, at-traverso i quali è possibile settare o resettare il dispositivo in maniera indipendente dalclock, figura G1.15. Per questo motivo, questi ingressi sono anche detti asincroni.L’ingresso asincrono che setta è indicato con Pr, o Preset; quello che resetta è indicatocon Cl, o Clear.

Gli ingressi asincroni sono in genere attivi al livello basso e funzionano come ilSet e il Reset di un normale SR quindi non vanno attivati contemporaneamente. Laloro utilità è legata all’esigenza di imporre al dispositivo un determinato stato indi-pendentemente dal segnale di clock. Ciò può essere necessario per imporre a un dis-positivo con più flip-flop un particolare stato, per esempio appena lo si collega al-l’alimentazione.


Edge-triggered

Una tecnica alternativa a quella del master-slave consiste nel realizzare, a monte del-l’ingresso di abilitazione del latch, un dispositivo in grado di trasformare il segnale diclock entrante in un impulso di durata appena sufficiente a consentire una transizione.

A tale scopo si può sfruttare il fenomeno dell’alea statica. Nel circuito di figuraG1.16 si utilizza l’alea statica delle OR. Nella figura è riportato anche un esempio dellacorrelazione tra i segnali di risposta agli ingressi S e ck. Con ck = 1 si abilitano gli in-gressi S ed R, questi condizionano S

d

––ed R

d

––che però non possono passare su S

–1

ed R–

1perché disabilitati dallo stesso ck. S

–1

ed R–

1valgono 1 e il latch mantiene lo stato in cui

si trovava.

Figura G1.16SR edge-triggered.

Sd

PrRd

S

ck

R

Cl

Q S

ck

t

Sd

Q

S1

S1

R1

Appena ck = 0 i segnali Sd

––ed R

d

––vengono immediatamente abilitati e, per un inter-

vallo di tempo Δt pari al ritardo di propagazione delle NAND da cui provengono, pos-sono condizionare il latch. Dopo questo tempo S

d

––ed R

d

––tornano al livello 1 perché le

NAND da cui escono sono state disabilitate; ciò impone al latch di restare sullo statoappena raggiunto.

I circuiti con questo tipo di sincronismo sono detti edge-triggered (cioè triggeratisul fronte) a ritardo di propagazione. Nel caso ora esaminato il fronte attivo, quello chesegna la commutazione dell’uscita, è quello di discesa.

In sintesi, sul fronte attivo un edge-triggered acquisisce e subito dopo commuta. Il simbolo grafico e la tabella di un edge-triggered sono riportati in figura G1.17.

Il triangolino sull’ingresso di sincronismo indica che le commutazioni avvengono sulfronte di salita; o, se il triangolino è preceduto dal segno di negazione, sul fronte di di-scesa del clock.

Nella tabella di eccitazione la freccetta rivolta verso l’alto o verso il basso ha lostesso significato del triangolino sul simbolo grafico.

Gli edge-triggered hanno dei tempi di risposta più brevi di quelli dei master-slave.

S Q

R

Ck

Q

Q Q

Q0 Q0

0

1

1

0

NV

R

0

1

1

0

S

0

0

1

1

CkFigura G1.17SR edge-triggeredcon clock attivo sulfronte di salita.


ESEMPIO 3 Il circuito di figura G1.18 è un SR edge-triggered, a ritardo di propagazione.Verificarne la logica di funzionamento.

Tuttavia con il fronte di discesa del clock le porte c e d ricevono in ingresso uno 0 mentre leporte 1 e 4 ricevono, ancora per un tempo pari al ritardo di propagazione in a e b, i valori di S

–ed R

–.

In questo breve intervallo di tempo l’equazione del circuito è esattamente quella del latchSR:

Qn + 1

= R–

· Qn

· S–

= R–Q

n+ S

e perciò risponde ai valori di S ed R appena precedenti il fronte di discesa del clock.

Figura G1.19Simbolo di un datalock-out.

J

K

Ck

Sd

Rd

S

Q

Q

2

3

1

4

c

b

a

d

ck

R

Figura G1.18Altro schema di SRedge-triggered.

■ Con ck = 0 resta abilitata la parte di circuito costituita dalle porte 1, 2, 3 e 4; si tratta di un

latch con ingressi , quindi: Qn + 1

= Qn.

Con ck = 1 l’equazione dello stato successivo, ricavabile dal circuito, dà:

cioè lo stato si conserva anche in questo caso.

Q Q R S Qn n n+ = +( ) +( ) =1 1 1

S Rd d = 11

Data lock-out

I flip-flop di questo tipo sono dei master-slave nei quali però il master è sensibile agliingressi di eccitazione solo sul fronte positivo del segnale di clock, e non più per tuttoil tempo in cui il clock resta sul livello alto. Lo slave torna attivo quando il clock tornasul livello basso. Questi dispositivi sono più lenti degli edge-triggered, ma superiori aimaster-slave perché non richiedono più che gli ingressi di eccitazione siano tenuti co-stanti per tutto il tempo richiesto per una transizione del master. La figura G1.19 ri-porta il simbolo utilizzato per questo tipo di flip-flop.

G1.10 Flip-flop JKLa tabella di eccitazione, il diagramma degli stati e il simbolo di un flip-flop JK sono ri-portati in figura G1.20. Si noti la quarta riga della tabella del JK. Ora la condizione coningressi uguali a 1 è consentita e porta nello stato opposto a quello precedente.Se è J = K = 1, con l’arrivo del fronte attivo del clock il flip-flop passerà dallo stato pre-sente Q

n= 0 allo stato Q

n + 1= 1; o dallo stato presente Q

n= 1 allo stato Q

n + 1= 0. Con

J = K = 1, fissi a ogni impulso di clock, il dispositivo commuta da uno stato all’altro. Seinvece di un flip-flop JK si fosse realizzato un latch di tipo JK, questo, con i due ingressidi eccitazione al livello alto, entrerebbe in oscillazione non appena abilitato e non sa-rebbe possibile prevedere in quale dei due stati andrebbe a fermarsi disabilitandolo.


Nel diagramma degli stati, che è la versione grafica della tabella di eccitazione, le× indicano indifferenza del comportamento rispetto alla variabile cui si riferiscono:dallo stato 0 con JK = 11 o JK = 10 si passa comunque nello stato 1, e dallo stato 1 siva nello stato 0 se K = 1, qualunque sia il valore di J.

Qn+1Qn+1

Qn Qn

0

1

1

0

K

0

1

1

0

J

0

0

1

1

Ck

QnQn

Memoria

Reset

Set

Toggle

J Q

K

Ck

Q

0 11X

JK

X1

0X X0

a)

b)

c)

Figura G1.20Flip-flop JKedge-triggered:a) tabella dieccitazione;b) diagrammadegli static) simbolo.

Tabella G1.8Calcolo dellafunzione statoprossimo di un JK.

Equazione dello stato successivo di un JK

Traducendo la tabella di eccitazione del JK in mappa di Karnaugh con ingressi Qn, J,

K e uscita Qn + 1

, tabella G1.8, si ricava l’equazione che esprime lo stato successivo infunzione degli ingressi J e K e dello stato presente, Q

n.

Qn + 1

= JQ–n

+ K–Qn

[G1.4]

G1.11 Dal SR al JKIl flip-flop JK deriva da un SR con qualche modifica: si fa in modo che a ciascuna com-binazione di valori dei nuovi ingressi J e K e dello stato presente del sistema corri-spondano valori di S e R tali da imporre lo stato successivo desiderato.

S e R divengono cioè funzioni di Qn, J, e K i cui valori vanno imposti considerando

lo stato successivo voluto per il nuovo flip-flop. A tale scopo conviene preparare la ta-

bella G1.9 con gli ingressi Qn, J, K, con in più una colonna per lo stato successivo de-

siderato, Qn + 1

, e con le uscite S e R che sono le funzioni da definire. Si procede poi acompilare le colonne delle due funzioni:

1a e 2a riga: Qn

= 0, Qn + 1

= 0 → SR = 0×;

3a e 4a riga: Qn

= 0, Qn + 1

= 1 → SR = 10;

5a e 7a riga: Qn

= 1, Qn + 1

= 1 → SR = ×0;

6a e 8a riga: Qn

= 1, Qn + 1

= 0 → SR = 01.

Qn

J K Qn+1

S R

0 0 0 0 0 x

0 0 1 0 0 x

0 1 0 1 1 0

0 1 1 1 1 0

1 0 0 1 x 0

1 0 1 0 0 1

1 1 0 1 x 0

1 1 1 0 0 1Tabella G1.9Assegnazione di S ( ) e R ( ).

0 0 1 1

1 0 0 1

QJK

00 01 11 10

0

1

Qn+1(Qn

, J, K)


G1.12 Il flip-flop DCollegando K a J attraverso una NOT, si impone K = e dalla tabella del JK restanoescluse le righe con J = K. Diversamente dal latch D, il flip-flop D memorizza il valorein ingresso sui fronti attivi del segnale di clock. Come per gli altri flip-flop, se si trattadi un master-slave la lettura dell’ingresso avviene nella fase del segnale di clock prece-dente il fronte attivo; se si tratta di un edge-triggered la lettura avviene sul fronte attivo.

Un flip-flop di tipo D si ottiene anche da un flip-flop di tipo SR imponendo R = S–.

G1.13 Il flip-flop TSe si collegano insieme i due ingressi di un JK si ottiene un flip-flop di tipo T (figuraG1.22). Il nome T di questo tipo di flip-flop viene dall’inglese toggle (switch elettricoche funziona scambiando la posizione di una piccola leva ogni volta che viene pre-muto). La sua tabella di eccitazione corrisponde alle due righe di quella del JK conJ = K. Quando T = 0 il dispositivo conserva lo stato in cui si trova; quando T = 1 a ognifronte attivo del segnale di sincronismo avviene una commutazione. Se il flip-flop è re-settato, un impulso di clock lo setta e, se è settato, lo resetta. Questo tipo di risposta siosserva comunemente per esempio quando su una tastiera di computer si attiva, o dis-attiva, la scrittura in maiuscolo.

J

Figura G1.21Realizzazione di flip-flop JK.

J

QQ

QS

R CLK

Q

K

Tabella G1.10Calcolo delle funzioni S (Q

n , J, K ) e R (Q

n , J, K ).

0 0 1 1

x 0 0 x

Qn

JK00 01 11 10

0

1

x x 0 0

0 1 1 0

JK00 01 11 10

0

1

Qn

Infine mediante mappe di Karnaugh, tabelle G1.10, si ricavano le espressioni e ilcorrispondente circuito di figura G1.21.

S = JQ–

nR = KQ

n[G1.5]

J Q

K

Ck

Q

T

Ck

CLR

PRE

T Q

Ck

Q

CLR

PRE

Figura G1.22Flip-flop T,edge-triggered.

S = JQ–

nR = KQ

n

G1.14 Flip-flop integratiLa figura G1.23 riporta la disposizione dei pin di alcuni flip-flop integrati.

• L’integrato 74LS74 è un “dual positive-edge-triggered D flip-flop” con Preset eClear attivi al livello basso.

• L’integrato 74LS76 è un “dual negative-edge-triggered JK flip-flop” con Preset eClear attivi al livello basso.


VCC VCC

VCC VDD

VSS

S

J

K

CLK

R

S

J

K

CLK

R

CL

J

K

CLK

PR

CL

J

K

CLK

PR

J

K

CLK

J

K

CLK

PR

CL

PR

CL

Q

Q

Q

Q

Q

Q

Q

Q

Q

Q

Q

Q

Q

Q

Q

Q

10

10

10

8

8 8

14

14

6

15

15

5

5

5

11

11

11

15

14

1

2

99

8

5

6

9

9

6 6

7

7

D

CL

CLK

PR

CL

D

CLK

PR

GND GND GND

74LS74 74LS76 74LS109 4027

14

13

13

13

12

12

12

12

11

10

1

2

3

4

4

2

3

4 3

4

16

16 16

1

1

7

7

13

Figura G1.23Alcuni flip-flopintegrati.

• L’integrato 74LS109 è un “dual JK positive-edge-triggered flip-flop” con Preset eClear attivi al livello basso.

• L’integrato CD 4027 è un “dual JK master-slave flip-flop”. Ciascuno dei due cir-cuiti è dotato di clock attivo sui fronti di salita, e di ingressi asincroni propri, attivial livello alto.

Caratteristiche di commutazione

• tpLH

e tpHL

sono i ritardi di propagazione tra una variazione su un ingresso (di ec-citazione, di ck, di clear o di preset) e la corrispondente commutazione (quandoprevista) da basso ad alto e da alto a basso dell’uscita Q;

• tsu

, tempo di setup, è il minimo intervallo di tempo che precede un fronte del clockdurante il quale gli ingressi di eccitazione devono restare costanti;

• th, tempo di hold, è il minimo intervallo di tempo successivo al fronte del clock di

acquisizione del dato durante il quale gli ingressi di eccitazione devono ancoramantenere il loro valore;

• tw, durata dell’impulso, è la durata minima di un impulso di clock o di un impulso

di preset o di clear.

La tabella G1.11 riporta a titolo di esempio alcuni tipici valori in ns per gli integrati74 LS74 e 4027 alimentati a 5 V.

Tabella G1.11Tempi dicommutazione deiflip-flop.

tpLH tpHL tsu th tw

LS 13 25 25 5 25

CMOS da 150 a 200 100 – 90

G1.15 Trasformazioni di flip-flopSi è già visto come da un flip-flop di tipo SR si ottiene un JK, e da un JK si ottengonoil tipo D e il tipo T. In generale da un flip-flop di un certo tipo se ne può ottenere unodi un altro tipo condizionando i vecchi ingressi, in base ai nuovi ingressi e allo statoche si vuole come prossimo. I vecchi ingressi divengono così funzione dei nuovi edello stato presente.


ESEMPIO 4

ESEMPIO 5

Trasformare un flip-flop di tipo D in un JK.

■ L’ingresso D diviene funzione di Qn, J e K. Per definire la funzione D(Q

n, J, K) si predispone

la tabella G1.12 con le colonne Qn, J, K come variabili di ingresso, Q

n + 1stato successivo da ot-

tenere in base alla definizione del JK, e la colonna della funzione D. Questa va compilata in baseallo stato di partenza Q

n, quello di arrivo, Q

n + 1, e al comportamento noto del flip-flop di tipo D.

Qn

J K Qn+1 D

0 0 0 0 0

0 0 1 0 0

0 1 0 1 1

0 1 1 1 1

1 0 0 1 1

1 0 1 0 0

1 1 0 1 1

1 1 1 0 0Tabella G1.12Assegnazione di D(Q

n , J, K ).

Figura G1.24Trasformazione inJK di un flip-flop D.

Pr

Q

QCL

D

PR4

3

8

4 66

55

3

2

2

101112

13

9

1

1

Q

Q

Cl

J

K 74LS00

74LS74

ck

Trasformare un flip-flop di tipo D in uno di tipo T.

■ Si compila la tabella G1.13 di D in funzione di Q e T. Si riconosce che D = T Qn, a cui

corrisponde il circuito di figura G1.25.+

DQ

QT

ck

ck

Qn

T Qn+1 D

0 0 0 0

0 1 1 1

1 0 1 1

1 1 0 0Tabella G1.13Assegnazione di D(Q

n , T ).

Figura G1.25Trasformazionedi flip-flop D in T.

Dalla mappa di Karnaugh della funzione D( ) si ottengono l’espressione:

D( ) = J · Q–

n+ K

–· Q

n

e il corrispondente circuito logico di figura G1.24.

Ese

rcit

azio

ni


Esercizio 1

Disegnare il circuito logico di un latch SR realizzato con porte NOR e indicare su di esso gli ingressi di eccita-zione e le uscite.

Esercizio 2

Di un latch SR disegnare il diagramma degli stati.

Esercizio 3

Ricavare le espressioni algebriche dello stato prossimo di un latch SR.

Esercizio 4

Disegnare il circuito logico di un latch di tipo D con abilitatore realizzato con porte logiche NAND.

Esercizio 5

Scrivere l’equazione dello stato prossimo di un latch di tipo D con abilitatore.

Esercizio 6

Disegnare il circuito logico di un antirimbalzo realizzato con porte NOR.

Esercizio 7

Utilizzando un integrato 7475 (quadruplo D latch) realizzare un registro parallelo di 4 bit.

Esercizio 8

A partire dall’andamento dei segnali D e ck di figura G1.26 costruire l’andamento dei segnali Qm

e Qsdi un flip-

flop D master-slave la cui uscita Qs

commuta sul fronte di discesa del clock.


D

ck

Qm

Qs

t

Esercizio 9

A partire dall’andamento dei segnali D e ck di figura G1.26 costruire l’andamento dei segnali Qm

e Qsdi un flip-

flop D di tipo data lock-out la cui uscita Qs

commuta sul fronte di discesa del clock.

Figura G1.26Correlazioni dei segnali in un master-slave.

Ese

rcit

azio

ni


Esercizio 10

A partire dall’andamento dei segnali D e ck di figura G1.26 costruire l’andamento dell’uscita Q di un flip-flopD edge-triggered con clock attivo sul fronte di discesa.

Esercizio 11

Disegnare il diagramma degli stati di un flip-flop JK, scriverne la tabella di eccitazione e infine ricavare l’e-spressione dello stato successivo.

Esercizio 12

A partire da tutte le possibili situazioni provare che il circuito che trasforma un flip-flop SR in un JK (figuraG1.21) funziona correttamente.

Esercizio 13

Trasformare un flip-flop di tipo T in uno di tipo D.


1. Spiegare la differenza tra un circuito combinatorio e uno sequenziale.

2. Illustrare il problema della corsa critica in un latch SR.

3. Spiegare perché non ha molto senso collegare più latch in cascata.

4. Descrivere un master-slave e il suo funzionamento.

5. Spiegare perché un flip-flop JK si deve realizzare con edge-triggered o con master-slave.

6. Spiegare come funziona un circuito realizzato con 4 flip-flop D collegati in cascata.

7. Dire in che modo un edge-triggered risolve il problema di corsa critica dei latch collegati in cascata.

8. Esporre la tecnica di trasformazione dei flip-flop da un tipo a un’altro.



1. Un circuito logico sequenziale si distingue da uno combinatorio:

per via dei diagrammi degli stati.

perché al suo interno non ci sono solo porte logiche.

perché il suo comportamento non è sempre lo stesso.

perché almeno una sua uscita ritorna su qualcuno dei suoi ingressi.d

c

b

a

Ese

rcit

azio

ni


2. La tabella di eccitazione di un latch SR:

ha come ingressi S e R e come uscita lo stato successivo Q.

non è per niente diversa da qualsiasi tabella della verità.

in realtà ha tre ingressi: Q, S ed R, dove Q è lo stato presente.

ha un’uscita che dipende dalle combinazioni di valori di S ed R.

3. Il problema della corsa critica in un SR consiste nel fatto che:

con il valore SR = 11 l’uscita Q dipende dal tipo di porte NOR o NAND che realizzano il latch.

passando da SR = 11 a SR = 00 lo stato successivo non è prevedibile.

la combinazione 11 porta le uscite Q e Q–

ad avere lo stesso livello logico.

con la combinazione 11 non è prevedibile lo stato successivo.

4. In un latch di tipo D:

lo stato successivo è esattamente quello imposto dall’ingresso.

lo stato successivo dipende anche dall’abilitatore del latch.

lo stato non può cambiare se il latch-enable è attivo.

lo stato diviene uguale all’ingresso D non appena il latch-enable viene disattivato.

5. Il latch-enable:

è un segnale di sincronismo che con il suo fronte attivo consente al latch di reagire agli altri ingressi.

consente di manovrare sugli ingressi di eccitazione eliminando i problemi di corsa critica.

quando non è attivo disabilita gli ingressi di eccitazione.

quando è attivo abilita il latch a reagire agli ingressi di eccitazione mentre quando non è attivo pone il latchnella condizione in cui mantiene lo stato appena raggiunto.

6. L’equazione di stato di un SR realizzato con porte NAND è:

Qn + 1

= S + R · Q–

n

Qn + 1

= S–

+ R · Qn

Qn + 1

= S + R–

· Qn

Qn + 1

= S + R–

· Q–

n

7. In un master-slave attivo sul fronte di discesa del clock:

il master legge gli ingressi di eccitazione sul fronte di salita del clock e lo slave legge sul fronte di discesa ciòche il master gli passa.

lo slave commuta non appena il clock va sul livello basso, contemporaneamente il master conserva lo statoultimamente raggiunto e vi resta fino a che il clock non torna alto.

il master legge gli ingressi di eccitazione durante tutto il tempo in cui il clock resta alto e lo slave può com-mutare durante tutto il tempo in cui il clock resta basso.

il master legge gli ingressi di eccitazione fino a un istante prima della commutazione del clock al livello bassoe lo slave può commutare appena il clock passa dal livello alto a quello basso.

8. In un edge-triggered:

si fa in modo che a ogni fronte attivo del clock i latch interni al dispositivo possano leggere gli ingressi di ec-citazione durante intervalli di tempo appena sufficienti da consentire una sola commutazione per volta e poirestino nella condizione di memoria.

a

d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

Ese

rcit

azio

ni


è necessario utilizzare impulsi di clock così brevi da consentire una sola commutazione per volta.

le commutazioni possono avvenire sul fronte attivo del clock mentre gli ingressi di eccitazione vengonoacquisiti durante tutto il precedente intervallo di tempo.

le commutazioni possono avvenire sul fronte attivo del clock mentre gli ingressi di eccitazione vengonoacquisiti sul livello logico che precede il fronte attivo.

9. Un JK ha equazione di stato:

S = JQ–n; R = K

–Qn.

Qn + 1

= J–Qn

+ KQ–n.

S = JQ–n; R = KQ

n.

Qn + 1

= JQ–n

+ K–Qn.

10. Un JK si ottiene da un flip-flop SR mediante i seguenti collegamenti:

l’uscita della AND di J con Qn

va su S, l’uscita della AND di K e Q–n

va su R.

l’uscita della AND di J con Qn

va su S, l’uscita della AND di K e Qn

va su R.

l’uscita della AND di J con Q–n

va su S, l’uscita della AND di K e Qn

va su R.

l’uscita della AND di J con Q–n

va su S, l’uscita della AND di K e Q–n

va su R.d

c

b

a

d

c

b

a

d

c

b

Circuiti generatoridi segnali impulsivi

465

G2

Si propongono qui alcune applicazioni dei circuiti logici alla generazione di segnali adatti a pilo-tare in modo automatico sistemi sequenziali. Contestualmente si danno indicazioni su comeanalizzare i processi in questi circuiti e calcolarne i tempi che li caratterizzano. I latch sono anchedetti multivibratori bistabili; posti in uno dei due stati stabili essi vi restano fino a che nonvengono dall’esterno sollecitati a passare nell’altro stato. I circuiti multivibratori monostabili

e astabili sono invece caratterizzati da uno o due stati quasi stabili. Raggiunto uno stato quasistabile essi vi restano solo per un intervallo di tempo determinato da processi di carica e scaricadi circuiti con resistenza e capacità trascorso il quale passano nell’altro loro stato.

G2.1 Monostabile mediante un latch SRLa figura G2.1 propone lo schema di un monostabile realizzato mediante un latch e nemostra la correlazione fra i segnali.

Inizialmente il circuito è resettato e se non lo fosse andrebbe a resettarsi dopo untempo sufficiente a far diventare attivo l’ingresso di reset del latch.

Quando l’impulso di trigger Visetta il latch; l’uscita V

opassa al livello alto e co-

mincia a caricare la capacità C2

attraverso la resistenza R2. La tensione V

csull’ingresso

di reset cresce fino al livello ViH

riconosciuto come alto; a questo punto il latch si re-setta, V

otorna al livello basso e la capacità C

2si scarica attraverso il diodo.

Il circuito C1

– R1

in ingresso, sostituibile con un sistema che sfrutta l’alea statica(come quello che vedremo in figura G2.3 b) deve rendere breve ma di durata suffi-ciente il segnale di set che avvia il transitorio; in tal modo, quando diviene R = 1 è giàS = 0. Dopo il reset il latch si trova con S = R = 0, e il suo stato non cambia fino all’ar-rivo di un nuovo impulso V

i.

ViV0

V0

t0

VC

VCC

ViH

VS

Vi

Q

QS

R

C1

R2

R1

C2

Figura G2.1 a, bMonostabilecon SR (a) ecorrelazione fra isuoi segnali (b).

a) b)


Calcolo del tempo t0

La tensione Vc

segue la legge di carica di una capacità C attraverso una resistenza R =R

2.Supponendo che nella fase di carica sia V

o= V

cc , si ha: V

c= V

cc(1 – e–t/RC).

Detto t0

l’istante in cui diviene Vc

= ViH

, si scrive ViH

= Vcc

(1 – e–t0/RC) e si ricava t0:

Vcc

– ViH

= Vcc

e–t0/RC Vcc

/( Vcc

– ViH

) = et0/RC

[G2.1]t0

= RC ln(Vcc

/( Vcc

– ViH

))

Occorre tuttavia osservare che la tensione Vo

al livello alto potrebbe essere diversada V

cce dipendere dal valore della corrente fornita. Occorre perciò dimensionare R in

modo da limitare la corrente massima.

G2.2 Astabile mediante un latch SRIl circuito di figura G2.2 utilizza anche l’uscita Q

–del latch per caricare un circuito RC e

agire sull’ingresso di set. Inizialmente le due capacità sono scariche, quindi è S = R = 0.Si supponga il latch nello stato Q = 1: mentre resta V

s= 0 la tensione V

Rcresce con la

legge di carica del circuito R1C

1 fino a raggiungere, dopo un tempo t

1, la tensione

ViH

. A questo punto il latch commuta allo stato Q = 0, la capacità C1

si scarica veloce-mente attraverso il diodo, e contemporaneamente inizia il processo di carica della ca-pacità C

2. Dopo un tempo t

2, V

sraggiunge il valore riconosciuto come alto e il latch si

setta, C2

si scarica attraverso il diodo, VR

torna a crescere e il ciclo si ripete.La figura mostra anche la correlazione tra i segnali.

Calcolo dei tempi t1 e t2

I processi di carica di C1

e C2

sono del tutto simili a quello descritto per il precedentecircuito monostabile, pertanto valgono le relazioni:

t1

= R1C

1ln(V

cc/(V

cc– V

iH)) t

2= R

2C

2ln(V

cc/(V

cc– V

iH)) [G2.2]

R2

Q

QR

S

R1

C2

C1

V0VR

VS

VCC

ViH

VCC

ViH

V0

t1 t2

Figura G2.2Astabile con SR ecorrelazione deisegnali.

G2.3 Monostabile con trigger di SchmittIl circuito monostabile di figura G2.3 a utilizza un trigger di Schmitt. Per compren-derne il funzionamento si consideri il MOS come un semplice interruttore normal-mente aperto. In questa condizione di riposo i due ingressi della porta NAND sono nor-malmente al livello 1 e quindi è V

o= 0. Se l’interruttore viene chiuso la capacità si sca-

rica abbastanza velocemente e divengono Vc

= 0 e Vo

= Vcc

. Non appena l’interruttore

G2 • Circuiti generatori di segnali impulsivi 467

viene riaperto la capacità comincia a caricarsi, e la sua tensione, Vc, sale per raggiun-

gere il valore finale Vcc

. Questo processo si interrompe non appena viene raggiunta lasoglia V

t+ che fa tornare la V

oal livello 0.

L’impulso che provoca la scarica della capacità dovrebbe essere di durata trascura-bile rispetto a quello generato in uscita, ma sufficiente a fare scaricare del tutto la ca-pacità; è possibile ottenerlo con un circuito come quello di figura G2.3 b che sfruttal’alea statica; occorre però che il MOS possa essere attraversato da un impulso di cor-rente sufficientemente intensa. Nel caso proposto in figura l’uscita V

1 si mantiene nor-

malmente al livello alto; quando si schiaccia il pulsante si ottiene su V1

un breve im-pulso di trigger verso il basso durante il quale la capacità dovrebbe scaricarsi comple-tamente, e terminato il quale inizia il transitorio. V

oresta sul livello alto dall’inizio del-

l’impulso a transitorio esaurito.I diagrammi di figura G2.3 mostrano la correlazione tra i segnali: V

idiventa alto per

tutto il tempo in cui si agisce sul pulsante P; dal primo istante di attivazione del pul-sante si genera l’impulso di trigger V

1che chiude l’interruttore MOS, e provoca la

transizione su Vo

= 1. Terminato l’impulso V1

l’interruttore MOS si riapre e la caricadella capacità inizia; il ritorno allo stato d’equilibrio con interruttore aperto avvienedopo un tempo:

t0

= RC ln(Vcc

/(Vcc

– Vt+

)) [G2.3]

quando Vc

raggiunge la soglia Vt+

.

VCC

VCC

ViV1

P

VCVT+

VTÐ

V1

Vi

V0

t0

V0

VC C

R

U

V1

Figura G2.3 a, b, ca) Monostabile contrigger di Schmitt,b) circuito dicomando,c) correlazionetra i segnali.

ESEMPIO 1

ESEMPIO 2

Calcolo del tempo t0

L’equazione di carica della capacità C attraverso R con valore iniziale 0 e valore finale cui tendeV

cc è: V

c= V

cc(1 – e –t/RC ).

Quando t = t0

è Vc

= Vt +,

quindi:

Vt+

= Vcc

(1 – e– t0/RC ); V

cc– V

t + = V

cce– t

0/RC; V

cc/(V

cc– V

t+ ) = et

0/RC

ln(Vcc

/(Vcc

– Vt+

)) = t0/ RC

da cui segue la relazione [G2.3].

Calcolare t0

dati R = 470 kΩ, C = 100 nF, Vcc

= 5 V, Vt+

= 1,7 V.

■ t0

= RCln(Vcc

/( Vcc

– Vt +

)) = 470 10 + 3 · 100 · 10–9 · ln(5/(5 – 1,7)) =

= 470 · 10-4 · 0,42 = 20 ms

c)

a)

b)


G2.4 Astabile con trigger di SchmittUn multivibratore astabile è un circuito che commuta con regolarità tra due livelli ditensione: esso perciò è un generatore di impulsi. Lo schema di figura G2.4 mostraun’applicazione delle porte NAND con trigger di Schmitt per generare segnali impul-sivi. Se ne descrive di seguito il funzionamento.

Se si alimenta il circuito con Vcc

= 5 V, quando V1

= 0 è Vo

= H = 5 V; in queste con-dizioni la capacità si carica fino a che diviene V

i= 5 V.

Non appena si pone V1

= 5 V l’uscita della NAND (anche su Vic’è un uno logico)

si porta al livello basso, Vo

= L = 0 V; la capacità comincia a scaricarsi attraverso la re-sistenza R, V

iscende dal valore 5 V verso il valore 0 V, ma non appena diviene V

i= V

T–il trigger scatta e impone V

o= H = 5 V.

Da questo istante la capacità comincia a ricaricarsi e la Vi

sale verso i 5 V, maquando dopo un tempo t

1la tensione V

iraggiunge il valore V

T+ il trigger scatta nuova-

mente questa volta imponendo Vo

= L = 0 V. La capacità torna a scaricarsi verso Vi= 0,

fino a raggiungere di nuovo dopo un tempo t2

la tensione Vi= V

T–, e così di seguito. La

figura mostra anche la correlazione tra i segnali Vie V

o. Per gli intervalli di tempo t

1e

t2

valgono le relazioni:

a) t1

= RC ln[(Vcc

– VT–

)/(Vcc

– VT+

)] b) t2

= RC ln(VT+

/VT-

) [G2.4]

V 1

Vi

CR

V 0

V0

t 1 t 2

Vi

VCC

VT+

VT–

Figura G2.4Astabile con triggerdi Schmitt ecorrelazione deisegnali.

Calcolo dei tempi t1

e t2

Supponendo che la porta logica sia in grado di fornire la massima corrente di carica e scarica delcircuito RC, si scrivono le due equazioni di carica e scarica della capacità, e si calcolano i valoridi t nel momento in cui V

iraggiunge il valore della soglia di commutazione. V

H= V

T+– V

T–è la

larghezza del ciclo di isteresi.Durante la carica del condensatore è:

Vi = V

T–+ (V

cc– V

T–)(1 – e–t/RC )

Imponendo t = t1

e Vi= V

T+si ottiene:

1 – (VT+

– VT-

)/(Vcc

– VT–

) = e– t1/RC ln[1 – V

H /(V

cc– V

T–)] = – t

1/RC

da cui la relazione [G2.4a]

Durante la scarica del condensatore è:

Vi= V

T+ e–t/RC

imponendo t = t2

e Vi= V

T–si ottiene:

VT–

= VT+

e– t2/RC et

2/RC = V

T+ / V

T–t2

= RC·ln(VT+

/VT–

)

t

RCV V V V V V

cc T H cc T cc

1 = − −( ) −( ) −( )⎡⎣ ⎤⎦ = −− −ln / ln VV V VT cc T− +( ) −( )⎡⎣ ⎤⎦/

ESEMPIO 3

G2.5 Astabile realizzato con porte NOT CMOSLe porte logiche CMOS hanno correnti di ingresso molto piccole (dell’ordine di10 pA); inoltre i lori ingressi sono protetti da circuiti con diodi che impediscono ai se-gnali di ingresso troppo alti o negativi di giungere sui gate danneggiandoli (figuraG2.5 a). Questi circuiti “agganciano” una tensione positiva che supera quella di ali-mentazione a un livello di poco superiore a quello dell’alimentazione stessa; e una ten-sione negativa a un livello di poco inferiore a quello di riferimento.

Queste caratteristiche consentono di realizzare un generatore di impulsi medianteschemi come quelli di figura G2.5 b e c utilizzando l’integrato 4049B. Con V

cc = 5 V

per la famiglia della serie 4000 si hanno ViLmax

= 1,5 V e ViHmin

= 3,5 V con una curvadi I/O piuttosto ripida. Inoltre, nei circuiti proposti, durante le transizioni di V

ola ca-

pacità realizza una retroazione positiva, rendendo ancora più brusca la commutazione.

V0

V0

VC

R1

R2

VC

M

R

C

N

A B

C

D

VSSa) b) c)

D2

D1

R

CMOSoutin

Figura G2.5 a, b, ca) Diodi diprotezione inentrata sui CMOS;b) e c) astabilirealizzati con porteNOT CMOS.

Figura G2.6Correlazione deisegnali del circuitodi figura G2.5 b.

Circuito di figura G2.5 b

Si consideri una caratteristica ingresso-uscita intermedia delle porte CMOS con livellidi ingresso riconosciuti come uno zero logico fino a V

t= 2,5 V e come un uno logico

da Vtin su. Si pensino inoltre i circuiti d’uscita degli inverter come generatori di ten-

sione Vcc

accesi se i rispettivi ingressi sono al livello logico 0. Se inizialmente è V

o= V

M= 0, e quindi V

N= V

cc, la resistenza R è percorsa da una

corrente nella direzione N M che attraverso il circuito N-R-C-Vo, con V

o= 0, va a

caricare la capacità. In questa situazione, mentre resta Vo

= 0, la tensione VM

cresce ten-dendo al valore finale V

cc, ma, non appena superato il valore V

tessa è riconosciuta

come un livello alto, fa commutare l’uscita N (al livello basso), e Vo

passa al livelloalto. Per breve tempo diviene V

M= V

cc + V

ta causa della capacità che tra i suoi estremi

M e Vo

ha ancora la tensione + Vt. Qui intervengono i diodi di protezione D

2che sca-

ricano velocemente sull’alimentazione la capacità.A questo punto la situazione è la seguente: V

o= V

M = V

cc, V

N= 0 V, una corrente at-

traversa il circuito Vo-C-R-N percorrendo la resistenza R in direzione M N e la ca-

pacità si carica in senso opposto a quello precedente. Mentre rimane Vo

= Vcc

, la ten-sione del punto M dal valore iniziale V

cc scende tendendo al valore 0, ma non appena

questa supera il valore Vtviene riconosciuta come un livello basso e avviene una nuova

commutazione. Un istante prima erano VM

= Vt, V

N= 0 e V

o= V

cc; ora divengono

VN

= Vcc

e Vo

= 0 e per breve tempo VM

= –Vcc

+ Vta causa della carica posseduta dalla

capacità nell’istante della commutazione. Questa volta sono i diodi D1

ascaricare velocemente la capacità e la tensione V

Mtorna subito al valore 0.

Il processo riprende quindi ciclicamente dal punto in cui se ne è iniziatala descrizione. I diagrammi di figura G2.6 ne descrivono l’andamento.

I fenomeni di carica e scarica della capacità avvengono con legge pura-mente esponenziale se il circuito d’uscita delle NOT è in grado di fornirele massime correnti previste, perciò deve essere V

cc/R V

cc/I

OH= 4,2 KΩ. Inoltre, poiché la capacità si carica alternativamente

con polarità diverse, non si possono utilizzare condensatori polarizzabilisolo in un verso come, per esempio, quelli elettrolitici o al tantalio.

a

a

V0

t1 t2

VT

VM VCC

VCC


Calcolo dei tempi t1 e t2

Nella fase di crescita è VM

= Vc

= Vcc

(1 – e–t/RC); detto t1

il tempo necessario a VM

perraggiungere il valore di soglia V

t, si ricava t

1:

Vt= V

cc(1 – e–t1/RC) e–t1/RC = 1 – V

t / V

cce+t1/RC = V

cc/( V

cc– V

t);

t1

= RC · ln(Vcc

/ (Vcc

– Vt )) [G2.5a]

Nella fase discendente è VM

= Vcc

· e–t/RC; detto t2

il tempo per tornare al valore Vt

si ricava t2:

Vt= V

cc· e–t2/RC; e +t2/RC = V

cc/V

t;

t2

= RC · ln(Vcc

/ Vt) [G2.5b]

Nel caso sia proprio Vt= V

cc/2 si ottiene t

1= t

2= RC · ln(2) e un periodo T = 2RC · ln(2).

Dimensionare il circuito di figura G2.5 b in modo da ottenere un segnale di frequenza 1 kHz.

■ Si vuole un periodo di 1 ms. Dalla relazione T = 2RC · ln(2) si ricava:

RC = T/(2 · ln(2)) = 10–3/1,4 = 0,7 ms

Scelta una capacità C = 100 nF si ottiene R = 0,7 · 10–3·107 = 7 kΩ. Si sceglie il valore com-merciale più vicino.

ESEMPIO 4

Analizzare il funzionamento del circuito di figura G2.5 c e calcolare i tempi di permanenza inciascuno dei due stati supponendo che la caratteristica di I/O del CMOS sia quella intermediatra la minima e la massima previste.

■ Data l’ipotesi, le commutazioni da un livello all’altro avvengono quando Viattraversa il va-

lore Vcc

/2. Quando B è alto Vo

è basso e la capacità si carica attraverso R1; la tensione del punto

D tende a crescere verso Vcc

ma, raggiunto il valore Vcc

/2, che si trasmette tramite la R2

(senzacaduta di tensione) al punto A, fa commutare il circuito.

Ora VB

è basso, Vo

= Vcc

, Vc

= Vcc

/2 e VD

= 3/2 Vcc

; la capacità comincia a scaricarsi attra-verso R

1 e la tensione del punto D tende a scendere verso il valore 0, ma dopo un tempo t

1, ap-

pena scesa sotto il valore Vcc

/2 fa commutare il circuito riportando B al valore alto ...

Calcolo dei tempi t1

e t2

• tempo t1: il circuito RC è tra V

B= 0 e V

o= V

cc; la capacità inizialmente con una tensione

Vc

= Vcc

/2 si scarica e la tensione del punto D dal valore VD

= 3/2 · Vcc

scende verso il valore

VD

= 0; il fenomeno si ferma quando VD

= Vcc

/2. L’andamento di VD

è esponenziale con va-

lore iniziale 3/2 · Vcc

e valore finale 0:

VD

= 3/2 · Vcc

· e–t/R1C

Quando t = t1

è:

VD

= Vcc

/2 Vcc

/2 = 3/2 · Vcc

· e–t1/R1C 3 = et1/R1C;

t1

= ln(3) · R1C = 1,1 · R

1C [G2.6]

• tempo t2: il circuito RC è tra V

B= V

cc e V

o= 0. Un istante prima la tensione del punto D va-

leva Vcc

/2 con Vo

= Vcc

, ciò significa che la tensione Vc

vale Vcc

/2 ma ha una polarità oppo-

sta a quella di figura. Ora si è avuta la commutazione di Vo

al livello 0, quindi è VD

= – Vcc

/2.

Da questo valore VD

va verso Vcc

con andamento esponenziale.

L’equazione è VD

= Vcc

· 3/2 · (1 – e–t/R1C) – Vcc

/2.

Il fenomeno si interrompe dopo un tempo t2, non appena è V

D= V

cc/2, :

Vcc

/2 = Vcc

· 3/2 · (1 – e–t2/R1C) – Vcc

/2; 1 = 3(1 – e–t2/R1C ) – 1

+1 = +3 e–t2/R1C ; 3 = et2/R1C

t2

= ln(3) · R1C = 1,1 · R

1C [G2.7]

aa

ESEMPIO 5


G2.6 Circuiti monostabili e astabili integratiEsistono circuiti integrati come i 4098, 4538, 74xx122, 74xx123, 74xx221, dedicatialla generazione di impulsi singoli (one shot); alcuni di essi sono “retriggerabili”, cioèil tempo di permanenza nello stato quasi stabile può essere prolungato mediante unnuovo impulso di trigger. Altri integrati come quelli qui di seguito esaminati sono an-che adatti per generare segnali rettangolari periodici. Tutti vanno utilizzati collegandolicon una resistenza e una capacità esterni.

L’integrato 4047

L’integrato 4047 è un ‘CMOS Low-Power Monostable/Astable Multivibrator’. Il suocircuito logico, rappresentato in figura G2.7, è costituito da quattro parti interagenti.

Per semplificare sono stati omessi gli ingressi 4 e 8 che sono rispettivamente i ne-gati degli ingressi 5 e 6 e i pin per l’alimentazione che sono il 14 (V

dd) e il 7 (V

ss).

Il circuito (2) è un astabile controllato da un MOS a canale p, a sua volta control-lato dal segnale . Si riconoscono inoltre quattro flip-flop di tipo D dotati di vari set ereset asincroni, e un latch.

E

5 (Astab.)

6 (– Trigger)

Vdd

R3

Ra

R2R1

13

(2)

1 (CTC)

2 (RTC)

3 (RC com.)Vdd

EA

Rb

Q3

Q4

Q2Q1

Q1Q2

11 (Q)

10 (Q)

12 (Retr.)

9 (Reset)

D3

D4

D2D1S2

S1

ck

ck

ckck

(1)

(4)(3)

Figura G2.7Circuito logicodell’integrato 4047.

Indicazioni per l’utilizzazione dell’integrato

Inizialmente gli ingressi di controllo dell’astabile e del trigger vanno disattivati (V5

= 0 eV

6= 1) e tramite l’ingresso 9 si impone un reset al flip-flop 2. Ciò impone E = 1, il MOS in

conduzione, V3

= 1, V1

= 0 e V13

= 1. In questa situazione la capacità si carica con una ten-sione V

dde il sistema resta fermo in questo stato con le uscite 13 e 11 al livello alto.

Astabile

Portando l’ingresso 5 (Astab.) al livello alto diviene E= 0, il MOS interrompe il suo circuito,la porta NAND del circuito 2 diviene un negatore, la tensione dell’ingresso 3 già al livello altobalza a 2V

dda causa della tensione al livello alto dell’uscita 1 e della carica iniziale della ca-

pacità; ora però il circuito di protezione del punto comune all’RC è diverso da quello degli in-gressi delle CMOS, regge alla tensione 2V

dde non scarica la sovratensione attraverso i diodi

di protezione. Il circuito 2, del tutto simile al circuito di figura G2.5 b, funziona da astabile.Più precisamente si hanno le seguenti fasi, rappresentate in figura G2.8.

a. Il circuito tende inizialmente a portare la tensione V3

dal valore 2Vdd

al valore 0 Vma quando, dopo un tempo , V

3supera verso il basso la tensione V

tdi soglia della

porta NOT, questa commuta. Un istante prima la tensione V3

è Vtmentre V

1è V

dd,

il che significa che V31

= Vt– V

ddè negativa.

T '1


b. L’istante dopo è V1

= 0 V, V3

= – Vdd

+ Vt, e inizia la carica della capacità attraverso

R verso il valore V3

= Vdd

.

c. Dopo un tempo T2, non appena V

3supera verso l’alto la tensione V

t, si ha una nuova

commutazione.

d. La tensione V3

balza al valore Vdd

+ Vt, e comincia a scendere verso 0 V fino a che,

dopo un tempo T1, non supera verso il basso la soglia V

t.

Con la commutazione successiva si ritorna nella fase b).Se si rimette V

5= 0, non appena Q

2torna basso diviene E = 1 e l’oscillazione termina.

Il circuito (3) fornisce sulle uscite 10 e 11 due segnali Q e Q–

a onda quadra di fre-quenza dimezzata rispetto a quella di V

1.

Esso riceve ck = V1

e commuta sui fronti di salita. Q2

è stato inizialmente resettatoe a sua volta ha resettato Q

1che rimane sempre al livello basso (infatti è D

1= 0 a meno

che non venga settato dal circuito (4) di retrigger) e, poiché Q2

rientra negato in D2, a

ogni fronte di salita del clock, si avrà una commutazione di Q2. Il periodo dell’onda

quadra così ottenuta è TA

= 2 · (T1

+ T2).

Il data sheet fornisce anche dei dati qui riportati in tabella G2.1 per il calcolo delperiodo T

Ain base ai valori di V

t. Esso inoltre avverte che le formule di calcolo propo-

ste sono corrette se si rispettano per R e C i seguenti vincoli:

10 kΩ ≤ R ≤ 1 MΩ C ≥ 100 pF

Il calcolo dei tempi si fa come al solito a partire dalle equazioni esponenziali deitransitori del circuito RC scritte tenendo conto delle condizioni iniziale e finale. Si im-pone poi il valore della tensione di soglia che fa terminare ciascuna fase e si calcola ilcorrispondente valore del tempo. Si ottengono i seguenti risultati:

T1

= RC · ln((Vdd

+ Vt)/V

t) [G2.8]

che è il tempo della discesa da Vdd

+ Vta V

t;

T2

= RC · ln((2 Vdd

– Vt)/(V

dd– V

t)) [G2.9]

che è il tempo della salita da – Vdd

+ Vta V

t;

TA

= 2 · RC · ln((Vdd

+ Vt) · (2 V

dd– V

t)/V

t(V

dd– V

t)) [G2.10]

che è il periodo dell’oscillazione di Q2.

Tabella G2.1Astabile 4047, dipendenzadel periodo da V

t.

Figura G2.8Correlazione dei segnalidell’astabilecon 4047.

Vt

TA

Min. 0.33 Vdd

4.62 RC

Typ. 0.5 Vdd

4.40 RC

MAX 0.67 Vdd

4.62 RC

V5

V3

VE

2VddVdd+Vt

ÐVdd+Vt

Vdd ÐVt

Vdd

V1

Q2


Monostabile

Portando l’ingresso 6 (–Trigger) al livello basso si disattiva il reset del flip-flop 3, laprima porta NOR dà un 1 in uscita e porta l’uscita E del latch al livello 0. L’astabile ini-zia il suo processo, ma quando Q

–2

torna a 1, il clock del flip-flop 3 riceve un fronte di sa-lita, Q

3va sul livello alto e l’uscita E del latch torna al livello alto bloccando le oscilla-

zioni del circuito astabile. Il tempo complessivo del mo-nostabile corrisponde così alla durata dell’impulso Q

2: T

0= + T

2; i due intervalli sono uguali a quelli calcolati

precedentemente per l’astabile. L’andamento dei se-gnali è mostrato nella figura G2.9.

Il data sheet fornisce anche dei dati, qui riportati intabella G2.2, per il calcolo del tempo T

0. Esso inoltre

afferma che le formule di calcolo proposte sono rispet-tate se si utilizzano per R e C i seguenti valori:

10 kΩ ≤ R ≤ 1 MΩ e C ≥ 1000 pF

T '1

Figura G2.9Correlazionedei segnalidel monostabilecon 4047.

Tabella G2.2Monostabile 4047, dipendenzadel tempo T0 da V

t.

Vt

TA

Min. 0.33 Vdd 2.71 RC

Typ. 0.5 Vdd 2.48 RC

MAX 0.67 Vdd 2.48 RC

ESEMPIO 6Calcolo dei tempi del circuito astabile

: La tensione V3

vale inizialmente 2Vdd

per poi tendere al valore 0; il processo si interrompe

appena diviene V3

= Vt.

La sua equazione è:V

3= 2V

dd· e–t/RC

Imponendo Vt= 2V

dd·e–T1' /RC si calcola T

1' = RC · ln(2V

dd/V

t).

T1: V

3parte da V

dd+ V

tper raggiungere il valore 0, ma poi si interrompe quando V

3= V

t.

La sua equazione è:V

3= (V

dd+ V

t)e–t/RC

Dopo un tempo T1

essa vale Vt, dunque: V

t= (V

dd+ V

t)· e–T1/RC; da cui:

(Vdd

+ Vt)/ V

t= eT1/RC; T

1= RC · ln((V

dd+ V

t)/ V

t)

T2: V

3parte da – V

dd+ V

te tende a raggiungere il valore finale V

dd.

La sua equazione è:

V3

= (2Vdd

– Vt) · (1 – e–t/RC) – V

dd+ V

t

Imponendo che dopo un tempo T2

sia V3

= Vt, si calcola T

2:

Vt= (2V

dd– V

t)(1 – e–T2/RC) – V

dd+ V

t; V

dd= (2V

dd– V

t)(1 – e–T2/RC );

Vdd

/(2Vdd

– Vt) = (1 – e–T2/RC );

(Vt– V

dd)/(2V

dd– V

t) = – e–T2/RC; (2V

dd– V

t)/(V

dd– V

t) = eT2/RC;

T2

= RCln((2Vdd

– Vt)/(V

dd– V

t)).

T '1

V6

Q3

VE

V3

Vdd

2Vdd

Vt

V1

Q2

ÐVdd+Vt

Vdd+Vt

T0


Utilizzazione dell’ingresso retrigger

Si lasciano non attivi gli ingressi di controllo dell’astabile e di trigger e, dopo il resetiniziale, si inviano uno o più impulsi positivi all’ingresso 12 (retrigger). Questo è an-che il preset del flip-flop 2. Con il primo impulso il circuito funziona da monostabile,e l’uscita Q( Q

2) va al livello alto per un tempo T

0= + T

2. Ogni impulso succes-

sivo, dato mentre è Q = 1, prolunga di T1

+ T2

il tempo del monostabile.

a) Al sopraggiungere del primo impulso sull’ingresso 12 (Retr.) è ancora D4

= Q2

= 0quindi questo primo impulso non cambia Q

4ma setta il flip-flop 2, che così impone

E = 0 e fa partire l’astabile.

b) Ora la situazione è la seguente: come nei casi prima esaminati il flip-flop 1 è reset-tato, è Q

2= 1 e, se non avviene altro, tornerà a 0 al prossimo fronte di salita dell’a-

stabile, bloccandolo.

c) Se però, mentre è Q2

= 1, sull’ingresso 12 giunge un altro impulso positivo, Q4

viene settato, S1

= Q4

impone un set al flip-flop 1, che a sua volta impone D2

= 1 ecol prossimo fronte di salita dell’astabile si avrà ancora Q

2= 1 per cui l’astabile an-

drà ancora avanti per un ciclo. Contemporaneamente poiché è Rb

= Q1

= 1, Q4

e S1

tornano al livello 0.

Con il successivo fronte di salita dell’astabile Q1

torna a resettarsi e la situazionetorna a essere quella del punto b).

L’ingresso 12 può anche esser portato per un certo tempo al livello alto e per tuttoquesto tempo l’uscita Q resterà alta e l’astabile continuerà le sue oscillazioni. Poi, dall’i-stante in cui l’ingresso 12 viene riportato al livello 0, si verifica quanto detto al punto b).

Timer 555

L’integrato Timer 555 è un circuito utilizzabile come monostabile e come astabile.Esso contiene un latch SR controllato da due comparatori di tensione e un circuito direset (figura G2.10). Un partitore di tensione porta l’ingresso invertente del primocomparatore a una tensione pari a 2/3V

cc e l’ingresso non invertente del secondo parti-

tore alla tensione 1/3Vcc

; questi valori costituiscono le soglie da attraversare per farecommutare da un livello all’altro le uscite dei comparatori. L’ingresso 5 (control vol-tage) si usa quando si vogliono modificare queste soglie; quando non lo si usa con-viene collegarlo dinamicamente a massa mediante un condensatore da 0,01 μF.Quando l’ingresso di reset non è usato va collegato a V

cc; se lo si pone a livello basso

il latch si resetta (Rd

diviene attivo), il transistor T2

si comporta come un interruttorechiuso e collega a massa l’uscita 7 (Discharge).

Un livello di tensione superiore a 2/3Vcc

sull’ingresso 6 (Treshold) attiva l’ingressoR del latch, porta a livello alto l’uscita Q

–e il transistor T

2va in saturazione (come un

interruttore chiuso). Un livello inferiore a 1/3Vcc

sull’ingresso di trigger attiva l’in-gresso S del latch, porta al livello basso Q

–e interdice T

2 (interruttore aperto).

T '1

VCC

8

3

7

T2

T1

R

Rd

S

Q

ref.

5

6

4

2

1

Control Output

Discharge

R

R

R

Treshold

Reset

Trigger

GND

1)

2)

Figura G2.10Integrato 555, suastruttura interna epiedinatura.


Monostabile

Il partitore di tensione di figura G2.11, realizzato con due resistori R1

e R2

dell’ordinedi qualche decina di kΩ, impone all’ingresso di trigger (pin2) una tensione nettamentesuperiore da 1/3V

cc e l’ingresso S del latch è al livello basso, cioè non attivo.

Inizialmente il latch è resettato, T2

è on e la capacità C resta scarica nonostante il suocollegamento all’alimentazione attraverso il resistore R

a.

Non appena attraverso l’accoppiamento capacitivo giunge sull’ingresso 2 un se-gnale di trigger (impulso negativo), il comparatore 2 attiva per un breve intervallo ditempo l’ingresso S del latch, che si setta, T

2va in interdizione e il condensatore inizia

a caricarsi attraverso Ra

verso la tensione Vcc

. Il processo di carica si interrompe dopoun tempo t

0non appena la tensione dell’uscita 7 e ingresso 6 supera il valore 2/3V

cc, li-

vello che, attraverso il comparatore 1, fa resettare il latch. A questo punto T2

va in sa-turazione, C si scarica velocemente, il latch con S e R non attivi mantiene il suo stato.

L’equazione di carica del circuito RaC è:

Vc

= Vcc

(1 – e–t/RaC)

Imponendo Vc

= 2/3·Vcc

per t = t0

si ottiene:

t0

= RaC · ln(3) = 1,1 · R

aC [G2.11]

VCC

Output

T1

T2

ref.

R

R

RR2

R1

Rd Ra

C

R

S

Q

1

2

4

6

5

8

7

31)

2)

Figura G2.11Monostabilerealizzato conl’integrato 555.

VCC

T1

T2

Rd

Ra

Rb

C

R

Q

Sref.

8

3 Output

7

R

R

R

5

6

4

2

1

1)

2)

Figura G2.12Circuito astabilerealizzato conintegrato 555.

Astabile

Il circuito di carica della capacità, figura G2.12, è ora costituito da due resistori in serie,R

ae R

b; mentre la scarica della capacità avviene solo attraverso R

b(e il transistor T

2), il

livello di tensione del condensatore viene riportato sui pin 2 (trigger) e 6 (treshold).

a) All’accensione la capacità è scarica, S = 1, R = 0, il flip-flop si setta, T2

è interdettoe, attraverso R

a+ R

b, inizia la carica di C verso V

cc. Quando la sua tensione V

csu-


pera la prima soglia Vth1

= 1/3Vcc

, anche S si disattiva, ma il latch mantiene il suostato di set e la carica di C continua.

b) Quando Vc= 2/3V

cc = V

th2, seconda soglia, diviene R = 1, il latch si resetta, T

2va in

saturazione e la capacità comincia a scaricarsi attraverso Rb

dalla tensione Vth2

verso zero. R torna a 0 e il latch conserva lo stato di reset fino a quando la tensioneV

cnon supera verso il basso la soglia V

th1e riporta il latch nello stato di set.

c) Ora la capacità riprende a caricarsi verso Vcc

, questa volta partendo dalla tensioneV

th1e il fenomeno si invertirà una volta raggiunta la tensione V

th2, ripetendo quanto

detto al punto b).

Le costanti di tempo sono τ1

= (Ra

+ Rb)C e τ

2= R

bC.

• Dalla relazione Vth2

= Vcc

(1 – e–ta/τ1) si ottiene:

ta

= (Ra

+ Rb)C · ln(3) = 1,1 · (R

a+ R

b)C [G2.12]

in quest’intervallo l’uscita 3 del timer è al livello alto.

• Successivamente ogni scarica della capacità dura un tempo t2

dato da:

Vth1

= Vth2

(e–t2/τ2)

da cui segue 1/3 = 2/3 e–t2/τ 2, e:

t2

= RbC · ln(2) = 0,7 · R

bC [G2.13]

• Ora ogni carica della capacità dura un tempo t1

dato da Vth2

= (Vcc

– Vth1

)(1 – e–t1/τ1) + Vth1

t1

= 0,7 · (Ra

+ Rb)C [G2.14]

Il periodo del segnale è dunque T = 0,7 · (Ra

+ 2Rb)C.

Durante gli intervalli t1

l’uscita 3 è al livello alto, ed è al livello basso negli inter-valli t

2.Il duty cicle, cioè il rapporto tra il tempo con segnale d’uscita a livello alto e il

periodo, vale d = (Ra

+ Rb)/(R

a+ 2R

b) e perciò è sempre superiore al 50%.

Ese

rcit

azio

ni


Esercizio 1

Dimensionare il circuito RC del monostabile di figura G2.1 per ottenere un intervallo t0

= 0,05 s.

Esercizio 2

Il circuito di figura G2.13 è quello di un astabile realizzato con un latch i cui ingressi di set e di reset sono attivial livello basso. Costruire i diagrammi correlati dei suoi segnali.


R2

C2

S

R Q

Q

C1 R1

VCC

V0

Figura G2.13Astabile dell’esercizio 2.

VCC

uVCC

R

Vi

V1

V0

C VC

PFigura G2.14Monostabile dell’esercizio 4.

Esercizio 3

Dimensionare i componenti R1, C

1, R

2, C

2dell’astabile di figura G2.2 in modo da ottenere i tempi t

1= 0,1 ms e

t2

= 0,01 ms.

Esercizio 4

Il circuito di figura G2.14 utilizza una Nand Gate open drain a canale n dell’integrato 40107, due 2-input NandGate con Schmitt trigger dell’integrato 74HC132 e un’alimentazione di 5 V. Si dispone inoltre dei seguenti dati:integrato 74HC132: t

pmax= 31 ns e 1,7 V ≤ V

t+≤ 3,15 V; integrato 40107: I

OLMAX= 16 mA.

a) Costruire i diagrammi correlati dei segnali Vi, V

1, V

c.

b) Dimensionare la costante di tempo RC in modo da ottenere un tempo massimo t0

= 0,01 ms.c) Ipotizzando per il MOS in conduzione una resistenza pari a 100 Ω dimensionare la capacità C in modo da

assicurarsi che la durata dell’impulso V1

generato dall’alea statica sia sufficiente a scaricarla completa-mente.

Esercizio 5

Utilizzando l’integrato 74LS14 realizzare un astabile con periodo T = 1 ms. I valori delle tensioni di soglia sonoV

t+ = 1,6 e V

t–= 0,8; inoltre sono I

OH= – 0,4 mA e I

OL= 4 mA.

Ese

rcit

azio

ni


Esercizio 6

Utilizzando l’integrato 4049 alimentato a 5 V realizzare un astabile con periodo T = 0,1 ms. Ipotizzare un anda-mento intermedio della caratteristica di I/O delle porte NOT.

Esercizio 7

Il circuito di figura G2.15 è realizzato con porte NAND CMOS. Supponendo che le porte logiche utilizzate ab-biano una caratteristica di I/O intermedia tra la minima e la massima verificare l’andamento dei segnali ripor-tato in figura e calcolare il tempo di permanenza nello stato quasi stabile.

VaVi

C

R

VbV0

V0

VCC

Va

Vb

Vi

t0

VCC/2

Figura G2.15Monostabile e timing dell’esercizio 7.

Esercizio 8

Mediante l’integrato 4047 realizzare un generatore di onda quadra con frequenze regolabili da 1 Hz a 100 Hz eda 100 Hz a 10 kHz.

Esercizio 9

Mediante l’integrato 4047 realizzare un generatore di impulsi (monostabile) di durata compresa tra 0,01 s e 1 s.

Esercizio 10

Disegnare il timing di un monostabile realizzato con l’integrato 555.

Esercizio 11

Disegnare il timing di un astabile realizzato con l’integrato 555.

Esercizio 12

Dimensionare un astabile realizzato con l’integrato 555 che abbia un periodo di 0,1 ms e un duty cycle non infe-riore al 60%.

Ese

rcit

azio

ni



1. Illustrare le caratteristiche di un circuito monostabile.

2. Dire cosa è un circuito astabile e quali sono le sue caratteristiche.

3. Disegnare lo schema di un monostabile realizzato con un latch, rappresentarne il funzionamento mediantediagrammi correlati dei segnali e ricavare la relazione per il calcolo del tempo t

0.

4. Disegnare lo schema di un astabile realizzato con un latch e scrivere le relazioni per il calcolo del periodo.

5. Disegnare lo schema di un astabile realizzato mediante trigger di Schmitt e spiegarne il funzionamento.

6. Disegnare lo schema di un astabile realizzato mediante porte CMOS e ricavare le relazioni per il calcolo delperiodo.

7. Descrivere le funzioni dei principali blocchi che interagiscono all’interno dell’integrato 4047 utilizzato comemultivibratore astabile.

8. Illustrare lo schema funzionale di un integrato 555.

9. Dare indicazioni per l’utilizzazione del 555 come astabile.

10. Dare indicazioni per l’utilizzazione del 555 come monostabile.



1. Un circuito monostabile:

resta per un tempo limitato in uno dei suoi due stati e dopo l’impulso di trigger passa nell’altro stato.

possiede due stati quasi stabili in uno dei quali resta per un tempo limitato che dipende dal suo circuito RC.

possiede uno stato stabile e uno stato instabile nel quale resta per un tempo limitato.

possiede uno stato stabile e uno stato quasi stabile nel quale resta per un tempo limitato.

2. Il tempo che caratterizza un monostabile:

dipende dalla durata dell’impulso di trigger e dalla costante di tempo del circuito RC.

dipende dal circuito RC, dall’impulso di trigger e dalla tensione di soglia che lo fa tornare allo stato stabile.

dipende dalla costante di tempo RC, dall’alimentazione, dalla tensione di soglia che lo fa tornare allo statostabile.

dipende dalla costante di tempo RC, e dalla tensione di soglia che lo fa tornare allo stato stabile.

3. Un circuito multivibratore astabile:

genera segnali periodici a onda quadra perché continua a commutare tra due stati stabili.

genera segnali periodici di forma rettangolare grazie alle sue commutazioni tra due stati quasi stabili.

genera un’onda rettangolare passando da uno stato instabile all’altro.

genera segnali periodici a onda quadra perché dallo stato quasi stabile passa a uno stato stabile e da lì vienesollecitato a ritornare nello stato quasi stabile.

d

c

b

a

d

c

b

a

d

c

b

a

Test di verifica

Ese

rcit

azio

ni


4. Il periodo di un circuito multivibratore astabile:

è la somma di due tempi t1

e t2

che sono necessari per i suoi circuiti RC a raggiungere le soglie di commuta-zione da uno stato all’altro.

è la somma di due tempi t1

e t2

che dipendono comunque da due costanti di tempo.

dipende comunque da un’unica costante di tempo e dalle tensioni di soglia.

è la somma di due intervalli di tempo che sono uguali se lo sono le costanti di tempo che li determinano.

5. In un astabile realizzato con un latch:

gli ingressi di set e di reset sono controllati da circuiti RC che caricano e scaricano con leggi esponenziali irispettivi condensatori.

i circuiti di carica dei condensatori agiscono alternativamente sul set e sul reset caricando e scaricando pro-gressivamente i rispettivi condensatori.

occorrono un circuito che, a partire da uno stato di set, faccia salire la tensione dell’ingresso di reset fino adattivarlo e un circuito che a partire dallo stato di reset agisca allo stesso modo sull’ingresso di set.

i circuiti di carica dei condensatori agiscono alternativamente sul set e sul reset caricando i rispettivi con-densatori e scaricandoli immediatamente a commutazione avvenuta.

6. In un astabile con trigger di Schmitt:

l’uscita del trigger è riportata sul suo ingresso non invertente attraverso un circuito RC. Essa carica la capa-cità fino al superamento di una tensione di soglia, poi commuta, la scarica e così di seguito.

la tensione di ingresso del trigger è controllata da un circuito RC. Quando la tensione della capacità supera lasoglia V

t+l’uscita del trigger commuta al livello alto; e quando si carica e la supera, la soglia V

t–l’uscita com-

muta al livello basso.

la tensione dell’ingresso invertente del trigger è controllata da un circuito di carica e scarica di un condensa-tore collegato all’uscita del trigger. Quando l’uscita è bassa la capacità si scarica e, superata la soglia V

t–, pro-

voca la commutazione del trigger; quando è alta la capacità si carica e la commutazione avviene appena si su-pera la soglia V

t+.

la tensione dell’ingresso del trigger è controllata da un circuito di carica e scarica di un condensatore colle-gato all’uscita del trigger. Quando l’uscita è bassa la capacità si scarica e, superata la soglia V

t+, provoca la

commutazione del trigger; quando è alta la capacità si carica e la commutazione avviene appena si supera lasoglia V

t–.

7. La parte del circuito integrato 4047 utilizzata come multivibratore astabile è costituita da:

un MOS a canale p che controlla un astabile con porte CMOS e un flip-flop che fornisce un’onda quadra.

un latch che attraverso un MOS a canale p controlla un astabile con porte CMOS e da un flip-flop che ne di-mezza la frequenza.

un latch che attraverso un MOS a canale n controlla un astabile e un flip-flop che a sua volta controlla il latch.

un astabile con porte CMOS controllato dal segnale di ingresso “Astab” attraverso un MOS a canale p.

8. Quando si utilizza l’integrato 4047 come monostabile entrano in gioco le seguenti sue parti:

il latch d’ingresso, l’astabile a CMOS, i flip-flop 2 e 3.

il latch in ingresso, l’astabile a CMOS, i flip-flop 2 e 4.

il latch in ingresso, l’astabile a CMOS, i flip-flop 1 e 2.

il latch in ingresso, il MOS a canale p, l’astabile a CMOS, i flip-flop 1 e 2. d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

Ese

rcit

azio

ni


9. Nell’integrato 555:

due comparatori confrontano uno con il livello 2/3Vcc

e l’altro con il livello 1/3Vcc

la tensione sui loro mor-setti esterni e controllano direttamente un transistor npn usato come interruttore per scaricare la capacità aesso collegata.

due comparatori confrontano con il livello 2/3Vcc

la tensione ai loro ingressi esterni e settano o resettano illatch da essi controllato.

due comparatori binari controllano gli ingressi SR di un latch che a sua volta controlla un transistor pnp usatocome interruttore.

due comparatori di livelli di tensione controllano gli ingressi SR di un latch che a sua volta controlla un trans-istor npn usato come interruttore.

10. Nell’astabile realizzato con l’integrato 555 i tempi di carica ta

e scarica tb

si ricavano dalle seguenti re-lazioni:

(1/3)Vcc

= (Vcc

– (1/3)Vcc

)(1 – e–t1/(Ra + Rb)·C) + (1/3) Vcc

(2/3)Vcc

= (2/3)Vcc

· e– t2 /RbC

t1

= (Ra

+ Rb)C; t

2= R

bC

(2/3)Vcc

= (Vcc

– (1/3)Vcc

)(1 – e–t1/(Ra + Rb)·C) + (1/3) Vcc

(1/3)Vcc

= (2/3)Vcc

· e– t2 /RbC

(2/3)Vcc

= (Vcc

– (1/3)Vcc

)(1 – e–t2/(Ra + Rb)·C ) + (1/3) Vcc

(1/3)Vcc

= (2/3)Vcc

· e– t1/RbCd

c

b

a

d

c

b

a

Contatori e registria scorrimento

482

G3

Nell’ambito dei sistemi sequenziali si distinguono due famiglie, quella dei circuiti sequenzialisincroni, caratterizzati da un segnale periodico di clock che li fa avanzare da uno stato al suc-cessivo, e quelli asincroni le cui transizioni da uno stato all’altro sono indotte da eventi colle-gati a livelli logici o ad impulsi sui loro ingressi principali. Per i primi gli elementi di memoria neiquali si concretizza lo stato del sistema sono dei flip-flop; per i secondi gli elementi di memo-ria sono realizzati dai ritardi con cui le variabili di stato sono riportate in ingresso.In questo capitolo si esaminano la struttura e i metodi di progetto di alcuni circuiti sequenzialisincroni.

G3.1 Un modello per i sistemi sequenziali sincroniI flip-flop sono elementi di memoria ciascuno di un bit; hanno due possibili stati e ilpassaggio da uno stato al successivo è determinato dallo stato presente e dagli ingressidi eccitazione. Si può ora concepire un sistema digitale, come quello di figura G3.1,fatto da un insieme ordinato di n flip-flop le cui uscite Q

n–1...Q

0,sono collegate ad al-

cuni ingressi di una rete combinatoria che va a condizionare gli ingressi di eccitazionedei flip-flop.

In questo sistema ciascuno stato è individuato da una combinazione di valori dellevariabili Q

n–1…Q

0e, attraverso la rete combinatoria, contribuisce a determinare, in-

sieme con gli altri ingressi della rete combinatoria, lo stato successivo. In esso gli statidiversi possono in tutto essere 2n.

Nell’esempio di figura, attraverso la rete combinatoria, gli ingressi di stato,Qn–1

...Q0, e quelli primari, x, controllano gli ingressi di eccitazione dei flip-flop; con

il prossimo fronte attivo del clock questi passeranno nello stato prossimo. Le uscite della rete combinatoria si distinguono in uscite secondarie,

quelle che controllano gli ingressi di eccitazione dei flip-flop e uscite primarie, y, chesono le uscite vere e proprie del sistema.

In generale queste ultime dipendono dagli ingressi primari e dalle variabili di stato:y = y(x, Q). In un sistema sincrono almeno uno dei flip-flop riceve direttamente il se-gnale di clock detto clock principale mentre i clock degli altri flip-flop possono esserederivati dalle transizioni di stato e dagli ingressi principali.

G3.2 Registri a scorrimentoSe si collegano N flip-flop di tipo D con il clock in comune, disposti come in figuraG3.2, portando l’uscita Q

i + 1di ciascun flip-flop sull’ingresso D

idi quello immediata-

mente alla sua destra, si ottiene un registro a scorrimento (shift register) con shiftverso destra.

Attraverso l’ingresso D del primo flip-flop è possibile caricare in esso un bit dopol’altro, un dato d di N bit. A ogni colpo di clock ciascun bit avanza verso destra di un

S Q Qn' ' '= …+1 0

G3 • Contatori e registri a scorrimento 483

posto e, dopo N fronti attivi del clock, tutto il dato è contenuto nel registro. Se è N = 4,d = 1011, e il registro è inizialmente resettato; man mano che giungono i fronti attividel clock, sulle uscite Q si osserva la sequenza:

0000 —> 1000 —> 1100 —> 0110 —> 1011

X R.C.

S

Qn–1

Q1

Q0

ck

Q

y

ck

Pl

ClPr

P3

D3 Q3

ClPr

D2 Q2

ClPr

D1 Q1

ClPr

D0 Q0

P2 P1 P0

1011 D3 Q3

Cl

D2 Q2

Cl

D1 Q1

Cl

D0 Q0

Cl

ck

reset

Figura G3.1Modello di sistema sequenziale sincrono.

Figura G3.2Registro a scorrimentorealizzato con 4flipflop D.

Figura G3.3Registro a scorrimentocon caricamentoparallelo asincrono.

Il dato inserito in modo seriale nel registro è infine disponibile per intero sulle sueuscite Q, e può esser prelevato in blocco (in modo parallelo). Un registro di questo tipoè indicato come SIPO (Serial Input Parallel Output). Il dato può essere anche trasfe-rito serialmente utilizzando come uscita quella dell’ultimo flip-flop; in questo caso loshift register è detto SISO (Serial Input Serial Output).

Naturalmente i flip-flop di uno shift register possono anche essere sia degli SR chedei JK; è sufficiente che il primo di essi sia trasformato in tipo D e poi si collegherannoin cascata le uscite Q e Q

–agli ingressi S e R o J e K degli altri flip-flop.

Se per ciascun flip-flop sono disponibili gli ingressi di Clear e Preset, figura G3.3,si può agire su di essi per inserire nel registro in modo parallelo, cioè tutti in una volta,i bit di un dato per poi trasferirli uno alla volta su un’unica linea di trasmissione colle-gata sull’uscita Q

0. Si dice in questo caso che il registro è di tipo PISO (Parallel Input

Serial Output).Gli shift register SIPO e PISO hanno applicazione nelle trasmissioni a distanza su

un’unica linea di comunicazione.

Per mezzo di un multiplexer e di collegamenti appropriati è possibile ottenere unoshift register sul quale sia possibile operare lo shift in una direzione, o nell’altra, o ilcaricamento parallelo.

La figura G3.4 mostra lo schema dell’elemento j-esimo di uno shift register di que-sto tipo.


Il registro è costituito da N moduli uguali a quello nel blocco evidenziato e colle-gati in cascata. In esso tutte le operazioni selezionate con S

1S

0(anche il caricamento

parallelo) avvengono in maniera sincrona; precisamente:

• S1S

0= 11 determina il caricamento parallelo;

• S1S

0= 10 determina il caricamento del dato da sinistra con lo scorrimento verso de-

stra;

• S1S

0= 01 determina il caricamento del dato da destra con lo scorrimento verso si-

nistra;

• S1S

0= 00 in questo caso l’uscita di ciascun flip-flop rientra sul proprio ingresso e

quindi il dato rimane fermo.

Se il codice inserito nel registro è quello di un numero, uno shift del dato verso de-stra o uno verso sinistra, con inserimento di uno zero dal lato opposto, equivalgono ri-spettivamente a una divisione o ad un prodotto per 2.

G3.3 Contatori realizzati con shift registerContatore ad anello semplice

Si colleghino insieme l’uscita Q0

e l’ingresso DN–1

di un registro a scorrimento, figuraG3.5, si resetti il registro e poi si imponga Q

N–1= 1. Da questo momento a ogni fronte

attivo del clock lo stato dell’ultimo flip-flop si trasferisce sul primo, l’1 avanza finoall’ultimo flip-flop per poi rientrare nel primo, e così di seguito. Se i flip-flop sono 4,(N = 4), l’uscita parallela del registro mostra la sequenza dei quattro codici 1000,0100, 0010, 0001, corrispondenti ai 4 stati del sistema.

La stessa sequenza si avrebbe sulle uscite di un decoder da due a quattro pilotato daun contatore di due bit che conti da 0 a 3.

Qj

Cl

Dj

S1

S0

Pj Qj

reset

ck

QjQjÐ1

Qj+1

Qj

Figura G3.4Cella di shiftregister conscorrimento nei duesensi e caricamentoparallelo.

ck

D3 Q3

ClPr

D2 Q2

ClPr

D1 Q1

ClPr

D0 Q0

ClPr

Figura G3.5Contatore ad anellocon N = 4 flip-flop.

Contatore Johnson

Questo tipo di contatore si ottiene se si modifica lo schema precedente collegando l’u-scita Q

–0

all’ingresso DN–1

. Qui non è necessario caricare il primo 1.


Per N = 4, la sequenza prodotta in un ciclo completo diviene: 1000, 1100, 1110,1111, 0111, 0011, 0001, 0000. Come si vede, rispetto al contatore ad anello semplice,il numero degli stati è raddoppiato.

Se si utilizzano 5 flip-flop il contatore diviene dedicato. Inoltre facendo rientrare sul-l’ingresso di dato uno dei segnali Q

–1, Q

–2, Q

–3, Q

–4

oppure una delle configurazioniQ

1+ Q

0, Q

2+ Q

1, Q

3+ Q

2, Q

4+ Q

3, il contatore Johnson può essere utilizzato come di-

visore di frequenza per n, dove rispettivamente è n = 8, 6, 4, 2, 9, 7, 5, 3. In questi casinon vanno considerati i flip-flop più a valle di quelli da cui si prelieva il segnale.

Il contatore potrebbe casualmente (per esempio all’accensione) posizionarsi su unostato non utile, e da qui entrare indefinitamente in un ciclo di stati non utili. Questo pro-blema viene normalmente risolto introducendo dei circuiti che lo costringono a rien-trare nel ciclo utile per cui è stato progettato. Per esempio in un contatore Johnson con5 flip-flop si impone D

2= (Q

4+ Q

2) · Q

3.

ESEMPIO 1In uno shift register con 5 flip-flop si riporta Q

–1

· Q–

0sull’ingresso. Si costruisca, a partire dallo

stato 00000, la sequenza degli stati.

■ La sequenza si costruisce mediante la tabella G3.1: avan-zando di una riga si riporta su Q

4il valore di Q

–1

· Q–

0e si ri-

portano i valori dello stato precedente spostandoli di un postopiù a destra.Si osserva che dopo 9 righe si torna allo stato di partenza e lasequenza verrà ripetuta. Decodificando poi una delle combi-nazioni di Q

4Q

3Q

2si ottiene un segnale di periodo 9 volte

maggiore di quello del clock.

Q4 Q3 Q2 Q1 Q0 Q–

1·Q–

0

0 0 0 0 0 1

1 0 0 0 0 1

1 1 0 0 0 1

1 1 1 0 0 1

1 1 1 1 0 0

0 1 1 1 1 0

0 0 1 1 1 0

0 0 0 1 1 0

0 0 0 0 1 0

0 0 0 0 0 1

Tabella G3.1Sequenzadegli stati conshift register in cuirientra Q

–1 · Q

–0.

G3.4 Contatori binari sincroniTutti i flip-flop dei contatori sincroni ricevono lo stesso segnale di clock. A ogni fronteattivo del clock i contatori avanzano nello stato successivo. I codici della sequenza distati che essi attraversano corrispondono al ciclo di conteggio progettato. Come si èdetto, lo stato successivo dipende dallo stato precedente e dagli ingressi principali, ilche si traduce in una tabella che ha per ingressi x, Q

n-1...Q

0 e per uscite gli ingressi di

eccitazione dei flip-flop. Il numero N di flip-flop necessari è quello sufficiente ad assegnare a ciascuno stato

un codice distinto; se gli stati sono n il numero dei flip-flop è N ≥ log2(n).

Le funzioni di eccitazione devono essere definite in base allo stato presente e allostato prossimo che da esso si vuole raggiungere. Il procedimento di progetto è simile aquello della trasformazione di flip-flop.

Contatore in avanti (up)

Si consideri n = 3. Per contare in modulo 8 ci vogliono 3 flip-flop. Si supponga di ri-correre a flip-flop di tipo JK. Si devono assegnare tre coppie di funzioni J e K in modoche per ciascuno stato considerato come presente sia imposto lo stato successivo. Perfarlo si compila la tabella di eccitazione del contatore, tabella G3.2, che ha come in-gressi la sequenza degli stati e come uscite le funzioni J e K.


I valori delle J e K si assegnano considerando per ciascun flip-flop il valore dellavariabile Q della riga che si sta compilando e quello della riga successiva che indica lostato in cui si vuole che il flip-flop vada con il prossimo fronte attivo del clock. Lacompilazione è facilitata se si ha sotto gli occhi il diagramma degli stati del flip-flopJK riportato per comodità in figura G3.6.

S Q2 Q1 Q0 J2 K2 J1 K1 J0 K0

S0 0 0 0 0 x 0 x 1 x

S1 0 0 1 0 x 1 x x 1

S2 0 1 0 0 x x 0 1 x

S3 0 1 1 1 x x 1 x 1

S4 1 0 0 x 0 0 x 1 x

S5 1 0 1 x 0 1 x x 1

S6 1 1 0 x 0 x 0 1 x

S7 1 1 1 x 1 x 1 x 1

0x

Q =0 Q =1

1x

x1

JK

x0

Tabella G3.2Tabella dieccitazione dicontatore upmodulo 8.

Figura G3.6Diagramma degli stati del flip-flop JK.

Partendo dallo stato S0

si considera lo stato prossimo S1; poiché Q

2= 0 = Q

2' e

Q1

= 0 = Q1' si deve imporre J

2K

2= 0x e J

1K

1= 0x, ciò mantiene i due flip-flop nello

stato di reset; poiché Q0

= 0 e Q0' = 1 si deve imporre J

0K

0= 1x, ciò impone al flip-flop

0 di passare allo stato di set con il prossimo fronte attivo del clock.Si procede così per tutte le righe; si badi che lo stato successivo di S

7è S

0.

Assegnate così le funzioni J e K per i tre flip-flop si passa a cercarne le forme alge-briche. La stessa tabella suggerisce di porre J

0= K

0= 1 e J

1= K

1= Q

0.

Dalle mappe di Karnaugh, figura G3.7, si trova poi J2

= K2

= Q1Q

0. Questo risul-

tato, dove è sempre Ji= K

i, suggerisce di utilizzare dei flip-flop di tipo T. Si nota d’al-

tra parte che mentre il flip-flop 0 deve commutare a ogni fronte attivo del clock equindi deve avere sempre T

0= 1, il secondo commuta ogni due fronti, dunque deve es-

sere T1

= Q0, il terzo deve commutare nei fronti immediatamente successivi al verifi-

carsi di Q1Q

0= 11, dunque T

2= Q

1Q

0, e, se ci fosse, il quarto flip-flop dovrebbe avere

T3

= Q2Q

1Q

0,in modo da commutare sul fronte successivo al verificarsi della combi-

nazione Q2Q

1Q

0= 111.

Del resto tutto ciò corrisponde al contare in codice binario: la cifra immediatamentepiù significativa commuta dopo che tutte quelle meno significative hanno raggiunto ilmassimo valore. Se è Q

5Q

4Q

3Q

2Q

1Q

0= 101111, per passare al numero successivo Q

4dovrà commutare insieme a tutte le altre cifre meno significative, mentre Q

5resta inal-

terata. Quanto detto è valido in generale per un contatore modulo 2n, con n naturale per il

quale saranno:

T0

= 1 e Tk + 1

= Πik

= 0Qi

[G3.1]

cioè l’ingresso T del (k + 1)-esimo flip-flop deve essere pilotato dal prodotto logicodelle uscite Q di tutti i flip-flop meno significativi.

Figura G3.7Calcolo di J2 e K2per il contatoremodulo 8.

0 0 1 0

x x x x

Q2

Q1Q0

00 01 11 10

0

1

x x x x

0 0 1 0

Q2

Q1Q0

00 01 11 10

0

1

J2 = Q1Q0 K2 = Q1Q0


La figura G3.8 propone lo schema di un contatore sincrono parallelo modulo 24.Il termine parallelo si riferisce al fatto che ciascuna funzione d’eccitazione è calcolataparallelamente (in contemporanea) alle altre. In una struttura del genere al crescere din cresce il numero di ingressi che i flip-flop devono essere in grado di pilotare e cresceanche il numero di ingressi delle porte AND. In alternativa è possibile realizzare cia-scuna delle funzioni T

k + 1= Π

i = 0k Q

imediante la proprietà associativa del prodotto:

• T1

= Q0 • T

2= Q

1Q

0= Q

1· T

1

• T3

= Q2

· (Q1Q

0) = Q

2· T

2 • T4

= Q3

· (Q2Q

1Q

0) = Q

3· T

3

• ...

cioè mediante una cascata di AND a due soli ingressi, figura G3.9. Il contatore così rea-lizzato è detto sincrono seriale. Il termine seriale si riferisce al fatto che la funzioned’eccitazione di ciascun flip-flop è calcolata mediante quella del flip-flop che lo precede.

Q3

Q3

T3

ck

Q2

Q2

T2

ck

Q1

Q1

T1 T0

ck

Q0

Q0

VCC

ck

ck

Q3

Q3

T3

ck

9

10

119

10

114

3

5

Q2

Q2

T2

ck

Q1

Q1

T1

ck

Q0 T0

Q0

VCC

ck

ck

Figura G3.8Contatore sincronoparallelo modulo16-up.

Figura G3.9Contatore sincronoseriale modulo16-up.

Contatore down

Si può osservare che le uscite Q–

di un contatore binario up forniscono proprio il con-teggio all’indietro, dunque lo stesso contatore up fornisce anche un conteggio down.

La necessità di realizzare un contatore up-down mediante due circuiti combinatoriindipendenti si pone quando il conteggio deve subire di volta in volta un incremento oun decremento, a seconda dell’ingresso di controllo u/d

–(up/ ).

Si consideri n = 3 e si utilizzino flip-flop di tipo T. Si compila la tabelladi eccitazione del contatore binario down, con il semplice criterio chequando Q

ideve commutare occorre che sia T

i= 1 (tabella G3.3).

Direttamente dalla tabella si osserva che:

T0

= 1 T1

= Q–

0T

2= Q

–1Q–

0

Da considerazioni del tutto simili a quelle fatte per il contatore up si puòconcludere che per un modulo n down si deve porre:

T0

= 1 Tk + 1

= Πik

= 0Q–

i[G3.2]

down

S Q2 Q1 Q0 T2 T1 T0

S7 1 1 1 0 0 1

S6 1 1 0 0 1 1

S5 1 0 1 0 0 1

S4 1 0 0 1 1 1

S3 0 1 1 0 0 1

S2 0 1 0 0 1 1

S1 0 0 1 0 0 1

S0 0 0 0 1 1 1

Tabella G3.3Tabella dieccitazione delcontatore down.

Contatoresincrono parallelo

Contatoresincrono seriale


Gli schemi per questo contatore sincrono sono del tutto simili a quelli dell’analogocontatore up, con la sola differenza che ora sono utilizzate le uscite Q

–.

Anche i prodotti Πi = 0k Q

–isi possono ricavare con successive applicazioni della pro-

prietà associativa, dunque è possibile ottenere un contatore binario sincrono seriale downcon una struttura del tutto analoga a quella di figura G3.9 ma con le Q

–ial posto delle Q

i.

Contatore up/down

Si utilizzano le due reti combinatorie del contatore up e di quello down e dei multiple-xer. Il controllo u/d

–va sull’ingresso di selezione di ciascun mux e decide se inviare su-

gli ingressi T le uscite del circuito combinatorio che fa avanzare il conteggio o quellodel circuito che lo fa andare indietro (figura G3.10).

Il segno di negazione sulla lettera d di “u/d–” indica che la modalità down viene at-

tivata quando quell’ingresso è basso.

Q3

Q3

T3

ck

Q2

Q2

T2

ck

Q1

Q1

T1

ck

Q0

Q0

T0

ck

ck

u/d

Figura G3.10Contatore up/downmodulo 16sincrono.

Frequenza massima del clock

Nei contatori sincroni paralleli dopo ogni nuovo fronte attivo del clock ci vuole untempo T

pdFFperché ogni flip-flop possa compiere la sua transizione, e un tempo T

pdANDperché il nuovo stato giunga agli ingressi di eccitazione. Perciò il successivo fronte at-tivo non deve arrivare prima, pena una sequenza errata.

Dunque per il periodo del clock deve essere rispettata la relazione:

Tck

≥ TpdFF

+ TpdAND

[G3.3]

In un contatore sincrono seriale modulo 2N il flip-flop (N – 1)-esimo e più signifi-cativo riceve un nuovo valore sul suo ingresso T

N – 1con un ritardo dovuto al tempo di

transizione del primo flip-flop più il ritardo di propagazione attraverso N – 1 porteAND. Questo è il tempo che occorre attendere prima di inviare un nuovo fronte attivodel clock. Dunque il periodo del segnale di sincronismo deve essere:

Tck

≥ TpdFF

+ (N – 1) · TpdAND

[G3.4]

Errori nei codici

Poiché a ogni fronte attivo del clock le commutazioni dei flip-flop avvengono con pic-coli ritardi non tutti uguali il contatore può presentare per brevi intervalli di tempo deicodici non previsti.

Nei contatori sincroni paralleli e seriali si è certi che il contatore raggiunge il nuovostato solo dopo un tempo pari al maggiore dei ritardi t

d= (T

pdFF)max

di commutazionedei flip-flop. Per questo motivo il circuito che utilizza i codici prodotti dal contatoredovrebbe essere abilitato a leggere ogni nuovo stato da un segnale che abbia, rispettoal clock, un ritardo almeno pari a t

d.


Contatori sincroni modulo qualunque

Il modulo M di un contatore binario non deve necessariamente essere una potenza del2. Il metodo di progetto di un contatore con modulo M è il medesimo. Preliminarmenteoccorre stabilire il numero N ≥ log

2(M) necessario di flip-flop. Poiché in questo caso

nel conteggio non vengono utilizzati tutti gli stati, le tabelle di eccitazione presente-ranno implicitamente condizioni di indifferenza in corrispondenza degli stati non utili.Ciò consente una maggiore minimizzazione delle funzioni di eccitazione, ma può por-tare a realizzare contatori con cicli chiusi non previsti.

Occorre perciò verificare che nel contatore che si intende realizzare ciò non av-venga. In ogni caso ci si può assicurare che all’accensione il contatore non finisca inuno stato non desiderato imponendo, tramite gli ingressi asincroni, un reset iniziale.

G3.5 Contatori asincroniQuesti contatori fanno sempre parte dei sistemi sincroni perchè i passaggi di stato av-vengono in seguito al fronte attivo di un unico segnale ci clock; tuttavia essi si distin-guono dai contatori sincroni perché il segnale di clock di alcuni dei flip-flop deriva datransizioni di stato di altri.

Contatore binario ripple modulo 2n

Si considerino 3 flip-flop di tipo T con clock attivo sul fronte di discesa, tutti con T = 1e collegati come in figura G3.11: il primo flip-flop riceve direttamente il segnale diclock, l’uscita Q di ciascuno di essi controlla il clock del flip-flop immediatamente piùsignificativo.

In figura G3.12 si è costruita graficamente la sequenza degli stati: il flip-flop 0commuta a ogni fronte di discesa del clock principale e ogni altro flip-flop commuta aogni fronte di discesa delle uscite Q del flip-flop che nella numerazione lo precede.

Si riconosce così che il dispositivo esegue la sequenza del conteggio binario up. Con n flip-flop si otterrebbe il conteggio modulo 2n.Nel caso di flip-flop con clock attivi sul fronte di salita il contatore si ottiene colle-

gando ciascun clock all’uscita Q–

del flip-flop che lo precede.

Q2

Q2

T2

ck2

Q1

Q1

T1

ck1

Q0

Q0

T0

ck0

ck

VCC

ck

0 1 0 1 0 1 0 1 0

0 0 1 1 0 0 1 1 0

0 0 0 0 1 1 1 1 0

Q0

Q1

Q2

t

Figura G3.11Contatore binarioasincrono upmodulo 8.

Figura G3.12Correlazione deisegnali nelcontatore binarioasincrono up.

Contatore up

Si è già osservato che se nel contatore up si considerano come uscite le Q–

isi ot-

tiene un conteggio all’indietro. In alternativa e con clock attivi sul fronte di discesa si im-pone ck

i+1= Q

–i. Se ne lascia la verifica allo studente.

Si consideri n = 4 e il contatore nello stato 1111; al sopraggiungere del prossimofronte attivo del clock principale il primo flip-flop commuta con un ritardo TpdFF; ciòprovoca la commutazione del secondo, e così via. Lo zero si propaga come un’onda(in inglese ripple) lungo la catena dei flip-flop. Lo stato 0000 si raggiunge perciò conun ritardo pari a n · T

pdFF.

In tutto quest’intervallo di tempo le uscite del contatore assumono in successione ivalori 1110, 1100, 1000. Questo è il caso più critico, ma in tutte le transizioni da unstato all’altro il contatore presenta per brevi intervalli di tempo dopo il fronte attivo delclock, dei codici non desiderati. Occorre evitare che questi abbiano effetto su altre partidel sistema. Una possibile soluzione è di utilizzare un segnale che abiliti l’acquisizionedel codice con un ritardo t

d≥ n · T

pdFFrispetto a ciascun fronte attivo del clock.

Affinché il conteggio possa avvenire correttamente occorre che tutti i flip-flop ab-biano il tempo di compiere la loro commutazione. Occorre anche prevedere che il con-tatore rimanga in ciascuno dei suoi stati per un tempo T

ssufficiente all’acquisizione da

parte del dispositivo che utilizza il conteggio. Ciò significa che per il periodo del clockprincipale va previsto un tempo T

ck> n · T

pdFF+ T

s. Dunque la frequenza del clock

principale dovrà essere f < 1/Tck

.

G3.6 Controllo ed espansione dei contatoriStart/stop

Sospendere e riprendere il conteggio per mezzo di un abilitatore del segnale di clocknon è la migliore soluzione perché durante una delle due fasi si provocano sugli in-gressi di clock del contatore fronti attivi non dovuti al segnale di sincronismo.

Conviene piuttosto intervenire sugli ingressi di eccitazione di ciascun flip-flop me-diante un circuito controllato dal segnale di start/ che su di essi fa passare il valoreprodotto dalla rete combinatoria del contatore oppure il valore che blocca il flip-flopsullo stato precedente. Nel caso di flip-flop di tipo T è sufficiente un gating con AND(cioè far passare il segnale T attraverso una AND con il segnale start/ che imponeT = 0 quando il segnale di stop è attivo). Se i flip-flop sono di tipo D si può prelimi-narmente trasformarli in T e poi applicare lo stesso tipo di controllo (figura G3.13).

stop

stop

Rete

Combinatoria

start/stopT

D Qj

Qjck

ck

Preset

Lo stato di un contatore si può forzare in modo asincrono attraverso gli ingressi dipreset e clear dei flip-flop, oppure, in modo sincrono, mediante un caricamento paral-lelo su flip-flop di tipo D. In questo caso, un segnale di parallel load (PL) disabilita ilcontrollo degli ingressi D da parte degli altri circuiti, abilita il passaggio degli input dicaricamento parallelo e il dato viene acquisito con il primo fronte positivo del clock.

Il circuito di figura G3.14 completa quello di figura G3.13 con il caricamento parallelo:PL abilita il passaggio su D del dato esterno P

j; e contemporaneamente disabilita tutti gli al-

tri circuiti che portano a D. Mediante il caricamento parallelo e un circuito di decodifica sipuò ridurre il modulo del conteggio costringendo il contatore, quando viene riconosciutouno stato particolare, a caricare lo stato iniziale degli ingressi di caricamento parallelo.

Figura G3.13Controllo distart/stop conflip-flop di tipo D.

Contatore down

Errori didecodifica

Frequenzamassimadel clockprincipale


L’ingresso EnT (o Ten

, abilitatore di T) funziona nello stesso modo di start/ : an-ch’esso abilita il segnale che fa avanzare il conteggio proveniente dalla rete combina-toria, ma viene usato nel collegamento in cascata con altri contatori.

stop

Rete

Combinatoria

start/stopTen

PL

TD

ck

ck

Pj

Qj

Qj

Collegamento in cascata di più contatori

Collegando più contatori si possono ottenere contatori di modulo superiore. Un metodoper ottenere ciò consiste nello sfruttare come segnale di clock del contatore più signifi-cativo il bit di maggiore valore del contatore che lo precede. Così da due contatori mo-dulo 16 con clock attivo sul fronte di discesa se ne ottiene uno modulo 256 collegandol’uscita Q

3al clock del contatore con uscite Q

4...Q

7che così avanzerà di uno a ogni

transizione alto –> basso di Q3. Questo metodo ha però l’inconveniente di una propaga-

zione tipo ripple dei fronti di discesa da un contatore all’altro, con un ritardo che au-menta con il numero dei contatori utilizzati e genera codici temporanei indesiderati.

Per evitare questo fenomeno i contatori integrati sincroni sono dotati di un ingressoCarry-In o EnT, o Ten, che li abilita ad avanzare nel conteggio, e di un’uscita di riporto,Carry-Out, o Ripple-Carry, che abilita un eventuale contatore più significativo quandoquesto deve essere sensibile al fronte attivo del medesimo segnale di sincronismo.

Il circuito di Carry-Out deve abilitare l’eventuale contatore immediatamente più si-gnificativo quando a sua volta il contatore che lo emette ha un Carry-In attivo ed è ar-rivato al suo ultimo stato:

Cout

= Q3 Q

2 Q

1 Q

0· C

in[G3.5]

La figura G3.15 mostra questo tipo di connessione nel caso di tre contatori modulo16: quando il contatore più a destra raggiunge lo stato Q

3 Q

2 Q

1 Q

0= 1111

b, il suo C

out

va alto; con il prossimo fronte attivo al clock esso tornerà allo stato 0 e il contatore alcentro avanzerà di 1. Se anche il contatore al centro si trova in quel momento nellostato 1111

b, abiliterà a sua volta l’avanzamento del contatore più a sinistra. Si nota che

c’è ancora un rallentamento dovuto alla propagazione del Ripple-Carry. A questo pro-blema si può rimediare mediante AND esterne dei C

outdei contatori meno significativi

da portare nell’ingresso Cin

di ciascun contatore più significativo:

Cin(k + 1)

= Πki = 0

Cout(i)

[G3.6]

Cout Cout

Cin Cin Cin

ck

Cout

Q3 Q2 Q1Q0 Q3 Q2 Q1Q0 Q3 Q2 Q1Q0

Figura G3.14Circuitodi start/stop,di caricamentoparallelo, edi espansione.

Figura G3.15Espansione dicontatore binariomediante Carry-In eCarry-Out.

Ese

rcit

azio

ni


Esercizio 1

Proporre uno schema per il circuito di caricamento parallelo sincrono su flip-flop con clock attivo sul fronte disalita: per questa operazione ciascun flip-flop deve essere controllato dal medesimo abilitatore di caricamentoparallelo e dal suo ingresso P

i.

Esercizio 2

Produrre lo schema di un registro a scorrimento con caricamento parallelo asincrono.

Esercizio 3

Produrre lo schema di un registro a scorrimento con caricamento parallelo sincrono.

Esercizio 4

Utilizzando lo schema di figura G3.4 proporre uno schema completo per un registro a scorrimento di 4 bit, e do-tato di controlli shift a destra, shift a sinistra e caricamento parallelo.

Esercizio 5

Dire come è possibile ottenere la stessa sequenza di un contatore ad anello di 4 bit utilizzando un contatore disolo due flip-flop e un adatto circuito combinatorio.

Esercizio 6

Produrre lo schema di un contatore Johnson decadico.

Esercizio 7

Utilizzare un contatore Johnson realizzato con 4 flip flop e altri circuiti logici per visualizzare su un display a 7 seg-menti la conta da 7 a 0.

Esercizio 8

Partendo dallo stato 00000 costruire la sequenza degli stati ottenuti con un contatore Johnson di 5 bit.

Esercizio 9

Progettare un contatore sincrono modulo 5 up con flip-flop JK. Disegnare poi il diagramma completo degli stati.

Esercizio 10

Progettare un contatore sincrono modulo 16 up con flip-flop di tipo T.

Esercizio 11

Progettare un contatore binario sincrono parallelo modulo 7 utilizzando flip-flop JK. Determinare anche il dia-gramma completo degli stati.


Ese

rcit

azio

ni


Esercizio 12

Progettare un contatore binario parallelo sincrono up/down modulo 7.

Esercizio 13

Progettare un contatore binario parallelo sincrono modulo 8 che avanzi secondo il codice Gray.

Esercizio 14

Progettare un contatore binario parallelo sincrono up/down modulo 8 che avanzi secondo il codice Gray.

Esercizio 15

Per ciascun flip-flop di tipo T di un contatore realizzare un circuito che consenta i controlli di Start e Stop.

Esercizio 16

Progettare un contatore sincrono modulo 10 up con flip-flop di tipo D.

Esercizio 17

Per ciascun flip-flop di tipo D di un contatore realizzare un circuito che consenta i controlli di Start e Stop e dicaricamento parallelo sincrono.

Esercizio 18

Progettare un contatore asincrono up modulo 16. Successivamente, trasformarlo in un modulo 10 mediante uncircuito che agisca sugli ingressi asincroni di ciascun flip-flop.

Esercizio 19

Progettare un contatore asincrono down modulo 16. Successivamente, trasformarlo in un modulo 10 mediante uncircuito che agisca sugli ingressi asincroni di ciascun flip-flop.

Esercizio 20

Utilizzare un contatore binario asincrono modulo 5 e uno modulo 2 per realizzare un contatore modulo 10.

Esercizio 21

Mediante due contatori sincroni modulo 10 presettabili realizzare un contatore modulo 60.

Ese

rcit

azio

ni



1. Descrivere la struttura di una rete logica sequenziale indicando le funzioni di ciascuna delle sue parti.

2. Dire con quali tipi di dispositivi sequenziali elementari conviene realizzare un registro a scorrimento e conquali altri tipi non è possibile realizzarlo.

3. Confrontare un contatore Johnson e un contatore ad anello semplice realizzati con lo stesso numero di flip-flop.

4. Descrivere il procedimento di progetto di un contatore sincrono di modulo dato.

5. Dire in che modo è possibile alterare il modulo di un contatore binario.

6. Spiegare perché è possibile utilizzare lo stesso contatore binario up per ottenere la sequenza di conteggio down.

7. Spiegare la differenza tra un contatore binario sincrono parallelo e uno sincrono seriale.

8. Discutere gli errori di decodifica nei contatori sincroni e nei contatori asincroni.

9. Mettere a confronto i controlli di start/stop effettuati agendo sul segnale di clock con quelli realizzati agendosugli ingressi di eccitazione dei flip-flop.

10. Confrontare il collegamento in cascata di tipo ripple tra contatori con quello di tipo sincrono.



1. In un sistema sequenziale sincrono:

la sequenza degli stati è pilotata solo dagli ingressi e dallo stato di partenza.

le transizioni di stato avvengono appena gli ingressi assumono determinati livelli logici.

le transizioni di stato avvengono in corrispondenza dei livelli attivi di un segnale di clock.

le transizioni di stato avvengono in corrispondenza dei fronti attivi di un segnale di clock.

2. Un sistema sequenziale sincrono utilizza come memoria:

latch con abilitatori.

flip-flop che ricevono lo stesso segnale di sincronismo.

flip-flop dei quali almeno uno riceve il segnale di sincronismo.

il ritardo di propagazione dei segnali che vengono riportati sugli ingressi secondari.

3. Uno shift register si realizza:

collegando più flip-flop in cascata con l’uscita Q sull’ingresso di clock del successivo.

collegando più flip-flop in cascata con le uscite Q sugli ingressi di eccitazione e i clock tutti insieme.

collegando più flip-flop in cascata con l’uscita Q di ciascuno sull’ingresso T del successivo.

collegando più latch in cascata con le uscite Q sugli ingressi di eccitazione e i clock tutti insieme.

4. Un contatore Johnson:

ha il doppio degli stati di un contatore ad anello semplice.

riporta in ingresso l’uscita Q del suo ultimo flip-flop.

riporta sull’ingresso D–

l’uscita Q–

del suo ultimo flip-flop.

diversamente da un contatore ad anello semplice non ha stati non utili.

5. Un contatore binario sincrono up:

si realizza imponendo per il flip-flop n° k, Tk

= Πi = 0k–1 Q

ie T

0= 1 e osservando le uscite Q

–.

imponendo T = 1 su tutti gli ingressi dei flip-flop e collegando in cascata l’uscita Q di ciascuno con l’ingressodi sincronismo del flip-flop immediatamente più significativo.

b

a

d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

Test di verifica

Ese

rcit

azio

ni


si realizza solo con flip-flop di tipo T e imponendo Tk + 1

= Πi = 0k Q

ie T

0= 1.

si realizza imponendo per i flip-flop n° k con K ≥ 1, Tk

= Πi = 0k–1 Q

ie T

0= 1.

6. Un contatore binario sincrono down:

si realizza con una cascata di flip-flop collegando l’uscita Q–

di ciascuno con il clock del successivo e più si-gnificativo.

imponendo per ciascuno dei suoi flip-flop che l’ingresso T sia uguale alla NAND delle uscite Q dei flip-flopche lo precedono.

si realizza imponendo per il flip-flop n° k + 1, Tk + 1

= Πi = 0k Q

– ie T

0= 1 e osservando le uscite Q.

si realizza anche imponendo per il flip-flop n° k con k ≥ 1, Tk

= Πi = 0k–1 Q

– i, T

0= 0 e osservando le Q

– .

7. Per ottenere un contatore binario up/down con flip-flop di tipo D:

basta realizzare il contatore up e poi, tramite mux, decidere se mandare in uscita i valori delle Q o quelle delleQ–

.

sono necessarie una rete combinatoria per l’up e una per il down che forniscano ciascuna il valore dello statosuccessivo e dei mux 1 of 2 con selettore u/d che decida quale dei due valori passare agli ingressi D.

conviene convertire i flip-flop da D a T e poi decidere se collegare a ciascun ingresso T i prodotti delle Q odelle Q

– dei flip-flop meno significativi.

conviene collegare due identici contatori up agli stessi segnali di clock, preset e reset e osservare le uscite Qdel primo (conteggio up) e le uscite Q

– dell’altro (conteggio down).

8. Un contatore binario sincrono seriale con n flip-flop di tipo T:

richiede un periodo di clock Tck

> (n – 1) · tpdAND

+ tpdFF

, tempo necessario perché anche il flip-flop più si-gnificativo riceva sull’ingresso il valore che ne determina lo stato successivo.


> (n – 1) · tpdAND

+ tpdFF

, tempo necessario perché dopo un fronte attivo delclock anche il flip-flop più significativo raggiunga il suo prossimo stato.


≥ TpdFF

+ TpdAND

, tempo necessario perché anche il flip-flop più significativoriceva sull’ingresso il valore che ne determina lo stato successivo.


> N · TpdFF

+ Ts

dove Ts

è il tempo di acquisizione di ciascuno stato da partedel dispositivo che utilizza il contatore.

9. Il controllo di start/ per un contatore:

si può effettuare con un abilitatore del segnale di clock purché non si formino fronti attivi del clock non de-siderati.

va effettuato sugli ingressi di eccitazione di ciascuno dei suoi flip-flop per evitare fronti attivi di clock nonvoluti. = 0 impone T

k= 0, o D

k= Q

ka secondo del tipo di flip-flop.

effettuato sugli ingressi di eccitazione di ciascuno dei suoi flip-flop, Start = 1 impone, a seconda del tipo diflip-flop, T

k= 1 o D

k= Q

k' dove Q

k' è lo stato prossimo che si vuole ottenere.

effettuato sui suoi flip-flop di tipo T impone con start/ = 0 a ciascun flip-flop di rileggere il suo propriostato.

10. Il collegamento in cascata di due contatori asincroni con clock attivo sul fronte di salita:

si fa portando l’uscita Q–

più significativa di un contatore sull’ingresso di clock dell’altro.

si fa portando l’uscita Q più significativa di un contatore sull’ingresso di clock dell’altro.

si fa portando l’uscita Q più significativa di un contatore sull’ingresso T dell’altro.

si fa portando l’uscita Q–

più significativa di un contatore sull’ingresso T dell’altro.d

c

b

a

stopd

c

stop

b

a

stop

d

c

b

a

d

c

b

a

d

c

b

a

d

c

Contatori e shift registerintegrati

496

G4

Diversi circuiti integrati forniscono contatori e registri di vario tipo. La loro struttura modulareconsente di estendere le loro funzioni e ottenere dispositivi con un maggior numero di bit.Con essi è possibile costruire sistemi sequenziali di maggiore complessità come cronometri,divisori di frequenza, generatori di impulsi con periodo abbastanza lungo, generatori di se-quenze. I circuiti presentati in questo capitolo hanno caratteristiche comuni con altri circuiticontatori o registri dalle funzioni più varie e complesse che è possibile esplorare nei databook. Nei circuiti logici di molti di questi dispositivi si possono riconoscere le strutture pre-sentate nel precedente capitolo.

G4.1 Contatori integrati binari e decadiciMolti dei contatori sincroni disponibili sono binari o decadici e utilizzano flip-flop ditipo T.

Per i contatori binari valgono le relazioni precedentemente ricavate:

• up: Cout

= Q3Q

2Q

1Q

0, T

0= 1 e T

k + 1= Q

i[G4.1]

• down: Cout

= Q–

3Q–

2Q–

1Q–

0, T

0= 1 e T

k + 1= Q

–i

[G4.2]

Per i contatori decadici si possono ricavare le seguenti relazioni:

• up: Cout

= Q3Q

0, T

3= Q

3Q

0+ Q

2Q

1Q

0, T

2= Q

1Q

0, T

1= Q

–3Q

0, T

0= 1 [G4.3]

• down: Cout

= Q–

3Q–

2Q–

1Q–

0, T

3= Q

3Q

2Q–

0+ Q

–2Q–

1Q–

0, T

2= (Q

3+ Q

2Q–

1)Q–

0[G4.4]

(oppure T2

= (Q3

+ Q2)Q–

1Q–

0), T

1= (Q

3+ Q

2+ Q

1)Q–

0, T

0= 1

Va inteso che tutte queste relazioni vanno moltiplicate per il controllo di start/stop, Cin

.

Gli integrati 4510 e 4516

Gli integrati 4510 e il 4516 sono contatori sincroni up/down a 4 bit presettabili inmodo asincrono, rispettivamente BCD e modulo 16, con flip-flop di tipo D trasformatiin T. Commutano sul fronte di salita del clock e hanno carry in e carry out attivi al li-vello basso. La figura G4.1 a ne riporta il diagramma funzionale e lo schema del cir-cuito di caricamento parallelo e di reset (figura G4.1 b).

L’ingresso di Preset enable (Pe) costringe il contatore a caricare il valore dagli in-gressi di caricamento parallelo; contemporaneamente esso impone un livello alto sugliingressi di clock dei flip-flop garantendo che il conteggio riparta dal valore appena ca-ricato e solo dal primo fronte di salita del clock successivo alla disattivazione del preset.

L’ingresso di reset (CI) agisce in modo analogo imponendo uno zero sugli ingressidi caricamento parallelo, attivando il preset e imponendo il livello logico 1 sul clock.

Πik=0

Πik=0

G4 • Contatori e shift register integrati 497

L’integrato 4029

L’integrato 4029 è un contatore sincrono a 4 bit, con clock attivo sui fronti di salita; puòcontare in codice BCD o modulo 16, in avanti o indietro; è dotato di carry in e carry outattivi sul livello basso, è presettabile in modo asincrono con il valore imposto sugli in-gressi P

idi caricamento parallelo. Il caricamento parallelo aviene quando l’apposito abi-

litatore Pe

è portato al livello alto. Il segnale di Cout

nel modo up diviene attivo quando ilconteggio ragiunge il massimo valore (15 o 10), mentre nel modo down quando rag-giunge il valore 0. La figura G4.2 riporta il diagramma funzionale del contatore.


Gli integrati 74LS169 e il 74LS168 sono contatori up/down rispettivamente binario edecadico sincroni, presettabili in modo sincrono; ingresso e uscita di espansione sonoattivi al livello basso. La figura G4.3 ne riporta lo schema funzionale e la piedinatura.

Il contatore binario 74169 utilizza flip-flop di tipo D trasformati in T. I suoi circuitidi caricamento parallelo e di abilitazione al conteggio sono uguali a quelli di figuraG3.14 salvo il fatto che ora gli abilitatori sono tutti attivi al livello basso. Nel contatoredecadico si trasforma in T solo il flip-flop meno significativo, tuttavia le funzioni d’ec-citazione sono realizzate in modo da sfruttare con poche varianti la stessa logica delcontatore binario.

4

Caricamento parallelo

Contatore

12 13 3

6 11 14

Vdd =16

Vss=82

1Pe

Ck

u/d

Reset9

15

5 Cout

Cin

10

D0 D1 D2 D3

Q0 Q1 Q2 Q3

7

Qi Ti

PePi

PiCl Pe

ck

Figura G4.1 a, bIntegrato4510/4516.a) Diagrammafunzionale;b) circuito dicaricamentoparallelo e di reset.

3 13 12 4

6

7

11142

Caricamento parallelo

Contatore

Q0Q1Q2Q3

P0P1P2P3

1

9

15

5

10up/dw

bin/dec

Cin

Cout

ck

Pe

Vdd =16, Vss=8

11 12 13 14

15

9

1

Pe P3 P2 P1 P0

Q3 Q2 Q1 Q0

7

10

2

u/d

Start

Cin

VCC =16

GND= 8

Cout

ck

6 5 4 3

Figura G4.2Diagramma funzionale dell’integrato 4029.

Figura G4.3Integrato 74168/169.

L’integrato 40110

L’integrato 40110 è un contatore Johnson decadico dotato di un clock-up e un clock-down e di un decoder che trasforma ciascuno stato in codice per display a 7-segmentia catodo comune. Su ciascuna delle uscite a...f può fornire correnti fino a 16 mA.

Un fronte di salita su uno degli ingressi di clock provoca uno shift verso destra overso sinistra e così fa avanzare il conteggio in una direzione o nell’altra a partiredallo stato presente e indipendentemente dall’altra linea di clock purché sia rispettatoun intervallo adeguato dall’ultimo fronte di salita. Il contatore ha un ingresso di resetattivo alto, uno di T

enattivo basso per bloccare il conteggio, un’uscita di Carry-Out e

a) b)


una di Borrow che a ogni fine ciclo emettono un breve impulso negativo e si possonoutilizzare per controllare il clock-up e il clock-down di un altro integrato 40110 im-mediatamente più significativo. Inoltre le uscite del contatore sono dotate di latchcontrollate da un latch enable attivo sul livello alto. La figura G4.4 mostra il dia-gramma funzionale e la piedinatura dell’integrato.

9

5

4

6

Vdd=16, Vss=8

ck-down

Reset

TEn

LE

Precondizionamento

del segnale

Contatore

Johnson

Latch Decoder-Driver

Carry-Out10

11

1a

b

c

d

e

f

g

15

14

13

12

3

2

Borrow-OutControllo

ck-up

7

ckA

Mod.

2Mod. 5

14

R0a 2 6 R9a

7 R9bR0b 3

VCC=5, GND=10

12 1 11 8 9

ckBQA QB2 QB1 QB0

Figura G4.4Integrato 40110.

Figura G4.5Integrato 7490:diagrammafunzionale.

G4.2 Shift register integratiL’integrato 74LS164

L’integrato 74LS164 (figura G4.6 a) è uno shift register realizzato con 8 flip-flop SRedge-triggered. Ha un ingresso seriale costituito dalla AND di A e B, uscite parallele,clock attivo sul fronte di salita, reset asincrono attivo basso.


Gli integrati 74LS90 e il 74LS93 (figura G4.5) sono contatori asincroni contenenti undivisore per due e rispettivamente un modulo 5 e un modulo 8. Le commutazioni av-vengono con i fronti di salita dei clock. R

0ae R

0bresettano il contatore se sono entrambi

alti. Nell’integrato 7490 R9a

e R9b

, entrambi a 1 impongono che QB2QB1QB0QA

= 1001b.

La piedinatura dei due integrati è la stessa salvo i pin 6 e 7. I pin non riportati, e nel-l’integrato 7493 anche i pin 6 e 7, fungono solo da supporti meccanici.


Valori tipici per gli shift register della serie 74LS sono:

fmax

= 25 MHz, tp

= 25 ns

L’integrato 4015

L’integrato 4015 (figura G4.6 c) è un CMOS con due shift register indipendenti cia-scuno di 4 bit con flip-flop D di tipo master-slave; l’uscita Q di ciascun flip-flop va su-gli ingressi D del successivo.

Ciascuno shift register ha inoltre 4 uscite parallele, reset asincrono attivo al livelloalto, e clock. Ciascun dato acquisito dai master sul livello basso del clock viene trasfe-rito sulle uscite Q quando il clock passa al livello alto.

Con una Vcc

= 5 V si richiedono per il clock tempi di salita e di discesa inferiori a15 s, durata degli impulsi maggiore di 180 ns, f

max= 3 MHz. L’impulso di reset deve

durare più di 200 ns.

L’integrato 4094

L’integrato 4094 (figura G4.6 d) è uno shift register realizzato con 8 flip-flop di tipoD. Il dato viene traslato sui fronti di salita del clock. Ha un ingresso seriale, D, e dueuscite seriali Q

se . La prima è aggiornata a ogni fronte di salita del clock ed è adatta

per collegamenti in cascata quando i tempi di salita dei clock sono brevi; la seconda sulfronte di discesa immediatamente successivo ed è adatta per collegamenti in cascataquando i tempi di salita del clock sono lenti.

Le uscite parallele di questo dispositivo non giungono direttamente dallo shift regi-ster: passano prima in un registro parallelo interno costituito da 8 latch con abilitatore(STR da Strobe) attivo al livello alto e con uscite 3-state abilitate quando l’ingresso OEdell’integrato è al livello alto.

Con una Vcc

= 5 V si richiedono per il clock fmax

= 2,5 MHz, e durata minima degliimpulsi di clock e di strobe100 ns.

Qs'

μ

Figura G4.6 a, b, c, dRegistri ascorrimentointegrati.

74LS164

14 VCC

AQa

Qb

Qc

Qd

Qe

Qf

Qg

Qh

B

Ck

CLR

GND

3

4

5

6

10

11

12

13

1

2

8

9

7

VCC

ck

GND

Qa

SrA

2

16

74LS194

15

14

13

12

8

3

4

5

6

7

11

9

10

1

BCDSl

S0

S1

CI

QbQc

Qd

4015

D15

16

13

12

11

2

5

4

3

10

8

1

7

9

6

14

QaQbQcQd

QaQbQcQd

ck

Cl

D

ck

Cl

Vdd

Vss

4094

Vss

Vdd

STR

D

ck

OE

16

1

2

3

4

5

6

7

14

13

12

11

9

10

15

8

Q1

Q2

Q3

Q4

Q5

Q6

Q7

Q8

QS

QS

a) b) c) d)

L’integrato 74LS194

L’integrato 74LS194 (figura G4.6 b) è uno shift register bidirezionale realizzato con4 flip-flop SR edge-triggered. Ha un ingresso seriale da destra (Sr) e uno da sinistra(Sl), caricamento parallelo sincrono, uscite parallele, clock attivo sul fronte di salita,reset asincrono attivo basso. Con gli ingressi S

1e S

0si sceglie la funzione desiderata

come indicato in tabella G4.1.

Tabella G4.1Selezione dellefunzioni del 74194.

S1S

000 01 10 11

funzione memoria shift right shift left parallel load

Ese

rcit

azio

ni


Esercizio 1

Progettare un contatore decadico up con flip-flop di tipo T. Confrontare i risultati ottenuti con le relazioni [G4.3].

Esercizio 2

Progettare un contatore decadico down con flip-flop di tipo T. Confrontare i risultati ottenuti con le relazioni[G4.4].

Esercizio 3

Utilizzare un contatore 4516 per ottenere un circuito contatore up/down da 0 a 11d. A fine conteggio il nuovo con-tatore deve anche avere un’uscita di C

outche segnali di aver raggiunto l’ultimo stato del ciclo di conteggio.

Esercizio 4

Mediante due contatori 4510 ottenere un contatore up/down da 0 a 99.

Esercizio 5

Mediante integrati 74168 progettare un contatore modulo 60.

Esercizio 6

Progettare un circuito che utilizza un segnale rettangolare di frequenza f0

= 1 kHz e dei contatori per ottenere unsegnale di clock di periodo T = 0,1 s.

Esercizio 7

Utilizzare integrati 40110 per realizzare un cronometro che conta dai decimi di secondo ai minuti, dotato di re-set, start/stop, visualizzazione del tempo parziale.

Esercizio 8

Progettare la rete logica che converte gli stati di un contatore Johnson decadico in codice per 7-segmenti.

Esercizio 9

Ricavare la sequenza degli stati di un integrato 7490 che riceve il segnale di clock sull’ingresso ckB

e in cui l’u-scita Q

B2è collegata all’ingresso ck

A.

Esercizio 10

Mediante due 7490 realizzare un contatore modulo 60.

Esercizio 11

Mediante due 7493 realizzare un contatore modulo 24.


Ese

rcit

azio

ni


Esercizio 12

Collegare due shift register 74194 per ottenere un analogo registro con doppio numero di bit.

Esercizio 13

Utilizzare un integrato 4015 per realizzare un contatore Johnson con 16 stati.


1. Spiegare perchŽ nellÕintegrato 4510 il controllo Pe

del caricamento parallelo asincrono opera anche sul se-gnale di clock.

2. Spiegare come funziona il segnale di Clear negli integrati 4510 e 4516.

3. Dire a che cosa serve e come si realizza il segnale di Cout

ÐÐÐin un contatore up decadico sincrono.

4. Dire a che cosa serve e come opera il segnale Cin

ÐÐsu un contatore sincrono.

5. Spiegare come opera il caricamento parallelo sincrono di un contatore su ciascuno dei suoi flip-flop.

6. Dire in che modo • possibile cambiare il modulo di un contatore integrato up.

7. Dire in che modo • possibile cambiare il modulo di un contatore integrato down.

8. Descrivere brevemente le funzioni di un integrato come il 74194.



1. L’ingresso Cin

di un contatore integrato:

agisce sul clock dei singoli flip-flop bloccandoli se vale 0.

serve per lÕespansione del contatore.

serve come controllo di start-stop.

• utilizzabile come controllo di Start-Stop e come ingresso di espansione.

2. L’uscita Cout

–––di un contatore integrato:

vale 0 se il contatore • allÕultimo stato del suo ciclo di conteggio.

vale 0 se il contatore • abilitato a contare e cos“ abilita anche i contatori pi• significativi.

vale 0 se il contatore • abilitato a contare ed • allÕultimo stato del suo ciclo di conteggio.

si usa per lÕespansione del contatore come segnale di clock per il contatore immediatamente pi• significativo.d

c

b

a

d

c

b

a

Ese

rcit

azio

ni


3. Il segnale di caricamento parallelo sincrono:

abilita il passaggio degli ingressi di caricamento parallelo.

porta il dato di caricamento parallelo sugli ingressi D dei flip-flop.

porta il dato di caricamento parallelo sugli ingressi D dei flip-flop e provoca un fronte attivo sull’ingresso di clock.

setta o resetta i flip-flop a seconda che il dato da caricare su di essi valga 1 o 0.

4. Per espandere un contatore sincrono up modulo 10 e ottenerne uno modulo 100 occorre:

collegarne due modulo 10 sincroni con lo stesso clock e con l’uscita Cout

del meno significativo sull’ingressoCin

dell’altro.

collegarne due modulo 10, l’uscita Q3

del primo sull’ingresso di clock dell’altro e gli altri ingressi di con-trollo in parallelo.

utilizzarne due e abilitare il contatore più significativo quando quello meno significativo raggiunge il 9.

utilizzarne due, collegare l’uscita Cout

del più significativo sull’ ingresso Cin

dell’altro; i clock vanno insieme.

5. Per espandere un contatore asincrono up modulo 10 con clock attivo sui fronti di salita e ottenerne unomodulo 100 occorre:

collegare (Q3

+ Q1) del meno significativo sull’ingresso di clock più significativo; e gli ingressi di controllo

in parallelo.

collegare l’uscita Q3

del meno significativo sull’ingresso di clock più significativo; e gli ingressi di controlloin parallelo.

collegare (Q–

3+ Q

–1) del meno significativo sull’ingresso di clock più significativo.

collegare l’uscita Q–

3del meno significativo sull’ingresso di clock più significativo.

6. Per trasformare un contatore binario up modulo 256 con caricamento parallelo asincrono in uno mo-dulo 128:

si utilizza una decodifica del 127 che costringe il contatore a caricare uno 00000000.

basta ignorarne il bit più significativo.

basta imporgli un reset non appena il bit più significativo Q7

passa al valore 1.

basta imporgli un reset non appena il bit Q6

torna al valore 0.

7. Per trasformare un contatore binario up modulo 256 con caricamento parallelo sincrono in uno modulo 128:

si abilita il caricamento parallelo di uno 00000000 non appena diviene Q7

= 1.

si predispone il valore 0 sugli ingressi di caricamento parallelo e si attiva l’ingresso Pe

mediante una decodi-fica di Q

6...Q

0che riconosca il 127.

si utilizzano solo i suoi sette flip-flop meno significativi.

gli si può imporre un reset asincrono appena raggiunge il valore 127.

8. Mediante shift register 74194 si possono ottenere le seguenti operazioni:

moltiplicazione o divisione per potenze del 2, acquisizione in parallelo e trasferimento seriale, acquisizioneseriale e trasferimento in parallelo, acquisizione e conservazione di un dato.

acquisizione in parallelo e trasferimento seriale, acquisizione seriale e suo trasferimento in parallelo.

acquisire dati in parallelo e trasferirli serialmente verso destra o verso sinistra.

acquisire dati serialmente da destra o da sinistra e trasferirli in parallelo.d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

Ese

rcit

azio

ni


9. Un integrato 4094 è particolarmente adatto:

come SIPO e come SISO.

per realizzare contatori ad anello con 8 stati.

per realizzare contatori Johnson con 16 stati.

per l’acquisizione seriale di dati da parte di un sistema che ha un insieme di linee di comunicazione utilizzateda più dispositivi.

10. Con due integrati 4015 si può realizzare:

un contatore ad anello con 32 stati.

un contatore Johnson con non più di 16 stati.

un contatore Johnson con 32 stati.

un contatore ad anello con almeno 16 stati.d

c

b

a

d

c

b

a


504

G5

Le esperienze di questa sezione sono finalizzate all’osservazione di aspetti essenziali di alcunicircuiti precedentemente esaminati.

G5.1 Verifica di latch SRSi realizza il circuito di figura G5.1 in cui il latch è realizzato con porte NAND. Nellaprima fase le osservazioni vanno riportate nella tabella G5.1. Nella seconda fase, perverificare la condizione Not Used (S = R = 1) gli ingressi S e R vanno collegati insieme,si usa un solo interruttore e va detto quante volte su un totale di 20 prove dopo unacommutazione dell’ingresso da 1 a 0 si è osservato lo stato finale 0.

Da quanto osservato lo studente tragga brevemente le conclusioni.

VCC

10 k 330

S

1

2

3 4

5

6

8

9

1011

12

13

R

Q

Q

74LS00

Qn

S R Qn+1

Q–

n+1

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

Tabella G5.1Verifica dell’SRcon porte NAND.

Figura G5.1Verifica di un SRcon porte NAND.

G5.2 Verifica di circuito antirimbalzoRealizzato il circuito di figura G5.2 si pongono a massa alternativamente S

–e R–

e si os-servano le uscite mentre si passa da una posizione all’altra. Si registra in tabella G5.2lo stato Q osservato corrispondente alla posizione del deviatore. Il circuito non vasmontato perché sarà utilizzato anche nella successiva esperienza di laboratorio.

G5 • Attività di laboratorio proposte 505

G5.3 Verifica di flip-flop JK1. Sul circuito di figura G5.3 a si impone un reset iniziale del flip-flop, poi si impon-

gono i valori desiderati agli ingressi J e K seguendo le indicazioni di tabella G5.3e ogni volta mediante il circuito antirimbalzo, si provoca un fronte di discesa delclock (il LED dell’antirimbalzo deve passare dalla condizione di acceso a quella dispento). Se le medesime prove si effettuano operando direttamente sul clock si puòosservare che anche una semplice operazione sul clock come quella di scollegarloda massa provoca la lettura del dato (JK) in ingresso rivelando l’esistenza di frontidi discesa non intenzionali. In particolare con J = K = 1 e pilotando il clock con l’antirimbalzo il flip-flop com-muta a ogni fronte di discesa mentre il suo funzionamento appare del tutto casualese si opera direttamente sul clock.

VCC

S

R Q

Q4

5

6

8

330

10 k

10 k9

10

VCC

VCC

S

R

10 k

74LS76

Q

QJ

K

Pr

ckCl

10 k

10 k

Q

Q

4

4

16

15

330

14

2

3

5

6

8

9

10

VCC

10 k

74LS76

Q

A B

QJ

K

Pr

ckCl

4

16

15

14

2

3

Qn

J K Qn+1

0 1 0

1 0 0

1 0 1

0 0 0

0 1 1

1 1 1

Tabella G5.2Verifica del circuito antirimbalzo.

Figura G5.2Circuito antirimbalzo.

POS S–

intermedia R–

intermedia S–

Q

Figura G5.3 a, ba) Verifica di JK con antirimbalzo; b) verifica di JK con generatore di segnali.

Tabella G5.3Verifica del JK.

a) b)

Lo studente tragga brevemente le conclusioni da quanto osservato.


G5.4 Monostabile con latchRealizzato il circuito di figura G5.5 con R

2= 47 kΩ, C

2= 22 nF, R

1= 47 kΩ e

C1

= 10 nF, si verifichi che in assenza di impulsi esso si trova nello stato stabile Q = 0.

A

t

B

1

2

3

11

12

13

Q

Q

A

R

S

C2 R2

C1R1 74LS02

Figura G5.5Verifica di circuito monostabile.

ck

t

t

Q

2. Si predispone il generatore di segnali perché produca il segnale di sincronismo diampiezza 5 V e di frequenza 10 kHz. Si utilizza un connettore a T e, con un con-nettore BNC/BNC, si collega il segnale di sincronismo all’ingresso A dell’oscillo-scopio. Si seleziona sulla scala dei tempi un valore che consenta di visualizzare piùperiodi, per esempio 25 μs/cm e si regola la scala del canale A in modo da visualiz-zare il segnale. Con un secondo connettore BNC si collega il segnale di sincroni-smo al clock del flip-flop.Un terzo connettore BNC porta il segnale Q sul canale B dell’oscilloscopio.Si osservano le risposte del flip-flop alle varie combinazioni sugli ingressi di ecci-tazione e di reset asincrono. In particolare si riportino in figura G5.4 le figure vistesullo schermo dell’oscilloscopio nel caso J = K = 1.Si commenti brevemente quanto osservato.

Figura G5.4Correlazione di ck e di Q quando J = K = 1.

Si predispone il generatore di segnali per ottenere brevi impulsi di 5 V con la fre-quenza di 100 Hz e lo si collega sull’ingresso del circuito e sul canale A dell’oscillo-scopio.

Il segnale va visualizzato scegliendo sulla scala dei tempi 1 ms/cm. Si collega l’uscita Q del circuito sul canale B dell’oscilloscopio.

G5 • Attività di laboratorio proposte 507

Si riporta sul diagramma di figura G5.6 quanto osservato sull’oscilloscopio.Si verifichi la validità della relazione

t0

= R2C

2. ln(V

cc/(V

cc– V

ih))

ck

t

t

Q

Y

t

t

M

Figura G5.6Correlazione dei segnali sul monostabile di figura G5.5.

G5.5 Astabile con porte NOT CMOSSi realizzi il circuito di figura G5.7 alimentato con una tensione di 5 V, con C = 10 nFceramica e R = 68 kΩ. Dopo aver collegato i punti Y e M al canale A e al canale B diun oscilloscopio, posta la base dei tempi su 0,5 ms/cm e fissati i segnali sullo schermodell’oscilloscopio, si riportino sul diagramma di figura G5.8 i grafici osservati.

Si spieghi brevemente quanto osservato e si verifichino le relazioni:

t1

= RC ln(Vcc

/(Vcc

– Vt)) e t

2= RC ln(V

cc/V

t)

C

MN

R

4049

5 4 3 2

Y

Figura G5.7Astabile con CMOS.

Figura G5.8Correlazione dei segnali sull’astabile di figura G5.7.


G5.6 Contatore decimale con 74901. Dopo aver collegato un display a 7 segmenti con catodo comune al decoder driver

9368 e aver verificato questa parte del circuito di figura G5.9, si collega l’integrato7490. L’uscita Q

adel divisore per 2 che riceve il clock principale fa da clock per il

contatore modulo 5. Come segnale di clock principale si utilizzi un antirimbalzo oun generatore di clock con frequenza di 1 Hz. Si verifichi il corretto funzionamentodel circuito così realizzato.

2. Si realizzi un secondo modulo identico e, dopo averlo collaudato, si piloti il clockdel secondo modulo con l’uscita Q

ddel primo. Come clock principale si può utiliz-

zare un generatore con frequenza 10 Hz.

Lo studente descriva brevemente quanto osservato e ne spieghi il funzionamento.

VCC

VCC

VCC

R0-1

R0-2

R9-1

R9-2

Qa

Qb

Qc

Qd

74LS90

9368

FND500

Reset

5

2

3

6

12

9

8

11

16

13

12

11

10

15

14

9

7

6

4

2

9

3 8

10

1

4

5

6

2

1

7

3

8

A

B

GND

GND

BI/RBO10

1

ck

LE

LE

D0

D1

D2

D3

RBI a

b

c

d

e

f

g

a

b

c

d

e

f

g

dp k k

Figura G5.9Contatore decimale con 7490, decoder e display.

Obiettivi

Prerequisiti

Contenuti

• H1 Memorie

• H2 Dispositivi logici programmabili (PLD)

• H3 Dispositivi logici esecutori di programma, microprocessori

• H4 Attività di laboratorio proposte

Esercitazioni



Circuiti programmabilie a programma

Modulo H

Modulo H • Circuiti programmabili e a programma510


1. conoscere gli sviluppi dell’elettronica dei dispositivi logici nell’ambito deicircuiti a larga scala di integrazione;

2. conoscere l’organizzazione logica interna delle memorie elettroniche;3. saper riconoscere le funzionalità degli ingressi e delle uscite di memorie

RAM e ROM;4. conoscere struttura e principio di funzionamento dei principali elementi di

una memoria ROM;5. saper descrivere i collegamenti di un elemento di memoria nella struttura a

matrice delle ROM;6. saper descrivere come si applicano questi dispositivi di memoria nella rea-

lizzazione di funzioni logiche;7. conoscere il tipo di strutture e organizzazione all’interno di dispositivi lo-

gici programmabili;8. saper descrivere le fondamentali funzionalità di dispositivi logici program-

mabili;9. conoscere come si rappresentano i collegamenti all’interno di dispositivi lo-

gici programmabili;10. saper progettare, all’interno di un PLA o di un PAL, semplici funzioni com-

binatorie e sequenziali;11. conoscere i principi su cui si basa un dispositivo elettronico a programma;12. saper descrivere la struttura interna semplificata di un microprocessore.

Obiettivi

PrerequisitiSono necessarie le conoscenze e le abilità acquisite con lo studio dei prece-denti moduli di elettronica. In particolare i fondamenti della logica combina-toria e della logica sequenziale.

Memorie511

H1

Il ricorso a circuiti con memoria consente un ulteriore sviluppo delle tecniche di realizzazione deicircuiti logici combinatori e sequenziali. Ne vengono di seguito presentate logica, strutture e ap-plicazioni.Un semplice interruttore, che mantiene la sua posizione di On o di Off, è un elemento di memo-ria in grado di conservare indefinitamente un’informazione di un bit. Una piccola capacità elet-trostatica in grado di mantenere per un tempo ragionevole il suo stato di carica, o un latch, sonoelementi di memoria di 1 bit volatili nel senso che se si spegne l’alimentazione si perde il dato.In questo capitolo ci si limita alla presentazione dei principi di funzionamento di questi compo-nenti.

H1.1 Memorie RAM (Random Access Memory)Il termine random si riferisce alla possibilità di accedere in ogni momento a una qual-siasi cella di queste memorie. Tuttavia l’acronimo RAM si riferisce alle memorie vo-latili. Le loro celle di memoria sono costituite da latch realizzati con semplici porteNOT (memorie statiche), o dalla capacità elettrostatica parassita del gate di un MOS(memorie dinamiche), capacità il cui livello di carica va periodi-camente mantenuto attraverso cicli di ripristino prima che il li-vello logico in esse immagazzinato si alteri. Ci sono anche memo-rie pseudostatiche, dotate di circuiteria di refresh e che dal puntodi vista dell’utilizzatore si gestiscono come le memorie statiche, eRAM i cui dati si mantengono in mancanza di alimentazione perqualche anno grazie a una piccola batteria tampone interna.

All’interno di questi dispositivi, grazie a transmission-gate o a3-state, più celle vengono collegate su una stessa linea di I/O (in-gresso/uscita) per essere abilitate singolarmente nelle operazionidi lettura rd (da read) o di scrittura wr (da write). Nello schemadi figura H1.1 il decoder attiva una delle sue uscite e così collegail latch scelto dagli ingressi A

1A

0alla linea di I/O dei dati. Quando

si attiva il segnale wr, il 3-state d’ingresso lascia passare il dato Dche impone lo stato al latch selezionato; quando si attiva il segnalerd, si apre il 3-state d’uscita e lo stato dei latch viene posto sulla li-nea D.

Gli ingressi di selezione del decoder sono ora detti ingressi diindirizzo poiché con essi si decide la destinazione o la prove-nienza di un dato.

A1

wr

rd

D

A0

D

E

C

O

D

E

R

Figura H1.1Una memoria di 4 × 1 bit.


In figura H1.1 ciascuna cella della colonna di latch ha un solo bit; collegando n co-lonne in modo che le celle di ciascuna riga abbiano la stessa la linea di abilitazione siottiene una memoria con celle di n bit, figura H1.2.

L’ingresso di controllo cs (chip select, sele-zione del chip), attivo basso, controlla il collega-mento della memoria alle linee di dato esterne econsente la condivisione di queste ultime da partedi più memorie. Ciò rende possibile l’espansionedella memoria aumentandone il numero di celle.

In figura H1.3 le due memorie condividonogli ingressi di indirizzo A

1e A

0, quelli di controllo

rd e wr e le linee di dato; mediante un decoderche controlla gli ingressi di selezione del chip si èintrodotto un ulteriore ingresso di indirizzo. Oragli indirizzi delle celle di memoria sono A

2A

1A

0 e

vanno da 000 a 011 e da 100 a 111.Per limitare il numero di linee d’uscita dei de-

coder si preferisce organizzare le celle di memo-ria su una matrice n × m, e utilizzare un decoderdi riga e uno di colonna. Ciascuna cella di memo-ria si connette alle comuni linee interne di datoquando entrambe le linee di riga e di colonna chene identificano la locazione sono attive.

Cs

A2

A1

A0

A1

A0

CS

CS

D3

D2

D1

D0

D3

D2

D1

D0

wr

wr

rd

rd

A1

A0

D3

D2

D1

D0

wr rd

y1

y0

D3 D2 D1 D0

A0

A1

wr

cs

rd

D

E

C

O

D

E

R

Figura H1.3Raddoppio del numero di celle di memoria.

Figura H1.2Una memoriadi 4 parole da4 bit (4 × 4).

H1 • Memorie 513

A3

d

e

c

o

d

e

r

d

i

r

i

g

a

A2

A1

A0 Dati

4

decoder

di colonna

Figura H1.4Abilitazione delle

celle di una

memoria mediante

due decoder.

Lo schema di figura H1.4 mostra questo tipo di organizzazione applicato per sem-plicità al caso di una memoria con 16 locazioni, ciascuna da 4 bit.

Le linee di maggior spessore rappresentano con un unico tratto 4 linee di dato su cuile singole locazioni accedono se abilitate. Il dettaglio nella prima riga rappresenta 4latch che si affacciano ciascuno su una linea di dato mediante un buffer 3-state bidire-zionale controllato dallo stesso abilitatore. Nella figura non sono riportati i dettagli re-lativi ai controlli di scrittura, lettura e abilitazione del chip.

La struttura delle memorie dinamiche è un po’ più complicata perché, a causa deldecadimento della carica elettrica nei loro elementi di memoria, necessitano di un cir-cuito di refresh che ne ripristina periodicamente lo stato.

Cicli di scrittura e cicli di lettura

La figura H1.5 riporta la piedinatura della RAM 6116. L’accesso in scrittura o in let-tura alle celle di memoria deve rispettare i tempi necessari sia per il corretto indirizza-mento che per la corretta trasmissione o memorizzazione dei dati, ed è previsto che ciòavvenga da parte di sistemi come i microprocessori in tempi dell’ordine delle decine ocentinaia di nanosecondi. I costruttori forniscono diagrammi temporali e tabelle chemostrano le correlazioni tra i segnali da gestire e i valori degli intervalli di tempo da ri-spettare.

6116

19A10 VCC

A9

A8

A7

A6

A5

A4

A3

A2

A1

D7

D6

D5

D4

D3

D2

D1

D0

A0

CE

OE

20 21

WE

GND

19

17

16

15

14

13

11

10

9

12

22

23

1

2

3

4

5

6

7

8

18

Figura H1.5RAM 6116.


In figura H1.6 sono riportati i diagrammi dei segnali con i tempi prescritti nei ciclidi scrittura e di lettura per la memoria 6116. I segnali di indirizzamento e di dato sonoindicati ciascuno con un unico diagramma, poiché ciò che interessa è rappresentare ilfatto che su quelle linee avviene complessivamente un cambiamento dovuto allo stabi-lirsi di un indirizzo, o di un dato, o di una situazione di alta impedenza. L’incrociarsidelle linee degli indirizzi, o dei dati indica l’istante in cui questi cambiano per assu-mere un nuovo valore.

La condizione di alta impedenza è rappresentata da un unico tratto orizzontale po-sto al centro tra il livello alto e quello basso.

Nel ciclo di lettura tAA

è il tempo di accesso in lettura, va dall’istante in cui vieneinserito un nuovo indirizzo a quello della disponibilità in uscita del dato.

tOE

è il tempo di accesso dall’istante in cui OE è attivato, tACS

è il tempo di accessoin lettura dall’istante in cui CS è attivato. Per un tempo t

OLZdall’attivazione di OE e

tCLZ

dall’attivazione di CS, le uscite di dato restano in alta impedenza. Il dato letto per-siste sulle linee d’uscita per un tempo di hold t

OH, o t

OHZo t

CHZ, rispettivamente dal

cambiamento dell’indirizzo, o dalla disattivazione di OE o dalla disattivazione di CS. Nel ciclo di scrittura t

AWè il tempo di accesso in scrittura, cioè il tempo necessa-

rio dopo l’indirizzamento perché il dato posto in ingresso venga memorizzato nellacella di destinazione, inoltre il dato deve esser posto sulle linee di ingresso almeno untempo t

DWprima della disattivazione di WE, e mantenuto costante su di esse ancora per

un tempo di hold tDH

dopo la disattivazione di WE o di CS.

Figura H1.6Cicli di lettura e

scrittura su una

RAM.

Ciclo di lettura

Ciclo di scrittura

Dato valido

A10 ... A0

A10 ... A0

D7 ... D0

OE

OE

WE

Dout

Din

CS

tRC

tWC

tWR

tCW

tAW

tWP

tDW tDH

tAS

tOE

tACS

tCLZ

tOH

tOHZ

tOHZ

tCHZ

tAA

tOLZ

H1 • Memorie 515

H1.2 Memorie ROMROM è l’acronimo di Read Only Memory. La scrittura dei dati in queste memorie av-viene attraverso particolari cicli, o addirittura durante la loro fabbricazione, e i dati virestano conservati per molti anni. A questa categoria appartengono anche le memorieFlash, che dal punto di vista dell’utilizzatore appaiono simili a delle memorie RAMnon volatili. Una memoria ROM può nascere in fabbrica con un contenuto deciso unavolta per tutte secondo le richieste della committenza, o può essere costruita in modoche l’utente possa più o meno definitivamente “incidervi” i propri dati; in questi casi siusano sigle come PROM (Programmable ROM), EPROM (Erasable ROM, cancella-bile mediante esposizione a raggi ultravioletti, dunque riprogrammabile), EEPROM(Electrically EPROM, cancellabile e riprogrammabile elettricamente).

La struttura di queste memorie è simile a quella delle RAM, ma ora gli 0 e gli 1 me-morizzati consistono nella presenza o meno di collegamenti tra le colonne e le lineeprovenienti dai selettori di riga. Inoltre le memorie non riscrivibili sono prive dei con-trolli di accesso in scrittura.

Memorie a maschera

In fase di costruzione, su una matrice tipo quella di figura H1.7, mediante una ma-scheratura si realizzano i collegamenti, tra gate o base dei transistor e linee del deco-der, richiesti per la incisione della memoria commissionata. Lo schema di figura nonmostra i MOS scollegati e propone a scopo illustrativo uno schema per una ROM, rea-lizzata con MOS, di 8 parole da 4 bit ciascuna. Quando il decoder di riga porta unadelle sue uscite al livello 1 i MOS da essa controllati divengono degli interruttori chiusie portano al livello 1 la colonna cui sono collegati. Dove il collegamento non c’è la co-lonna resta al livello 0. Il decoder di colonna con i due MOS da esso controllati decidequale dei due gruppi di colonne va collegato con le uscite.

A2Decoder

di

riga

Decoder

di

colonna

A1

A0

D3 D2 D1 D0

VCC

VCC

VCC VCC VCC

VCC VCC

VCC VCC

VCC

VCC

VCCV

CC

VCCVCC

VCC

Figura H1.7Struttura di

memoria ROM

realizzata con MOS.


Nell’esempio di figura su ciascuna riga sono incise due parole. Così, partendo dallariga superiore i contenuti incisi nella matrice sono:

1110 e 00010101 e 11101010 e 01010010 e 1010

Poiché il contenuto della matrice non è modificabile, il circuito di controllo dellascrittura qui non esiste.

Si noti che ciascuna colonna realizza la OR cablata delle uscite del decoder a essacollegate tramite MOS, che a loro volta sono minterm costruiti con le variabili di in-dirizzamento A

2, A

1, A

0,. Perciò si possono vedere le uscite di dato come funzioni de-

gli ingressi di indirizzo. Nel caso di figura H1.7 le funzioni D3, D

2, D

1e D

0 hanno ri-

spettivamente in colonna i valori 10011001, 10110100, 10011011, 01100100.In definitiva, ciascuna singola uscita della ROM corrisponde alla forma canonica

di una funzione degli ingressi di indirizzo. Ciò significa che le memorie ROM si pos-sono utilizzare come collezioni di funzioni booleane nello sviluppo di circuiti logicicomplessi.

Memorie PROM

A ogni incrocio tra righe e colonne di una PROM, figura H1.8, viene posto un diodoo un transistor con un fusibile in serie. Nell’esempio di figura, su tutti gli incroci riga-colonna c’è un MOS che, se abilitato, collega la colonna al livello alto.

Inizialmente tutti i dati valgono 1; la programmazione consiste nel bruciare me-diante un impulso di adeguate ampiezza e durata i fusibili nei punti in cui si vuole me-morizzare uno zero.

Per esempio, per memorizzare la parola 1110 sulla seconda locazione della primariga si dovranno attivare quella riga, il secondo gruppo di colonne, e imporre su D

0un

impulso basso o negativo in grado di fondere il corrispondente fusibile. La program-mazione di una PROM viene fatta mediante un apposito programmatore fornito dalproduttore.

A2Decoder

di

riga

Decoder

di

colonna

A1

A0

cs

rd

D3 D2 D1 D0

VCC VCC VCC VCC VCC VCC VCCVCC




Figura H1.8Memoria MOS

PROM.

H1 • Memorie 517

Memorie EPROM

Le EPROM sono memorie cancellabili, “Erasable”, mediante adeguata esposizione araggi ultravioletti attraverso una finestrella di vetro sul top del loro contenitore. In essel’elemento di memoria è un particolare tipo di MOS a riempimento a gate flottante oFAMOS, Floating-Gate Avalanche-Injection MOS, dotato di un secondo gate isolatointerposto tra il primo gate e il canale.

La figura H1.9 descrive la struttura di una cella di memoria realizzata con un FA-MOS. Per comprenderne il funzionamento, si consideri inizialmente il gate flottanteprivo di carica; il canale si forma non appena il decoder di riga polarizza il gate G delMOS con un livello logico alto e ciò porta al livello alto la colonna dei dati a esso col-legata (si ipotizza che la colonna sia collegata a massa tramite una resistenza). Poichéa tutti gli incroci riga colonna di una EPROM c’è un FAMOS, la EPROM contiene ini-zialmente solo degli 1.

Se però sul gate flottante si deposita un’adeguata carica elettrica negativa, la pola-rizzazione del gate G non riesce più a creare il canale tra source e drain, e il livello lo-gico della colonna di dato rimane 0.

Riga

VCC

SD

G

p

n+n+

Colonna

Vpp

Vcc

A12

Decoder

di

riga

Matrice con 64k

(8k* 8)

celle di memoria

Decoder

di

colonna

Controllo

di I/O

Buffer

A11A10A9A8A7A6A5

A4A3A2A1A0

CE

OE

PGM

GND

D7........................D0

Figura H1.9FAMOS, cella di unaEPROM.

Figura H1.10Diagrammafunzionale dellaEPROM 2764.

La figura H1.10 riporta il diagramma funzionale della EPROM 2764.


La programmazione di ciascuna cella avviene mediante il suo indirizzamento, l’ap-plicazione sui pin di dato dei livelli logici corrispondenti al dato da inserire, l’applica-zione di appositi livelli di tensione a un pin identificato come V

pp, e al pin V

ccdi ali-

mentazione, e infine di un impulso al pin indicato come PGM.Il dispositivo rappresentato in figura H1.10 tra il decoder di riga e la matrice porta al

valore Vpp

la tensione della riga selezionata durante la fase di scrittura. Riferendosi al pre-cedente modello di figura H1.9 si pensi a un livello 0 imposto alla colonna corrispon-dente a un pin di dato, a una tensione V

cc= 6 V, a una V

pp= 12,5 V applicata al Gate, a un

impulso PGM che abilita il collegamento della colonna al bit di dato. Poiché durante que-st’impulso la tensione del source vale 0, il canale del MOS è attraversato da una corrente,mentre il campo elettrico nell’isolante tra gate flottante e canale è tale da innescare inesso, per effetto valanga, una corrente di elettroni che vanno a depositarsi sul gate flot-tante dove, terminato l’impulso, restano imprigionati a causa dell’isolamento.

Le operazioni di programmazione di una EPROM, diversamente da quelle possibilisu una RAM statica, richiedono intervalli di tempo minuscoli e precisi che un umanonon può manualmente rispettare, pertanto si deve ricorrere a un dispositivo program-matore di EPROM gestito da un computer e da apposito software. Per cancellare unaEPROM occorre estrarla dal supporto su cui è montata ed esporla per un tempo suffi-ciente alla luce di una lampada a raggi ultravioletti. Eccitati dalle radiazioni gli elettroniimprigionati sui gate flottanti riattraversano lo strato isolante sottostante. Solo dopo lacancellazione è possibile procedere a una corretta riprogrammazione della EPROM.

Memorie EEPROM e FLASH

Le memorie EEPROM sono cancellabili Elettricamente. Mediante impulsi elettricisono possibili sia l’inserimento di elettroni sul gate flottante, che la loro liberazione. Lememorie flash sono EEPROM caratterizzate da una maggiore densità di integrazione edalla veloce cancellazione di tutta la memoria. Quest’ultima operazione è però richie-sta a ogni riscrittura.

I particolari MOS che ne costituiscono le celle sono detti flotox. In essi le forme deigate e dello strato di ossido che li isolano sono tali che i campi elettrici generati da ade-guati impulsi tra canale e gate flottante sono abbastanza intensi da costringere gli elet-troni ad attraversare lo strato di ossido in un verso o nell’altro. In questo caso non siprovoca un effetto valanga ma una migrazione degli elettroni che è detta tuneling.

La figura H1.11 rappresenta una cella di una EEPROM (si noti che diversamentedagli schemi precedenti qui le colonne sono collegate ciascuna a una resistenza di pull-up; inoltre il canale dei flotox è a svuotamento). In serie al flotox è posto un secondoMOS la cui funzione è di impedire che le celle non selezionate e con gate flottante sca-rico colleghino a massa la colonna a causa del canale preesistente. Inoltre questo se-condo transistor impedisce ai flotox non selezionati di scaricare il loro gate quando, infase di programmazione, la tensione della colonna va su.

Se si portano la linea di programmazione e quella di selezione a una tensione dicirca 20 V e la linea di dato a 0 V, il gate flottante si carica di elettroni. Quando la rigadi programmazione torna a 0 V il canale del flotox si interrompe e da quel momento ildato nella cella vale 1.

Riga di selezione

Colonna

p

n+n+n+

VCC

Riga di programmazione

S1 Gp G2 D2D1 S2

Figura H1.11Elemento di

memoria di una

EEPROM.

H1 • Memorie 519

Per riscrivere 0 in una cella si portano alla tensione di 0 V la riga di programma, acirca 20 V la riga di selezione e si pone a circa 18 V la colonna corrispondente a quelbit; ciò provoca la migrazione dal gate flottante degli elettroni precedentemente de-positati.

Dal punto di vista dell’utilizzatore la lettura di un dato avviene semplicemente in-dirizzandolo e abilitandone l’uscita, mentre per la scrittura, oltre all’indirizzamento ealla predisposizione del dato sui corrispondenti pin è necessario applicare un impulsodi 20 V e della giusta durata a un pin indicato come V

pp.

Nelle memorie EEPROM più evolute tuttavia l’applicazione dei giusti valori di ten-sione sui gate e sulle colonne nelle fasi di scrittura avviene automaticamente, a partiredall’attivazione del pin WR (scrittura) grazie a circuiti di controllo e di generazione in-terni. Pertanto esse appaiono all’utilizzatore come delle RAM non volatili. Anche quivale quanto detto a proposito degli intervalli di tempo da rispettare; non è più necessa-rio un programmatore di EPROM, ma l’operazione di scrittura va gestita da un com-puter dotato del necessario software.

H1.3 Applicazioni delle memorieNei circuiti combinatori

Ciascuna singola uscita di una ROM è una OR di minterm costruiti con gli ingressi diindirizzo. Una ROM è perciò adatta a realizzare qualsivoglia decodifica. Per esempioin una ROM con 4 ingressi di indirizzo e 16 celle ciascuna di 7 bit si possono inciderei codici per un display a 7 segmenti. Una soluzione del genere è utilizzata nell’inte-grato 9368. Una ROM può contenere tabelle di funzioni matematiche ed essere utiliz-zata in un calcolatore, si pensi per esempio alla funzione sin(x): si potrebbe esprimerex in codice binario naturale di 9 bit, e nelle locazioni di memoria di 8 bit ciascuna, in-dirizzate da x, incidere i corrispondenti valori in codice binario in complemento a due.

Nei circuiti sequenziali

Con una ROM si può realizzare la parte combinatoria di una rete sequenziale, quellache determina lo stato successivo. Per esempio, un circuito sequenziale con 4 flip-flopdi tipo D si può realizzare collegando le uscite Q dei flip-flop e gli ingressi primari agliingressi di indirizzo di una ROM con celle di memoria di almeno 4 bit in cui sia incisolo stato successivo. Le uscite di dato della memoria vanno a loro volta collegate agli in-gressi D che determinano il passaggio allo stato successivo.

Nei sistemi a programma

Una macchina sequenziale può eseguire diverse sequenze a secondo dei valori impostisugli ingressi principali. Si possono considerare questi valori come comandi per lamacchina sequenziale, inserire una successione di questi comandi in una memoria eimmaginare un meccanismo che costringa la macchina a eseguire un comando dopol’altro. La successione dei comandi è un programma e la macchina che li esegue è unmicroprocessore.

Ese

rcit

azio

ni


Esercizio 1

L’integrato 74373 è un registro parallelo con 8 D latch abilitati da un unico latch enable, LE , e uscite 3-state abi-litate da un unico controllo Output Enable, OE

–– . Realizzare uno schema con 4 di questi registri collegati in modo

da ottenere una memoria 4 × 8 con un bus dati bidirezionale e possibilità di accesso in scrittura e in lettura.

Esercizio 2

Definire, mediante una tabella Indirizzi/Dati, i contenuti delle prime celle da 8 bit di una memoria in modo checiascuna uscita D

icorrisponda a una delle 16 funzioni di due variabili f

i(A

1A

0).

Esercizio 3

L’integrato 6148 è una memoria RAM statica CMOS contenente 1024 parole, ciascuna di 4 bit. Gli ingressi di in-dirizzo sono A

9…A

0, gli I/O di dato sono D

3…D

0, e gli ingressi di controllo sono CS

––e WE

–––. Per scrivere devono

essere attivi sia CS––

che WE–––

, per leggere si deve porre CS––

= 0 e WE–––

= 1. Ingressi e uscite sono TTL compatibili.Produrre lo schema dei collegamenti per ottenere con due di questi integrati una memoria 1024 × 8.

Esercizio 4

L’integrato 6148 è una memoria RAM statica CMOS contenente 1024 parole, ciascuna di 4 bit. Gli ingressi di in-dirizzo sono A

9…A

0, gli I/O di dato sono D

3…D

0, e gli ingressi di controllo sono CS

––e WE

–––. Per scrivere devono

essere attivi sia CS––

che WE–––

, per leggere si deve porre CS––

= 0 e WE–––

= 1. Ingressi e uscite sono TTL compatibili.Produrre lo schema dei collegamenti per ottenere con due di questi integrati una memoria 2048×4.

Esercizio 5

L’integrato 2732 è una ROM 4096×8 programmabile elettricamente e cancellabile mediante raggi ultravioletti.Lo si vuole utilizzare insieme con altri integrati per realizzare dei circuiti sequenziali, tra questi un contatore bi-nario e un contatore BCD sincroni, entrambi u/d e dotati di carry in e carry out. Proporne lo schema logico e idati da inserire in memoria.



1. Descrivere una cella di memoria statica con bus bidirezionale e i suoi collegamenti al decoder degli indirizzie ai segnali di controllo.

2. Descrivere le funzioni di ingresso, uscita e controllo di una RAM statica 1024×8.

3. Descrivere come vanno collegate 8 memorie RAM statiche 2048×1 per ottenere una memoria 2048×8.

4. Descrivere come vanno collegate 2 memorie RAM statiche 2048×8 per ottenere una memoria 4096×8.

5. Esporre sinteticamente in che modo si realizzano le celle di una memoria ROM e quali sono i loro collega-menti al decoder degli indirizzi e ai segnali di controllo.

6. Descrivere la cella di una memoria EPROM e dire in che modo avviene la sua programmazione.

7. Descrivere la cella di una memoria EEPROM.

8. Esporre in che modo si può utilizzare una ROM nella realizzazione di un circuito sequenziale.

Ese

rcit

azio

ni

H1 • Memorie 521



1. In una memoria gli ingressi di indirizzo:

servono per selezionare il gruppo di celle su cui si vuole inserire un dato.

servono per abilitare la scrittura o la lettura su una delle cella di memoria.

servono per abilitare i 3-state che collegano una delle celle di memoria agli I/O di dato.

servono per abilitare i 3-state che collegano una delle celle di memoria sulle linee interne di dato.

2. Per scrivere un dato in una RAM occorre eseguire ordinatamente le seguenti operazioni:

1) attivare CE––

, 2) attivare WR–––

, 3) indirizzare la locazione desiderata, 4) condizionare gli ingressi di dato, 5)disattivare CE

––.

1) settare gli ingressi di indirizzo e gli ingressi di dato, 2) dare un impulso di attivazione a WR–––

, 3) dare unimpulso di attivazione a CE

––.

1) settare gli ingressi di indirizzo e gli ingressi di dato, 2) attivare l’abilitatore CE––

, 3) dare un impulso di at-tivazione a WR

–––.

1) attivare l’abilitatore CE––

, 2) settare gli ingressi di indirizzo, 3) dare un impulso di attivazione a WR–––

, 4) set-tare col valore voluto gli ingressi di dato, 5) disattivare CE

––.

3. Utilizzando due integrati di memoria uguali, per ottenere un maggior numero di bit per ciascuna lo-cazione indirizzata:

si devono collegare in parallelo gli ingressi di indirizzo e quelli di controllo RD e WR, utilizzare uno degliintegrati per la parte alta dei dati e l’altro per la parte bassa, collegare gli abilitatori CE alle uscite di un de-coder con un ingresso di selezione.

si devono collegare in parallelo gli ingressi di indirizzo e quelli di controllo dei due integrati.

si devono collegare in parallelo gli ingressi di indirizzo, quelli di controllo RD e WR, e utilizzare separata-mente gli ingressi CE in modo da potere indirizzare la parte alta o la parte bassa di ciascun dato.

si devono collegare in parallelo gli ingressi di indirizzo, quelli di controllo e quelli di dato dei due integrati.

4. Per ottenere con due integrati di memoria il doppio delle locazioni di ciascuno di essi, si devono:

collegare in parallelo gli ingressi di indirizzo, collegare in parallelo gli I/O di dato, e collegare tra loro gli abi-litatori CE di ciascun integrato mediante una NOT.

collegare in parallelo gli ingressi di indirizzo, e collegare gli abilitatori CE di ciascun integrato mediante unaNOT.

collegare in parallelo gli ingressi di indirizzo, gli I/O di dato, e gli abilitatori CE di ciascun integrato.

collegare in parallelo gli ingressi di indirizzo, e collegare tra loro gli abilitatori CE di ciascun integrato.

5. In una EPROM:

a ciascun incrocio tra una riga proveniente dal decoder degli indirizzi e una colonna di dato può esserci unFAMOS; dove non c’è il FAMOS il valore memorizzato è 0.

ciascuna riga seleziona una cella i cui bit valgono inizialmente 1 grazie al collegamento della colonna a Vcc

mediante il canale preesistente del FAMOS.

ciascuna cella è costituita da FAMOS il cui gate flottante va eventualmente caricato positivamente in fase diprogrammazione.

a ciascun incrocio tra una riga proveniente dal decoder degli indirizzi e una colonna di dato c’è un FAMOS;in quel punto a un gate flottante scarico corrisponde un 1.

d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

H2 Dispositivi logiciprogrammabili (PLD)

522

H2

Un dispositivo logico programmabile costituisce una grande piattaforma sulla quale è possibilecablare circuiti che richiederebbero una gran quantità di integrati logici della piccola e mediascala di integrazione, e un gran numero di collegamenti.Un PLD è un integrato contenente molti circuiti logici di base combinatori e sequenziali e ciò cheoccorre per collegarli e realizzare progetti anche alquanto complessi. Questo capitolo proponealcune informazioni di base sulla loro struttura.Alcuni PLD vanno programmati dal costruttore che, in base alle specifiche del cliente, crea unaapposita maschera, Mask, da applicare nelle ultime fasi di realizzazione; per questo motivonella sigla di questi dispositivi compare spesso la lettera M. Altri sono programmabili sul campo,Field, di applicazione dall’utilizzatore, e nella sigla che li contraddistingue compare la lettera F;tra questi alcuni sono anche riprogrammabili direttamente sul sistema di cui fanno parte senzadoverli estrarre da esso.

H2.1 Dalle PROM agli Array Logici ProgrammabiliPLA e FPLA

Si è osservato che ciascuna uscita di una ROM è una funzione logica nella prima formacanonica OR di AND (paragrafo H1.2 e figura H1.7). In una ROM con n variabili diindirizzo si possono incidere tante funzioni logiche di n variabili quante sono le uscite.

La figura H2.1 propone a titolo di esempio lo schema di una memoria program-mabile 8 × 4 (8 parole di 4 bit) con cui sono state realizzate 4 funzioni.

A2

7

6

5

4

3

2

1

0

decoder

A1

A0

D3 D2 D1 D0

rd

cs

Figura H2.1Funzioni realizzate

su PROM.

H2 • Dispositivi logici programmabili (PLD) 523

La matrice con 8 × 4 incroci tra righe e colonne contiene a ciascun incrocio undispositivo (con gate flottante, o con flotox): i cerchietti agli incroci indicano che lì lamatrice è stata condizionata in modo da portare sulla colonna che costituisce la OR un1 quando la riga su cui sono posti viene attivata. La mancanza del cerchietto su un in-crocio indica che, a riga attivata, la colonna presenta un livello 0. Dal punto di vistalogico la OR ha 8 ingressi ma come si è precedentemente visto essa è realizzata comeOR cablata e nella figura è sufficiente accennarne il simbolo.

ESEMPIO 1Si esprimano come somma di minterm le funzioni D3, D

2, D

1, D

0realizzate nello schema di fi-

gura H2.1.

■ D3

= m7

+ m4

+ m3

+ m0

D2

= m7

+ m5

+ m4

+ m2

D1

= m7

+ m4

+ m3

+ m1

+ m0

D0

= m6

+ m5

+ m2

Si sa che per realizzare funzioni logiche non sono necessari tutti i possibili mintermforniti da un decoder.

Gli Array Logici Programmabili (PLA) sono come delle ROM in cui il decoder è sostituitoda una matrice di AND cablate di cui si possono decidere gli ingressi.

Ciò le rende più economiche e versatili nella realizzazione di funzioni combinatorie.Molti PLA contengono un adeguato numero di flip-flop e perciò con essi si possonorealizzare, anche senza componenti esterni circuiti sequenziali complessi.

La figura H2.2 mostra la struttura essenziale di una FPLA. In essa si distinguonoun piano AND, la matrice con gli ingressi I

i, e un piano OR che riceve le uscite x

idel

piano AND e ha come uscite le funzioni yi; a ciascun incrocio tra righe e colonne di una

matrice c’è una cella, come quella mostrata in alto a sinistra, costituita per esempio da

un dispositivo con flotox. Ciascuna colonna xiè la AND cablata di quegli ingressi I

io

che, dopo la programmazione, resteranno in grado di condizionarne il livello logico.Ii

VCC

VCC

Piano AND

Piano OR

I3

R

I2

I1

I0

x3 x2 x1 x0

y3

y2

y1

y0

Figura H2.2Piano AND e pianoOR di una FPLA.


Ciascuna delle righe yiè la OR cablata di quelle x

iche dopo la programmazione reste-

ranno in grado di condizionarla.La programmazione della FPLA consiste nel lasciare solo quei collegamenti che

realizzano le funzioni desiderate. Essi vengono indicati con dei cerchietti, gli incrocinon marcati da cerchietti indicano che lì il collegamento è stato rimosso.

La figura H2.3 rappresenta con simboli logici lo stesso dispositivo della figura pre-cedente, con in più l’indicazione dei collegamenti che si vogliono programmare e conla logica dei circuiti d’uscita. Nell’esempio di figura gli ingressi delle XOR vanno pro-grammati in modo da restare al livello basso, salvo l’ultimo che perciò utilizza la XORcome NOT. Le espressioni delle funzioni ottenute sono le seguenti:

(si è applicato il teorema di De Morgan)

Rispetto all’esempio proposto, i dispositivi FPLA in realtà sono dotati di un nu-mero di gran lunga maggiore di ingressi, di termini prodotto, e di uscite; i punti di in-crocio da programmare sono dell’ordine di qualche migliaio. Le loro celle sono realiz-zate con tecnologie diverse, per esempio con diodi e fusibili (e in questo caso non sonoriprogrammabili) o con MOS a gate flottante come nelle EPROM. Inoltre le uscitesono di tipo 3-state e possono essere negate grazie alla presenza di porte XOR il cui se-condo ingresso può esser programmato collegandolo o no a massa.

Come per le EEPROM la programmazione di FPLA richiede strumentazione hard-ware e software fornita dai costruttori insieme a programmi per la progettazione e la si-mulazione.

y x I I0 0 3 0= = +

y x x I I I I I I I I1 3 2 3 2 1 0 3 2 1 0= + = +

y x x I I I I I I2 2 1 3 2 1 0 2 1= + = +

y x x I I I I I I3 3 0 3 2 1 0 3 0= + = +

I3

y3

y2

y1

y0

x3 x2 x1 x0

CE

3 2 1 0

I2

I1

I0

Figura H2.3Diagrammafunzionaledi una FPLA.


L’integrato PLS100

Il PLS100 è un “16 ×× 48 ×× 8 programmable logic array” prodotto dalla Philips; esso ha16 ingressi, 48 termini prodotto, 8 uscite. I punti di incrocio tra righe e colonne sonocostituiti da diodi con fusibili.

La logica dei circuiti d’uscita, è del tutto simile a quella precedentemente descritta.I punti di incrocio sono in tutto 1928 (16 · 2 · 48 + 48 · 8 + 8).

L’integrato PLS405

Il PLS405 della Philips è un FPLA a fusibili; esso ha 16 ingressi I0…I

15 , 64 termini

prodotto, 8 uscite 3-state F ciascuna proveniente dall’uscita Q di un flip-flop, un in-gresso di clock, uno di preset/OE. Altri 8 flip-flop con uscite P sono utilizzabili comeuscite di stato facendole rientrare come ingressi della rete combinatoria.

Anche due delle uscite della matrice OR sono riportate indietro nella parte ANDdopo essere state negate. Questo integrato è adatto per la realizzazione di macchine se-quenziali.

FE*

I7

I6

I5

I4

I3

I2

I1

I0

F7

F6

F5

F4

GND

1

2

3

4

5

6

7

8

9

10

11

12

13

14

28

27

26

25

24

23

22

21

20

19

18

17

16

15

VCC

I8

I9

I10

I11

I12

I13

I14

I15

CE

F0

F1

F2

F3

CLK

I7

I6

I5/CLK

I4

I3

I2

I1

I0

F7

F6

F5

F4

GND

1

2

3

4

5

6

7

8

9

10

11

12

13

14

28

27

26

25

24

23

22

21

20

19

18

17

16

15

VCC

I8

I9

I10

I11

I12

I13

I14

I15

INIT/OE

F0

F1

F2

F3

FE*= Fuse Enable

Figura H2.4Integrati PLS100e PLS405.

H2.2 Programmable Array Logic (PAL, FPAL)Questi dispositivi mantengono la stessa struttura dei PLA ma in essi è programmabilesolo il piano delle AND e, in genere, il dispositivo d’uscita, OLC (Output Logic Cell),contenente un flip-flop e dispositivi come multiplexer e 3-state.

La figura H2.5 (a pagina seguente) mostra lo schema ridotto nel numero di ingressie di uscite di un dispositivo del genere. In essa i contatti programmabili sono identifi-cati mediante numerazione; i punti di congiunzione che portano sulle colonne i segnalidi ingresso e quelli di feedback sono fissi; i cerchietti indicano i contatti programmatiper realizzare il circuito dell’esempio 2. Come si vede, ciascun ingresso occupa due co-lonne, altre due colonne sono per il feedback dell’I/O; le AND cablate sono individuatedalle righe della matrice di contatti programmabili.


Q0

0

0

16

32

48

64

80

96

112

138

144

160

176

192

208

224

240

256

272

298

304

u

I0

OE

I1

I2

I3

4 8 12

Q1 Q2 Q3

Cl

MUX

OLC

OLC

I/O0

I/O1

VCC

VCC

GND

GND

Cl

DQ

Q

ck

ck

Cl

DQ

Q

ck

0 1

MUX

0 1

OLC

I/O2

VCC

GND

Cl

DQ

Q

ck

MUX

0 1

OLC

I/O3

VCC

GND

Cl

DQ

Q

ck

MUX

0 1

Figura H2.5Esempio di strutturadi un PAL.

Il segnale di reset in genere arriva, come il segnale di clock, da una linea comunededicata. Nell’esempio di figura c’è un unico segnale di clock per ciascuna delle celled’uscita, mentre per ciascun 3-state d’uscita c’è una AND dedicata al suo controllo.Ciascuna funzione OR prevede quattro AND, e dunque, se presa singolarmente, puòrealizzare funzioni che abbiano solo 4 implicanti. La limitazione si supera però se siprevede nell’OLC, come avviene di fatto, la possibilità di far uscire il dato anche senzapassare dal flip-flop; in tal caso lo si può far rientrare per essere posto in ingresso suun’altra OR.


In figura H2.6 è visibile un altro possibile schema per la OLC dove il livello lo-gico dei selettori dei MUX è programmabile in modo da scegliere come feedback l’I/Oo lo stato del flip-flop.

I dispositivi PAL, oltre che per il tipo di tecnologia, sono caratterizzati dal numerodi ingressi e uscite, dalla distribuzione delle AND sui dispositivi OR, dalla condivi-sione del segnale di clock o dell’abilitazione dei 3-state d’uscita, e infine dalla strutturadelle celle d’uscita.

L’integrato 22V10

Il 22V10 viene prodotto in almeno 3 versioni: con matrice a fusibili, con MOS a gateflottante (tipo uv-EPROM) e con MOS flotox (E2PROM). Come per altri integrati diquesto tipo la sigla, 22V10, si riferisce al numero complessivo degli ingressi disponi-bili (22) e al numero degli ingressi utilizzabili anche come uscite (I/O); la V allude allaversatilità dei circuiti d’uscita. La figura H2.6 mostra la logica di una sua macrocelladi I/O.

In ciascuna di esse l’uscita della OR va sull’ingresso D di un flip-flop e, con il suocomplemento, su due ingressi di un multiplexer 1 of 4. Sugli altri due ingressi del Muxvanno le due uscite Q e Q

–del flip-flop. Un secondo multiplexer riceve l’uscita negata

del flip-flop e l’ingresso/uscita della macrocella.

ESEMPIO 2Si progetti sulla PAL di figura H2.5 un contatore modulo 5 le cui funzioni d’eccitazione sono leseguenti:

D2

= uQ1Q

0 + u–Q

–2Q–

1Q–

0;

D1

= u (Q–

1Q

0 + Q

1Q–

0) + u– (Q

2 + Q

1Q

0); D

0 = uQ

–2Q–

0 + u– (Q

2 + Q

1Q–

0)

■ Si utilizzano I1

come abilitatore delle uscite O2, O

1, O

0e I

0 = u come ingresso di controllo di

up/down, si collega a massa il selettore dei MUX in modo da riportare indietro le uscite Q–

deiflip-flop. Partendo dalle AND più in alto si sono realizzati gli implicanti uQ

–0Q–

2, la terza AND

dà u–Q2, la quarta u– Q

1Q–

0, e la funzione D

0. Discorso analogo vale per il resto del circuito.

Output Logic Macrocell

Cl

D

G

1

1

Q

Q

2

3

0

1

1G

0

0

3

Sin. S

MUX

S1

S0

From Clock Buffer

ck

Figura H2.6Macrocella di I/O diun integrato 22V10.


I dispositivi S1

ed S0, qui rappresentati come MOS a gate flottante, sono anch’essi

programmabili e decidono il funzionamento del circuito d’uscita secondo la tabellaH2.1.

H2.3 Dispositivi Logici Programmabili Complessi(CPLDs, FCPLDs)

Questi dispositivi contengono array di SPLD (PLA o PAL, ovvero Dispositivi LogiciProgrammabili Semplici) collegabili tra loro e con i dispositivi di Input/Output me-diante una rete di interconnessioni anch’esse programmabili. La loro capacità logicacorrisponde a quella di diverse decine di SPLD.

Lo sviluppo dei circuiti su CPLD richiede l’utilizzo di strumenti software che, apartire dalla descrizione delle funzioni che si vogliono realizzare, consentono di defi-nire il circuito all’interno del CPLD scelto, di simularlo, programmarlo e infine col-laudarlo.

H2.4 Gate Array Programmabili (MPGAs, FPGAs)Questi dispositivi contengono una matrice di blocchi logici configurabili(Configurable Logic Bloc), una rete di interconnessioni, un insieme di blocchi di in-put/output, tutti programmabili, figura H2.7. Le linee di interconnessione sono di va-ria lunghezza, in modo che tra blocchi logici vicini è possibile realizzare collegamentipiù corti.

I/O B

Cella

Logica

Cella

Logica

Figura H2.7Struttura diun Gate Arrayprogrammabile.

Tabella H2.1Programmazionedei circuiti d’uscitadell’integrato22V10.

S1 S0 Feedback Uscita

0 0 da registro da registro, negata

0 1 da registro da registro

1 0 da I/O da OR, negata

1 1 da I/O da OR


I principali integrati FPGA in commercio sono realizzati con tecnologie SRAM ocon antifusibili. Questi sono switch in tecnologia MOS, ciascuno con le due parti ini-zialmente isolate da un sottile strato di dielettrico o di silicio amorfo, e che si fondonoinsieme se sottoposte a un adeguato impulso. Non sono riprogrammabili ma occupanopoco spazio e, grazie all’alta concentrazione di collegamenti, consentono di utilizzareblocchi logici più semplici. Inoltre hanno valori più bassi di resistenza e capacità elet-triche.

In alternativa, i gate dei MOS che fungono da interruttore tra due linee, o gli in-gressi di selezione di multiplexer adibiti alla selezione dei segnali da trasferire, sonopolarizzati dalle uscite di celle di memoria statica da programmare a tal proposito.

Nell’esempio di figura H2.8 le celle in alto a sinistra e in basso a destra sono colle-gate grazie al condizionamento di MOS e Mux da parte delle celle di SRAM. Le SRAMvengono anche utilizzate, al posto della logica usata negli array programmabili, per rea-lizzare funzioni. Diversamente dai dispositivi con tecnologia EEPROM, gli FPGAs contecnologia SRAM possono essere riprogrammati un numero illimitato di volte.Naturalmente il sistema che li utilizza appena viene acceso deve, come prima cosa eprima di utilizzarli, ricopiare nelle SRAM del FPGAs la configurazione richiesta.

Dato il loro costo, l’utilizzazione di questi dispositivi conviene quando si deve pro-durre in grandi quantità qualcosa di molto complesso che consenta di sfruttarne buonaparte delle risorse. Progettare dispositivi così complessi richiede d’altra parte unabuona conoscenza degli automi a stati finiti; occorre poi una discreta conoscenza di lin-guaggi atti a descrivere l’hardware che si vuole realizzare, per esempio il VHDL(Hardware Description Language), e di uno strumento CAD (Computer Aided Design)che consenta di inserire gli schemi del circuito da realizzare, ottimizzarne la logica, al-locarla nei blocchi del dispositivo, effettuare simulazioni e messe a punto, e infine con-figurare il dispositivo.

Cella

Logica

Cella

Logica

Cella

Logica

Cella

Logica

SRAM

SRAM

SRAM

Figura H2.8Collegamentiprogrammabilimediante SRAM.

Ese

rcit

azio

ni



1. Spiegare perché ciascuna uscita di dato di una ROM può esser vista come una funzione degli ingressi di in-dirizzo realizzata come OR cablata dei suoi minterm.

2. Descrivere la struttura interna di un FPLA.

3. Spiegare in che cosa consiste il piano AND di un FPLA e in che cosa consiste la sua programmazione.

4. Spiegare in che cosa consiste il piano OR di un FPLA e come se ne definiscono le funzioni OR.

5. Descrivere l’organizzazione interna di un PAL e di una sua cella di uscita.

6. Dire come è possibile aumentare gli ingressi di una funzione OR in un PAL.

7. Dire sinteticamente in che modo un PLA si presta alla realizzazione di funzioni sequenziali.

8. Dire che cosa indica l’acronimo FPGA, e accennare alla sua struttura.

9. Dire che cosa è un antifusibile e dove viene autilizzato.

10. Descrivere l’utilizzazione di SRAM nella programmazione di un FPGA.



1. I minterm di una funzione realizzata con un’uscita di dato di una ROM:

corrispondono ciascuno a un prodotto delle variabili di indirizzo in grado di abilitare il collegamento tra lacolonna di dato e massa.

corrispondono ciascuno a un prodotto delle variabili di indirizzo in grado di abilitare il collegamento tra unariga e una colonna di dato.

sono tutti quelli corrispondenti agli incroci tra linee del decoder degli indirizzi e colonna di dato i cui colle-gamenti sono stati eliminati.

sono tutti quelli corrispondenti agli incroci tra linee del decoder degli indirizzi e colonna di dato i cui colle-gamenti non sono stati eliminati.

2. In un FPLA il piano OR realizza su ciascuna riga la OR cablata:

di quelle colonne AND al cui incrocio c’è un dispositivo a gate flottante programmato per restare interdetto.

di quelle colonne AND al cui incrocio c’è un dispositivo a gate flottante programmato per entrare in condu-zione.

di quelle colonne AND in grado di abilitarne il collegamento a Vcc

.

di quelle colonne AND in grado di abilitarne il collegamento a massa.

3. In un FPAL:

sono programmabili il piano OR e gli OLC.

sono programmabili il piano AND e gli OLC.

sono programmabili come i FPLA e dispongono anche di celle di uscita configurabili.

sono programmabili gli OLC.d

c

b

a

d

c

b

a

d

c

b

a

Test di verifica

Ese

rcit

azio

ni


4. Una FPGA:

contiene una matrice di blocchi logici e I/O configurabili tra i quali è possibile stabilire connessioni attra-verso linee di varia lunghezza. Configurazioni e collegamenti si impongono programmando SRAM o antifu-sibili interni al dispositivo.

contiene una matrice di blocchi logici e I/O configurabili, e antifusibili. Collegamenti e configurazioni si ef-fettuano in fase di programmazione stabilendo quali antifusibili devono interrompersi.

contiene una matrice di blocchi logici e I/O configurabili, tra i quali è possibile stabilire connessioni attra-verso linee di varia lunghezza. Configurazioni e collegamenti si impongono programmando RAM e antifusi-bili interni al dispositivo

contiene una matrice di blocchi logici e I/O configurabili, RAM statiche e antifusibili. Collegamenti e confi-gurazioni si effettuano in fase di inizializzazione copiando la configurazione sulle RAM statiche.

d

c

b

a

Dispositivi logiciesecutori di programma,microprocessori

532

H3

I dispositivi logici programmabili sono in genere destinati a eseguire molte funzioni, ma pur sem-pre quelle e solo quelle che verranno incise nel loro hardware; anche quando essi sono ripro-grammabili, la loro riprogrammazione implica modifiche nei loro circuiti interni.I microprocessori, o unità centrali di processo, e i microcontrollori sono dispositivi logici sequen-ziali la cui programmazione non consiste nello stabilire collegamenti al loro interno e quindi nonincide sul loro hardware. Il fatto è che in essi sono già state incise tutte le possibili azioni ele-mentari che possono eseguire; la loro programmazione consiste nell’incidere in una memoria,eventualmente ma non necessariamente al loro interno, i codici delle sequenze di azioni da ese-guire. Il microprocessore altro non fa che leggere ordinatamente quei codici ed eseguirne le cor-rispondenti azioni. Un programma per questi dispositivi è una sequenza di codici di azioni ele-mentari attraverso cui si ottengono i risultati complessi desiderati.

H3.1 Concepire un microprocessoreSi pensi a un dispositivo che può eseguire diverse sequenze, memorizzate una volta pertutte nella sua ROM e ciascuna delle quali si seleziona attraverso un codice binario. Traqueste sequenze una, detta ciclo di fetch, consiste nell’acquisire da una memoria, dettadi programma, il codice della successiva sequenza da eseguire.

Il dispositivo funziona così:

1. esegue un ciclo di fetch (to fetch = andare a prendere);

2. esegue la sequenza corrispondente al codice acquisito;

3. ricomincia dal punto 1.

Nella zona delimitata dal tratteggio di figura H3.1 si delinea uno schema sempli-ficato per questo ‘nuovo’ tipo di sistema sequenziale. Esso comunica con la memoriadi programma attraverso le linee di indirizzo pilotate da un contatore PC (Contatoredi Programma), le linee di dato, e il segnale di controllo RD. Il codice letto dalla me-moria di programma viene inserito in un registro IR (Registro delle Istruzioni) e uti-lizzato come parte alta dell’indirizzo ROM della sequenza da eseguire. Il dispositivoè controllato da un segnale di clock Φ, e può essere resettato. I bit di indirizzo più si-gnificativi AddrH, per la memoria interna ROM, arrivano o dal registro IR o dal buf-fer a esso affiancato, le cui uscite sono alternativamente abilitate dal FF

2; i bit di in-

dirizzo meno significativi, AddrL, arrivano dal contatore SC (Contatore diSequenza). Le tabelle all’interno del riquadro ROM sono i contenuti delle locazioni diindirizzo 0, 1, 2 e quelli di un gruppo di 5 locazioni, con indirizzo AddrH diverso da0, corrispondente a un qualsiasi codice di istruzione.

H3 • Dispositivi logici esecutori di programma, microprocessori 533

Memoria di

programma

ROMCS

D3 D2 D1 D0

ADDRPC

DATAQ

Q2

Q1

FF2 FF1

T

VCC

D2

D

IR

PE

SC

P

Cl Cl

Cl

Reset

AddrH

AddrL

RESET

1 0 1 0

1 x 1 1

1 x 1 1

1 x 1 1

1 x 1 1

1 1 0 0

0 0 1 1

1 0 1 1

D3 D2 D1 D0

4

3

2

1

0

2

1

0

RD

Φ

D3

D0

D1

D2

Figura H3.1Dispositivo cheacquisisce edesegue istruzioniinserite nellamemoria diprogramma.

All’atto dell’alimentazione i flip-flop FF2

ed FF1

e i contatori SC e PC si resettano.Nello schema proposto le uscite D

3…D

0della ROM sono utilizzate per i dispositivi

preposti al controllo del ciclo di fetch e al passaggio da questo al ciclo di esecuzione eviceversa. Le altre uscite di dato della ROM sono utilizzate per gestire altri dispositivi,non rappresentati nella figura, necessari per l’esecuzione di ciascuna delle istruzioni.

Sinteticamente il sistema funziona così: a) vengono indirizzate in successione le locazioni 0,1 e 2 della ROM, i valori di D

0,

D1, D

2e D

3impongono il caricamento nel registro IR del codice proveniente dalla

prima locazione della RAM; il contatore di programma si incrementa;b) viene indirizzata la locazione ROM dove inizia la sequenza corrispondente al codice

contenuto in IR. Questa consiste nell’emissione di una successione di comandi di-retti ai vari dispositivi del sistema e si conclude con l’emissione dei segnali neces-sari per riportare a zero ADDH e ADDL in modo da rieseguire quanto detto in a).

Più in dettaglio la figura H3.2 mostra le correlazioni tra i segnali descritte qui di se-guito.

Al reset Sc, Q2, Q

1e PC valgono 0; di conseguenza anche AddrH e Pe (Parallel

Enable) valgono 0. Dalla ROM esce il dato D3D

2D

1D

0 = 1011. D

2abilita l’uscita del

primo codice d’istruzione dalla RAM puntata dal contatore di programma.

• Primo fronte di discesa del clock Φ: il contatore SC si incrementa, e poco dopodalla ROM esce il dato 0011, che provoca un fronte di discesa di D

3e la copiatura

del codice d’istruzione IC sul registro IR.

• Secondo fronte di discesa di Φ: dalla ROM esce il dato 1100 che mantiene in IR ilcodice precedentemente acquisito, disabilita la lettura dalla RAM, provoca unfronte di discesa su D

1con il conseguente avanzamento del contatore di programma

predisponendolo per la lettura del codice successivo, e un fronte di discesa su D0

con la conseguente commutazione di FF1. Ora Q

1 = 1 e Q

2 = 0; ciò predispone il

contatore SC per il caricamento parallelo, che avverrà con il prossimo fronte di di-scesa del clock Φ; per ora la locazione ROM puntata è ancora la 2.

• Terzo fronte di discesa del clock Φ: ciò provoca il caricamento parallelo e il con-seguente azzeramento di SC, e contemporaneamente diviene Q

2 = 1, che disattiva il


caricamento parallelo (il che va eventualmente un po’ ritardato) e porta sui pin d’in-dirizzamento AddrH l’uscita di IR. Ora su AddrH si trova il codice d’istruzione pre-cedentemente acquisito, mentre in seguito al caricamento parallelo è AddL=0; conciò viene puntata in ROM la locazione 0 della prima sequenza da eseguire.

Con i successivi impulsi di clock il contatore di sequenza punta alle locazioni suc-cessive della ROM e ne vengono emessi i contenuti; in particolare si mantengonoD

3 = 1 e D

1 = 1 dovendo restare fissi sia il valore di IR, che quello di PC; mentre con

gli ultimi due passi della sequenza si deve preparare D2 = 0 per abilitare la prossima let-

tura dalla memoria di programma, e si deve garantire un fronte di discesa di D0

che, ri-portando Q

1 = 0, abiliti il prossimo caricamento parallelo su SC.

Col successivo fronte di discesa del clock si avrà SC = 0, Q2

= 0, AddrH = 0, e dun-que si torna a eseguire il ciclo di fetch.

AddrL

D0

Q1

Q2

AddH

D1

PC 0 1

0

0 01 2 1 2 3 4

0

0

IR

D3

IR IC

Φ

Le funzioni che un microprocessore o un microcontrollore deve eseguire non sonodefinite a priori; tuttavia si può dire che come ogni altro circuito elettronico un micro-processore nasce per svolgere funzioni di controllo nei sistemi cui viene applicato,dunque innanzi tutto esso deve potere acquisire dati, confrontarli con altri di riferi-mento, e reagire con azioni corrispondenti ai risultati del confronto.

Da questa sintetica descrizione si comprende che esso deve comunicare con diversidispositivi esterni per acquisire o emettere dati, disporre di una ALU per i calcoli, po-ter indirizzare locazioni della memoria di programma diverse in base ai diversi risultatiottenuti. Se poi si vuole che il microprocessore sia adatto all’esecuzione di programmiorganizzati in procedure, e in più che sia in grado di rispondere a eventi asincroni (in-terruzioni) rispetto al normale flusso del programma, occorre prevedere segnali e se-quenze per la gestione delle interruzioni e renderlo capace di gestire una zona della me-

Figura H3.2Evoluzione delsistema di figuraH3.1.


moria organizzata a catasta (stack) per segnarvi e recuperare di volta in volta l’indi-rizzo della istruzione che avrebbe dovuto eseguire se non fosse stato interrotto.

Le istruzioni diverse che un processore è in grado di compiere sono scolpite all’in-terno della sua ROM, costituiscono il suo ‘firmware’ e interagiscono con i suoi circuitiinterni (hardware).

Alcuni processori sono dotati di un insieme di istruzioni ridotto, RISC (ReducedIstrution Set Controller); altri dispongono di diverse centinaia si istruzioni.

Con il progredire della tecnologia è stato possibile realizzare microprocessori viavia più veloci; inoltre è stato possibile aumentare le capacità di indirizzamento dellamemoria (maggior numero di bit di indirizzo) e il numero di bit per dato trattati in unsolo colpo. Migliori caratteristiche si sono ottenute anche mediante una gestione piùefficiente dei cicli di fetch e di esecuzione, con l’acquisizione di più codici operativi,in registri organizzati come in una coda, nelle fasi in cui i cicli di esecuzione non im-pegnano le linee di dato e di indirizzo; si sono inoltre introdotti segnali di controllo esequenze che consentono l’intervento di più processori su uno stesso sistema.

La preparazione di programmi adatti a un processore può richiedere la conoscenzadel set di istruzioni, la capacità di programmare nel corrispondente linguaggio as-sembly, e l’utilizzo di strumenti che lo traducano nella giusta sequenza di codici ope-rativi producendo il programma eseguibile; esistono inoltre software che consentonodi utilizzare linguaggi di programmazione di vario livello e che successivamentecreano (compilano) il corrispondente programma eseguibile.

H3.2 Architettura di Von NeumannNei microprocessori con questa architettura il bus dati, cioè l’insieme di linee paralleleusate per il trasferimento dei dati, è utilizzato anche per la lettura dei codici di istru-zione durante i cicli di fetch.

La figura H3.3 fornisce, come esempio di questa architettura, uno schema logicoparziale del microprocessore Z80 progettato e realizzato in California negli anni 1970da Federico Faggin (Vicenza, il 1 dicembre 1941) già progettista e coordinatore pressola INTEL dello sviluppo dell’8080. Lo Z80 ha un bus dati di 8 bit, 16 linee di indirizzo,segnali di controllo per l’I/O e la memoria esterni, e segnali di gestione delle interru-zioni e di condivisione del bus.

Le frequenze di clock per i processori della famiglia Z80 vanno dai 4 ai 20 MHz.

Data Bus Interno

Generatore di

sequenze

Instr. Reg

Address Bus Interno

Control Bus

F

l

a

g

s

B

u

s

D

a

t

a

A

d

d

r

C

n

t

r

B CA

ED

H

1

IX

IY

SP

PC

L

ALU

Temp 1 Temp 2

Figura H3.3Dispositivo dimicroprocessorecon architetturadi Von Neumann.

John vonNeumann,(Budapest, 1903 –Washington, 1957)


Essi sono dotati di un set di qualche centinaio di istruzioni. In figura i rettangoli rap-presentano dei registri; alcuni di questi sono di 8 bit e utilizzabili dal programmatoresia singolarmente che in coppia, altri sono di 16 bit, utili per l’indirizzamento della me-moria; uno di questi è il contatore di programma, PC, e un’altro è il puntatore allostack, SP. Altri regitri, non tutti rappresentati, sono usati dal processore, tra essi il re-gistro delle istruzioni, un altro registro (I) e due flip flop per la gestione delle interru-zioni, dei registri temporanei per l’uso dell’unità arimetico logica (ALU). A quest’ul-tima è associato il registro dei flags, nei quali viene memorizzato il tipo di risultato (ri-porti, tipo di operazione, segno, parità, zero ...).

Il trasferimento dei dati tra i registri e verso l’esterno avviene attraverso un bus daticostituito da 8 linee su cui il registro abilitato può porre il suo contenuto, e dal quale ilregistro selezionato può riceverlo, ovviamente sotto il controllo del generatore di se-quenze che provvede alla gestione dei cicli di fetch e di esecuzione. La linea marcatain nero rappresenta il bus interno dei segnali di controllo dei vari dispositivi (mux, de-coder, registri ecc.) del microprocessore.

H3.3 Modello di HarvardNei microprocessori con questa architettura il trasferimento dei codici di istruzione av-viene tramite un bus diverso da quello usato per il trasferimento di dati tra registri e conl’esterno.

La figura H3.4 riporta come esempio di questa architettura lo schema funzionaledel MicroChip 12F510, uno dei tanti processori RISC (Reduced Instruction Set

Flash

1k x 12

10-11 Data Bus

Direct Addr

RAM Addr

Indirect

Addr

Addr MUX

RAM

38 bytes

File

Registers

8 GPIO

GP0/ICSPDAT

GP1/ICSPCLK

GP2

GP3

GP4

GP5

C1IN+

C1IN–

AN0

AN1

AN2

C1OUT

9

5-75

8

3

8

Program

Memory

Instruction

Decode &

Control

Timing

Generation

Device Reset

Timer

Power-on

Reset

Watchdog

Timer

Internal RC

Clock

OSC1/CLKIN

OSC2

MCLR

T0CKI

8-bit ADC

Comparator

CV REF

VDD, VSS

Program Counter

STACK 1

STACK 2

Program

Bus

Instruction Reg

FSR Reg

STATUS Reg

MUX

ALU

W Reg

Timer0

12

Figura H3.4Esempio dimicrocontrollorerealizzato secondoil modello diHarvard.


Computer) cioè con un set di istruzioni ridotto, per applicazioni al controllo di sistemi.Nella figura si notano a sinistra un bus di 12 linee su cui viaggiano le istruzioni prele-vate dalla memoria di programma, e a destra un bus di 8 linee per la trasmissione di datitra i registri, la RAM e il dispositivo di I/O.

Come in altri microcontrollori qui la memoria di programma è integrata al suo in-terno; è una memoria FLASH in cui l’utilizzatore inciderà il programma adatto al con-trollo da realizzare. Si notano in particolare un registro puntatore alla memoria di pro-gramma, il registro delle istruzioni, un dispositivo di controllo delle sequenze di fetche di esecuzione (i cui segnali di controllo sugli altri componenti sono da sottintendere),i registri dello stack, una RAM interna, la ALU e il registro dei FLAG.

L’integrato dispone anche di un insieme di dispositivi di conteggio e di interfaccia-mento e di un insieme di 10 registri dedicati al controllo delle operazioni interne everso le periferiche.

Il registro FSR, File Select Register, indirizza la parte di memoria usata per i dati.

Il dispositivo è dotato inoltre di reset interno al power-on, oscillatore interno di pre-cisione, e di Watch-Dog, un sistema di sicurezza che, se non sollecitato, fa uscire daeventuali cicli senza fine (non voluti) allo scadere di un tempo determinato.

Le istruzioni del suo set sono in tutto 38, ciascuna con un codice di 12 bit. La frequenza del clock è di 8 MHz, e un ciclo macchina (fetch + esecuzione) dura

500 ns.

Ese

rcit

azio

ni



1. Descrivere le due principali fasi di funzionamento di una macchina a programma.

2. Delineare la struttura essenziale di una macchina a programma.

3. Dire in che cosa si differenziano l’architettura di Von Neumann e quella di Harvard

4. Dire in che cosa differiscono un dispositivo programmabile e una macchina che esegue programmi.



1. In un ciclo di fetch un microprocessore:

si predispone a eseguire l’istruzione il cui codice è nel registro IR e fa avanzare il contatore di programma.

copia il contenuto della memoria di programma nel registro delle istruzioni e si predispone all’esecuzionedell’istruzione acquisita.

fa avanzare il contatore di programma, acquisisce dalla memoria di programma l’istruzione da eseguire, sipredispone per eseguirla.

acquisisce il codice dell’istruzione da eseguire, fa avanzare il suo contatore di programma e si predispone pereseguire l’istruzione acquisita.

2. In un ciclo di esecuzione un microprocessore:

controlla alcuni dispositivi interni e periferici allo scopo di trasferire dati da un registro a un altro.

genera i segnali necessari per l’acquisizione del prossimo codice di istruzione.

genera la sequenza di segnali che corrisponde all’esecuzione dell’istruzione corrente e si predispone all’ac-quisizione del codice di istruzione successivo.

genera una sequenza di segnali corrispondente all’esecuzione dell’istruzione corrente.

3. In un processore con la struttura di Harvard:

i registri sono mappati all’interno della memoria dati.

le linee su cui si trasferiscono i dati sono distinte da quelle su cui si trasferiscono i codici delle istruzioni.

la memoria di programma è interna al microprocessore stesso.

i dati e le istruzioni viaggiano su un unico bus istruzioni.

4. Un processore con la struttura di Von Neumann:

ha molti registri tra cui un contatore di programma e uno delle istruzioni, e una ALU.

ha un unico bus per i dati e le istruzioni.

si serve di una memoria di programma esterna.

indirizza la memoria esterna mediante un bus degli indirizzi diverso dal bus dei dati.d

c

b

a

d

c

b

a

d

c

b

a

d

c

b

a

Test di verifica


539

H4

Data la complessità anche pratica di questa parte ci si limita qui ad una singolo proposta di la-voro; tuttavia, disponendo del materiale necessario sarebbe interessante riprendere l’esempio 2dell’unità H2.

H4.1 Operazioni manuali di scrittura e letturasu una memoria RAM

La figura H4.1 propone lo schema del circuito da realizzare. Lo studente deve innanzi tutto completare lo schema inserendo in esso il numero di

ciascun pin. La memoria utilizzata è la HM6116, la sua capacità è di 2048 byte.

VCC

1 k 1 k

6116

19 24

17

16

15

14

13

11

10

9

A10

A9

A8

A7

A6

A5

A4

A3

A2

A1

A0

CE

OE WE

GND

D7

VCC

D6

D5

D4

D3

D2

D1

D0

22

23

18 12

330

20

9368 9368 9368

21

1

2

3

4

5

6

7

8

74244

Figura H4.1Circuito di lettura e scrittura manuale in una memoria RAM.


Per l’indirizzamento e per l’inserimento dei dati sono stati utilizzati dei circuiti conswitch che nella posizione OFF portano gli ingressi al livello alto. I valori degli indi-rizzi assegnati sono resi visibili in esadecimale mediante decodifiche e display a 7 seg-menti, mentre i valori dei byte in uscita, o entranti, sono resi visibili mediante ungruppo di 8 LED.

Il buffer 3-state verrà abilitato solo nelle fasi di scrittura, mentre nelle fasi di letturasepara le linee di dato dalle connessioni con switch predisposte per l’inserimento deidati.

L’esercitazione si svolge in quattro fasi:

a) preparare e collaudare il circuito con 3 display a 7 segmenti che serve a imporre evisualizzare l’indirizzamento della memoria;

b) preparare e collaudare il circuito con l’integrato 74244 che servirà per imporre oper leggere i dati nella memoria;

c) collegare l’integrato 6116 ai due circuiti precedentemente realizzati e alle linee peril controllo di CE, OE e WE;

d) prove di scrittura in memoria e successiva lettura dei dati precedentemente inseriti.

In questa ultima fase l’inserimento dei dati deve seguire, anche se con i tempi con-sentiti alle operazioni manuali, le sequenze proposte dai timing, così inizialmente CE,WE e OE vanno disattivati ponendoli a livello alto (5 V), poi, nella fase di scrittura sideve predisporre un indirizzo, predisporre un dato, quindi attivare CS, e WE; infinedisattivare WE e CS.

L’operazione si ripete su diversi indirizzi. Infine si accede in lettura alle locazionidi memoria precedentemente scritte: si predispone l’indirizzo, si attivano CE e OE. Ildato precedentemente inserito viene visualizzato sui LED. Si disattivano OE e CE.

Si propone di realizzare in memoria la seguente tabella H4.1 e poi in fase di letturadi indirizzare le stesse locazioni e verificare la corrispondenza tra il dato uscente equello che vi era stato inserito.

Lo studente relazioni brevemente sulle osservazioni effettuate durante le fasi di col-laudo delle varie parti e sulle procedure seguite durante la scrittura e la lettura dellaRAM.

Tabella H4.1

Dati scritti/lettiin RAM.

Addr Data (WR) Data (RD)

000 AA

001 BB

002 CC

003 DD

0A0 7C

0A1 7D

0A2 7E

0A3 7F

E00 82

E01 83

E02 84

E03 85

Soluzioni

541

A1 Grandezze elettricheQuesiti a scelta multipla

1) b

2) a

3) b, c

4) a, d

5) c

6) a

A2 Bipoli elettrici e loro collegamentiQuesiti a scelta multipla

1) c

2) b

3) a

4) c

5) b

6) b

7) c

8) d

9) c

10) b

11) a

C1 Reti capacitivea regime costanteQuesiti a scelta multipla

1) b

2) d

3) a

4) c

5) a

6) c

7) b

8) d

9) d

10) a

D2 Interazioni tra circuitielettrici e campimagneticiQuesiti a scelta multipla

1) b

2) a

3) c

4) b

5) d

E1 Gli ambiti dell’elettronicaQuesiti a scelta multipla

1) c

2) b

3) d

4) b

5) c

E2 Variabili binarie,operatori logicielementari, porte logicheQuesiti a scelta multipla

1) c

2) d

3) c

4) c

5) c

E3 Il laboratoriodi elettronica digitaleQuesiti a scelta multipla

1) a

2) a

3) d

4) d

Soluzioni542

E4 Sistemi di numerazioneQuesiti a scelta multipla

1) c

2) d

3) a

4) c

5) b

6) d

7) b

8) d

9) a

10) d

11) b

F1 Algebra di Boolee circuiti logiciQuesiti a scelta multipla

1) c

2) d

3) a

4) b

5) d

6) a

7) d

8) d

9) c

10) a

11) b

12) d

13) a

14) c

F2 Sviluppo e realizzazione di funzioni booleaneQuesiti a scelta multipla

1) a

2) d

3) b

4) d

5) d

6) b

7) d

8) d

9) d

10) a

11) b

12) d

F3 Sintesi di formealgebriche minime per lefunzioni booleaneQuesiti a scelta multipla

1) d

2) d

3) b

4) d

5) b

6) c

7) a

8) c

9) b

10) c

F4 Circuiti combinatoriintegrati di baseQuesiti a scelta multipla

1) b

2) b

3) a

4) b

5) c

6) d

7) a

8) b

9) c

10) d

11) c

12) b

13) a

G1 Circuiti sequenzialidi base: latch e flip-flopQuesiti a scelta multipla

1) d

2) c

3) b

4) a

5) d

6) c

7) d

8) a

9) d

10) c

G2 Circuiti generatoridi segnali impulsiviQuesiti a scelta multipla

1) d

2) c

3) b

4) a

5) d

6) c

7) b

8) a

9) d

10) c

Soluzioni 543

G3 Contatori e registria scorrimentoQuesiti a scelta multipla

1) d

2) c

3) b

4) a

5) d

6) c

7) b

8) b

9) b

10) a

G4 Contatorie shift register integratiQuesiti a scelta multipla

1) d

2) c

3) b

4) a

5) d

6) c

7) b

8) a

9) d

10) c

H1 MemorieQuesiti a scelta multipla

1) d

2) c

3) b

4) a

5) d

H2 Dispositivi logiciprogrammabili (PLD)Quesiti a scelta multipla

1) d

2) c

3) b

4) a

H3 Dispositivi logiciesecutori di programma,microprocessoriQuesiti a scelta multipla

1) d

2) c

3) b

4) b

tommaso

Typewriter

ti

GAETANO CONTE MATTEO CESERANI EMANUELE … di elettrotecnica ed elettronica 1... · esercizi e test...

Documents

Transcript of GAETANO CONTE MATTEO CESERANI EMANUELE … di elettrotecnica ed elettronica 1... · esercizi e test...