Famiglie Logiche 1 - Politecnico di...

Elettronica II - Dante Del Corso - Gruppo B - 7 n. 1 - 01/11/97

ELETTRONICA II

• Lezioni: Prof. Dante Del CorsoProf. Pierluigi Civera

• Esercitazioni e laboratorio:Ing. Claudio Sansoe’

Politecnico di Torino

• Lezioni Gruppo B rev 7


Gruppo B: famiglie logiche

• Comportamento “esterno”

Caratteristica di Ingresso/Uscita

Parametri elettrici e famiglie logiche

• Struttura interna

Tipi di ingressi e di uscite

Circuiti per porte logiche

• Interfacciamento statico e dinamico


Famiglie logiche 1

• Caratteristica Ingresso/Uscita di inverter

• Stati logici e livelli elettrici

• Parametri statici di porte logiche

Tensioni di ingresso e di uscita

Correnti di ingresso e di uscita


Riferimenti al testo

• Millman-Grabel:

Cap. 6: Basic logic circuits

6.4: Logic gate characteristic

• Nicoud:

Cap. 1: Tecnologie dei circuiti integrati

1.1: Elementi elettronici


Esperimento con invertitore logico

• Applichiamo una tensione variabile all’ingressoe misuriamo la tensione in uscita

• Si ottiene la caratteristica ingresso/uscita

VVOVI


Esperienza di Laboratorio

Caratteristica ingresso-uscita

di un invertitore logico


Stati logici e livelli elettrici

• Gli stati logici (0,1) sono rappresentatimediante grandezze elettriche(tensioni: V)

stato 0 : livello elettrico basso (VL)

stato 1 : livello elettrico alto (VH)


Invertitore logico

• Comportamento elettrico(dalla caratteristica di Ingresso/Uscita)

un livello basso all’ingressogenera livello alto in uscita 0 : 1

un livello alto all’ingressogenera livello basso in uscita 1 : 0

soddisfa la tabella di verita’ dell’inverter


Uscita delle porte logiche

Uscita a livello alto: VO ~ VH

Uscita a livello basso: VO ~ VL

VH

VL

VOlivello alto

livello basso


Ingressi delle porte logiche

VI > VT: Ingresso a livello alto

VI < VT: Ingresso a livello basso

livello alto

livello basso

VT

VI


Collegamento di porte logiche

livello alto

livello basso

VT

VH

VL

VOVI


Situazione reale per le uscite

• La tensione di uscita dipende dal carico

• I costruttori di porte logiche non possonogarantire un valore precisoper la tensione di uscita negli stati H e L

• Viene garantito il campo di valori per VO:

stato basso: VO < VOL

stato alto: VO > VOH


tensioni di uscita alte

tensioni di ingressosicuramente “basse”

tensioni diuscita basse

tensioni di ingressosicuramente “alte”

VI

VO

VOH

VOL

VIHVIL


livello alto

livello basso

VT

VH

VL

VOVI


livello alto

livello basso

VT

VOVI

VOH

VOL


Compatibilita’ tra porte

• una uscita a “0” fornisce una tensione < VOL

tutti gli ingressi collegati devono interpretarequesta tensione come stato “0”

• una uscita a “1” fornisce una tensione > VOH

tutti gli ingressi collegati devono interpretarequesta tensione come stato “1”


Campi di ingresso e uscita effettivi

• La tensione di uscita rimane entro valoricompresi tra massa e alimentazione:

GND < VO < VAL

• La tensione di ingresso deve essere compresaentro un campo tale da non danneggiare ildispositivo

VIMIN < VI < VIMAX


livello alto

livello basso

Campo ammessoper le tensioni di ingresso

VIMIN

VIH

VIL

V

VOH

VOL

VIMAXVAL

GND

ingressouscita


Alterazioni del segnale

• Nel passaggio da una uscita agli ingressi adessa collegati, il segnale puo’ subire modifiche(disturbi, rumore, cadute di tensione, ...)

tempo

VO

VI


VIH

VIL

VOH

VOL

VOVI

stato logiconon definito


Margine di rumore

• La differenza tra VOH e VIH , e tra VOLe VILgarantisce che lo stato logico vengainterpretato correttamente anche se latensione in uscita da una porta si modifica(disturbi, cadute di tensione, ..)

• Questa differenza e’ il

margine di rumore


Ricostruzione di segnali digitali

• Se la alterazione e’ inferiore al margine dirumore, lo stato logico del segnale vienerecuperato correttamente

• Tensioni intermedie tra VIL e VIH possonoessere interpretate come stati logicidifferenti dalle varie porte

vanno evitate !


VI

VO

VOH

VOL

VIHVIL VIN

tensioni di ingressoindeterminate

A

B

VIL < VIN < VIH

A

BVIN


Ricostruzione di segnali digitali

USCITA

VIH

VIL H L H ? ? ?

VI

VO

VO VI

INGRESSO


Caratteristica di I/O

VI

VO

VOH

VOL

VIL

zona con A = |∆VO/∆VI| > 1;la porta “amplifica” il segnale

VIH


Perche’ A > 1

A > 1

A < 1

A A A A

AAAA

1

0


Analisi della caratteristica I/O

• stati logici e livelli elettrici

• definizione di un primo gruppo di parametrielettrici statici: VIL VIH VOL VOH

• compatibilita’ tra porte

• margine di rumore

• campi effettivi di funzionamento

• ricostruzione di segnali logici


Correnti di ingresso e di uscita

Circuito equivalente semplificato per due porte in cascata

corrente che circolanell’uscita di A enell’ingresso di B

I

RO

A B

RI


Correnti di uscita

• Lo stadio di uscita e’ in grado di forniretensioni corrette solo se non viene caricatoeccessivamente, cioe’ se la corrente IO e’inferiore a valori prefissati:

per VO > VOH deve essere IO < IOH;

per VO < VOL deve essere IO < IOL;

(la disuguaglianza vale in modulo)


Correnti di ingresso

• Lo stadio di ingresso costituisce un caricoe assorbe una corrente II; se la tensione diingresso e’ nel campo di valori previsti, ilcostruttore garantisce il valore massimo diquesta corrente:

per VI > VIH II < IIH;per VI < VIL II < IIL;

(la disuguaglianza vale in modulo)


Effetto delle correnti

caduta di tensione sulla resistenza di uscita RO

IRO

VAL

GND

VO V’O IIH

IIL


VAL

GND

IIL

VAL

GNDIIHVU = VOH

VAL

VU = VOL

GND

IOH

IOL


Segno delle correnti

• Secondo la convenzione di segno degliutilizzatori, sono positive le correnti entranti;

quindi:

stato alto stato basso

IOH < 0 IIH > 0 IOL > 0 IIL < 0


Parametri elettrici di circuiti logici

• Analizzando il comportamento della portalogica piu’ semplice (inverter), e’ stata definitauna serie di parametri elettrici che nedescrivono il comportamento

• Questi parametri sono indicati nei cataloghi pergruppi omogenei di circuiti logici.

• Circuiti logici con parametri elettrici omogeneiformano una FAMIGLIA LOGICA

Famiglie Logiche 1 - Politecnico di...

Documents

Transcript of Famiglie Logiche 1 - Politecnico di...