Circuito Invertitore (1) - INFN · per aumentare ulteriormente la velocità di funzionamento. Tutte...

Corso Fisica dei Dispositivi Elettronici Leonello Servoli

1

Circuito Invertitore (1)Implementazionedella funzioneNOT in logicapositiva

V(1) = 12 VoltsV(0) = 0.2 Volts

VR = -12 Volts


1

Circuito Invertitore (2)Se l’ingresso v i è nello stato 0 (V=0 Volts) il transistor è in interdizione Infatti: vi – VE = 0 la giunzione BE è polarizzata

inversaInoltre: vi –I1R1 –I2R2 = VR ; I1=I2+IB Se IB = 0 I2=I1 = (vi-VR)/(R1+R2) = 12/115 A ≅ 0.1 A

VB = vi-I1R1 = 0-12/115*15 = 180/115 ≅ -1.5 Volts

VB – VCC = -1.5 – 12 Volts = -13.5 Volts BC è polarizzata inversa IC = 0 vo = VCC = V(1)


1

Circuito Invertitore (3)Se l’ingresso v i è nello stato 1 (V=12 Volts) il transistor è in saturazionePer verificare l’ipotesi se è vera, IB > IB(min) = IC/hFE

In saturazione: VCE= 0.2 Volts,VBE = 0.8 Volts ;IC = (VCC-VCE(sat))/RC = 5.36 mA IB(min) = IC/hFE = 5.36/30 mA = 0.179 mAI1 = (vi-VBE)/R1 = 0.747I2 = (VBE – VR)/R2 = 0.128 mAIB = I1-I2 = 0.619 mA > 0.179 mA = IB(min)

È verificata la saturazione vo = VCE = 0.2 =V(0)


1

Simulazione invertitore BJTInvertitore

vi

Vout

2.2kR3

Q2N2222Q1100k

R2

V1

-12 V2

1.5k

R1V3


1

Porta NAND DTL Porta NAND realizzatain logica positiva con tecnologia DTL (Diode-Transistor-Logic)

V(1) = 12 VoltsV(0) = 0.2 Volts

VR = -12 Volts


1

Simulazione NAND DTL (1)

Vand

15kR5

12 V5

15k

R6

-12 V6

100kR7

Q2N2222Q1

2.2kR3

Vout

10

R4V2

Vc

D2

D1N4148

10

R2V1

Vb

D1

D1N4148D3

D1N4148Va

V3

10

R1

12 V4


1

Problemi tecnici del NAND DTL1) Il capacitore C1 necessario per migliorare il tempo

di risposta dell’invertitore (aiuta a svuotare la base dai portatori minoritari di carica quando si passa da uno stato logico all’altro, cioè dalla saturazione all’interdizione. 2) È più facile integrare diodi e transistor che resistenze e capacità in un circuito integrato.3) Sono necessarie due sorgenti di potenziale (+12 V e –12 V oltre al valore di riferimento 0 V)

Importante modificare lo schema elettrico.


1

NAND DTL modificata (1)Porta NAND realizzatain logica positiva con tecnologia DTL (Diode-Transistor-Logic) modificata (diodi al posto di resistenza e capacità sull’ingressoal transistor)

V(1) = 5.0 VoltsV(0) = 0.2 Volts

VCC = 5.0 Volts


1

NAND DTL modificata (2)

a) Eliminato il condensatore C1

c) Ridotti il numero delle resistenze ed il loro valore massimo (max 5 kΩ contro i 100 kΩ di prima)

c) Una sola sorgente di potenziale +5 V (minore delleprecenti minore potenza dissipata)


1

Funzione AND Cablato


1

Famiglia HTL (1)La famiglia High Threshold Logic ha le seguenti caratteristiche: Tensione di alimentazione maggiore (VCC = 15 V)

(per aumentare il margine di rumore a 7 Volts) Valori delle resistenze più elevati

(per mantenere costante la corrente, ossia la dissipazione di potenza)

Diodo D2 sostituito con Diodo Zener(per sostenere una d.d.p. più elevata)

Tempi di propagazione di circa 100 ns(a causa delle resistenze più elevate)

Maggiore stabilità in funzione della temperatura.


1

NAND HTL (2)


1

Funzione di trasferimento NAND HTL


1

Famiglia DCTL La famiglia Direct-Coupled Transistor Logic ha le seguenti caratteristiche:

1) Assenza di diodi e di capacità;

2) Resistenze ridotte al minimo;

3) Necessaria una sola sorgente di potenziale.


1

DCTL NOR


1

Funzione di Trasferimento NOR DCTL


1

Vantaggi Famiglia DCTL

•È necessaria solo una sorgente VCC a basso voltaggio (anche 1.5 Volts possono bastare)

•Si possono usare transistor con bassi valori di tensione di rottura (Breakdown Voltage)

•Bassa potenza dissipata


1

Problemi Famiglia DCTL (1)• Tutte le correnti di saturazione inverse si sommano ed attraversano RC:

può verificarsi un calo di tensione ai capi di RC che impedisce ai transistor Q1, … Qn di entrare in saturazione.

• La corrente di base è circa uguale a quella di collettore[se VCC >> VCE(sat) e VCC >> VBE (sat) ]

tempi lunghi per la rimozione delle cariche dalla regione di svuotamento durante un cambiamento dello stato del segnale.


1

Problemi Famiglia DCTL (2)

•Bassi margini di rumore (0.6 volts tra livello alto e quello basso)

•Le basi dei transistor di fan out sono collegate assiemee poiché c’è sempre una piccola differenza tra transistoranche della stessa famiglia (es. VCE(sat) = 0.74 - 0.76 Volts) la corrente può scegliere preferenzialmente una delle vie di fan-out piuttosto che ripartirsi equamente tra tutte (accaparramento della corrente)


1

Famiglia RTL

Per superare alcuni dei problemi della famiglia DCTL la famiglia Resistor-Transistor Logic adotta l’accorgimento di inserire resistenze tra le basi ed i segnali;

È possibile aumentare la tensione di alimentazione con la conseguenza di aumentare la tolleranza al rumore e di diminuire l’importanza dell’omogeneità dei transistor, al prezzo di aumentare la potenza dissipata.


1

RTL NOR


1

Funzione di Trasferimento NOR RTL (1)


1

Funzione di Trasferimento NOR RTL (2)

Dipendenza dalla temperatura:

-55 °C = limite inferiore di funzionamento

+ 25°C = temperatura ambiente

+125°C = limite superiore di funzionamento


1

Famiglia TTL

La famiglia TTL (Transistor-Transistor-Logic)cerca di eliminare tutte le componenti che non sianotransistor nella realizzazione delle porte logiche.

Inoltre vuole aumentare la velocità di funzionamentodi una singola porta.


1

Porta NAND TTL

Diodo


1

Limiti delle porte DTLVelocità di funzionamento, cioè velocità di transizione tra livelli logici. Il maggior problema:

Se T3 è in saturazione (ingresso Vi = V(1))e Vi diventa = V(0), che T3 cerca di andarein interdizione.Tuttavia occorre rimuovere la carica nella base di T3E questo può avvenire solo attraverso Rb o correnti di ricombinazione. tempi di circa 100 ns.


1

Funzionamento porte TTL (1)Idea di base: collegare alla base di T3 il transistor T1rendendo possibile uno svuotamento molto più veloce delle cariche immagazzinate nella base di T3.

Il meccanismo prevede che:

Vi = V(1) base-emettitore di T1 polarizzata inversamente base-collettore di T1 polarizzata direttamente Transistor T3 in saturazione.

Vi = V(0) base-emettitore di T1 polarizzato direttamente base-collettore di T1 polarizzato direttamente Transistor T3 in interdizione


1

Funzionamento porte TTL (2)Porta DTL: se T3 è saturo VBE = 0.75 VoltsLa corrente di base se il diodo D è interdetto è: Iv = VBE /Rb = 0,75/2 KΩ = 0,38 mA

Porta TTL: se Vi = V(0) Ib1 = (VCC-VBE(sat))/R = 1,1 mA

Inizialmente T1 è in regione attiva VCE1 = 0,75 VoltsLa corrente I = hFEIb1 = 30*1,1 mA = 33 mA

Rapporto tra i tempi: 33/0,38 100 volte più veloce.


1

Porta TTL di base


1

Fabbricazione transistor a emettitore multiplo


1

Funzione di trasferimento NAND TTL


1

Famiglia ECL (1)La famiglia ECL (Emitter Coupled Logic) viene introdottaper aumentare ulteriormente la velocità di funzionamento.

Tutte le famiglie viste finora usano dei transistor chelavorano nella regione di saturazione (RTL, DTL, TTL).È possibile disegnare un dispositivo che invece usi lazona attiva e l’interdizione?

Problema fondamentale: L’intervallo di valori che copre la regione attiva è molto limitato (alcuni decimi di volt) e basta poco per sbilanciare il dispositivo e farlo uscire dalla regione attiva.


1

Famiglia ECL (2)


1

Famiglia ECL (3)Soluzione:Cellula base: Coppia Differenziale con gli emettitori dei due transistor Q1 e Q2 collegati assieme

Principio di funzionamento:La base di Q2 viene mantenuta ad una tensione di riferimento fissa VR, mentre alla base di Q1 si applicail segnale di ingresso Vi.

Se Vi < VR, T1 è interdetto e la corrente passa per Q2.Se Vi > VR, T2 è interdetto e la corrente passa per Q1.


1

Caratteristiche porte ECLDifferenza tra i due stati logici: 0,8 V.

Larghezza regione di transizione: 0,150 V.

Margine di rumore: 0,34 V.

Fan-out tipico: > 25 (anche 250).

Velocità di funzionamento: 0.75 - 2 ns + carico capacitivo.

Dipendenza dalla temperatura: molto bassa a causadella simmetria del circuito.


1

Porta OR-NOR ECL (1)

T1a T1b T1c


1

Porta OR-NOR ECL (2)T2 = transistor di riferimento

T1a, T1b, T1c = linee di ingresso dei segnali

T3 e T4 : transistor di uscita per l’adattamento del livello del segnale di uscita a quello di ingresso.

VCC = 0 VoltsVEE = - 5,2 Volts = tensione di alimentazioneVR = -1,175 Volts = tensione di riferimento


1

Porta OR-NOR ECL (3)Le tensioni che definiscono i vari modi di funzionamentodi un transistor tipico per una porta ECL sono (a temperatura ambiente):

Vγ = 0,70 Volts: tensione di sogliaVBE (attiva) = 0,75 Volts: regione attivaVBE (sat) = 0,80 Volts: saturazione

La variazione di tensione necessaria per passare da uno stato all’altro è molto piccola (0,1 Volts)


1

Porta OR-NOR ECL (4)

V(1)V(0)

-0,76 V = V(1)-1,58 V = V(0)


1

Porta OR-NOR ECL (5)Se VB1a è nello stato V(1), allora T1 è ON e T2 è OFF.

VC2 = VB4 = 0 Volts = V(0)

Se VBE4 = - 0,75 Volts, IE4 = (VBE4 –VEE )/1,5 kΩ = 3 mA

Poichè hFE = 100 per transistor in famiglie ECLIB4 = IE4/(hFE +1) = 0,03 mA. VC2= VB4/RC2= - 0,01 V

Vo2 = - 0,75 - 0,01 = - 0,76 Volts = livello alto = V(1)


1

Porta OR-NOR ECL (6)Se VB1a diminuisce per tendere a V(0), allora T1 è OFFe T2 ON VE = VRc - VBE2 (attiva) = -1,925 Volts

Vo2= VB4–VBE4(attiva) = -1,58 Volts = livello basso =V(0)

È verificata la funzione OR.

Se prendiamo invece il potenziale Vo1 abbiamo che si puòfare una analisi simile da cui si ricava che:

Se VB1a = V(0) Vo1= V(1) ; se VB1a = V(1) Vo1= V(0)

che verifica la funzione NOR.


1

Funzione di trasferimento OR-NOR ECL


1

Simulazione OR-NOR ECL

Reference

OR

OR prima


1

Es. di trasmissione segnale ECL

Circuito Invertitore (1) - INFN · per aumentare ulteriormente la velocità di funzionamento. Tutte...

Documents

Transcript of Circuito Invertitore (1) - INFN · per aumentare ulteriormente la velocità di funzionamento. Tutte...