Circuiti Sequenziali

• Elementi di memoria Stato del sistema

• Logic combinatoria Funzioni logiche a più ingressi e più uscite Ingressi: segnali dall’esterno Uscite segnali verso l’esterno Altri ingressi: Stato Presente Altre uscite: Stato Futuro

Combina-tionalLogic

Storage Elements

Inputs Outputs

StateNextState

Logica combinatoria• Aggiornamento dello stato

Stato futuro = f(Ingresso, Stato presente)• Uscita (Mealy)

Uscita = g(Ingressi, Stato presente)• Uscita (Moore)

Uscita = g(Stato presente)

Combina-tionalLogic

Storage Elements

Inputs Outputs

StateNextState

Circuiti Sequenziali

Temporizzazione

Istanti di aggiornamento dello stato

Sincroni• Gli elementi di memoria aggiornano lo stato solo in

determinati istanti definiti da un segnale di sincronismo (clock)• Gli ingressi agli elementi di memoria sono trascurati in tutti gli

altri istanti Asincroni

• Gli elementi di memoria possono cambiare lo stato in ogni istante, a seguito di variazioni degli ingressi agli elementi di memoria

Circuiti sequenziali sincroni

• Lo stato corrente al tempo t è memorizzato nei registri

• Lo stato futuro al tempo t+1 è una funzione logica dello stato presente e dell’ingresso al tempo t

• Le uscite al tempo t sono funzioni logiche dello stato al tempo t e (nel modello di Mealy) degli ingressi al tempo t.

Combina-tionalLogic

Inputs

StateNextState

Outputs

Storage Elements

CLK

AC

D Q

Q

C

D Q

Q

y

x A

B

CP

• A(t+1) = A(t)x(t) + B(t)x(t)

• B(t+1) = A(t)x(t)

• y(t) = x(t)(B(t) + A(t))

C

D Q

Q

C

D Q

Q'

y

xA

A

B

CP

Next State

Output

0

0

0

0

1

1

1

0

Tabella di Stato

Tabella a più ingressi:• Stato presente• Ingressi presenti

Tabella a più uscite• Stato futuro• Uscite

• A(t+1) = A(t)x(t) + B(t)x(t)

• B(t+1) =A (t)x(t)

• y(t) =x (t)(B(t) + A(t))

Present State

Next State x(t)=0 x(t)=1

Output x(t)=0 x(t)=1

A(t) B(t) A(t+1)B(t+1) A(t+1)B(t+1) y(t) y(t) 0 0 0 0 0 1 0 0 0 1 0 0 1 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 0 1 0

Diagrammi di stato

Rappresentazione grafica dell’evoluzione dello stato• Nodo per ogni stato• Arco direzionale per ogni possibile

evoluzione dello stato• Un etichetta per ogni arco per indicare la

configurazione degli ingressi corrispondente alla transizione di stato e per indicare il corrispondente valore dell’uscita

A B0 0

0 1 1 1

1 0

x=0/y=1 x=1/y=0

x=1/y=0x=1/y=0

x=0/y=1

x=0/y=1

x=1/y=0

x=0/y=0

Stati Equivalenti

Due stati sono detti equivalenti se per ogni possibile sequenza di ingresso:• le corrispondenti evoluzioni dello stato

sono equivalenti

• le corrispondenti sequenze di uscita sono identiche

S2 S3

1/00/1

1/0

0

S0/0 S1

1/0

0/1

1

0/1

Semplificazione degli stati

S2

1/0

0/0

S0 S1

1/0

0/1

1/0

0/1

0/0

S0 S1

1/0

0/1

1/0

Moore e Mealy

Mealy

Moore

0 1

x=1/y=1

x=1/y=0

x=0/y=0

x=0/y=0

1/0 2/1

x=1x=1

x=0

x=0

x=1

x=0

0/0

Moore e Mealy

Moore

Mealy

Present State

Next Statex=0 x=1

Output

0 0 1 0 1 0 2 0 2 0 2 1

Present State

Next State x=0 x=1

Output x=0 x=1

0 0 1 0 0 1 0 1 0 1

Diagramma logico

ClockReset

D

QC

Q

R

D

QC

Q

R

D

QC

Q

R

A

B

C

Z

Esempio 2

000

011 010

001100

101

110

111

ResetABC

Terms of Use

All (or portions) of this material © 2008 by Pearson Education, Inc.

Permission is given to incorporate this material or adaptations thereof into classroom presentations and handouts to instructors in courses adopting the latest edition of Logic and Computer Design Fundamentals as the course textbook.

These materials or adaptations thereof are not to be sold or otherwise offered for consideration.

This Terms of Use slide or page is to be included within the original materials or any adaptations thereof.