A.S.E.A.S.E. 17.17.11

ARCHITETTURA DEI SISTEMI ARCHITETTURA DEI SISTEMI ELETTRONICIELETTRONICI

LEZIONE N° 17LEZIONE N° 17

• Flip-Flop R-SFlip-Flop R-S• Variabili di statoVariabili di stato• Flip-Flop R-S con abilitazioneFlip-Flop R-S con abilitazione• D LatchD Latch• TemporizzazioniTemporizzazioni• Architettura MASTER - SLAVEArchitettura MASTER - SLAVE

A.S.E.A.S.E. 17.17.22

RichiamiRichiami

• Reti sequenzialiReti sequenziali– concetto di memoriaconcetto di memoria– anelli di reazioneanelli di reazione

• EsempioEsempio– Flip-Flop R-SFlip-Flop R-S

A.S.E.A.S.E. 17.17.33

Flip – Flop S-R alternativoFlip – Flop S-R alternativo

R

S Q

QSS RR QQ++ QQ

++

00 00 QQ QQ

00 11 00 11

11 00 11 00

11 11 -- --S

R

Q

Q

t

S Q

R Q

A.S.E.A.S.E. 17.17.44

Schema circuitaleSchema circuitale

R

S Q

Q

A.S.E.A.S.E. 17.17.55

SimboloSimbolo

S Q

R Q

A.S.E.A.S.E. 17.17.66

Tabella delle funzioni (delle Tabella delle funzioni (delle transizioni)transizioni)

SS RR QQ++ QQ++

00 00 QQ QQ

00 11 00 11

11 00 11 00

11 11 -- --

Stato successivo (Stato futuro)

Stato Presente

A.S.E.A.S.E. 17.17.77

Forme d’ondaForme d’onda

S

R

Q

Q

t

A.S.E.A.S.E. 17.17.88

Variabili di statoVariabili di stato• La capacità di “memorizzazione è legata La capacità di “memorizzazione è legata

agli anelli di richiusura interniagli anelli di richiusura interni– Variabili di stato Variabili di stato – Tante quante sono le richiusure “k”Tante quante sono le richiusure “k”– Stati interni 2Stati interni 2kk

R

S Q

QR’

Y

A.S.E.A.S.E. 17.17.99

Altre rappresentazioni del F- F Altre rappresentazioni del F- F [S-R][S-R]

R

S Q

R’

Y

R

SQ

QRS Q

Q

A.S.E.A.S.E. 17.17.1010

Flip – Flop S – R con abilitazioneFlip – Flop S – R con abilitazione

• Tabella delle funzioniTabella delle funzioni SchemaSchema

CkCk SS RR QQ++

QQ++

00 xx xx QQ QQ

11 00 00 QQ QQ

11 00 11 00 11

11 11 00 11 00

11 11 11 -- --

R

S

Q

Q

Ck

A.S.E.A.S.E. 17.17.1111

Flip – Flop SR “cloccato” 2Flip – Flop SR “cloccato” 2

A.S.E.A.S.E. 17.17.1212

Flip – Flop Flip – Flop D LATCHD LATCH

• Per Ck = 1 Per Ck = 1 – L’uscita Q segue l’ingresso DL’uscita Q segue l’ingresso D

• Per Ck = 0Per Ck = 0– L’uscita conserva lo stato precedenteL’uscita conserva lo stato precedente

• Tabella delle funzioniTabella delle funzioni SchemaSchemaCkCk DD QQ++

00 xx QQ

11 00 00

11 11 11

DQ

QCk

A.S.E.A.S.E. 17.17.1313

Tempi di propagazioneTempi di propagazione

A.S.E.A.S.E. 17.17.1414

Temporizzazione schematicaTemporizzazione schematica

A.S.E.A.S.E. 17.17.1515

Durata minima dell’impulso 1Durata minima dell’impulso 1

• Forme d’onda di una rete combinatoriaForme d’onda di una rete combinatoria

in

out

t

t

A.S.E.A.S.E. 17.17.1616

Durata minima dell’impulso 2Durata minima dell’impulso 2

• Forme d’onda di un Flip – Flop SRForme d’onda di un Flip – Flop SR

S

Q

t

t

t

t

R

Q

A.S.E.A.S.E. 17.17.1717

Durata minima dell’impulso 3Durata minima dell’impulso 3

A.S.E.A.S.E. 17.17.1818

Tempi di Setup e Hold 1Tempi di Setup e Hold 1

A.S.E.A.S.E. 17.17.1919

Tempi di Setup e Hold 2Tempi di Setup e Hold 2

A.S.E.A.S.E. 17.17.2020

Problema dell’instabilitàProblema dell’instabilità

• Presenza di anelli multipliPresenza di anelli multipli

• A causa dei ritardi sulle porte le uscite A causa dei ritardi sulle porte le uscite oscillanooscillano

R

S

01

Q

CkA 10

Q

1 1

1 0

01

1

0

A.S.E.A.S.E. 17.17.2121

Architettura MASTER - SLAVEArchitettura MASTER - SLAVE

MASTERMASTER SLAVESLAVE

R

S

Q

CkM

SS Q

QM

QM

CkS

RS

A.S.E.A.S.E. 17.17.2222

ConclusioniConclusioni

• Flip-Flop R-SFlip-Flop R-S• Variabili di statoVariabili di stato• Flip-Flop R-S con abilitazioneFlip-Flop R-S con abilitazione• Architettura MASTER - SLAVEArchitettura MASTER - SLAVE