A.S.E.A.S.E. 16.16.11

ARCHITETTURA DEI SISTEMI ARCHITETTURA DEI SISTEMI ELETTRONICIELETTRONICILEZIONE N° 16LEZIONE N° 16

• Reti combinatorie frequentiReti combinatorie frequenti• DecodificatoroDecodificatoro• CodificatoriCodificatori• MultiplexMultiplex• DemultiplexDemultiplex

• Tecniche strutturateTecniche strutturate• PLAPLA• ROMROM

• Porte Tri StatePorte Tri State

A.S.E.A.S.E. 16.16.22

RichiamiRichiami

• Porte logiche elementariPorte logiche elementari• Half AdderHalf Adder• Full AdderFull Adder

A.S.E.A.S.E. 16.16.33

Decodificatori (Decoders)Decodificatori (Decoders)

• Rete combinatoria che converte l’informazione Rete combinatoria che converte l’informazione codificata in una forma “più appropriata”codificata in una forma “più appropriata”

• EsempiEsempi– Decodificatore BCD – Sette SegmentiDecodificatore BCD – Sette Segmenti– Decodificatore n – 2Decodificatore n – 2nn

• In generale un decodificatore è una rete In generale un decodificatore è una rete combinatoria con “N” ingressi e “M” uscite con combinatoria con “N” ingressi e “M” uscite con M > NM > N

DEC

DEC

12

N

12

M

A.S.E.A.S.E. 16.16.44

Decodificatore 3 a 8Decodificatore 3 a 8con Abilitazionecon Abilitazione

EE aa bb cc 00 11 22 33 44 55 66 77

00 xx xx xx 00 00 00 00 00 00 00 00

11 00 00 00 11 00 00 00 00 00 00 00 a a b b cc

11 00 00 11 00 11 00 00 00 00 00 00 a a b cb c

11 00 11 00 00 00 11 00 00 00 00 00 a b a b cc

11 00 11 11 00 00 00 11 00 00 00 00 a b ca b c

11 11 00 00 00 00 00 00 11 00 00 00 a a b b cc

11 11 00 11 00 00 00 00 00 11 00 00 a a b cb c

11 11 11 00 00 00 00 00 00 00 11 00 a b a b cc

11 11 11 11 00 00 00 00 00 00 00 11 a b ca b c

A.S.E.A.S.E. 16.16.55

SchemaSchema

b b a a ccaaEE

ccbb

cc

aa

bb

00

11

22

33

44

55

66

77

A.S.E.A.S.E. 16.16.66

Codificatori Codificatori

• Rete combinatoria che converte l’informazione Rete combinatoria che converte l’informazione “in chiaro” in una forma “codificata”“in chiaro” in una forma “codificata”

• EsempiEsempi– Codifica GrayCodifica Gray– Codifica Decimale BCDCodifica Decimale BCD

• In generale un decodificatore è una rete In generale un decodificatore è una rete combinatoria con “N” ingressi e “M” uscite con combinatoria con “N” ingressi e “M” uscite con M < NM < N

COD

COD

12

M

12

N

A.S.E.A.S.E. 16.16.77

Decimale - BCDDecimale - BCD

00 11 22 33 44 55 66 77 88 99 dd cc bb aa

11 00 00 00 00 00 00 00 00 00 00 00 00 00

00 11 00 00 00 00 00 00 00 00 00 00 00 11

00 00 11 00 00 00 00 00 00 00 00 00 11 00

00 00 00 11 00 00 00 00 00 00 00 00 11 11

00 00 00 00 11 00 00 00 00 00 00 11 00 00

00 00 00 00 00 11 00 00 00 00 00 11 00 11

00 00 00 00 00 00 11 00 00 00 00 11 11 00

00 00 00 00 00 00 00 11 00 00 00 11 11 11

00 00 00 00 00 00 00 00 11 00 11 00 00 00

00 00 00 00 00 00 00 00 00 11 11 00 00 11

98

7654

7632

97531

d

c

b

a

A.S.E.A.S.E. 16.16.88

Codice Gray Codice Gray

• ProprietàProprietà– Lo stato “N” differiscono da quello “N-1” per Lo stato “N” differiscono da quello “N-1” per

un solo bitun solo bit

• Codice Gray a N bit Codice Gray a N bit – C.G. a N-1 preceduto da 0 C.G. a N-1 preceduto da 0 – + C. G. a N-1 invertito preceduto da 1+ C. G. a N-1 invertito preceduto da 1

• Chiamato anche CODICE INVERSOChiamato anche CODICE INVERSO• Viene utilizzato nelle macchine a Viene utilizzato nelle macchine a

controllo numericocontrollo numerico

A.S.E.A.S.E. 16.16.99

Codice GRAY a 4 bitCodice GRAY a 4 bit

QDQD QCQC QBQB QAQA GG33G2G2 G1G1 G0G0

00 00 00 00 00 00 00 00 0011 00 00 00 11 00 00 00 1122 00 00 11 00 00 00 11 1133 00 00 11 11 00 00 11 0044 00 11 00 00 00 11 11 0055 00 11 00 11 00 11 11 1166 00 11 11 00 00 11 00 1177 00 11 11 11 00 11 00 0088 11 00 00 00 11 11 00 0099 11 00 00 11 11 11 00 11AA 11 00 11 00 11 11 11 11BB 11 00 11 11 11 11 11 00CC 11 11 00 00 11 00 11 00DD 11 11 00 11 11 00 11 11EE 11 11 11 00 11 00 00 11FF 11 11 11 11 11 00 00 00

A.S.E.A.S.E. 16.16.1010

Tabelle di VeritàTabelle di Verità

0000

0011

1111

1100

0000

0011

1111

11 11 11 11

1100

11 11 11 11

D C

BAG3

0000

0011

1111

1100

0000

0011

11 11 11 11

1111

1100

11 11 11 11

D C

BAG2

0000

0011

1111

1100

0000

11 11

0011

11 11

1111

11 11

1100

11 11

D C

BAG1

0000

0011

1111

1100

0000

11 11

0011

11 11

1111

11 11

1100

11 11

D C

BAG0

132

10

nnn QQGDGDCDCDCG

CBCBCBGBABABAG

A.S.E.A.S.E. 16.16.1111

MultiplexMultiplex

• Rete combinatoria con 2N ingressi una Rete combinatoria con 2N ingressi una uscita e N ingressi di controllouscita e N ingressi di controllo

• In uscita viene presentato l’ingresso K, In uscita viene presentato l’ingresso K, dove K corrispondente al numero dove K corrispondente al numero decodificato relativo agli N ingressi di decodificato relativo agli N ingressi di controllocontrollo

MUX

MUX

1 2

U

12

2N

N

A.S.E.A.S.E. 16.16.1212

MUX 4 a 1MUX 4 a 1

aa

bb 11

22

33

00

11

22

33

00

33

11

22

00

UU

A.S.E.A.S.E. 16.16.1313

DemultilexDemultilex

• Rete combinatoria con 1 ingresso 2Rete combinatoria con 1 ingresso 2NN uscite e N ingressi di controllouscite e N ingressi di controllo

• L’ingresso viene convogliato sill’uscita L’ingresso viene convogliato sill’uscita K, dove K corrispondente al numero K, dove K corrispondente al numero decodificato relativo agli N ingressi di decodificato relativo agli N ingressi di controllocontrollo

DEM

DEM

1 2

U

12

2N

N

A.S.E.A.S.E. 16.16.1414

PLAPLA

• Tutte le funzioni combinatorie possono Tutte le funzioni combinatorie possono essere realizzate come somme di essere realizzate come somme di prodotti prodotti

• AND – ORAND – OR• Tecnica di progettazione strutturata:Tecnica di progettazione strutturata:

– Piano AND Piano AND – Realizza i termini di prodotto necessariRealizza i termini di prodotto necessari

– Piano ORPiano OR– Realizza le somme secondo le uscite desiderateRealizza le somme secondo le uscite desiderate

• In ingresso al piano AND ci sono tutti gli In ingresso al piano AND ci sono tutti gli ingressi dritti e negatiingressi dritti e negati

A.S.E.A.S.E. 16.16.1515

SchemaSchema

b b a a ccaa ccbb

XX YY ZZ

A.S.E.A.S.E. 16.16.1616

ROMROM

• PLA con il pano AND completo PLA con il pano AND completo – decodificatore N – 2decodificatore N – 2NN

• Ciascuna uscita del piano AND abilita Ciascuna uscita del piano AND abilita una particolare configurazione delle una particolare configurazione delle usciteuscite

• Esistono ROM programmabili dall’utenteEsistono ROM programmabili dall’utente– PROMPROM

• Con una PROM con N ingressi e Word di Con una PROM con N ingressi e Word di M bitM bit

A.S.E.A.S.E. 16.16.1717

CONFLITTOCONFLITTO

• ATTENZIONE !!!ATTENZIONE !!!• Non è possibile collegare insieme due Non è possibile collegare insieme due

usciteuscite

• Elettricamente si ha un CORTOCIRCUITOElettricamente si ha un CORTOCIRCUITO• Logicamente non risulta definito il valoreLogicamente non risulta definito il valore

– (almeno in alcuni casi)(almeno in alcuni casi)

NO !!

A.S.E.A.S.E. 16.16.1818

Uscita TRI - STATEUscita TRI - STATE

• Si introduce un novo stato logicoSi introduce un novo stato logico• ALTA IMPEDENZA “Z”ALTA IMPEDENZA “Z”• Più uscite Tri – State possono essere Più uscite Tri – State possono essere

connesse in paralleloconnesse in parallelo• Si deve garantire che logicamente sia Si deve garantire che logicamente sia

possibile abilitarne solo una alla voltapossibile abilitarne solo una alla volta

A.S.E.A.S.E. 16.16.1919

Buffer Tri - StateBuffer Tri - State

• InvertenteInvertente

• Non invertenteNon invertente

S

in out1

S

in out2

SS inin outout

11

outout22

00 00 ZZ ZZ

00 11 ZZ ZZ

11 00 11 00

11 11 00 11

0 1 z

A.S.E.A.S.E. 16.16.2020

EsempioEsempio

• Multiplex 4 a 1Multiplex 4 a 1

Decoded 2 to 4

D1

b

a

UD2

D3

D4

A.S.E.A.S.E. 16.16.2121

ConclusionConclusion

• Reti combinatorie frequentiReti combinatorie frequenti• CodificatoreCodificatore• DecodificatoreDecodificatore• MultiplexMultiplex• DemultiplexDemultiplex

• Tecniche strutturate di realizzazione di Tecniche strutturate di realizzazione di reti combinatoriereti combinatorie

• PLAPLA• ROMROM

• Porte Tri – StatePorte Tri – State