Analisi NAND 2-input

14

Click here to load reader

description

Analisi della porta Nand con spyce

Transcript of Analisi NAND 2-input

Page 1: Analisi NAND 2-input

UNIVERSITA’ DEGLI STUDI DI ROMA “TOR VERGATA”

Analisi di una porta NAND a due ingressi

Emanuele Duca

Anno Accademico 2006/2007

Page 2: Analisi NAND 2-input

Introduzione

• Caratteristiche dei MOS utilizzati

• Progetto della NAND 2

• Analisi del tempo di ritardo

• Analisi della capacità di ingresso

• Analisi della potenza dissipata

• Analisi delle curve statiche

Page 3: Analisi NAND 2-input

Proprietà dei MOS

• NMOS• L=2U• W=3U• AD=6e-12

•AS=6°-12•PD=12U•PS=12U

Caratteristiche statiche NMOS Caratteristiche statiche NMOS-gds

Page 4: Analisi NAND 2-input

Progetto NAND 2

In1 In2 Out

0 0 1

0 1 1

1 0 1

1 1 0

Schema e Risultati della porta

Page 5: Analisi NAND 2-input

Tempo di Ritardo

Modello di ritardo lineare

Caso 1 Caso 2

Per valutare i tempi di salita e discesa è opportuno, date le caratteristiche della NAND fissare un ingresso a 1 e far variare l’altro.

Page 6: Analisi NAND 2-input

Tempo di Ritardo

E’ possibile quindi caratterizzare 2 tempi di salita e 2 tempi di discesa, va considerato il caso peggiore.

Il tempo di salita risulterà diverso dal tempo di discesa a causa della diversa mobilità tra lacune ed elettroni.

Page 7: Analisi NAND 2-input

Tempi di Salita

Cout Caso 1 Caso 2

0 f 0.5943 0.2869

10 f 0.7144 0.4346

20 f 0.8374 0.5877

30 f 0.9547 0.7098

40 f 1.0783 0.8175

50 f 1.1929 0.9229

60 f 1.3010 1.0457

70 f 1.4109 1.1609

Tsalita=RC*COUT+ti

Page 8: Analisi NAND 2-input

Tempi di Discesa

Cout Discesa

0 f 0.2869

10 f 0.4346

20 f 0.5877

30 f 0.7098

40 f 0.8175

50 f 0.9229

60 f 1.0457

70 f 1.1609

Tdiscesa = 0,0067*Cout + 0,2636

Per quanto riguarda il tempo di discesa abbiamo un solo caso perché entrambi i transistor N devono essere in conduzione

Page 9: Analisi NAND 2-input

Capacita d’Ingresso

Realizzando una serie di due NAND uguali, si misurano i tempi di discesa e di salita della prima NAND da cui è possibile ricavare il valore della capacità di uscita che provoca i ritardi. Questa corrisponderà a quella d’ingresso della seconda NAND.

Page 10: Analisi NAND 2-input

Capacita d’Ingresso

Per modellizzare la capacità d’ingresso, considerando il circuito sopra basterà calcolare la COUT della prima NAND che risulterà essere uguale alla CIN della seconda

Cout1=Cin2=(tdelay r,f- ti) / Rc

Page 11: Analisi NAND 2-input

Capacita d’Ingresso

Delay rise = 0,6139 ns Cin = 24,32 fF

Delay fall = 0,4056 ns Cin = 21,19 fF

CinAVG ≈ 22 fF

Page 12: Analisi NAND 2-input

Potenza Dissipata

Moltiplicando l’integrale della corrente fornita dal generatore per la tensione Vdd si ottiene il valore di Energia dinamica dissipata

Page 13: Analisi NAND 2-input

Potenza Dissipata

C1 24fF 48fF 72fF 96fF 120fF

E[pJ] 2.103 2.742 3.298 3.978 4.496

Page 14: Analisi NAND 2-input

Caratteristiche statiche

Caratteristiche statiche al variare della temperatura da -30°C a 100°C: