MAIS WP5 – ArchitecturesLuca Negri
Politecnico di Milano
Roma – novembre ‘05
5.1 - Scalable and flexiblelow power architectures
3MAIS WP5 Architectures – Politecnico di Milano
Indice
L’ottica: valutare soluzioni architetturali – a livello di
processore (“nodo”) e di rete, capaci di supportare le
applicazioni MAIS in modo soddisfacente – in particolare
garantendo:
• Elevate prestazioni
• Buona sicurezza
• Basso consumo di potenza.
Aree di lavoro
1. Architetture flessibili: verso soluzioni “Chip MultiProcessor”
2. Gli aspetti di sicurezza: robustezza ai side channel attacks
3. Reti wireless: ottimizzazione in potenza
4MAIS WP5 Architectures – Politecnico di Milano
Architetture flessibili
Lo scopo: prestazioni sempre più elevate con
consumo di potenza accettabile
Linee di soluzione possibili: evolutiva e innovativa
Il lavoro degli anni precedenti:
• prevalentemente secondo la linea evolutiva (LXMT)
• si era predisposto l’ambiente di sviluppo per
architetture innovative Chip MultiProcessor (CMP)
Attività 2005: focalizzata prevalentemente sulla
soluzione innovativa
5MAIS WP5 Architectures – Politecnico di Milano
Architetture flessibili
CMP: soluzione particolarmente adeguata alle applicazioni
MAIS (parallelismo a livello di thread e di istruzione)
Problema centrale: ottimizzazione della sincronizzazione
in architetture CMP basate sull’approccio Network-on-Chip
Si è proposta una soluzione innovativa basata sulla
introduzione del Synchronization-operation Buffer (SB),
che consente guadagni significativi in termini di
prestazioni e di consumo energetico
Si è sviluppata anche la relativa piattaforma di
simulazione
6MAIS WP5 Architectures – Politecnico di Milano
Problematiche di sicurezza
Problema essenziale preso in considerazione:
robustezza contro i side-channel attacks
• attacchi in potenza (v. anche attività ST)
• attacchi mediante iniezione di guasti
Attacchi in potenza: problema affrontato in
relazione a implementazioni software (aspetto
essenziale: identificare gli aspetti più “fragili” – in
particolare legati alla gestione delle cache)
7MAIS WP5 Architectures – Politecnico di Milano
Problematiche di sicurezza
Attacchi mediante iniezione di guasti: problema
affrontato in relazione al progetto di coprocessori
hardware
per gli algoritmi AES ed RSA;
Progetto di unità capaci di autodiagnosi ( guasto
“spontaneo” o guasto iniettato dall’attacante)
e di sopravvivenza ai guasti ( capacità di generare
comunque codice corretto, superando l’attacco)
con ridondanza spaziale (area del circuito)
e temporale (latenza aggiuntiva) molto contenute.
8MAIS WP5 Architectures – Politecnico di Milano
Reti wireless
Lavoro già svolto in precedenza
• Definizione di una metodologia per la modellazione in potenza di protocolli di comunicazione e successiva caratterizzazione dei modelli per dispositivi reali
• Applicazione al protocollo Bluetooth con ottimizzazioni in potenza per il caso punto-punto
Lavoro svolto nel 2005
• Applicazione al protocollo WiFi 802.11
• Ottimizzazioni in potenza per reti Bluetooth nel caso di topologie complesse multi-hop (scatternet)
9MAIS WP5 Architectures – Politecnico di Milano
Reti wireless: modello in potenza di 802.11
ModelloDevice -independent
1
10MAIS WP5 Architectures – Politecnico di Milano
Reti wireless: modello in potenza di 802.11
Caratterizzazionesperimentalein potenza
2
11MAIS WP5 Architectures – Politecnico di Milano
Reti wireless: ottimizzazione di scatternet Bluetooth
S
S
S
M
M
S S
M
M
M
S M
D1
D2
D3
D4 D5
D6 D7
Ottimizzazione della potenza in scenari con molti dispositivi mobili (cellulari, PDA, auricolari etc.) : Bluetooth scatternet
Primo passo : modello in potenza del singolo dispositivo Secondo passo :
• Dati requisiti di QoS creare una topologia a basso consumo
• oppure dati requisiti e topologia configurare la rete per ridurre il consumo
Node
MM
MM
SS
SS
M
MM
MS
SS
S
Roles
a1
a2
aJ
aj
...
b1
b2
bK
bk
...
... ...
Power = …
12MAIS WP5 Architectures – Politecnico di Milano
Reti wireless: ottimizzazione di scatternet Bluetooth
1(Root)
2
3
4
5
6
7
8
910
1112
13
14
15
16
17
18
19
20
MS
M
S
M S
SMS
M
SM
MS
M
S
S
M
M
S
S M
MS
S
M
S
M
MS
M SS
M
SM
SM
ActiveLinks
ActiveLinks
Sniff ModeInterval = 3.3 s
Sniff Mode, Interval = 10 s
Esempio : selezione dei parametri di ogni link
• Modalità attiva o sniff (duty cycle ridotto)
• Intervallo di sniff
Controllo del tradeoff tra ritardo end-to-end e potenza
In alternativa : tradeoff tra trhoughput e potenza
Lavoro in collaborazione con ETH Zurigo
5.2Microdatabases
14MAIS WP5 Architectures – Politecnico di Milano
WP 5.2 : Stato corrente e lavoro futuro
Risultati Ottenuti Messa a punto della metodologia:
studio delle problematiche di sorgenti eterogenee e con caratteristiche paritetiche (peer to peer)
PoliDBMS
• JDBC Layer
• Driver XML
• Funzioni di aggregazione
Lavori in corso
Re-ingegnerizzazione PoliDBMS
Porting su varie piattaforme
Realizzazione di un dimostratore (caso di studio MAIS)