25/5/2015 Logica a pass-transistor (liberamente tratto da Circuiti Integrati Digitali M.Rabey et al., Prentice Hall) Si tratta d

http://webcache.googleusercontent.com/search?q=cache:Dgyls1BxVQgJ:www-micrel.deis.unibo.it/T1/esercitazioni_2012/Passtransistor2011.pdf+&cd=1&hl=it 1/5

Questalaversione.htmldelfilecontenutoinhttp://wwwmicrel.deis.unibo.it/T1/esercitazioni_2012/Passtransistor2011.pdf.Googlecreaautomaticamentelaversione.htmldeidocumentidurantelascansionedelWeb.

Page1

Logica a pass-transistor(liberamente tratto da Circuiti Integrati Digitali M.Rabey et al., Prentice Hall)

Si tratta di unalternativa alla logica CMOS, che ha lobiettivo di ridurre il numero di dispositivinecessari allimplementazione di una data funzione logica. Gli ingressi sono collegati sia aiterminali di gate sia ai terminali di source/drain, differentemente dalle altre logiche viste finorenelle quali gli ingressi facevano capo solo ai terminali di gate.

Potrei implementare un AND come segue

In tal caso avrei per un gate dinamico e quando B=0 non avrei certezza del valore della tensionesul nodo di uscita. Per questo si aggiunge un secondo ramo che garantisca che in qualunquecondizione vi sia sempre un cammino a bassa resistenza che connetta luscita o alla massa o allatensione di alimentazione. Il dispositivo pilotato da B (vedi figura seguente) assicura che la portasia statica.

Con due transistori ho ottenuto quello che con altre logiche farei ad esempio con 4 transistori.Laltra faccia della medaglia che un pass-transistor basato su NMOS sar efficiente neltrasmettere il valore logico 0, mentre trasmetter male il valore logico 1. Infatti nel tentare diraggiungere la tensione Vdd andr in spegnimento e raggiunger soltanto il valore Vdd-Vtn.Dualmente si comporter un PMOS, efficiente nel trasportare il valore logico alto, meno efficientenel trasportare il valore logico 0, poich scaricher la capacit di carico solo fino a |Vtp|.

Si parla di logica a pass-transistor differenziale o complementare quando si vuole poter disporredegli ingressi sia diretti sia complementari e si vuole produrre in uscita contemporaneamente sia ilvalore logico diretto che quello negato. Ancora una volta abbiamo a che fare con porte statiche,poich i nodi di uscita sono sempre connessi o a massa o a Vdd attraverso un cammino a bassaresistenza. Qualche esempio.

25/5/2015 Logica a pass-transistor (liberamente tratto da Circuiti Integrati Digitali M.Rabey et al., Prentice Hall) Si tratta d

http://webcache.googleusercontent.com/search?q=cache:Dgyls1BxVQgJ:www-micrel.deis.unibo.it/T1/esercitazioni_2012/Passtransistor2011.pdf+&cd=1&hl=it 2/5

Page2

Esercizio. Si realizzi una porta AND/NAND a 4 ingressi in logica a pass-transistor complementare.E possibile utilizzare unimplementazione a 2 stadi.

Sfrutto la propriet associativa delloperatore booleano AND.A*B*C*D = (A*B)*(C*D)=X*Y dove X=AB e Y=CD.Sfrutto cio la possibilit di unimplementazione a due stadi.

Soluzione in figura qui accanto.

Sfortunatamente, la logica basata su pass transistor, risente di alcuni problemi quali il consumostatico di potenza e i ridotti margini di rumore, poich linvertitore, che viene spesso usato a valledel pass transistor per ripristinare lescursione logica delluscita, riceve in ingresso un valore logicoalto degradato che non in grado di spegnere completamente il PMOS.

Soluzioni tipiche:1. Utilizzo di un level restorer, ovvero un PMOS inserito in catena di retroazione e pilotato dalsegnale di uscita (spesso tramite un invertitore). Questa soluzione attraente in termini di consumostatico di potenza, ma complica il circuitorendendolo a rapporto. In pratica, nelmomento in cui il pass-transistor lavora peruna commutazione 10, finch la tensionenon scesa a sufficienza perch sia spento, ilPMOS contrasta tale lavoro. Occorre perciun accurato dimensionamento del levelrestorer. Inoltre la capacit al nodo X aumentae la porta risulta pi lenta. Il transistorio didiscesa rallentato mentre quello di salita

25/5/2015 Logica a pass-transistor (liberamente tratto da Circuiti Integrati Digitali M.Rabey et al., Prentice Hall) Si tratta d

http://webcache.googleusercontent.com/search?q=cache:Dgyls1BxVQgJ:www-micrel.deis.unibo.it/T1/esercitazioni_2012/Passtransistor2011.pdf+&cd=1&hl=it 3/5

velocizzato dalla presenza del level restorerperch in un caso il PMOS gioca a sfavorenellaltro a favore.

2. Pass-transistor con tensione di soglia multipla. In pratica quando un transistore viene utilizzatoin configurazione pass-transistor, lo imposto ad una soglia molto bassa, quasi nulla. Riducendo ilVtn, anche se carico solo a Vdd-Vtn il danno inferiore. Comunque non ottengo lescursione logicapiena e il dispositivo pi soggetto a rumore come ad esempio le correnti di sottosoglia.

3. Logica a gate di trasmissione o transfer gate. Sfrutto le proprietcomplementari di NMOS e PMOS, combinando un NMOS e un PMOS inparallelo e usando come segnali di controllo del gate due segnali complementari.

Esercizio: Realizzare AND, NAND, OR, NOR, XOR e NOT XOR a pass transistorcon NMOS, con PMOS e con transfer gate. Provare combinazioni tipo multiplexer e differenziali.

Page3

fx(A,B)=AB+BB'=AB

fy(A,B)=BA'+B'B'=BA'+B'=(B'+B)(B'+A')=1*(AB)'

propriet distributiva

25/5/2015 Logica a pass-transistor (liberamente tratto da Circuiti Integrati Digitali M.Rabey et al., Prentice Hall) Si tratta d

http://webcache.googleusercontent.com/search?q=cache:Dgyls1BxVQgJ:www-micrel.deis.unibo.it/T1/esercitazioni_2012/Passtransistor2011.pdf+&cd=1&hl=it 4/5

In realt questo procedimento sbagliato nell'ultimo passaggio, dal momento che come resistenza

equivalente di riferimento uso quella per Vgs=|Vdd| [Req(Vgs=|Vdd|,90%,S=1) 5,39 KOhm per n-ch].

Dovrei usare piuttosto la Req di riferimento al 90%, con S=1 per Vgd=0 che il testo non mi d

(ma che sarebbe stata 28,71 KOhm per n-ch).

Alternativamente, posso allora usare le formule analitiche, tenendo conto che la Vx=Vs finale

sar Vdd-Vtn e ricordandomi di considerare la salita al 90%. Vedi ERRATA CORRIGE in fondo.

Page4SI RICAVI LA FUNZIONE LOGICA DEL CIRCUITO IN FIGURA

SI CONFRONTINO LE PRESTAZIONI DEL CIRCUITO SOPRA CON QUELLE DI UN NAND A 2 INGRESSI FCMOS A PARIT DI

DIMENSIONAMENTO DEI TRANSISTORI.

Per quanto riguarda i transitorii di discesa i due circuiti da confrontare

hanno le stesse prestazioni in quanto la scarica della Capacit di carico

avviene attraverso la serie di 2 transistori.

Nel transitorio di salita invece la tensione finale del circuito FCMOS

arriva fino a Vdd, mentre quella del circuito a pass-transistor arriva

solo fino a Vdd-Vtn

25/5/2015 Logica a pass-transistor (liberamente tratto da Circuiti Integrati Digitali M.Rabey et al., Prentice Hall) Si tratta d

http://webcache.googleusercontent.com/search?q=cache:Dgyls1BxVQgJ:www-micrel.deis.unibo.it/T1/esercitazioni_2012/Passtransistor2011.pdf+&cd=1&hl=it 5/5

ERRATA CORRIGE punto 3 esercizio pagina precedente.

Procedo per via analitica, recuperando le formule seguenti:

Dal momento che Vgd=cost, Vtn=cost lungo il transitorio

e Vgs-Vtn< Vds --> -Vtn