SisElnF3 1/10/2003

MZ 1

Page 1

1/10/2003 - 1 SisElnE3 - MZ

Ingegneria dell’Informazione

Modulo

SISTEMI ELETTRONICI

E – CIRCUITI COMBINATORI E SEQUENZIALIE3 – Circuti sequenziali complessi

» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti sequenziali base» Flip-Flop, Registri, contatori» Macchine a stati finiti

1/10/2003 - 2 SisElnE3 - MZ

Obiettivi del gruppo di lezioni E

– Circuiti combinatori» Cosa sono e come si realizzano semplici circuiti combinatori» Analisi del comportamento dei circuiti combinatori con il modello

resistenza-interruttore» Derivazione di semplici funzioni logiche

– Circuiti sequenziali» Come si realizza un circuito digitale con memoria» Esempi di flip-flop e registri» Comportamento dinamico dei flip-flop» Esempi di circuiti sequenziali: registri, contatori, shift» Analisi di macchine a stati finiti (FSM)

– Trend tecnologico e famiglie logiche» Evoluzione della tecnologia e famiglie logiche

SisElnF3 1/10/2003

MZ 2

Page 2

1/10/2003 - 3 SisElnE3 - MZ

Obiettivi di questa lezione (E3)

» Divisori di frequenza e contatori asincroni» Contatori sincroni» Shift register e covertitori SIPO e PISO» Concetto elementare di macchina a stati finiti (FSM)» Analisi e semplici progetti di FSM temporizzate

1/10/2003 - 4 SisElnE3 - MZ

DIVISORE DI FREQUENZA PER 2 .. 4

CK

D Q

Qn

Q1

Q2

CKQ1

D Q

Qn

Q2

Qn1Qn2

HH

LL

HL

LH

HH

LL

L’USCITA DI OGNI STADIO DIVIDE LA FREQUENZA DI CLOCK PERDUE; CON m STADI SI PUÒ DIVIDERE PER 2m

SisElnF3 1/10/2003

MZ 3

Page 3

1/10/2003 - 5 SisElnE3 - MZ

CONTATORE ASINCRONO

CK

D Q

Qn

Q1D Q

Qn

Q2

IL CIRCUITO FUNZIONA COME CONTATORE ASINCRONO (RIPPLECOUNTER) !LE USCITE COMMUTANO SFASATE NEL TEMPO

SE IL CONTATORE HA m STADI, L’USCITA PIÙ SIGNIFICATIVA (Qnm)COMMUTA RISPETTO AL FRONTE DEL CLOCK CON UN RITARDO

Tpd = m Tpd-ff

DOVE Tpd-ff È IL RITARDO CK!Qn DEL FLIP FLOP

Qn1 Qn2

Qn1Qn2 = LL!LH!HL!HH!LL...

1/10/2003 - 6 SisElnE3 - MZ

JK-FF come divisore

Il JK-FF con J,K = 1 cambia stato a ogni colpo di clock, quindipermette di realizzare un contatore asincrono a tre stadi con flipflop di tipo JK negative-edge-triggered

CKJ Q

QnK

J Q

QnK

J Q

QnK

“H” “H” “H”

Q1 Q2 Q3

SisElnF3 1/10/2003

MZ 4

Page 4

1/10/2003 - 7 SisElnE3 - MZ

JK-FF come divisore

Su Q1, Q2, Q3 si genera una sequenza di numeri binari

CK

Q1

Q2

Q3

000 001 010 011 100 101 110 111 000

1 2 43 65 87

1/10/2003 - 8 SisElnE3 - MZ

CONTATORE SINCRONO

CKJ Q

K

J Q

K

J Q

K

“H”

Q1 Q2 Q3

J Q

K

Q4

ANCHE QUESTO È UN CONTATORE, PERÒ È SINCRONO:

LE USCITE DEL CONTATORE COMMUTANO TUTTE SINCRONECON IL FRONTE DI DISCESA DEL CLOCK

DAL TERZO FF IN POI TUTTI GLI STADI SONO UGUALI

LA MASSIMA FREQUENZA DI FUNZIONAMENTO È LEGATA ALRITARDO DELLA CATENA DI AND E DEL RITARDO DEL FF CK!Q

SisElnF3 1/10/2003

MZ 5

Page 5

1/10/2003 - 9 SisElnE3 - MZ

ESERCIZIO: CONTATORE SINCRONO

CKJ Q

K

J Q

K

J Q

K

“H”

Q1 Q2 Q3

J Q

K

Q4

RICAVARE LE FORME D’ONDA DELLE USCITE DELCONTATORE SINCRONO

SE SI VOLESSE REALIZZARE UN CONTATORE A 6 BIT CON

Tand = 10 ns ; TCK—>Q = 8 ns

QUALE SAREBBE LA FREQUENZA MASSIMA DI UTILIZZO?

1/10/2003 - 10 SisElnE3 - MZ

ESERCIZIO: CONTATORE SINCRONO

CK1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16

Q1

Q2

Q3

JK4

JK3

Q4

SisElnF3 1/10/2003

MZ 6

Page 6

1/10/2003 - 11 SisElnE3 - MZ

CONTATORE SINCRONO: Fmax

• Consideriamo il passaggio dal 7° all’ 8° CK– per la costruzione dell’impulso JK4 si usa l’AND di JK3 e di Q3– il JK4 deve essere costruito prima che scenda il fronte CK 8°– l’uscita JK4 è ritardata rispetto al fronte CK7 di

tCK_Q + tAND + tAND quindi TCK > tCK_Q + 2tAND– In generale TCK > tCK_Q + (m-2)tAND dove m = n° di bit del contatore

•

CKJ Q

K

J Q

K

J Q

K

“H”

Q1 Q2 Q3

J Q

K

Q4

1/10/2003 - 12 SisElnE3 - MZ

REGISTRI

UN REGISTRO È UN INSIEME DI FLIP FLOP (D) CON IL CLOCKIN COMUNE (ED EVENTUALMENTE ANCHE IL RESET)

D0

D1

D2

D3

Q0

Q1

Q2

Q3

Qn0

Qn1

Qn2

Qn3CK R

INPUTDATA

LATCHEDOUTPUTS

ESISTONO REGISTRI DI TIPO LATCH, POSITIVE-EDGE-TRIGGERED E NEGATIVE-EDGE-TRIGGERED

SisElnF3 1/10/2003

MZ 7

Page 7

1/10/2003 - 13 SisElnE3 - MZ

SHIFT REGISTER 1

UNO SHIFT- REGISTER È UN INSIEME DI FLIP FLOP (D)COLLEGATI IN CASCATA (Qn ! Dn+1) CON IL CLOCK INCOMUNE (ED EVENTUALMENTE ANCHE IL RESET)

CON LO SHIFT-REGISTER È POSSIBILE CONVERTIRE UN DATOSERIALE IN UNO PARALLELO (SERIAL IN – PARALLEL OUT ! SIPO)

CK

D Q

Qn

Q1

D Q

Qn

Q2

D Q

Qn

Q3

SERIAL INSERIAL OUT

1/10/2003 - 14 SisElnE3 - MZ

SHIFT REGISTER 2

ESISTONO ANCHE SHIFT- REGISTER IN CUI SI PUÒ CARICARE IL DATO INPARALLELO (CON UN SEGNALE DI CONTROLLO PARALLEL LOAD - PL - )

IN TAL MODO SI PUÒ CONVERTIRE UN DATO DA PARALLELO A SERIALE(PARALLEL IN – SERIAL OUT ! PISO)

D0

D1

D2

D3

Q0

Q1

Q2

Q3

CK R

PARALLELINPUTDATA

PARALLELOUTPUTDATA

PL

SIN SOUTSERIAL IN SERIAL OUT

SisElnF3 1/10/2003

MZ 8

Page 8

1/10/2003 - 15 SisElnE3 - MZ

ESERCIZIO: SHIFT REGISTER

REALIZZARE UNO SHIFT PARALLEL IN - SERIAL OUT (PISO) A 4 BIT

1/10/2003 - 16 SisElnE3 - MZ

MACCHINE A STATI FINITI (FSM) 1

UN CONTATORE È IL CASO PIÙ SEMPLICE DI FSM (FINITE STATE MACHINE)

AD ESEMPIO IN UN CONTATORE A DUE BIT LA SEQUENZA DELLE USCITE È:

LL!LH!HL!HH!LL...

SI PUÒ ASSOCIARE AD OGNI COMBINAZIONE DELLE USCITE UNOSTATO E RAPPRESENTARE CON DEGLI ARCHI I PASSAGGI DASTATO A STATO

A B

D CHHD

LHC

HLB

LLA

Q0Q1STATO

SisElnF3 1/10/2003

MZ 9

Page 9

1/10/2003 - 17 SisElnE3 - MZ

MACCHINE A STATI FINITI (FSM) 2

DAL DIAGRAMMA A STATI DEL CONTATORE SI POTREBBEREALIZZARE UNA UNITÀ DI CONTROLLO SEMPLICE; AD ESEMPIO IL

TIMER DI UNA LAVATRICE

A B

D C HHD

LHC

HLB

LLA

Q0Q1STATO

CARICA ACQUA

LAVA

CENTRIFUGA

ASCIUGA

AD ESEMPIO SE SONO NELLO STATO A (STATO PRESENTE) ILPROSSIMO STATO SARÀ LO STATO B (STATO FUTURO)

1/10/2003 - 18 SisElnE3 - MZ

MACCHINE A STATI FINITI (FSM)RETE DI STATO FUTURO

L’EVOLUZIONE DELLA FSM AVVIENE NELL’ESEMPIO CON UN CONTATORE;NEI CASI PIÙ COMPLESSI IL CONTATORE È SOSTITUITO CON DEI FF EDUNA RETE COMBINATORIA CHE DETERMINA L’EVOLUZIONE DELLA FSM(RETE DI STATO FUTURO) – AD OGNI STATO SI ASSOCIA UNACOMBINAZIONE DELLE USCITE DEI FF (A !LL; B !LH; C !HL; D !HH)

Q0

Q1

CK R

CLK

RESET

COUNTER

DQ

RETE DI STATO FUTURO

n n

INPUT

CLK

STATO PRESENTE STATO FUTURO

R

RESET

SisElnF3 1/10/2003

MZ 10

Page 10

1/10/2003 - 19 SisElnE3 - MZ

MACCHINE A STATI FINITI (FSM)RETE DI USCITA

CON UNA RETE COMBINATORIA SI POSSONO ATTIVARE DEI SEGNALI(USCITE) CHE COMANDANO DEGLI ATTUATORI (PER SCALDAREL’ACQUA, FAR GIRARE IL CESTELLO, ETC...)

Q0

Q1

CK R

CARICA

ASCIUGA

LAVA

CENTRIFUGACLK

RESET

COUNTER

1/10/2003 - 20 SisElnE3 - MZ

MACCHINE A STATI FINITI (FSM)

!GLI STATI SONO MEMORIZZATI IN FF (VARIABILI DI STATO)

!L’EVOLUZIONE TRA I VARI STATI (STATO FUTURO) È REALIZZATACON UNA RETE COMBINATORIA CHE OLTRE A SENTIRE LE VARIABILIDI STATO SENTE ANCHE GLI INGRESSI ALLA FSM

! UN’ALTRA RETE COMBINATORIA GENERA LE USCITE

DQ

RETE DI USCITA

RETE DI STATO FUTURO

n n

INPUT

OUTPUT

CKR

RESET

SisElnF3 1/10/2003

MZ 11

Page 11

1/10/2003 - 21 SisElnE3 - MZ

ESERCIZIO: MACCHINE A STATI FINITI

PROGETTARE UNA FSM CHE SI COMPORTI COME UN FLIP FLOP JK

!IN QUESTO CASO GLI INGRESSI SONO DUE (A PARTE IL RESET) : J , K

!LA FSM HA DUE SOLI STATI: A (CON USCITA Q=H) E B (CON USCITA Q = L)

!LA RETE DI USCITA È IN QUESTO CASO UN SEMPLICE FILO CHECOLLEGA L’USCITA DEL FF ALL’USCITA Q

DQ

RETE DI USCITA

RETE DI STATO FUTUROK

OUTPUT = Q

CKR

RESET

J

1/10/2003 - 22 SisElnE3 - MZ

ESERCIZIO: MACCHINE A STATI FINITI

RICAVIAMO ILDIAGRAMMA DEGLISTATI:

LHHLH HHHHLH lLHLLL HHHLLL L

STATOFUTURO (D)

STATOCORRENTE

(Q)J K

L’EQUAZIONE DELLO STATO FUTURO È: D = Qn+1 = Q J + Q K

SisElnF3 1/10/2003

MZ 12

Page 12

1/10/2003 - 23 SisElnE3 - MZ

RETE DI STATO FUTURO

ESERCIZIO: MACCHINE A STATI FINITI

IL CIRCUITO FINALE È:

DQ

K

OUTPUT = Q

CKR

RESET

J

RETE DI USCITA

1/10/2003 - 24 SisElnE3 - MZ

Verifica lezione E3

• Quanti FF occorrono per realizzare un contatore asincrono modulo 17 ?

• Tracciare lo schema di in divisore asincrono modulo 32 con D-FF

• Una FSM ha 9 stati. Quanti FF occorrono per realizzarla ?

• Si deve realizzare un divisore sincrono modulo 12. Quale è la massimafrequenza operativa se i FF hanno ritardo di 8 ns e le porte AND ritardodi 11 ns ?

• E’ possibile realizzare uno shift register con dei FF tipo D-latch (nonmaster-slave)?

SisElnF3 1/10/2003

MZ 13

Page 13

1/10/2003 - 25 SisElnE3 - MZ

Prossime lezioni

• Esercizi di riepilogo sulla parte digitale– parametri elettrici e interfacciamento di porte logiche

» resistenze di pull-up– struttura di porte R/SW e SW/SW– ritardi– circuiti con FF di vario tipo– semplici contatori e registri

• Esercitazione di laboratorio– verifica del funzionamento di circuiti sequenziali