Architetture e Reti logiche

— Esercitazioni VHDL —

a.a. 2003/04

� Progettazione di circuiti integrati �

Stefano Ferrari

Universita degli Studi di Milano

Dipartimento di Tecnologie dell’Informazione

Stefano Ferrari ? Universita degli Studi di Milano Architetture e Reti logiche — Esercitazioni VHDL � Progettazione di circuiti integrati � a.a. 2003/04 – p.1/26

Introduzione

• La tecnologia microelettronica, basata sull’utilizzo deisemiconduttori, ha subito un enorme evoluzione negli ultimidecenni.

• I circuiti VLSI (Very Large Scale Integration) realizzati contecnologia CMOS (Complementary Metal OxideSemiconductor) costituiscono la tecnologia strategica per losviluppo dei sistemi digitali.

• Il continuo incremento del livello di integrazione deidispositivi microelettronici ha permesso la realizzazione disistemi di complessità crescente.

Stefano Ferrari ? Universita degli Studi di Milano Architetture e Reti logiche — Esercitazioni VHDL � Progettazione di circuiti integrati � a.a. 2003/04 – p.2/26

Processori Intel

chip anno transistor

8008 1972 2.500

8080 1975 5.000

8086 1978 29.000

286 1982 120.000

386 1985 275.000

486 1989 1.180.000

Pentium 1993 3.100.000

Pentium II 1997 7.500.000

Pentium III 1999 24.000.000

Pentium 4 2000 42.000.000

Pentium 4 — 13 nm 2002 55.000.000Stefano Ferrari ? Universita degli Studi di Milano Architetture e Reti logiche — Esercitazioni VHDL � Progettazione di circuiti integrati � a.a. 2003/04 – p.3/26

Intel 386

Stefano Ferrari ? Universita degli Studi di Milano Architetture e Reti logiche — Esercitazioni VHDL � Progettazione di circuiti integrati � a.a. 2003/04 – p.4/26

Legge di Moore

• Osservazione di Moore (1965): “ogni anno raddoppia lacapacità elaborativa”

• Previsione poi ritoccata in “ogni 18 mesi” e poi in “ogni dueanni”.

• Parafrasata dal marketing Intel in “raddoppia la velocità dielaborazione”

Stefano Ferrari ? Universita degli Studi di Milano Architetture e Reti logiche — Esercitazioni VHDL � Progettazione di circuiti integrati � a.a. 2003/04 – p.5/26

Impiego di circuiti integrati

• Principali settori di mercato:◦ Sistemi di elaborazione◦ Telecomunicazioni◦ Elettronica di consumo◦ Automotive◦ Automazione

Stefano Ferrari ? Universita degli Studi di Milano Architetture e Reti logiche — Esercitazioni VHDL � Progettazione di circuiti integrati � a.a. 2003/04 – p.6/26

Esigenze

Il mercato dei circuiti integrati impone di:• utilizzare le più avanzate tecnologie sub-micrometriche per

mantenere elevate prestazioni• ridurre costi di progetto e di fabbricazione per mantenersi

competitivi sul mercato• accorciare i tempi di progetto per rispettare il time-to-market

del prodotto

Stefano Ferrari ? Universita degli Studi di Milano Architetture e Reti logiche — Esercitazioni VHDL � Progettazione di circuiti integrati � a.a. 2003/04 – p.7/26

Fasi di sviluppo di un circuito VLSI

• Progettazione:◦ Modellizzazione◦ Sintesi e ottimizzazione◦ Validazione

• Fabbricazione:◦ Fabbricazione delle maschere◦ Fabbricazione dei wafer◦ Fotolitografia◦ Slicing del wafer

• Testing• Packaging

Stefano Ferrari ? Universita degli Studi di Milano Architetture e Reti logiche — Esercitazioni VHDL � Progettazione di circuiti integrati � a.a. 2003/04 – p.8/26

Costi di produzione

• Incremento esponenziale dei macchinari litografici.◦ ricerca: innovazione◦ progettazione: più vie battute in parallelo◦ produzione: diminuire gli scarti◦ vendita: time-to-market critico

• Costo per transistor: trascurabile◦ costa di più il package...

Stefano Ferrari ? Universita degli Studi di Milano Architetture e Reti logiche — Esercitazioni VHDL � Progettazione di circuiti integrati � a.a. 2003/04 – p.9/26

Tipi di circuiti integrati

• L’elevato livello di integrazione implica:◦ Aumento delle prestazioni◦ Riduzione dei costi◦ Aumento dell’affidabilità

• Analisi valida nell’ipotesi che i volumi di vendita del circuitosiano abbastanza elevati da recuperare i costi di progetto edi fabbricazione.◦ processori general purpose◦ circuiti integrati dedicati o ASIC (Application Specific

Integrated Circuit)◦ DSP (Digital Signal Processor)◦ circuiti integrati programmabili o FPGA (Field

Programmable Gate Array)Stefano Ferrari ? Universita degli Studi di Milano Architetture e Reti logiche — Esercitazioni VHDL � Progettazione di circuiti integrati � a.a. 2003/04 – p.10/26

Tempi di sviluppo

• La rapida evoluzione tecnologica del mercatomicroelettronico rende un circuito rapidamente obsoleto.

• Riduzione del time-to-market di un circuito o sistema digitale⇒ Riduzione dei tempi di sviluppo.

• Aumento del livello di qualità e affidabilità richiesto alprodotto.

Stefano Ferrari ? Universita degli Studi di Milano Architetture e Reti logiche — Esercitazioni VHDL � Progettazione di circuiti integrati � a.a. 2003/04 – p.11/26

Principali requisiti del mercato

• Livello di integrazione• Complessità progettuale

• Prestazioni

• Dissipazione di potenza• Affidabilità• Time-to-market• Costi

• Volumi di produzione

La metodologia e gli strumenti di sviluppo sono elementi critici

Stefano Ferrari ? Universita degli Studi di Milano Architetture e Reti logiche — Esercitazioni VHDL � Progettazione di circuiti integrati � a.a. 2003/04 – p.12/26

Livelli di astrazione

Definiscono i livelli di dettaglio della descrizione• Livello Sistema• Livello Comportamentale o Behavioral

• Livello Architetturale o RT (Register Transfer )

• Livello Logico• Livello Circuitale o Transistor• Livello Geometrico o Layout

Stefano Ferrari ? Universita degli Studi di Milano Architetture e Reti logiche — Esercitazioni VHDL � Progettazione di circuiti integrati � a.a. 2003/04 – p.13/26

Livello Sistema

Esempio: Sistema di elaborazione composto da processore,memoria e dispositivi di ingresso/uscita.

Stefano Ferrari ? Universita degli Studi di Milano Architetture e Reti logiche — Esercitazioni VHDL � Progettazione di circuiti integrati � a.a. 2003/04 – p.14/26

Livello Comportamentale

Rappresentazione algoritmica della funzionalità di un modulo ocomponente del sistema.

• descrizione algoritmica (e.g., Hardware DescriptionLanguage)

• tabella di verità

Stefano Ferrari ? Universita degli Studi di Milano Architetture e Reti logiche — Esercitazioni VHDL � Progettazione di circuiti integrati � a.a. 2003/04 – p.15/26

Livello Architetturale

Rappresentazione a livello di trasferimento tra registri.

Stefano Ferrari ? Universita degli Studi di Milano Architetture e Reti logiche — Esercitazioni VHDL � Progettazione di circuiti integrati � a.a. 2003/04 – p.16/26

Livello Logico

Rappresentazione a livello di componenti (ad esempio portelogiche elementari e registri) e loro interconnessione.

Stefano Ferrari ? Universita degli Studi di Milano Architetture e Reti logiche — Esercitazioni VHDL � Progettazione di circuiti integrati � a.a. 2003/04 – p.17/26

Livello Circuitale

Rappresentazione a livello di transistor e loro interconnessioni

Stefano Ferrari ? Universita degli Studi di Milano Architetture e Reti logiche — Esercitazioni VHDL � Progettazione di circuiti integrati � a.a. 2003/04 – p.18/26

Livello Layout

Rappresentazione delle geometrie delle maschere tecnologicherelative a transistor, condensatori, resistenze e alle lorointerconnessioni.

Stefano Ferrari ? Universita degli Studi di Milano Architetture e Reti logiche — Esercitazioni VHDL � Progettazione di circuiti integrati � a.a. 2003/04 – p.19/26

Progettazione

• Modellizzazione:◦ Hardware Description Language (HDL)◦ Diagramma di Flusso◦ Schematico o Schema Logico◦ Grafo di Transizione degli Stati

• Sintesi e ottimizzazione:◦ Raffinamento del modello

• Validazione◦ Verifica di correttezza e completezza del modello

originale.◦ Verifica della consistenza dei modelli sviluppati durante le

successive fasi di progetto.

Stefano Ferrari ? Universita degli Studi di Milano Architetture e Reti logiche — Esercitazioni VHDL � Progettazione di circuiti integrati � a.a. 2003/04 – p.20/26

Criteri di ottimizzazione

• Prestazioni◦ Ciclo di clock◦ Ritardo o Latenza◦ Throughput (per applicazioni pipeline)

• Area

• Consumo di potenza• Testabilità• Affidabilità

Stefano Ferrari ? Universita degli Studi di Milano Architetture e Reti logiche — Esercitazioni VHDL � Progettazione di circuiti integrati � a.a. 2003/04 – p.21/26

Criteri di ottimizzazione (2)

Molto spesso occorre raggiungere un ottimizzazione congiuntasecondo diversi criteri:

• Minimizzare l’area sotto vincoli di ritardo• Minimizzare il ritardo sotto vincoli di area

• Minimizzare il ritardo sotto vincoli di consumo di potenza

Stefano Ferrari ? Universita degli Studi di Milano Architetture e Reti logiche — Esercitazioni VHDL � Progettazione di circuiti integrati � a.a. 2003/04 – p.22/26

Metodologia di progetto top-down

• La progettazione di un sistema complesso può essere realizzataadottando una metodologia di progetto top-down

◦ realizzata attraverso un metodo di progetto incrementale (unflusso di operazioni viene ripetutamente applicato ad unprogetto fino a raggiungere il più basso livello di astrazione)

◦ applicata come un ciclo di fasi di simulazione e sintesi a partireda una descrizione comportamentale del sistema

• Validazione della correttezza e completezza del modello inizialead alto livello (tramite simulazione)

• Raffinamento (aggiunta di maggiori dettagli) del modello

• Validazione delle consistenza dei modelli sviluppati durante lesuccessive fasi di progetto

Stefano Ferrari ? Universita degli Studi di Milano Architetture e Reti logiche — Esercitazioni VHDL � Progettazione di circuiti integrati � a.a. 2003/04 – p.23/26

Vantaggi top-down

• Possibilità di gestire progetti più complessi.• Riduzione dei tempi di progettazione.• Riduzione degli errori (correttezza per costruzione).

• Possibilità di analisi trade-off costi/prestazioni.

• Ampliamento del numero di utenti alla progettazione.• Possibilità di documentare il processo.

Stefano Ferrari ? Universita degli Studi di Milano Architetture e Reti logiche — Esercitazioni VHDL � Progettazione di circuiti integrati � a.a. 2003/04 – p.24/26

Linguaggi per creare HW

Hardware Description Languages (HDLs)• Verilog• VHDL: VHSIC Hardware Description Language

- VHSIC (Very High Speed Integrated Circuit)

Stefano Ferrari ? Universita degli Studi di Milano Architetture e Reti logiche — Esercitazioni VHDL � Progettazione di circuiti integrati � a.a. 2003/04 – p.25/26

VHDL

• Nato negli anni 80 come progetto del U.S. Department ofDefense.

• Version 7.2: prima versione pubblica del linguaggiodisponibile nel 1985.

• IEEE Std 1076-1987: primo standard completo dellinguaggio.

• IEEE Std 1076-1993: versione aggiornata del linguaggiorilasciata nel 1994.

• IEEE Std 1164: definisce un package standard per il tipo didato MVL9 (Multi Valued Logic, 9 valori).

Stefano Ferrari ? Universita degli Studi di Milano Architetture e Reti logiche — Esercitazioni VHDL � Progettazione di circuiti integrati � a.a. 2003/04 – p.26/26