Metodologia di progetto per la traduzione di specifiche ad alto livello in VHDL

Politecnico di MilanoPolitecnico di Milano

Metodologia di progetto per la Metodologia di progetto per la traduzione di specifiche ad alto livello traduzione di specifiche ad alto livello

in VHDLin VHDL

Marco Losito - matr.653814

Paola Mussida - matr.650995

Relatore: prof. Fabrizio Ferrandi

Correlatore: Ing. Marco Domenico Santambrogio

Marco Losito – Paola Mussida 2Luglio 2004

SommarioSommario

• Obiettivi

• Definizioni e Teoria

• Descrizione della Metodologia

• Caso di studio: Il Calcolo del Percorso Critico

• Test e Risultati


ObiettiviObiettivi

• Definire una metodologia per la traduzione di specifiche ad alto livello in VHDL

• Creare IP core dalla descrizione in VHDL utilizzabili all’interno del flusso di sviluppo di sistemi dedicati della Xilinx


Le basi teoricheLe basi teoriche

• Metodologia:

• Macchine a stati finiti;

• Macchine a stati finiti con datapath;

• Diagrammi ASM.

• Caso di studio:

• Grafi con particolare attenzione alle Activity Network


Macchine a stati finiti con Macchine a stati finiti con datapathdatapath


State Box

Decision Box

Condition Box

Diagrammi ASM: BoxDiagrammi ASM: Box


Diagrammi ASM: BlocchiDiagrammi ASM: Blocchi


Grafi ed Activity NetworksGrafi ed Activity Networks

0 1 2 3 4 5 6 7 8 9

0 - 1 3 1 - - - - - -

1 - - - - 3 - - - - -

2 - - - - 5 - - 10 - -

3 - - - - - - - 1 2 -

4 - - - - - 5 - - - 1

5 - - - - - - - - - 7

6 - - - - - 5 - - - -

7 - - - - - - - - - 5

8 - - - - - - 3 - - -

9 - - - - - - - - - -


Metodologia: DescrizioneMetodologia: Descrizione

Algoritmo

Diagramma ASM

VHDL


Metodologia: Metodologia: Algoritmo Algoritmo Diagramma ASM Diagramma ASM

finchè ( z = 0 ) ripeti

{Codice}


Metodologia: Metodologia: Diagrammi ASM Diagrammi ASM VHDLVHDL

Datapath1 : process (clk)

begin

if (clk'event AND clk='1') then

case current_state is

when Q0 =>

<codice>

………

when others =>

<codice>

end case;

end if;

end process Datapath1;


Caso di studio: Caso di studio: Calcolo del percorso criticoCalcolo del percorso critico

• Studio delle specifiche

• Descrizione in linguaggio ad alto livello

• Stesura di diagrammi ASM

• Traduzione in VHDL

• Sintesi

• Verifica e Simulazione


Caso di studio:DefinizioneCaso di studio:Definizione

• Algoritmo:

• CPM ( N, A, n0, nN, dij, tMin, tMax, LC)

• Input:

• grafo DAG=(N, A);

• nodo origine n0;

• nodo finale nN;

• Durate dij ≥ 0, (i, j) A

• Output:

• Istanti minimo e massimo di accadimento di ogni evento;

• Lista contenente i nodi critici (LC).


Caso di studio: Caso di studio: PseudocodicePseudocodice


Caso di studio: Diagrammi Caso di studio: Diagrammi ASMASM


Caso di studio: Dagli ASM al Caso di studio: Dagli ASM al VHDLVHDL


Caso di studio: Caso di studio: Verifica e SimulazioneVerifica e Simulazione


Caso di studio:Caso di studio:Creazione dell’IP coreCreazione dell’IP core


Caso di studio: Dati Caso di studio: Dati SperimentaliSperimentali

• Area Logic Utilization:

Total Number Slice Registers: 778 out of 9,856 7%

Number used as Flip Flops: 746

Number used as Latches: 32

Number of 4 input LUTs: 820 out of 9,856 8%

Logic Distribution:

Number of occupied Slices: 1,276 out of 4,928 25%

• Tempo Design statistics:

Minimum period: 9.982ns (Maximum frequency: 100.180MHz)


ConclusioniConclusioni

• Metodologia semplice ma efficace

• Esito positivo della validazione mediante caso di studio

• Buoni risultati ottenuti dai test

Metodologia di progetto per la traduzione di specifiche ad alto livello in VHDL

Documents

Transcript of Metodologia di progetto per la traduzione di specifiche ad alto livello in VHDL