Architetture di Calcolo per le TLCArchitetture di Calcolo per le TLC

Informazioni GeneraliInformazioni GeneraliInformazioni GeneraliInformazioni Generali

INFORMAZIONI GENERALIINFORMAZIONI GENERALI

http://www.saap.it/pasqualederuvo/http://www.saap.it/pasqualederuvo/

Att.Didattica Ins.Universitario A.A.2008-09

p.deruvo@ba.issia.cnr.it

Ing. Pasquale de RuvoIng. Pasquale de Ruvo

• PROGRAMMA • BACHECA - APPELLI • RISORSE - Lezioni & Lab

ProgrammaProgramma

I.I. Richiami sulle Architetture di ProcessoriRichiami sulle Architetture di Processori• OverviewOverview• ClassificazioneClassificazione• Processore Didattico Processore Didattico DELUXEDELUXE

II.II. Digital Signal ProcessorDigital Signal Processor• Texas Instruments’ TMS220 FamilyTexas Instruments’ TMS220 Family

III. Logiche ProgrammabiliIII. Logiche Programmabili• ClassificazioneClassificazione• Logiche FPGA basedLogiche FPGA based

4 Lez.4 Lez.

8 Lez.8 Lez.

3 Lez.3 Lez.

Modalità di EsameModalità di EsameL'esame può essere svolto in tre tipologie

alternative a scelta dello studente.

Prova di esame composta da un “esonero” scritto atto a verificare la capacità progettuale del candidato seguito da un breve colloquio orale (facoltativo).É strettamente consigliato il conseguimento di una valutazione soddisfacente per accedere alla parte orale dell'esame. Per sostenere una prova di esame è obbligatoria la prenotazione elettronica.

I.

Prova di esame classica composta da un colloquio orale.Tale prova di esame va concordata con il docente.

II.

Realizzazione di un progetto di un'architettura FPGA based o redazione di

un codice per DSP. Tale prova di esame va concordata con il docente.

III.

Architettura dei MicroprocessoriArchitettura dei Microprocessori

OverviewOverviewOverviewOverview

MicroprocessoreMicroprocessoreArchitettura Von NeumannArchitettura Von Neumann

11

External MEMORY

Microprocessor

DataInstruction

Lo schema si basa su cinque componenti fondamentali:• CPU o unità di lavoro che si divide a sua volta in : 1. Unità operativa, nella quale uno dei sottosistemi più rilevanti è l‘ALU (Arithmetic Logic Unit)

2. Unità di controllo CU (Control Unit)3. Memoria Interna (Registri, Stack Mem. Etc.)

• Unità di memoria, intesa come memoria principale (RAM - Random Access Memory) • Unità di input, tramite la quale i dati vengono inseriti nel calcolatore per essere elaborati • Unità di output, necessaria affinché i dati elaborati possano essere restituiti all'operatore • Bus, un canale che collega tutti i componenti fra loro

Microprocessor

Internal MEMORY

MicroprocessoreMicroprocessoreArchitettura HARVARDArchitettura HARVARD

22

Separa la memoria dedicata a contenere il programma da quella utilizzata dal traffico datiAumenta la

banda verso la Memoria

33

MicroprocessoreMicroprocessoreArchitettura HARVARD: Architettura HARVARD:

DELUXEDELUXEC.O.C.O. Op.1Op.1 Op.2Op.2 DestDest

C.O.C.O.

Op.1Op.1

Op.2Op.2

DestDest

ADDADD R1R1 #5#5 R3R3

R1R1

#5#5

R3R3

R1R1

R3R3

MicroprocessoreMicroprocessoreArchitettura DSP-TI Architettura DSP-TI

Instruction Data

ALUALU11 ALUALU22

SubALUSubALU

44DSP-TI

CUCU

L1 S1 M1 D1 L2 S2 M2 D2

IR

MicroprocessoreMicroprocessoreArchitettura Dual-CoreArchitettura Dual-Core

Core 1

Core 2??MultithreadingMultithreading

Esegue più Thread Esegue più Thread in paralleloin parallelo

55

66

Sistema di ProcessoriSistema di ProcessoriArchitettura di CalcoloArchitettura di Calcolo

Sistema di CalcoloSistema di Calcolo

MATLABMATLABDistributedDistributedComputingComputing

InterfacciaInterfaccia

ToolboxToolboxDistributedDistributedComputingComputing

EngineEngineDistributedDistributedComputingComputing 1 Scheduler + N Worker1 Scheduler + N Worker