ARCHITETTURA DEI SISTEMI ELETTRONICI

LEZIONE N° 11

• Reti sequenziali

• Bistabile

• Flip - Flop S – R

11.1A.S.E.

Richiami

• Reti combinatorie– Porte elementari– Porte NAND e NOR

• Reti sequenziali– Concetto di cicli

• Sintesi delle reti combinatorie• Alee

11.2A.S.E.

Definizioni

• Reti COMBINATORIE• In qualunque istante le uscite sono

funzione del valore che gli ingressi hanno in quell’istante

• Il comportamento (uscite in funzione degli ingressi) è descritto da una tabella

• Reti SEQUENZIALI• In un determinato istante le uscite sono

funzione del valore che gli ingressi hanno in quell’istante e i valori che hanno assunto precedentemente

• La descrizione è più complessa• Stati Interni• Reti dotate di MEMORIA 11.3A.S.E.

Memoria delle reti sequenziali

• Osservazione – In ogni istante la rete deve “ricordarsi” il

valore che alcune variabili logiche avevano precedentemente

– la memorizzazione viene fatta da “opportuni” collegamenti interni alla rete• Cicli• Anelli di reazione• Anelli

• Attenzione !!– l’assenza di cicli comporta => rete

combinatoria– la presenza di cicli non garantisce =>reti

sequenziali– (reazione positiva)

11.4A.S.E.

Modello di rete sequenziale

R

R’X1

Xn

z1

zms1

sk

s’1

s’kDt

La rete R’ è priva di anelli, ovvero è una rete combinatoria

11.5A.S.E.

Elemento di memoria

0

10

1 1

1 0

0

11.6A.S.E.

Bistabile livelli elettrici

0V

5V0V

5V 5V

5V 0V

0V

11.7A.S.E.

Caratteristica dell’inverter (NOT)

• Caratteristica di trasferimento

1 2 3 4 5in

out

1

2

3

4

5

11.8A.S.E.

Metastabilità

2,5 V

2,5 V

2,5 V

2,5 V

11.9A.S.E.

Osservazioni 1

• Il Bistabile non ha ingressi• Il valore delle uscite viene determinato

all’accensione• Rimane stabile fin quando alimentato• FLIP – FLOP => bistabile con ingressi• Setting o Presetting => Uscita a “1”• Resetteing o Clearing => Uscita a “0”

11.10A.S.E.

Osservazioni 2

• Gli ingressi di un FLIP – FLOP sono di 2 tipi– Asincroni o ingressi diretti

• Il F-F cambia stato immediatamente– Sincroni

• Il F-F risente di tali ingressi quando sono attivi altri segnali di controllo chiamati CLOK o ENABLE (abilitatore)

• Flip – Flop LATCH => classe di F-F tali che– L’uscita risponde immediatamente ad una

variazione degl’ingressi11.11A.S.E.

Flip – Flop SR

R

S

Q

Q

S R Q+ Q+

0 0 Q Q

0 1 0 1

1 0 1 0

1 1 - -

S = R = 1 => condizione proibita

11.12A.S.E.

Esempio = Antirimbalzi

11.13A.S.E.

Flip – Flop SR

11.14A.S.E.

Flip – Flop SR ( Teorema di De Morgan)

R

S

Q

QR

S

Q

QR

S

=

Q

Q

=

11.15A.S.E.

Flip – Flop S-R alternativo

R

S Q

QS R Q+ Q+

0 0 Q Q0 1 0 1

1 0 1 0

1 1 - -S

R

Q

Q

t

S Q

R Q

11.16A.S.E.

Schema circuitale

R

S Q

Q

11.17A.S.E.

Simbolo

S Q

R Q

11.18A.S.E.

Tabella delle funzioni (delle transizioni)

S R Q+ Q+

0 0 Q Q0 1 0 1

1 0 1 0

1 1 - -

Stato successivo (Stato futuro)

Stato Presente

11.19A.S.E.

Forme d’onda

S

R

Q

Q

t

11.20A.S.E.

Variabili di stato• La capacità di “memorizzazione è legata

agli anelli di richiusura interni– Variabili di stato – Tante quante sono le richiusure “k”– Stati interni 2k

R

S Q

QR’

Y

11.21A.S.E.

Altre rappresentazioni del F- F [S-R]

R

S Q

R’

Y

R

SQ

QRS Q

Q

11.22A.S.E.

Conclusioni

• Reti sequenziali

• Bistabile

• Flip - Flop S – R

11.23A.S.E.