3DD 1e 1 Agosto Def Roadmap

Politecnico di MilanoPolitecnico di Milano

Dynamic Reconfigurability inEmbedded System Design

- Prima Edizione della 3-Giorni DRESD -

31/07 - 31/07 - 11-2/08, 2006-2/08, 2006Hotel Villa GinaHotel Villa Gina

GoglioGoglio

- - 22 - -1° 3-Giorni DRESD1° 3-Giorni DRESD

OutlineOutline

Alcune definizioni && flusso generale: Curino C., Rana V., Santambrogio M.

DRESD Roadmap: Sandionigi C.

Collaborazioni con altre Università: Santambrogio M.

Definizione dei progetti/tesi 06/07

Varie attività: DRESD news, CD DRESD, Flyers, DRESD gadgets

Metriche per la valutazione


OutlineOutline








DRESD – DefinizioniDRESD – Definizioni

Device: le particolari FPGA;Node: le particolari board con il relativo numero e tipo di device usate;Environment: l’insieme delle board utilizzate;Physical Layer: Device -> Node -> Environment

Model interface: il modello dell’architettura descritto in HDL;Architectre model: descrizione del modello a “specification model”Architecture instance: la descrizione dell’istanza dell’architettura calata sul “Physical Layer”;Architecture: TbD;

Core: componente HW che definisco una specifica funzionalitàIP-Core: core corredato di interfacciamento con il canale di comunicazioneIPCI: IP-Core instance (dopo la fase di mapping tecnologico)IPCI2: IP-Core instance2 (bitstream di configurazione (PaR fixato))

Application: il problema dato;

Configuration: l’architettura unita con i core;

Status: le configurazioni unite con lo stato del software;

System: la sequenza di stati.


DRESD – Architecture InstanceDRESD – Architecture Instance


DRESD – General FlowDRESD – General Flow


DRESD – Final PartDRESD – Final Part


““HW Modules” FlowHW Modules” FlowSystem

Functionality1 Functionality2 FunctionalityN

Bitstream1 Bitstream2I O

Synt. Synt.

Functionality Layer

BitstreamLayer

Synt.

I O

DescriptionLayer

(core definition)

I OFeasibile Core 1

for Func 1

Feasibile Core 2

for Func 1

Feasibile Core 1

for Func 2

Feasibile Core 1

for Func N

Feasibile Core 2

for Func N

Feasibile Core N

for Func N

ImplementationLayer

(resource mapping)

I O

Core 1Mapping 1

Core 1Mapping 2

Core 2Mapping 1

Core 1Mapping 1

Core 1Mapping 2

Core 1Mapping 2

Core 2Mapping 1

Core 2Mapping 2

Core nMapping 1

Core nMapping 2

Core nMapping n

HDLDescription HDL

Description

HDLDescription

HDLDescription

HDLDescription

HDLDescription

Tech.Mapping

Tech.Mapping

Tech.Mapping Tech.

Mapping

Tech.Mapping Tech.

Mapping

PAR Layer

TbD


OutlineOutline








DRESD – Roadmap (@ March 2006)DRESD – Roadmap (@ March 2006)


DRESD – Roadmap (@ August 2006)DRESD – Roadmap (@ August 2006)

December 2007

Reconfigurable computing lessons in a course

September 2007

DRESD open meetings formula

December 2006

Flyers for all the projects

December 2006

Gadgets (T-shirts, pens, block notes, ...)

December 2006

2007 DRESD 3-days definition

November 2006

Micro CD for students and ISO available at the Micro web site

September 2006

Poster about DRESD works

September 2006

DRESD News (every 3 months)

Collaboration with other universities

Collaboration with other DEI sections

DRESD workshop

DRESD 3-days

DeadlineObjective


OutlineOutline








LaboSW LaboSW 1 di 21 di 2

PIPInstance merge: quando mergiare due istanze partite da uno stesso template a fronte di un controllore più complesso e di un aumento dell’areaCloseness metrics: come mergiare istanze di core in un unico coreCovSet: generazione di una copertura partendo dai template che implementi una politaca di generazione di core composti dai nodi “spare”CovSet - Instance growing : generazione di una copertura partendo dai template che implementi una politaca per l’ingrandimento dei templatePolitica per la selezione dei template orientata alla riconfigurazione parziale (HTG, Frammentazione dei template)Sovrapposizione dei template anche dopo averne selezionato uno (non eliminare I template parzialmente sovrapposti con quello selezionato)Salomone improvement: come da TCG si possano usare gli HTG per creare uno scheduling migliore (SCoNo equivalente)ADJ coloring improvement (?)Placement (vincoli): Estensione del lavoro di tesi di Giulia && StefanoPlacement: Algo alla "markus“Floorplanner

IP-Core generator improvementParser (checker) VHDL Estensiona al PLBEstensiona all'AMBA BUSEstensiona al WISHBONE non solo punto puntoSupporto ai file .edif


LaboSW LaboSW 2 di 22 di 2

ReconftoolAgenda per prenotazioni: statische uso, lock sul numero di ore per utenteReset fisico (interruttore) su scheda Implementazione su WebServiceCatena JTAGImplementazione di un meccanismo di "debugging" HW

FPGADB per le FPGA della Xilinx

Linux((?) Sentire Vincenzo (?))

BAnMaT improvementBAnMaT per V4 e V5

JHDLPatch a JHDL per generare VHDL

JTST

SyCERS Metriche TLM di “ABS” su simulatore Da specifica statica a dinamica((?) Sentire Chiara (?))


PRLA PRLA 1 di 21 di 2

YARAICAP + DMA = IPCMBiRF + DMA = BiRF*BiRF* + IPCM = DICAP Bitstream dif. in HWBitstream Comprex: come ridurre le info del bitstream a favore di un ricostruttore in un IP-Core opposito (e.g. eliminazione delle info di padding)Placer in HWControllore riconfig. internoBiRF a 2DBiRF in DMA

R4RReadback delle configurazioniRiconfigurabilità esterna S3 + XC2VP20

ImpulseCSyCERS


PRLA PRLA 2 di 22 di 2

MicroBLAZE riconfigFPSLIC

BAnMAT per FPSLICAcheronte 2 FPSLIC

Diopsis


OutlineOutline








Varie attivitàVarie attività

DRESD newsIndice:

Varie “Inutili”: pag. 4 (1°(p1), 2°(p2) dati “generali”, 4°(p24)) di copertina, una di indice (p3))Editoriale: pag. 1 (p4) – SantaDescrizione del lavoro (STATUS DRESD): pag. 4 (p5-8) – Santa + Vincenzo + CarloIncontri DRESD (2 al mese – nuova formula): pag. 1 (p9)Welcome: pag. 1 (p10) – Ale + IlSupremo

– HowTo sui progetti: pag. 1 (p11) – Chiara (S.) + Santa“Prossimamente”: pag. 2 (p13-14) – Chiara (S.) + Santa3-Giorni DRESD: resoconto: pag. 6 (p15-20) – Chiara (S.)Elenco (overview) dei progetti: pag. 3 (p21-23) – Santa

Date:Prima versione IT: 25/08Prima versione Eng: 1/09Revisione finita e sistemata IT: 8/09Revisione finita e sistemata Eng: 15/09DRESD news, prima versione finita: 29/09

Revisori: IT: Chiara (F.), Tia, Marco (N.)Eng: Carlo, Tia, Vincenzo

CD DRESDFlyersDRESD gadgets


OutlineOutline








Metriche per la valutazioneMetriche per la valutazione

Didattica:Numeri studenti per i progetti:

PRLALaboSWHPPS

Numero tesisti:Primo livelloSpecialisticaVecchio ordinamento

M1a: %(#PRLA - #TesistiPL)

Conferenze e affini:M1b: #articoli a conferenza

M2b: #artcoli a rivista

M3b: #reviewer

M4b: #PC

M5b: #Organizzazione conf. (Conf. Chair, Session Chair, etc. etc.)

3DD 1e 1 Agosto Def Roadmap

Technology

Transcript of 3DD 1e 1 Agosto Def Roadmap