Post on 18-Jan-2016
description
Memorie a semiconduttoreMemorie a semiconduttore
PC, Workstation, Mainframe.PC, Workstation, Mainframe. Sistemi Embedded.Sistemi Embedded.
I dispositivi per l’immagazzinamento dell’informazione sono necessari in tutti i
sistemi elettronici.
Si prevede un incremento del mercato delle memorie
200786,7 Miliardi di $
200247 Miliardi di $
ClassificazioneClassificazione
DimensioneDimensione: Circuito ------------------ Celle di memoria.: Circuito ------------------ Celle di memoria.
Chip ---------------------- Byte e multipli.Chip ---------------------- Byte e multipli.
Sistema ------------------ Word.Sistema ------------------ Word. Tempi d’accessoTempi d’accesso: In lettura, In scrittura e Tempi di ciclo.: In lettura, In scrittura e Tempi di ciclo. FunzionalitàFunzionalità: Solo Lettura, Lettura/Scrittura.: Solo Lettura, Lettura/Scrittura. Modalità d’accessoModalità d’accesso: Casuale, Ordinato.: Casuale, Ordinato.
Varie modalità di classificazione:
ArchitetturaArchitetturaMemoria di N-word ciascuna composta da M-bit.
# connessioni troppo elevato considerandone una per ogni word.
Decoder di riga a K=log2(N) ingressi
Struttura molto lunga e stretta. Layout difficile.
Decoder di colonna e più word per riga. Struttura regolare.
Memoria di grandi dimensioni
Partizionamento in blocchi.
ROMROM
Mask-Programmed ROM:
Programmate in fase di realiazzazione dell’integrato
attraverso maschere.
Memorizzazione dell’informazione nella topologia del circuito
(presenza o assenza di diodi o transistori).
Programmable ROM:
Programmabile con opportuni segnali elettrici
attraverso kit-programmer.
Memorizzazione dell’informazione nella topologia del circuito
(bruciatura o no di fusibili).
Memorie che mantengono l’informazione “per Memorie che mantengono l’informazione “per sempre”. Programmabili una sola volta.sempre”. Programmabili una sola volta.
NVRWM (1)NVRWM (1) EPROMEPROM
Fa uso del transistor a Floating Gate
Normalmente nel floating-gate non c’è carica.
Iniezione elettroni nel floating gate e innalzamento della soglia logica del transistor. (AHEI)Rimozione degli elettroni esponendo il chip per qualche decina di minuti a raggi UV.
Cancellazione
WL=1, la BL si scarica
WL=1, la BL non si scarica
“0” in uscita“1” in uscita
NVRWM (2)NVRWM (2) EEPROMEEPROM
Fa uso di un transistor a Floating Gate modificato (FLOTOX).
Programmabili e cancellabili elettricamente per Fowler-Nordheim Programmabili e cancellabili elettricamente per Fowler-Nordheim Tunneling.Tunneling.
VANTAGGIVANTAGGI
Cancellabili Cancellabili elettricamente.elettricamente.
Cancellazione on-system.Cancellazione on-system.
SVANTAGGISVANTAGGI
Soglia logica molto Soglia logica molto variabile.variabile.
Dimensione cella grande.Dimensione cella grande.
Cancellazione byte per Cancellazione byte per byte.byte.
NVRWM (3)NVRWM (3) FLASHFLASH
Fa uso di un transistor a Floating Gate modificato (ETOX).
Programmazione per AHEI e cancellazione per Programmazione per AHEI e cancellazione per Fowler-NordheimFowler-Nordheim Tunneling.Tunneling.Unisce i vantaggi delle EPROM e delle EEPROM:Unisce i vantaggi delle EPROM e delle EEPROM:
Elettricamente programmabili.Elettricamente programmabili.
Dimensione cella ridotta.Dimensione cella ridotta.
Cancellazione di pagine o anche singoli byte.Cancellazione di pagine o anche singoli byte.
NWRWM (4)NWRWM (4)Riassumendo….
EPROMEPROM EEPROMEEPROM FLASHFLASH
Write TimeWrite Time > 10 > 10 msms
> 1ms> 1ms 1-100 1-100 µµss
Erase TimeErase Time > 10 > 10 minmin
> 100 ms > 100 ms > 100 ms> 100 ms
Data Data RetentionRetention
10 10 yearsyears
> 40 > 40 yearsyears
> 100 > 100 yearsyears
VRWM (1)VRWM (1)Memorie a lettura/scrittura volatili.
Accesso Casuale
• SRAM
• DRAM
Accesso Ordinato
• LIFO, FIFO, Shift Register
• CAM
• Mantengono l’informazione fintanto che è presente l’alimentazione.
• A differenza delle NVRWM hanno tempi di scrittura paragonabili a quelli di lettura.
VRWM (2)VRWM (2)SRAM
• L’ informazione è memorizzata in circuiti bistabili.
Scrittura:
Attivazione della WL e dato disponibile sulla bitline (anche il dato negato).
Attivazione della WL e forzatura del dato nel bistabile.
Lettura:
Per ridurre l’occupazione di area i PMOS possono essere sostituiti da:
• Resistori.
• Transistor Thin-Film.
VRWM (3)VRWM (3)
Async SRAMAsync SRAM: Segnali di indirizzamento non : Segnali di indirizzamento non coordinati con il clock di sistema. Tempi d’attesa coordinati con il clock di sistema. Tempi d’attesa dei dati molto lunghi.dei dati molto lunghi.
Sync SRAMSync SRAM: Segnali sincronizzati con il clock. : Segnali sincronizzati con il clock. Funzionamento più affidabile e veloceFunzionamento più affidabile e veloce
Pipeline Burst SRAMPipeline Burst SRAM: Sincrona con : Sincrona con trasferimento dati veloce attraverso cicli burst.trasferimento dati veloce attraverso cicli burst.
Dual Port SRAMDual Port SRAM: Doppia porta d’accesso con : Doppia porta d’accesso con capacità di lettura e scrittura indipendenti.capacità di lettura e scrittura indipendenti.
VRWM (4)VRWM (4)DRAM
• L’ informazione è memorizzata in condensatori che necessitano di refresh periodico della carica.
Attivazione della RWL (WL) e dato disponibile sulla BL2 (BL).
Attivazione della WWL (WL) e carica della C di gate di 2 (semplice condensatore).
Scrittura:Lettura:
Sforzo notevole nella riduzione della dimensione delle celle (es. Trench Capacitor) con tempi d’accesso e consumi però maggiori rispetto le SRAM.
VRWM (5)VRWM (5)
FPM DRAMFPM DRAM: Ogni riga della memoria è vista come : Ogni riga della memoria è vista come pagina. Si accede consecutivamnte alle word della riga.pagina. Si accede consecutivamnte alle word della riga.
EDO RAMEDO RAM:: Si accede alle colonne successive mentre si Si accede alle colonne successive mentre si sta ancora prelevando il dato dalla colonna precedente.sta ancora prelevando il dato dalla colonna precedente.
Sync DRAMSync DRAM: : Sincrona a banchi multipli perSincrona a banchi multipli per permettere permettere accessi, relativi a diverse righe, più veloci.accessi, relativi a diverse righe, più veloci.
DRDRAMDRDRAM: Sviluppata da Rambus si discosta dalle : Sviluppata da Rambus si discosta dalle comuni DRAM per la particolare architettura adottata comuni DRAM per la particolare architettura adottata che permette performance molto elevate.che permette performance molto elevate.
Double Data Rate Sync DRAMDouble Data Rate Sync DRAM: Garantisce rispetto le : Garantisce rispetto le SDRAM il trasporto dei dati su entrambi i fronti del clock.SDRAM il trasporto dei dati su entrambi i fronti del clock.
VRWM (6)VRWM (6)CAM
Memoria volatile ad accesso non casuale.LETTURA SCRITTURA
Due comportament
i possibili:
1. Accesso casuale
2. Tag Register che indica se la locazione è piena o vuota
Segnale di match per le parole che
soddisfano la chiaveSelezione della
parole per cui c’è corrispondenza e
trasferimento nell'Output Register
Bit che costituiscono la
chiave di ricerca.
Scrittura dato da ricercare nell’input
register.
Gerarchia delle memorieGerarchia delle memorieDivario di prestazioni tra CPU e Memoria.
CPU attende molto tempo prima che arrivino i dati dalla memoria.
Con la gerarchia delle memorie si cerca di minimizzare gli accessi alla memoria centrale.
CacheCacheMemoria on-chip alla quale la CPU accede con un unico ciclo di
clock.Tempo medio d’accesso = HIT-RATE • HIT-TIME + MISS-RATE •
MISS-TIME A) CORRISPONDENZA CACHE-MEMORIA PRINCIPALE- Mapping Completamente Associativo: Ogni dato della memoria principale può essere memorizzato in una qualsiasi linea della Cache. - Mapping Diretto: Ogni dato della memoria principale è messo in corrispondenza fissa (funzione di trasformazione) una linea della Cache. - Mapping Associativo Ad N Vie: La cache è divisa in set ciscuno contenente N linee (2-4-8). Ogni blocco della memoria principale può essere memorizzato in una delle N linee di un set.
B) STRATEGIE DI SCRITTURA
C) POLITICA DI SOSTITUZIONE DELLE LINEE
- Write Through: Aggiornamento memoria non appena modifico il dato in Cache.- Write Back: Aggiornamento memoria solo quando elimino la linea.
Random, FIFO, LRU...
ConclusioniConclusioni Stretta corrispondenza tra tecnologia e Stretta corrispondenza tra tecnologia e
archittettura nello sviluppo delle memorie.archittettura nello sviluppo delle memorie. Fondamentale per un buon sistema la scelta Fondamentale per un buon sistema la scelta
della memoria adeguata.della memoria adeguata. Continuo aumento del mercato delle memorie.Continuo aumento del mercato delle memorie. Nuove tecnologie alla ribalta differnti dal silicio Nuove tecnologie alla ribalta differnti dal silicio
(magnetomemorie, nanotubi in carbonio…).(magnetomemorie, nanotubi in carbonio…).