Post on 19-Jun-2015
POLITECNICO DI MILANO
Alessandro Marin matricola 669960 - alessandro.marin@dresd.org
Diego Mereghetti matricola 669902 - diego.mereghetti@dresd.org
Una nuova metodologia per la Una nuova metodologia per la creazione di architetture creazione di architetture
riconfigurabiliriconfigurabili
SommarioSommario
Concetti di baseAlbero pesato del clock
BUFG
DCM
Stato dell'arte – Metodologia STANDARD
Limiti della Metodologia STANDARD
Metodologia Make ExternalModulo OPB2IP
Soluzione INNER DCM
Soluzione EXTERNAL DCM
Soluzione DUAL DCM
Sviluppi
Concetti di base - Albero pesato di clockConcetti di base - Albero pesato di clock
E’una distribuzione delle linee di clock, che a partire da un unico componente si divide in due, un numero di volte tale da permettergli di giungere nelle clock region allo stesso istante di tempo.
Clock region
Percorso del clock
Concetti di base
> Albero pesato
> BUFG
> DCM
Stato dell’arte
Limiti
Metod.STANDARD
Make External
>OPB2IP
>INNER DCM
>EXTERNAL DCM
>DUAL DCM
Sviluppi
Domande
Il Global Clock Buffer è un buffer di clock;richiede che il clock in ingresso sia fornito da una net della logica della FPGA
punto da dove partono gli alberi pesati.
BUFG
Concetti di base - BUFGConcetti di base - BUFG
Concetti di base
> Albero pesato
> BUFG
> DCM
Stato dell’arte
Limiti
Metod.STANDARD
Make External
>OPB2IP
>INNER DCM
>EXTERNAL DCM
>DUAL DCM
Sviluppi
Domande
Il Digital Clock Manager è il principale componente per la gestione del segnale di clock;
prevede in ingresso un segnale di clock e lo fornisce alle periferiche dell'FPGA
richiede che gli sia fornito come input anche il clock che esso stesso fa circolare sulla FPGA formando un “anello di clock” (è un componente retroazionato)
BUFG o IBUFG
Concetti di base - DCMConcetti di base - DCM
Concetti di base
> Albero pesato
> BUFG
> DCM
Stato dell’arte
Limiti
Metod.STANDARD
Make External
>OPB2IP
>INNER DCM
>EXTERNAL DCM
>DUAL DCM
Sviluppi
Domande
Stato dell'arte – Metodologia Stato dell'arte – Metodologia STANDARDSTANDARD
EDK : realizzazione della parte fissa
ArchGen : elaborazione VHDL
Prelievo VHDL e modifica manuale
Flusso di INCA: implementazione flusso EAPR fino alla generazione dei bitstreams
Concetti di base
> Albero pesato
> BUFG
> DCM
Stato dell’arte
Limiti
Metod.STANDARD
Make External
>OPB2IP
>INNER DCM
>EXTERNAL DCM
>DUAL DCM
Sviluppi
Domande
Limiti della metodologia Limiti della metodologia STANDARDSTANDARD
Gestione clock: sono presenti due alberi pesati del clock, uno per la parte fissa ed uno per i moduli riconfigurabili
Utilizzo risorse: vengono utilizzati 3 BUFG per la gestione del clock
Complessità di realizzazione: estremamente lunga e complessa: richiede pesanti modifiche manuali al codice VHDL
generato dai tool
DCM BUFG_1
BUFG_2
BUFG_3
BUFG_1
Albero pesato relativo a parte fissa Albero pesato relativo ai moduli riconfigurabili
Concetti di base
> Albero pesato
> BUFG
> DCM
Stato dell’arte
Limiti
Metod.STANDARD
Make External
>OPB2IP
>INNER DCM
>EXTERNAL DCM
>DUAL DCM
Sviluppi
Domande
Metodologia Make External – OPB2IPMetodologia Make External – OPB2IP
Esporta i segnali del bus OPB all'esterno del progetto EDK
Interfaccia compatibile allo standard OPB definito dall'IBM
Si collega al bus OPB come un IPcore
Ogni OPB2IP gestisce un solo modulo riconfigurabile
Concetti di base
> Albero pesato
> BUFG
> DCM
Stato dell’arte
Limiti
Metod.STANDARD
Make External
>OPB2IP
>INNER DCM
>EXTERNAL DCM
>DUAL DCM
Sviluppi
Domande
Metodologia Make External – INNER DCMMetodologia Make External – INNER DCMInserimento e utilizzo dell‘OPB2IP
Problema: presenza di due alberi pesati del clock, uno per la parte fissa ed uno per i moduli riconfigurabili
BUFG
Componenti parte fissa
modulo
FIX opb2ip
DCM_BUFGBUFG_0
BUFG BUFG
Concetti di base
> Albero pesato
> BUFG
> DCM
Stato dell’arte
Limiti
Metod.STANDARD
Make External
>OPB2IP
>INNER DCM
>EXTERNAL DCM
>DUAL DCM
Sviluppi
Domande
Metodologia Make External – EXTERNAL DCMMetodologia Make External – EXTERNAL DCMSpostamento del DCM (DCM_0) all’esterno del fix
Presenza di un solo albero pesato del segnale di clock
L'anello di feedback è chiuso sull'unico albero pesato presente
DCM_0 BUFG
Componenti parte fissa
moduli
FIX opb2ip
clk
BUFG
DCM
Anello di feedback
Concetti di base
> Albero pesato
> BUFG
> DCM
Stato dell’arte
Limiti
Metod.STANDARD
Make External
>OPB2IP
>INNER DCM
>EXTERNAL DCM
>DUAL DCM
Sviluppi
Domande
Metodologia Make External – DUAL DCMMetodologia Make External – DUAL DCM
Soluzione identica ad EXTERNAL DCM con aggiunta di un DCM (DCM_0) all’interno del FIX (es: per componenti che richiedono una particolare gestione del clock)
Problema: la presenza di due DCM porta però alla formazione di due alberi pesati del clock, uno per la parte fissa ed uno per i moduli riconfigurabili
DCM
Componenti parte fissa moduli
clk
Anello di feedback
DCM_0
Anello di feedback opb2ip
BUFG
FIX DCM_BUFG
DCM
Anello di feedback
DCM_0 DCM
Anello di feedback
DCM_0
Concetti di base
> Albero pesato
> BUFG
> DCM
Stato dell’arte
Limiti
Metod.STANDARD
Make External
>OPB2IP
>INNER DCM
>EXTERNAL DCM
>DUAL DCM
Sviluppi
Domande
SviluppiSviluppi
Errore in INCANon pregiudica la creazione dei bitstream (è tuttavia un problema da risolvere)Concetti di
base
> Albero pesato
> BUFG
> DCM
Stato dell’arte
Limiti
Metod.STANDARD
Make External
>OPB2IP
>INNER DCM
>EXTERNAL DCM
>DUAL DCM
Sviluppi
Domande
SviluppiSviluppi
Passaggio indirizzi a ngcNon è possibile eseguire un generic map su un ngc, occore un assegnamento manuale nel VHDL
Come GARANTIRE la non sovrapposizione degli indirizzi?
Come GARANTIRE (su PPC) che gli indirizzi dei moduli cadano nella finestra PLB dedicata all'OPB?
Concetti di base
> Albero pesato
> BUFG
> DCM
Stato dell’arte
Limiti
Metod.STANDARD
Make External
>OPB2IP
>INNER DCM
>EXTERNAL DCM
>DUAL DCM
Sviluppi
Domande
Domande?Domande?
Grazie per l’attenzione……….
Stato dell’arte
Limiti
Arch.STANDARD
Basi conoscenza
> Albero pesato
> BUFG
> DCM
Make External
>OBB2IP
>INNER DCM
>EXTERNAL DCM
>DUAL DCM
Sviluppi
Domande