Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

69
Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity

Transcript of Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Page 1: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Progettazione di sistemi elettronici integrati

4 Aprile 2012Giovanni Naso

Signal Integrity

Page 2: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Indice

Propagazione Modello di interconnessione a costanti distribuiteResistenza equivalente di un driver CMOSCapacita' di un carico MOSResistenza di interconnessioneCapacita' di interconnessioneEquivalent Load Length (ELL)Modelli di interconnessione a costanti concentrateparacap, prc e back annotazionePrestazioni di una linea di interconnessione

modellistica con paracapsil ruolo della resistenza del driveril ruolo della lunghezza di interconnessioneil ruolo della larghezza di interconnessioneil ruolo della spaziatura

Miglioramento del tempo di propagazionerepeaterscascate di drivers

Bibliografia relativa alla propagazione

Page 3: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Accoppiamenti Modello di interconnessione basato su paracapOrganizzazione dei drivers con 3 invertersIl ruolo di VCCIl ruolo della spaziatura di interconnessioneIl ruolo della larghezza di interconnessioneIl ruolo del caricoAccoppiamento e schermaturaAccoppiamento e repeatersDRC per rilevare rischi di accoppiamento

Linee guida per propagazione e accoppiamento

Tutorials relativi a signal integrity

Indice (cont)

Page 4: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

PROPAGAZIONE

Page 5: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Modello di interconnessione a costanti distribuite[1 - p420,421][2 - p118,119]

driverCMOS

caricocapacitivoR

CWd ; LdWl ; Ll

VCC

0 1 2

0 1 2

Ld/Wd = 1/

rt Ct

Wl*Ll

Page 6: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Modello di interconnessione a costanti distribuite (cont.)

v

VCC

0.9*VCC

t0.9

v0(t)v2(t)

t

ritardo di Sakurai

t0.9 = 1.02*RC + 2.21*[rt*Ct + R*Ct + C*rt]

errore < 4% nel calcolo del ritardo dovuto alla schematizzazione di driver e carico

Page 7: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Resistenza equivalente di un driver MOS

rt = VD/ID = f(VD,VG, = W/L)

W;LG

DVD

ID

VG

nch

Resistenza NMOS

1,E+01

1,E+02

1,E+03

1,E+04

1,E+05

1,E+06

1,E+07

1,E+08

0,6 1 1,4 1,8 2,2

VG (V)

rt (

oh

ms

)

beta=1;VD=2.0V

beta=1;VD=0.4V

beta=10;VD=2.0V

beta=10;VD=0.4V

beta=100;VD=2.0V

beta=100;VD=0.4V

Page 8: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Resistenza equivalente di un driver MOS (cont.)

- da inizio scarica (A) a fine scarica (B) rt diminuisce- 4k e 250 ohms sono tipici valori per tra 10 e 50- all'aumentare di ,rt diminuisce e poi satura

Scarica con NCH ON (VG = 2V)

0

500

1000

1500

2000

2500

3000

3500

4000

4500

0 10 20 30 40 50 60

beta

rt (

oh

ms)

VD = 2V

VD = 0.4V

A

B

Page 9: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Capacita' equivalente di un carico MOS

Metodo di valutazione della capacita' di un carico MOS

nch

i(t)

v(t)

pch

i(t)

v(t)

VCC

vVCC

T t

V0

V0+DV

i(t) = Ct * dv(t) / dt

I = Ct(V0) * DV / T

Ct(V0) = I * T / DV

Page 10: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Capacita' equivalente di un carico MOS (cont.)

Ct (fF/u2)

pch

0 1 2

0

1

2

3

4

5nch

- Il minimo Ct corrisponde alla situazione in cui il canale non e' formato e alla capacita' di ossido si pone in serie una capacita' dovuta allo svuotamento (depletion)- ponendo in parallelo due transistors nch e pch di uguali dimensioni si ottiene una capacita' indipendente da V0

V0

Page 11: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Resistenza di interconnessione

T

W

L

WT

L R

W

W

W

W

L = 3sq

W

L ' R

Tipici valori : /sq70m (met2)' ; /sq200m )met1('

)( a'resistivit

)/sq( a'resistivit '

Page 12: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Capacita' di interconnessione

T

W

L

[3] [2 - p120]

Metodi numerici che rengono conto di effetti di campo tridimensionali possono essere usati per calcolare la capacita' di una linea di interconnessione di larghezza W, lunghezza L>>W, spessore T, distanza H da un piano di massa.

Tre situazioni tipiche sono riportate :

H

Linea isolata (C1)

Page 13: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Capacita' di interconnessione (cont.)

T

W L

H

Linea affiancata da una linea identica (C2)

T

W L

H

S

Page 14: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Capacita' di interconnessione (cont.)

T

W L

H

Linea affiancata da due linee identiche (C3)

T

W L

H

S

T

W L

H

S

Formule empiriche (Sakurai-Tamore) possono essere determinate per interpolarei dati otteniti con i metodi numerici.

Per 0.3 < W/H < 30, 0.3 < T/H < 30, 0.5 < S/H < 10, tali formule rappresentanoi dati empirici con un errore inferiore al 10%.

Page 15: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Capacita' di interconnessione (cont.)

LH

T8.2

H

W15.1

ox

C1222.0

effetto capacitivodella faccia diinterconnessionerispetto al pianodi riferimento(plate capacitance)

effetto capacitivodelle superficilaterali rispetto al piano di riferimento(fringing capacitance)

Page 16: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Capacita' di interconnessione (cont.)

LH

S

H

T07.0

H

T83.0

H

W03.0

ox

C1

ox

C2-1.34222.0

plateintercon-nessioneisolata

fringing contributo di prossimita' chesi sottrae alfringing a causadella lineaadiacente chesottrae linee diflusso

contributolineaadiacente

peso associato al contributo della linea adiacente

Page 17: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Capacita' di interconnessione (cont.)

LH

S

H

T07.0

H

T83.0

H

W03.02

ox

C1

ox

C3-1.34222.0

Il contributo laterale in C3 e' il doppio di quello in C2

C1C2 e C1 C3,Sper

Page 18: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Capacita' di interconnessione (cont.)

Valori tipici per C1,C2,C3

capacita' met1 (plate + fringing +1 side)

75

100

125

150

175

0,2 0,3 0,4 0,5 0,6

larghezza W (um)

C2

(ff

/10

00

um

)

S=0.2umS=0.4umS=0.6um

capacita' met1 (plate + fringing)

75

85

95

105

115

125

0,2 0,3 0,4 0,5 0,6

larghezza W (um)

C1

(ff

/10

00

um

)

capacita' met1 (plate + fringing + 2 sides)

75

100

125

150

175

200

225

0,2 0,3 0,4 0,5 0,6

larghezza W (um)

C3

(ff

/10

00

um

)

S=0.2umS=0.4umS=0.6um

All'aumentare di S la capacita'raggiunge rapidamente il valorein assenza di linea laterale

10

HW

15.1

HT

8.2

Cplate

Cfringing

222.0

Page 19: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Equivalent load length (ELL)

Il concetto di ELL e' utile per valutazioni rapide del peso relativo di lunghezzadi linea e ammontare di carico.

La tabella riporta valori corrispondenti di lunghezza di interconnessione edimensioni di un carico NMOS aventi stessi valori di capacita' (m e' la molteplicita' di istanze in parallelo).

ELL (Equivalent Load Length)

y = 30,479x

0

2000

4000

6000

8000

10000

12000

14000

16000

18000

0 100 200 300 400 500 600

load area (u2)

len

gth

(u

)

Serie1 Lineare (Serie1)

ELL= 30.48 * [sum(Wp*Lp) + sum(Wn*Ln)]

Length (um) Tot cap (ff) nch (area=4.5u2)150 30 m=1300 55 2450 80 2600 110 3750 135 4

1500 270 82250 405 133000 540 183750 675 234500 810 295000 900 34

10000 1800 7015000 2700 115

Page 20: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Modelli di interconnessione a costanti concentrate

[1 - p421,422,423]

La interconnessione tra un driver MOS e un carico MOS puo' essere modellatausando componenti concentrate organizzate in vari modi :

(N) (C) (R)

(L)

CR

RC

RC/2

C/2

(P)

(T)

C

R/2 R/2

Page 21: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Modelli di interconnessione a costanti concentrate (cont)

Le configurazioni L,P,T possono essere ulteriormente suddivise inL2,L3, ... (P2,P3,...) (T2,T3,...)

(P2)

C/4

R/2 R/2

C/4C/4 C/4

C/2

(P3)

C/3

R/3 R/3

C/6 C/6C/3

R/3

Page 22: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Modelli di interconnessione a costanti concentrate (cont)

Per ognuna delle configurazioni a costanti concentrate si puo' valutare un erroreE rispetto al circuito a costanti distribuite.

In base alll'ammontare di E si puo' concludere :

la configurazione L rappresenta una scarsa approssimazione(E = 30% anche con L3)

P e T hanno approssimazioni soddisfacenti ed equivalenti

Page 23: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Modelli di interconnessione a costanti concentrate (cont)Se si fissa un valore E < 3% le configurazioni a costanti concentrate sono :

Ct/C 0.0 0.01 0.1 0.2 0.5 1.0 2.0 5.0 10.0 20.0 50.0 100.00.0 P3 P3 P2 P2 P1 P1 P1 P1 P1 C C C

0.01 P3 P3 P2 P2 P1 P1 P1 P1 P1 C C C0.1 T2 T2 P2 P2 P1 P1 P1 P1 P1 C C C0.2 T2 T2 P2 P2 P1 P1 P1 P1 P1 C C C0.5 T1 T1 T1 T1 P1 P1 P1 P1 P1 C C C1.0 T1 T1 T1 T1 P1 P1 P1 P1 P1 C C C2.0 T1 T1 T1 T1 P1 P1 P1 P1 L L C C5.0 P1 P1 P1 P1 P1 P1 P1 L L L C C

10.0 P1 P1 P1 P1 P1 P1 L L L L C C20.0 R R R R R R L L L L C C50.0 R R R R R R R R R R C N

100.0 R R R R R R R R R R N N

rt/R

Se Ct/C>100 e rt/R>100 si puo' evitare di modellare l'interconnessione perche'il ritardo e' influenzato essenzialmentedal driver debole e carico elevato

Se Ct/C<1 e rt/R>20 l'interconnessione si puo' modellare con una semplice capacita' perche' la resistenza di interconnessione e' piccola rispetto al driver ma la capacita' di interconnessione non e' trascurabile rispetto al carico

Se Ct/C>20 e rt/R<1l'interconnessione si puo' modellare con una semplice resistenza perche' la resistenza del driver e' prevalente e la capacita' di interconnessione e' piccola rispetto al carico

Se si adotta sempre P3 si avrebbe sempre E<3% ma in alcuni casi ci si puo' permettere una configurazione piu' semplice pur mantenendo E<3%

Page 24: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

paracap/prc e back annotazione

Una rete di interconnessione puo' essere dettagliatamente rappresentataestraendo dal layout tutti i valori di R, C e cross C associati ad ogni singola struttura met1, met2 e via che compone l'effettiva interconnessione di layout.

Questa metodologia (back annotazione) e' precisa perche' corrisponde ad unasituazione di costanti distribuite ma ha alcuni inconvenienti :

e' disponibile solo a layout terminato

comporta lunghi tempi di esecuzione delle simulazioni (anche se si possono filtrare componenti che abbiano valori di R e C inferiori ad una certa soglia)

Page 25: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

paracap/prc e back annotazione (cont)

Con l'uso di opportuni componenti (paracap, prc) che rappresentano una lineadi interconnessione a costanti concentrate, si possono avere :

risultati sufficientemente precisi (usando almeno tre moduli)

tempi di simulazione brevi

possibilita' di predire risultati prima della disponibilita' del layout finale

in out

coupling

paracap

in out

prc

Il componente richiede di specificare : met1/met2, sparse/dense, W, L, Scome input e fornisce un modello a costanti concentrate

Page 26: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

prestazioni di una linea di interconnessione [4 - p784-785]

R R R

in

out

VCC(gnd)

VCC(gnd)

A

B

C

D

i nodi A,B,C,D sonodinamicamente gnd

paracap

paracapin out

modellistica della linea usando paracap

Page 27: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

prestazioni di una linea di interconnessione

modellistica della linea usando paracap (cont)

paracap

paracapout

paracap

paracap

paracap

paracapin

Detector :fisso a minima areaBuffer :

variabile

Linea :L, W, S variabili

N2 P

Page 28: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

prestazioni di una linea di interconnessione

Il ruolo della resistenza rt del driver (oppure )

Uno dei modi piu' efficaci di ridurre il tempo di propagazione e' di usaredrivers grandi (basso valore di rt, alti valori di )

I tempi di propagazione tra drivers grandi e piccoli possono differire anche diun ordine di grandezza

L'influenza della resistenza del driver e' maggiore su interconnessionicorte la cui resistenza e capacita' sono piccole

sia per linee corte che lunghe non ha senso usare drivers troppo grandi( > 100) in quanto il tempo di propagazione satura.

Page 29: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Tempi di propagazione in funzione del driverLinee corte e medie

(met2 : dense - W=0.09u - spacing=0.3u) (2.2V- 90C - ss)

0

1

2

3

4

5

6

7

8

9

10

7 12 25 50 87 112 175

beta

de

lay

(n

s)

4500um

3750um

3000um

2250um

1500um

750um

saturazione del ritardo

Page 30: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Tempi di propagazione in funzione del driverLinee lunghe

(met2 : dense - W=0.09u - spacing=0.3u) (2.2V - 90C - ss)

0

5

10

15

20

25

30

35

7 12 25 50 87 112 175

beta

rita

rdo

(n

se

c)

15000um

10000um

5000um

saturazione del ritardo

Page 31: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

prestazioni di una linea di interconnessione

Il ruolo della lunghezza L di interconnessione

Per linee per cui si puo' ipotizzare R<<rt (linee corte e/o larghe) e se il carico e' piccolo (Ct<<C) si ha : t0.9 = 1.02RC + 2.21(rt*Ct + R*Ct + C*rt) = 2.21*C*rte quindi t0.9 varia linearmente con L.

Per linee per cui si puo' ipotizzare R>>rt (linee lunghe e/o strette) e se il carico e' piccolo (Ct<<C) si ha : t0.9 = 1.02RC + 2.21(rt*Ct + R*Ct + C*rt) = 1.02*R*Ce quindi t0.9 varia come L2.

Page 32: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

prestazioni di una linea di interconnessione

Il ruolo della lunghezza L di interconnessione (cont)

Ritardo in funzione della lunghezza L

0

0,5

1

1,5

2

2,5

3

3,5

4

0 2000 4000 6000 8000 10000

L (um)

rita

rdo

(n

s)

W = 0.2u

W = 2u

W = 4u

rt = 300 ohmsCt = 50 ff

Page 33: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

prestazioni di una linea di interconnessione

Il ruolo della larghezza W di interconnessione

Per linee molto corte, l'aumentare di W produce un effetto trascurabile sul tempo di propagazione : t0.9 = 1.02*R*C + 2.21*(rt*Ct + R*Ct + C*rt) = 2.21*rt*Ct

Per linee di media lunghezza (C>>Ct ma R non molto grandi), l'aumentare di W produce un aumento monotonico del tempo di propagazione : t0.9 = 1.02*R*C + 2.21*(rt*Ct + R*Ct + C*rt) = C*(R + 2.2*rt)

C

0.2

R + 2.2*rt

W (um)

2 4

t0.9

(L = 5000 um ; rt = 4k)

Page 34: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

prestazioni di una linea di interconnessione

Il ruolo della larghezza W di interconnessione (cont)

Per linee molto lunghe (C>>Ct ed R grandi), l'aumentare di W produce un andamento decrescente e poi crescente del tempo di propagazione :t0.9 = 1.02*R*C + 2.21*(rt*Ct + R*Ct + C*rt) = C*(R + 2.2*rt)

C

0.2

R + 2.2*rt

W (um)

2 4

t0.9

(L = 5000 um ; rt = 4k)

Page 35: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

prestazioni di una linea di interconnessione

Il ruolo della larghezza W di interconnessione (cont)

Per linee molto lunghe, e' possibile calcolare il valore W0 della larghezzadi interconnesione che fornisce il minimo tempo di propagazione :

Tipicamente :

rt

L*H

H

T'12.1W0

W

t222.0

00.9

(um) rt

L0.3W0

Page 36: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

prestazioni di una linea di interconnessione

Il ruolo della larghezza W di interconnessione (cont)

Propagazione in funzione della larghezza W (met2 - dense - sp=0.3) (2.2V - 90C - ss)

0

5

10

15

20

25

30

35

40

7 12 25 50 87 112 175

beta

rita

rdo

(n

se

c)

15000um w=0.09

15000um w=0.2

15000um w=0.3

10000um w=0.09

10000um w=0.2

10000um w=0.3

5000um w=0.09

5000um w=0.2

5000um w=0.3

Per linee molto corte non c'e' vantaggio nell'aumentare W. Per linee medio-lunghe non c'e' vantaggio nell'aumentare W piu' di 2 volte.

Page 37: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

prestazioni di una linea di interconnessione

Il ruolo della spaziatura S di interconnessionePer linee molto corte non c'e' vantaggio nell'aumentare S. Per linee medio-lunghe non c'e' vantaggio nell'aumentare S piu' di 2 volte.

Ritardo di propagazione in funzione della spaziatura (met2 - dense - w=0.09) (2.2V - 90C - ss)

0

5

10

15

20

25

30

35

7 12 25 50 87 112 175

beta

rita

rdo

(n

se

c)

15000um sp=0.3

15000um sp=0.5

15000um sp=0.7

10000um sp=0.3

10000um sp=0.5

10000um sp=0.7

5000um sp=0.3

5000um sp=0.5

5000um sp=0.7

Page 38: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Repeaters

Il tempo di propagazione si puo' diminuire dividendo l'interconnessione in porzionie pilotando ogni porzione con un suo driver (repeater).

rt Ct

L (R,C)

CtRCrt Ct rt2.21 RC1.02 t0.9

rt rt,Ct

L/k (R/k,C/k)

rt,Ct Ct

Ct

k

R

k

Crt Ct rt2.21

k

C

k

R02.1k t0.9

[5 - p905]

Page 39: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Repeaters (cont)

Si puo' calcolare il valore di k che corrisponde al minimo tempo di propagazione :

rt/h rt/h,hCt

L/k (R/k,C/k)

rt/h,hCt hCt

0k

t0.9

CtR Crt2.2 CRCtrt3 t0.9

Ctrt2.15

CR k

Si puo' pensare di diminuire ulteriormente il tempo di propagazione potenziandodriver e repeaters :

0h

t0.9

CtR

Crt h

CRCtrt7.4 t0.9

hCtR C

hrt

2.2 CRCtrt3 t0.9

Page 40: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Repeaters (cont)

R = 2000 ohms ; C = 700 ff ; rt = 1500 ohms; Ct = 50 ff : si ottiene t0.9 = 4.1 ns.

Se si divide l'interconnessione in K = 3 segmenti e si frappongono 2 repeatersognuno di resistenza rt = 1500 ohms e Ct = 50 ff si ottiene il minimo tempodi propagazione t0.9 = 3.5 ns.

Se si potenzia il driver al punto di abbassare la sua resitenza di h = 3, si ottieneil minimo tempo di propagazione t0.9 = 2.4 ns.

Esempio numerico

Page 41: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Repeaters (cont)

paracap

paracapout

paracap

paracap

paracap

paracapin

2 repeaters delle stesse dimensioni del buffer

Detector :fisso a minima area

Buffer : variabile

Linea :L, W, S variabili

N2 P

Page 42: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Repeaters (cont)

2 repeaters (2.2V -90C ss) (w=0.09 - sp=0.3)

0

5

10

15

20

25

30

35

40

45

7 12 25 50 87 112 175

beta

rita

rdo

(n

se

c)

15000um repeater 15000um buffer 10000um repeater

10000um buffer 5000um repeater 5000um buffer

L'uso di 2 repeaters inizia ad essere conveniente per beta > 85 (saturazione)e per lunghezze superiori a 10000 um.

Page 43: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Cascate di drivers

Ctrt, fCt , f

rt 2

2fCt ,

f

rt

R

C

CR01.1f

rt2.21fCtrt21.21-n t

1-n0.9

0f

t0.9

0n

t0.9

C

Ctf n-

C

Ctlnff n-

e f

Ct

Clnn

CR01.1Ct

ClnCtrte2.21min t0.9

[5 - p906]

n-1n-1 fCt ,

f

rt

Page 44: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Cascate di drivers (cont)

Esempio numerico

R = 2000 ohms ; C = 700 ff ; rt = 1500 ohms ; Ct = 50 ff

t0.9 = 4.1 ns

n = ln(700/50) = 3 ; rt = 1500/e ohms = 500 ohms ; t0.9 = 2.7 ns

Page 45: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

BIBLIOGRAFIA SPECIFICA RELATIVA ALLA PROPAGAZIONE

[1] T. Sakurai. "Approximation of Wiring Delay in MOSFET LSI" IEEE Journal os Solid-State Circuits. Vol 18. N 14. August 1983[2] T. Sakurai. "Closed-form Expression for Interconnection Delay, Coupling and Crosstalk in VLSI's" IEEE Transactions on Electron Devices. Vol 40. N 1. January 1993[3] T. Sakurai. "Simple Formulas for Two- and Three- Dimensional Capacitances" IEEE Transactions on Electron Devices. Vol 30. N 2. 1993[4] Zhou. "Interconnection Delay in Very High speed VLSI" IEEE transactions on Circuits and Systems. Vol 38. N 7. 1991[5] Bakoglu. "Optimal Interconnection Circuits for VLSI" IEEE Transactions on Electron Devices. Vol 32. N 5. 1985

Page 46: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Accoppiamenti

Page 47: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

R R R

A

B

E

F

paracap

paracap

prc

C

D

A B

C D

E F

Modello di interconnessione basato su paracap

Page 48: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

paracap

paracap

prcin

paracap

paracap

prc

paracap

paracap

prc

out

in_bias

sizesize/3size/6

sizesize/3size/6

3 inv

7 7 77 7 127 7 257 12 367 25 877 25 11212 36 175

in_bias

in

out

overshootundershoot

Modello di interconnessione basato su paracap (cont)

size

Il modello e' consistente con bus di interconnessioneche viaggiano tutti insieme (ogni vittima ha due aggressori).In caso di solo due segnali che viaggiano uno accanto all'altro,il glitch di accoppiamento ha meta' ampiezza.

Page 49: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Motivazione della organizzazione di driver con 3 inv :

Sono stati considerate due possibili configurazioni per i drivers : singoloinverter e 3 inverters.

Il caso di driver con inverter singolo pilotato da una forma d'onda a gradino ideale e' veramente un caso peggiore (eccessivamente peggiore) : l'accoppiamento e' molto alto e dipendente dalla pendenza del gradino.

Il caso di driver a tre inverter e' piu' realistico : l'accoppiamento e' minore e non dipende dalla pendenza del gradino.

Page 50: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

L'accoppiamento associato ad un driver con singolo inverter e' fortemente dipendente dalla pendenza del gradino di ingresso mentre la configurazione a treinverter non dipende dalla pendenza.

accoppiamento i funzione dello slew rate driver a singolo inverter beta = 87

2.6V -40C ff met2 dense

0

0,2

0,4

0,6

0,8

1

1,2

1,4

1,6

150 250 350 450 550 650 750

lunghezza (um)

ac

co

pp

iam

en

to (

V)

slew 0.01ns

slew 0.1ns

slew 0.3ns

in

in

accoppiamento in funzione dello slew ratedriver con 3 inverters beta = 87

2.6V -40C ff met2 dense

0

0,2

0,4

0,6

0,8

1

1,2

1,4

1,6

150 300 450 600 750

lunghezza (um)

acco

pp

iam

ento

(V

)

slew 0.01ns

slew 0.1ns

slew 0.3n

Page 51: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Accoppiamento in funzione di VCC

L'accoppiamento e' influenzato da VCC. Il caso peggiore si ha per VCC alti.

massima lunghezza di interconnessione a 500mV di rischio di accoppiamento per differenti valori di VCC

met2 dense - w=0.09um ; sp=0.3um -40c ff

0

100

200

300

400

500

87 112 175

beta

massim

a l

un

gh

ezza (

um

)

VCC = 2.0V

VCC = 2.2V

VCC = 2.4V

VCC = 2.6V

Page 52: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

massima lunghezza di interconnessione a rischio di accoppiamento di 500mV

in funzione della spaziatura(min w=0.09u ; 2.6V ; -40C ; ff)

0

100

200

300

400

500

600

700

800

87 112 175

beta

lun

gh

ezz

a d

i in

terc

on

ne

ss

ion

e (

um

)

sp 0.7

sp 0.5

sp 0.3

Accoppiamento in funzione della spaziatura (minima larghezza) :L'aumentare della spaziatura ha una notevole influenza sulla massima lunghezza di interconnessione.

Page 53: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

massima lunghezza di interconnessione a rischio di accoppiamento di 0.5V

in funzione della larghezza (sp=0.3um ; 2.6V ; -40C ;ff)

150

200

250

300

350

400

450

500

87 112 175

beta

lun

gh

ezza

di i

nte

rco

nn

essi

on

e (u

m)

w 0.09

w 0.2

w 0.3

Accoppiamento in funzione della larghezza di interconnessione (minima spaziatura) :L'incremento della larghezza di interconnessione ha un impatto minimo sullamassima lunghezza di interconnessione.

Page 54: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

massima lunghezza di interconnessione a rischio di accoppiamento di 0.5V

in funzione di spaziatura e larghezza (2.6V ; -40C ; ff)

200

400

600

800

1000

87 112 175

beta

lun

gh

ezza

di i

nte

rco

nn

essi

on

e (u

m)

w0.3 sp0.7

w0.09 sp0.7

w0.09 sp0.3

w0.3 sp0.3

Accoppiamento in funzione della spaziatura e della larghezza

Page 55: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Accoppiamento in funzione del carico

accoppiamento in funzione del carico met2 dense w=0.09u sp=0.3

driver beta = 112 ; 2.6V -40C ff

0

0,2

0,4

0,6

0,8

1

1,2

0 1 2 3 4 5 6 7 8 9 10

m (molteplicita' di un carico nch di area 4.5u2)

acco

pp

iam

ento

(V

)

L = 750u

L = 600u

L = 450u

L = 300u

L = 150u

Page 56: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

schermo

schermo

aggressore

aggressore

vittima

0.3

0.3

0.09

0.7

SCHERMATURA

in

Accoppiamento = 0.13Vpuo' essere virtualmenteazzerato se si usano piu'di due connessioni a gnd

Ritardo vittima :10.7ns (weak)

aggressore

aggressore

vittima

0.7 SPAZIATURAin

Accoppiamento = 1.3V (strong)Ritardo vittima : 6.5ns (weak)

Ritardo vittima alla minimaspaziatura di 0.3u : 9.5ns (weak)

15000um

Accoppiamento e schermaturaDrivers : primo inverter = 7 ; secondo inverter = 25 ; terzo inverter = 87

Page 57: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

accoppiamento in funzione della schermatura e della spaziatura

interconnessioni lunghe - 2.6V -40C ff

0

0,5

1

1,5

2

2,5

7 12 25 50 87 112 175

beta

acco

pp

iam

en

to (

V)

15k noshield sp=0.3

15k noshield sp=0.7

15k shield

10k noshield sp=0.3

10k noshield sp=0.7

10k shield

5k noshield sp=0.3

5k noshield sp=0.7

5k shield

ritardo in funzione della schermatura e della spaziaturainterconnessioni lunghe - 2.2V 90C ss

0

5

10

15

20

25

30

35

7 12 25 50 87 112 175

beta

rita

rdo

(n

s)15k shield

15k noshield sp=0.3

15k noshield sp=0.7

10k shield

10k noshield sp=0.3

10k noshield sp=0.7

5k shield

5k noshield sp=0.3

5k noshield sp=0.7

Page 58: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

accoppiamento in funzione della schermatura e della spaziatura

linee di media lunghezza - 2.6V -40c ff

0

0,2

0,4

0,6

0,8

1

1,2

1,4

1,6

1,8

7 12 25 50 87 112 175

beta

acco

pp

iam

en

to (

v)

750 noshield sp=0.3

750 noshield sp=0.7

750 shield

2250 noshield sp=0.3

2250 noshield sp=0.7

2250 shield

3750 noshield sp=0.3

3750 noshield sp=0.7

3750 shield

ritardo in funzione della schermatura e della spaziaturalinee di media lunghezza- 2.2V 90C ss

0

1

2

3

4

5

6

7

8

7 12 25 50 97 112 175

beta

rita

rdo

(n

s)

3750 shield

3750 noshield sp=0.3

3750 noshield sp=0.7

2250 shield

2250 noshield sp=0.3

2250 noshield sp=0.7

750 shield

750 noshield sp=0.3

750 noshield sp=0.7

Page 59: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Sia per linee di media lunghezza (da 750u a 3750u) che per linee lunghe(da 5000u a 15000u) :

* La schermatura virtualmente azzera l'accoppiamento (dipende dalnumero di connessioni a gnd)

* Se si rimuove la schermatura, l'accoppiamento e' circa il 55% megliodell'accoppiamento con minima spaziatura

* Se si usa un driver con beta > 85, l'extra ritardo sulla propagazionedella vittima dovuta alla schermatura e' circa 10% peggio rispettoalla minima spaziatura e circa 40% peggio rispetto alla rimozione della schermatura

Page 60: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

paracap

paracap

prc

aggr

esso

ri

paracap

paracap

prc

paracap

paracap

prc

b

vittima

Repeaters allineati

b

b

a

a

a

a

a

a

c

Accoppiamento e repeaters

a = singolo inverter con = xb = 3 inverters con progressivi (l'ultimo con = x)c = singolo inverter con dimensione minima

Page 61: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

paracap

aggr

esso

ri

b

vitt

ima

Accoppiamento e repeaters alternati

b

a paracap paracap a paracap paracap

paracap paracap a paracap paracap a paracap b

prc prc prc prc prca a

c

Accoppiamento e repeaters (cont)

a = singolo inverter con = xb = 3 inverters con progressivi (l'ultimo con = x)c = singolo inverter con dimensione minima

Page 62: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

accoppiamento in funzione dei repeaterslinee lunghe - w=0.09 sp=6.20.3

2.6V -40C ff

0,7

0,9

1,1

1,3

1,5

1,7

1,9

2,1

7 12 25 50 87 112 175

beta

acco

pp

iam

ento

(V

)

15k no repeat

15k repeaters allineati

15k repeaters alternati

10k no repeat

10k repeaters allineati

10k repeaters alternati

5k no repeat

5k repeaters allineati

5k repeaters alternati

accoppiamento in funzione dei repeaterslinee medie - w=0.09 sp=0.3

2.6V -40C ff

0

0,2

0,4

0,6

0,8

1

1,2

1,4

1,6

1,8

7 12 25 50 87 112 175

beta

acco

pp

iam

ento

(V

)3750 no repeat

3750 repeaters allineati

3750 repeaters alternati

2250 no repeat

2250 repeaters allineati

2250 repeaters alternati

750 no repeat

750 repeaters allineati

750 repeaters alternati

112175

corte distfino 750

Medie distfino 3750

allineati 60% 20%

alternati 75% 40%

miglioramento dell'accoppiamento

112175

lunghe distfino 10k

allineati 0%

alternati 20%

miglioramento dell'accoppiamento

Page 63: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

massima lunghezza and repeaters - 0.5V rischio di accoppiamento met2 dense 2.6V -40C ff

0

1000

2000

3000

4000

5000

6000

7000

87 112 175

beta

lun

gh

ezza

(u

)

repeaters alternati w0.3 sp0.7

repeaters allineati w0.3 sp0.7

no repeat w0.3 sp0.7

repeaters alternati w0.09 sp0.3

repeaters allineati w0.09 sp0.3

no repeat w0.09 sp0.3

Repeaters allineati migliorano la lunghezza permessa di circa 3 volte mentre i repeaters alternati migliorano la lunghezza permessa di 6 volte.

L'effetto dei repeaters in caso di w=0.3 sp=0.7 e' circa 3 volte piu' granderispetto al caso w=0.09 sp=0.3

Page 64: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Elaborazione di un sistema DRC (Design Rule Check) per rilevare situazioni di rischio di accoppiamento

Un sistema automatico permette per ogni linea di interconnessione di estrarredal layout informazioni relative a :1) beta del driver2) dimensioni del carico collegato3) lunghezza di interconnessione che viaggia parallela ad un'altra linea posta a distanza inferiore ad una certa quantita' (es: 0.7u). Distanze maggiori non influiscono molto.

Una tabella riporta, per un insieme di beta del driver e per un insieme di dimensioni del carico, il valore massimo che si puo' tollerare per una interconnessione con le seguenti assunzioni :1) la linea e' affiancata da due linee in met2 che viaggiano parallele ad essa alla minima distanza (0.09u)2) le due linee parallele commutano nello stesso istante e nella stessa direzione3) l'entita' dell'accoppiamento e' inferiore a 0.5V

Se la lunghezza di interconnessione e' superiore a quella della tabella, la linea e'considerata vittima ed un intervento deve essere effettuato per debellare il rischio.

Il sistema puo' essere ottimizzato perche' vengono rilevati molti falsi errori dovutialle assunzioni che sono spesso molto piu' pessimistiche del caso reale che deveessere opportunamente valutato prima di effettuare qualsiasi intervento.

Page 65: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Tavola che riporta le lunghezze permesse di interconnessione che producono unaccoppiamento inferiore a 0.5V (esempio : se il driver ha un beta compreso tra 25 e50 e l'area di load e' compresa tra 11u2 e 12u2 allora la lunghezza di interconnessionenon puo' superare 405u).

area carico (um2) 7 12 25 50 87 112 1750 0 0 69 145 227 303 3611 30 30 100 175 257 333 3912 61 61 130 206 288 364 4223 91 91 161 236 318 394 4524 122 122 191 267 349 425 4835 152 152 222 297 379 455 5136 183 183 252 328 410 486 5447 213 213 283 358 440 516 5748 244 244 313 389 471 547 6059 274 274 344 419 501 577 635

10 305 305 374 450 532 608 66611 335 335 405 480 562 638 69612 366 366 435 511 593 669 72713 396 396 466 541 623 699 75714 427 427 496 572 654 730 78815 457 457 527 602 684 760 81816 488 488 557 633 715 791 84917 518 518 588 663 745 821 87918 549 549 618 694 776 852 91019 579 579 649 724 806 882 94020 610 610 679 755 837 913 97121 640 640 709 785 867 943 100122 671 671 740 816 898 974 1032

beta (um)

Page 66: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

LINEE GUIDA

Page 67: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Linee guida per i buffers= Usare un singolo buffer con = 112 per una L fino a 5000u

Linee guida per interconnessioni e repeaters = Per L > 5000u il ritardo di propagazione puo' essere migliorato con le seguenti azioni:

. Incrementare la larghezza da 0.09u a 0.2u

. Incrementare la spaziatura da 0.3u a 0.5u

. Dividere la lunghezza totale in 3 segmenti e usare 2 repeaters con = 112

Linee guida per gli accoppiamenti= Si deve prestare attenzione agli accoppiamenti indipendentemente dal fatto che i segnali siano veloci, lenti o statici= L' accoppiamento puo' essere fatale se il circuito finale e' un latch= L'aumento della larghezza non ha un effetto vistoso sull'accoppiamento mentre un significativo miglioramento si puo' ottenere aumentando la spaziatura= Per avere un rischio di accoppiamento inferiore a 0.5V usare i seguenti criteri :

. = 87 w=0.09 sp=0.3 length < 225umw=0.3 sp=0.7 length < 700um

. = 112 w=0.09 sp=0.3 length < 300umw=0.3 sp=0.7 length < 850um

= usare DRC per rilevare situazioni rischiose per accoppiamento

Page 68: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

Linee guida per accoppiamento e repeaters= Le lunghezze consentite possono essere aumentate di 3 volte se si divide la linea in 3 porzioni e si usano repeaters allineati= Le lunghezze consentite possono essere aumentate di 6 volte se si divide la linea in 3 porzioni e si usano repeaters alternati

Linee guida per la schermatura= Tecniche di schermatura possono drasticamente migliorare l'accoppiamento con una penalita' di propagazione del 10% rispetto al caso di spaziatura minima e del 40% rispetto al caso di assenza di schermo.

Page 69: Progettazione di sistemi elettronici integrati 4 Aprile 2012 Giovanni Naso Signal Integrity.

TUTORIALS RELATIVI A SIGNAL INTEGRITY

F. Caignet, S. Delmas-Bendhia, E. SicardThe Challenge of Signal Integrity in Deep-Submicrometer CMOS TechnologyProceeding of the IEEE, V. 89, N. 4, April 2001, pp. 556-573

D. Sylvester, C. HuAnalytical Modeling and Characterization of Deep-Submicrometer InterconnectProceeding of the IEEE, V. 89, N. 5, May 2001, pp. 634-664