di Pierluigi Panunzi

La struttura internadei due microprocessori

A dispetto del titolo della rubrica. inquesta puntata parleremo ancora pocodi Assembler. ma ciò è spiegabile inquanto desideriamo far conoscere ai let-tori questa coppia di microprocessori«gemelli» a cominciare dalle loro carat-teristiche interne: sappiamo di soddisfa-re così i desideri dei lettori interessati aquestioni vicine all'hardware. I pro-grammatori troveranno «pane per i lorodenti» a cominciare dalla prossima pun-tata.

L'8086: uno sguardoal suo interno

Visto da fuori, se non ci fosse la di-citura che lo identifica, 1'8086 si po-trebbe benissimo confondere con unqualsiasi altro integrato a 40 piedini,di quelli che, in numero di tre-quattro,troviamo all'interno del nostro perso-nal computer ed in genere di presta-zioni nettamente differenti per non di-re minori. Nella figura I abbiamo ri-portato il significato dei vari piedinidel circuito integrato ed ora passere-mo ad analizzarli brevemente. Molti diquesti sono ben noti, in quanto pre-senti praticamente in ogni micropro-cessore che si rispetti: nel nostro casotroveremo viceversa nuovi pin, in virtùdelle innovazioni apportate dal nostromicroprocessore.

Ecco che sul lato sinistro del microtroviamo una lunga sequenza di pinindicati come «AD»: si tratta, come èfacilmente intuibile, del bus degli indi-rizzi e dei dati (AD sta per Address-Data), che già sappiamo essere perl'appunto posti in piedini comuni: ri-cordiamo che questa condivisione(<<multiplexing») è solo a livello 0s,ic?,in quanto «temporalmente» e clOe Inistanti differenti si ha una totale diffe-renza di comportamento ed i pin risul-tano a tutti gli effetti o solo Address

118

Bus o solo Data Bus. All'interno del-1'8086 ci sono infatti degli appositi se-lettori che permettono di «affacciare»allo stesso pin due circuiterie logicheaventi funzioni nettamente differenti:basti pensare che i piedi n! POSSo~lOes~'sere in istanti di tempo dIfferenti, o disola' uscita (Address Bus) oppure bidi-rezionali (Data Bus), fatto che già dasolo implica una complessità circuita-le non ind,ifferente. Evidentementequesta «suddivisione temporale» deicompiti viene segnalata all'esterno daun certo numero di pin, importantissi-mi in quanto permettono di pilotaresenza errori i componenti esterni iquali non si accorgono nemmeno diquanto sta accadendo all'interno delmicroprocessore. _ __

I~n in l}!!estione sono: RD, WR,M/IO, DT /R, DEN e ALE.

In particolare quest'ultimo. è. q.uello,che serve, per mezzo di apposIti CirCUI-ti esterni, a «congelare» l'indi.rizzocontenuto in un ben determInatoistante nell'Address-Data Bus (il nomeALE sta infatti per «Address,LatchEnable»); viceversa il segnale DEN(<<Data ENable») indicherà ai circuitiesterni che il Bus in quell'istante con-tiene un dato a 16 bit: a seconda dello

Figura 1

GND 1 VCCAD14 2 AD15

ADI3 3 A16/S3AD12 4 A17/S4ADII 5 A18/S5

ADIO 6 A19/S6AD9 7 8HE/S7AD8 8 MN/m<AD7 9 ADAD6 'o joIPD8086 HDLD IRQJGTO)AD5 11 CPU HLDA IRfuGTlIAD4 12 WR (LOCK)AD3 13 M/IO' (52)AD2 14 DT/l'f (StlADI 15 t:S"EN (SCiiADO 16 ALE 10SO)NMI 17 INTA 10Sl)

INTR 18 frn'CLK 19 READYGND 20 RESET

stato degli altri segnali, tale dato verràtrasmesso o ricevuto dal1'8086 (pinDT/R «Data Transmit/Receive»)dalla ~emoria o da una porta di I/O(pin M/IO, «Memory/lnput O!!tp~per un'operazione di lettura (pIn RD,«ReaD») o di scrittura (pIn WR,«WRite»).

Il tutto, come già abbiamo detto nel-le precedenti puntate, prende le mossedal microprocessore 8085, nel qualetali pin erano praticamente già presen-ti ed al quale i progettisti dell'lntelhanno preso spunto.

A differenza però dell'8085 (ricor-diamoci che 1'8086 è un «16 bit») que-sta procedura di scambio di segnali dae verso l'esterno è attivata solo se sulpin MN/MX (<<MiNimum/MaXi-mum mode») è presente un livello lo-gico «I », ad indicare che si opera in«modo minimo». AI contrario, con unlivello «o» nel pin indicato, il micro-processore può funzionare nel cosid-detto «Maximum mode» (ovviamenteassente nell'8085), grazie al quale èsvincolato dall'onere di gestire i varisegnali, demandando tale compito adun integrato di supporto (1'8288 del-l'lntel) al quale invia semplicementel'informazione dello «stato» in cui sitrova, grazie a tre appositi pin (SO, SIed S2).

Sarà appunto 1'8288 a decodificaretale stato ed a generare gli opportunisegnali di interscambio.

Dalla figura I vediamo dur:tqu.e c.h~in «Maximum mode» alcuni piedInicambiano totalmente significato: unesempio l'abbiamo già visto con i tresegnali di stato ed ora ci occuperemobrevemente degli altri.

Ciò che dobbiamo avere ben pre-sente in questo momento è che 1'808?può già lavorare in un sistema mul~l-processore, in cui vi sono appunto piÙprocessori affacciati su uno stess~ Buslogico: ora, secondo ben determmatestrategie, i processori possono a turno«guadagnare» l'accesso a tale Bus, fat-

MCmicrocomputer n, 47 - dicembre 1985

Assembler 8086/8088

to del quale 1'8086 viene a conoscenzain base allo stato dei pin RQ/GTO eRQ/GTl; viceversa 1'8086 può effet-tuare una «chiusura» del bus agli altriprocessori (in termine tecnico «Iock»),grazie ad un'istruzione particolare (laLOCK) strettamente legata all'omoni-mo pin, per mezzo del quale si può se-gnalare all'esterno la «presa di pote-re» da parte dell'8086.

Proseguendo dunque nell'analisi deipiedini, troviamo altri quattro bit diindirizzo (A 16... A 19), con i quali si ot-tiene la possibilità di indirizzare finoad l Mbyte di memoria: tralasciamo aquesto punto il fatto che anche questip.iedini possiedono una seconda fun-zIOne...

Altri cinque pin svolgono altrettantefunzioni fondamentali e presenti perl'appunto in tutti i microprocessori:

- CLK è il pin al quale viene con-nesso il circuito di temporizzazioneesterno (<<CLocK»);

- INTR, «INTerrupt Request», è il'pin al quale vengono convogliate le ri-chieste di interrupt da parte di compo-nenti esterni, secondo una particolareprocedura sulla quale ritorneremo atempo debito;

- INTA, «INTerrupt Acknowled-ge», è il pin di uscita per mezzo delquale 1'8086 comunica all'esterno lasua disponibilità ad essere «interrot-tO» ;

- RESET è il pin tramite il quale siresetta il microprocessore, forzandoload eseguire una certa routine posta al-l'indirizzo FFFFOH;

- NMI, «Non Maskable Inter-rupt», è un pin presente anche in mol-ti altri processori e si riferisce alla pos-sibilità dall'esterno di inviare un «in-terrupt non mascherabile» (e perciò inun certo senso «inevitabile» per il mi-croprocessore), in generale utilizzatoper la gestione di particolari eventiesterni (ad esempio l'abbassamentodella tensione di alimentazione, ecc.).

Infine particolari funzioni sonosvolte dai due pin TEST e READY,entrambi in input, che permettono lasincronizzazione dell'8086 con parti-colari eventi esterni: il primo agisce incombinazione con una istruzione as-sembler, la WAIT, la quale interrompel'elaborazione del programma in cuiviene posta, facendo entrare il proces-sore in «stato di wait», fino a che il se-gnale presente sul pin TEST non ritor-na a «O».

Il secondo pin, READY, serve inve-ce ai dispositivi di memoria o di I/Oparticolarmente lenti, per segnalare almicroprocessore che l'operazione loroassegnata non è ancora finita: classicoè l'esempio dell'8086 con clock moltoelevato e con a disposizione RAM adaccesso viceversa lento. In questo casosi può «rallentare» 1'8086 solo laddo-ve le temporizzazioni sono critiche e

MCmicrocomputer n. 47 - dicembre 1985

cioè durante gli accessi alla memoria,soprattutto nella fase di lettura, il cuitempo di esecuzione è strettamente le-gato al componente impiegato per im-plementare la RAM.

Detto questo abbiamo terminato l'a-nalisi dei pin, incompleta nel sensoche ne abbiamo volutamente trascura-ti alcuni per non appesantire ulterior-mente l'articolo, ed andiamo ad ana-lizzare la struttura interna del nostromicroprocessore a 16 bit.

La struttura logicainterna dell'SOS6

Facendo riferimento alla figura 2,possiamo vedere che il microprocesso-re è suddiviso in tre parti logiche fon-damentali: 1'«Execution Unit», «BusInterface Unit» e «Control&Timing»,rispettivamente identificati nel seguitocon le loro sigle, EU, BlU e CT. Co-minciamo dunque dalla prima, l'EU,fondamentalmente la stessa che si tro-va in tutti i microprocessori, variandoin pratica a seconda del numero di re-gistri e a seconda del parallelismo delprocessore.

In particolare nell'EU troviamo dueblocchi logici: il «Register File» e1'«ALU». Quest'ultima (ALU sta perAritmetic Logic Unit) è praticamenteil «cuore» del microprocessore ed è ilblocco logico capace di effettuare tuttii calcoli aritmetici e logici, nel nostrocaso su quantità a 16 bit come a puresoli 8 bit: anticipiamo che tra le varieoperazioni esegui bili vi sono

- spostamenti di dati da e versomemoria;

- tutte le operazioni algebriche,c?mprese la moltiplicazione e la divi-sIOne;

- le funzioni logiche quali AND,OR, XOR, NOT, comparazioni ecc.con la notevole possibilità, sulla qualeritorneremo più volte, di operare sudati ad 8 bit e a 16 bit, come visto,nonché a 32 bit (nel caso di moltiplica-zione e divisione), secondo una strut-tura detta «a matrice», in cui ognioperazione può essere effettuata prati-camente su qualsiasi tipo di operando,registro o memoria che sia.

Ma ne riparleremo in seguito, inquanto questa è una caratteristica fon-damentale sulla quale si basa pratica-mente tutta la programmazione in As-sembler dell'8086.

Ovviamente in base al risultato delleoperazioni verranno settati gli oppor-tuni flag, alcuni dei quali sono i soliti(Carry, Zero, Parity, Overflow) mentrealtri sono nuovi: tra questi spicca ilflag di Trace, che consente l'esecuzio-ne in «Single Step» da programma,senza perciò necessità di circuiti ester-ni. Altro flag importante è il DF (Di-rection Flag) indispensabile, come ve-dremo nelle prossime puntate, nelle

operazioni che coinvolgono blocchi dimemoria (stringhe formate da byte oda word).

L'altra parte logica costituente l'EUè, come è detto, il «Register File», co-stituito dall'insieme dei registi attornoai quali gravitano tutte le operazionidell'8086.

Tali registri si suddividono, per leloro caratteristiche, in due gruppi logi-ci e data la loro importanza inizieremogià da questa puntata a conoscerli, an-che se poi li riincontreremo pratica-mente in ogni istruzione: cominciamodal primo gruppo al quale apparten-gono i registri «generai purpose».

Fanno parte di tale gruppo i registriAX, BX, CX, DX: sono registri gesti-bili singolarmente, se considerati a 16bit, oppure possono essere «spezzati»ognuno in due registri ad 8 bit, chia-mati rispettivamente AL, AH, BL, BH,CL, CH, DL e DH.

L'altro gruppo è formato da 4 regi-

Figura 2

EXECUTlON UNlf

I REGISTER fILE I

"LAGS

rm'N'N"'

:m'GTO,1 2

~OlOHLOA

RESET RE"'OY MN/Mi GNOy"

stri, questa volta di uso particolare: sitratta di SP, il ben noto Stack Pointer,SI e DI, due registri con funzione di«indice», ed infine BP, il «Base Poin-ter», usato in particolari operazioniconcernenti lo Stack.

Comunque, se si desidera, anchequesti 4 registri possono essere usatinelle operazioni logico-aritmetiche:forse solo lo Stack Pointer (SP) deveessere usato con le dovute cautele dalmomento che la sua funzione è bennota e soprattutto son ben note conse-guenze di operazioni errate su di esso.

Passiamo ora alla BlU (Bus Interfa-ce Unit) della quale fanno parte: «Re-location Register File», la «Bus Inter-face Unit» vera e propria e la «In-struction Queue».

119

Assembler 8086/8088

Alla prima parte appartengono 5 re-gistri a 16 bit di uso particolare.

Ricordando quanto accennato lascorsa puntata, ma rimandando allaprossima per un'analisi più dettaglia-ta, ai quattro segmenti in cui è diviso il«mondo» de1l'8086 corrispondono al-trettanti registri a 16 bit, che prendonoil nome di:

- CS per il Code Segment;- DS per il Data Segment:- SS per lo Stack Segment;- ES per l'Extra Segment.Strettamente legato a questi, ma non

direttamente alterabile da programma,se non con le istruzioni di salto,c'è l'importantissimo IP (lnstructionPointer), corrispondente solo alla lon-tana al ben noto PC (Program Coun-ter) dei micro ad 8 bit, simile in quan-to è lui ad essere incrementato ognivolta che è terminata la fase di fetch diun'istruzione, ma fondamentalmentediverso dal PC in quanto deve far sem-pre riferimento al CS: ne riparleremoin dettaglio nella prossima puntata.

All'interno della BlU vera e propriainvece troviamo tutti i circuiti logiciche consentono al microprocessore lagestione del Bus multiplexato e dei se-gnali ad esso associati: anticipiamo itempi dicendo che in questo blocco lo-gico esiste un particolare «sommato-re» tramite il quale vengono generatigli indirizzi fisici a 20 bit, da porre sul-l'Address Bus, secondo una prassi par-ticolare de1l'8086, della quale bisogne-rà sempre tener conto quando pro-grammeremo in Assembler, anche serisulta praticamente trasparente (eperciò invisibile) per l'utente.

Ultima parte all'interno del BlU è,come detto, 1'«Instruction Queue»

(IQ), un'ennesima carattenstlca del-1'8086 assente in altri microprocessori,ma presente anche ne1l'8088 e nei suc-cessivi 801XX, 802XX, eccetera: sitratta di una «coda» di 6 byte dovetroveranno posto altrettante istruzionidel nostro programma, già fetch-ate equindi già pronte per essere eseguitequand'è il loro momento.

Con questa particolare struttura,quando si va a leggere una certa istru-zione dalla memoria, in realtà vengo-no letti 6 byte consecutivi: dal momen-to che 1'8086 è a 16 bit e come tale hala maggior parte delle istruzioni aventiop-code a 16 bit, ecco che i 6 byte cor-rispondono in media a 3 istruzioni.

In tal modo si ottiene un notevolerisparmio di tempo nell'esecuzione diun programma in quanto si risparmiasul tempo di accesso alla memoria: vi-ceversa si ha uno «spreco di fetch» nelcaso in cui la prima istruzione dellacoda sia un salto ad un'altra locazio-ne. In tal caso i byte successivi presen-ti nella coda non saranno mai utilizza-ti e perciò dovranno essere scartati.

Anche questo fatto però, dal puntodi vista programmativo, è del tutto tra-sparente per il programmatore il qua-le, a meno che non utilizzi un «Analiz-zatore di Stati Logici», non si accorge-rà mai della situazione: a tutti gli effet-ti è come se il microprocessore legges-se un byte alla volta, come siamo abi-tuati a vedere con altri processori.

Detto quindi della BI U, rimane daaccennare al blocco logico «Con-trol & Timing»: con un'occhiata allafigura 2 si comprenderà facilmente chetale blocco è preposto alla gestione dipraticamente tutti i segnali di control-lo, sia di lnput che di Output, attraver-

so i quali 1'8086 comunica con il mon-do esterno.

Non ci soffermiamo oltre, in quantopraticamente andremmo a ripeterequanto già detto nella descrizione deisegnali di controllo stessi.

Ora parliamo dell'8088Facendo riferimento alle figure 3 e

4, parliamo ora delle differenze tra1'8088 ed il suo «fratello a 16 bit».

Per quanto riguarda i pin, innanzi-tutto ritroviamo il fatto che l'Address-Data Bus va questa volta solo da ADOa AD7, mentre da A8 a A 15 si parlasolo di Address Bus: sappiamo ormaibenissimo che 1'8088 ha un Data Busad 8 bit, per cui necessita di 2 accessialla memoria nel caso di istruzioni conop-code a 16 bit.

Anche analizzando la figura 4 si no-ta, a parte una differente rappresenta-zione (in questo caso più dettagliata),un'unica differenza, datà dall'« In-struction Queue» ora di soli 4 byte in-vece dei 6 dell'8086: dato che, comedetto, in genere le istruzioni sono conop-code a 16 bit, ecco che, anche conuna «queue» più piccola, al termine diun'istruzione troviamo già pronti duebyte dell'istruzione successiva.

Evidentemente, cosÌ come succede-va per 1'8086, ancora una volta questibei discorsi cadono nel caso della pre-senza di istruzioni di salto, nonché perle altre istruzioni (peraltro ai limitidella generalità) che spaziano da I a7-8 byte, queste ultime essendo forma-te da «prefissi», dall'op-code e da in-dirizzi «estesi»: niente paura, ne ripar-leremo con più calma e dettaglio nelseguito. Me

Figura 3 Figura 4

Min t Mu }Mode Mode

GNO VCC C-Bu.

A14 A15

A13 A16/S3

A12 AH/S4 4

All A18/S5 InsINellon 3

Al0 A19/S6SI,eem By1e

Oueue 2A9 m (HIGH)

A8 MN/Ui

A07 AD Bu.Inter1aee

A068088 HOLO (Im/GTO) UnltCPU

A05 HLOA (IW/GT1)

A04 WR (LOCKI

A03 lo/Il (~IA-Bu.

A02 OT/II (~I

AOl OEN (SO)AH AL

ADO ALE (OSO) BH BL

NMI INTA (aStI CH CL

TESTExecutlon OH OL

INTR UniI SP

CLK REAOY BP

GNO RESET SIDI Aega

120 MCmicrocomputer n. 47 - dicembre 1985

DA CHI E' LEADERNELMONDOIN TECNOLOGIE DELFUTURO-SANYO SSSIL COMPUTER ADIMENSIONE UOMO

wCI:wal:JwzONCI:Wll.

CI:<ZOCi)Cf)wOzOOCi)<OCI:WO

Una tecnologia complessa che, invisibile all'utente finale,è stata sfruttata appieno per aumentare le prestazioni delsistema in termini di velocità, affidabilità e versatilità.SANYO 555, potente e compatto, è in grado di adeguarsi adogni necessità di elaborazione.

Funzioni di guida e menu consentono un approccio semplificatoal lavoro. Lavorare è quindi facile, e la facilità d'usocostituisce uno stimolo ad imparare. Il sistema SANYO 555è immediatamente utilizzabile da qualsiasiutente, senza lanecessità di precedenti esperienze.

Il sistema SANYO 555 consente di elaborare sia i dati che itesti e sono disponibili molti pacchetti applicativi sia perl'automazione dell'ufficio sia per la gestione dell'azienda.Un'ampia scelta di linguaggiconsente di ottenere la soluzionepiù adeguata ad ogni singolo problema.

Sanyo Italiana Spa 20124 Milano - Viale V.Veneto, 22Te!' (02) 6557762-3-4-5-6 con ne. automatica