Felice Rocca -...
2
Felice Rocca Informazioni Personali Nome: Felice Rocca; Luogo di nascita: Catanzaro; Data: 13 ottobre 1973; Cittadinanza: Italiana; Residenza: Via Verdi 2, 23875 Osnago (LC); Cellulare: 338 3947706; E-Mail: [email protected]; Stato civile: Celibe; Istruzione Laurea in Ingegneria Elettronica (indirizzo microelettronica) conseguita presso l'Università degli studi di Pisa in data 22 aprile 2002, con votazione di 105/110; titolo della tesi: "Realizzazione e Test di architetture VHDL da utilizzarsi in un tool per la generazione automatica di RAM affidabili"”. Esperienze Professionali Diploma di maturità scientifica conseguito nel 1991 presso il liceo scientifico “A. Einstein” di Catanzaro con la votazione di 57/60. Da dicembre 2008 ad oggi: senior digital designer presso la Azcom Technology srl sita in Rozzano (Mi). Da dicembre 2008 ad oggi consulente esterno in STM presso la divisione Industrial & Power Supply del site di Cornaredo (Referente ST: Roberto Cappelletti). Ho progettato in team il chip Brunelleschi (nuova versione di telepass) ed il chip Manta (5Mgates Cmos065 power line modem per applicazioni streaming audio). Da maggio 2003 a novembre 2008 : digital designer presso la Misarc SNC sita in Agrate Brianza (MB). Da ottobre 2005 a novembre 2008 consulente esterno in STM presso la divisione Industrial & Power Supply del site di Cornaredo (Referente ST: Roberto Cappelletti). Ho progettato in team il chip ST7580 (FSK, N-PSK multi- mode power line networking soc), il chip ST7590 (Narrow-band OFDM power line networking PRIME compliant soc). Da giugno 2003 a settembre 2005 consulente esterno in STM presso la divisione APG (Automotive Product Group) di Agrate (Referente ST: Marco Losi). Ho progettato in team il chip STA2051 (SOC automotive) utilizzato tra come prima generazione di Telepass e venduto poi anche come famiglia di microcontrollori con la sigla STR7X. Da febbraio 2001 - marzo 2002: ho realizzato e completato il mio lavoro di tesi presso l'Aurelia Microelettronica Srl sita in Viareggio (Lu).
Transcript of Felice Rocca -...
Felice Rocca
Informazioni
Personali
Nome: Felice Rocca;
Luogo di nascita: Catanzaro;
Data: 13 ottobre 1973;
Cittadinanza: Italiana;
Residenza: Via Verdi 2, 23875 Osnago (LC);
Cellulare: 338 3947706;
E-Mail: [email protected];
Stato civile: Celibe;
Istruzione
Laurea in Ingegneria Elettronica (indirizzo microelettronica) conseguita presso
l'Università degli studi di Pisa in data 22 aprile 2002, con votazione di 105/110;
titolo della tesi: "Realizzazione e Test di architetture
VHDL da utilizzarsi in un tool per la
generazione automatica di RAM affidabili"”.
Esperienze
Professionali
Diploma di maturità scientifica conseguito nel 1991 presso il liceo scientifico
“A. Einstein” di Catanzaro con la votazione di 57/60.
Da dicembre 2008 ad oggi: senior digital designer presso la Azcom
Technology srl sita in Rozzano (Mi).
Da dicembre 2008 ad oggi consulente esterno in STM presso la divisione
Industrial & Power Supply del site di Cornaredo (Referente ST: Roberto
Cappelletti). Ho progettato in team il chip Brunelleschi (nuova versione di
telepass) ed il chip Manta (5Mgates Cmos065 power line modem per
applicazioni streaming audio).
Da maggio 2003 a novembre 2008 : digital designer presso la Misarc SNC
sita in Agrate Brianza (MB).
Da ottobre 2005 a novembre 2008 consulente esterno in STM presso la
divisione Industrial & Power Supply del site di Cornaredo (Referente ST:
Roberto Cappelletti). Ho progettato in team il chip ST7580 (FSK, N-PSK multi-
mode power line networking soc), il chip ST7590 (Narrow-band OFDM power
line networking PRIME compliant soc).
Da giugno 2003 a settembre 2005 consulente esterno in STM presso la
divisione APG (Automotive Product Group) di Agrate (Referente ST: Marco
Losi). Ho progettato in team il chip STA2051 (SOC automotive) utilizzato tra
come prima generazione di Telepass e venduto poi anche come famiglia di
microcontrollori con la sigla STR7X.
Da febbraio 2001 - marzo 2002: ho realizzato e completato il mio lavoro di
tesi presso l'Aurelia Microelettronica Srl sita in Viareggio (Lu).
Skills
Progettazione VHDL/VERILOG.
Validazione Rtl/Gate level mediante simulazioni unit delay e back annotated.
Inserimento automatico strutture di Bist.
Sintesi, verifica ed STA pre e post layout di un dispositivo.
Esperto di DFT, ATPG (Bridge/SDD/SA/IDDQ).
Porting di un progetto Asic verso una scheda FPGA.
Conoscenza di numerose architetture DSP , processori ARM7/9, M8051EW.
Ottima esperienza nel lavoro di team e nel relazionarsi con il cliente.
CAD Tools
Conoscenze
Informatiche
ed altro
Synopsys :
Design Compiler Graphical
Dc Ultra
Power Compiler
DFTMAX
Tetramax ATPG
Formality
Prime Time
VCS
Cadence :
NC (ncvlog, ncvhdl, ncshell, ncelab, ncsim)
Conformal
Mentor :
Rialto
Atrenta :
Spyglass
Spyglass_mbist
Sistemi Operativi conosciuti: Windows, Unix, Linux.
Office Tools: MS Office (Word, Excel, PowerPoint).
Linguaggi di programmazione conosciuti: C++ (ARMCC compiler), VHDL, VERILOG, ARM Assembler, Perl, Tcl, Unix shell scripting.
Lingue
Straniere
Ottima conoscenza della lingua inglese scritta e parlata.
Hobbies Leggere, Cucinare, Sport vari tra cui calcio e atletica leggera, praticati fino a qualche anno fa, a livello agonistico.
Autorizzo Il trattamento dei miei dati ai sensi della legge 196/03.
