Es. 07 Bistabile asincrono SC, Latch sincrono SC, Latch sincrono...

20
Laboratorio di Architetture degli Elaboratori I Corso di Laurea in Informatica, A.A. 2019-2020 Università degli Studi di Milano Memorie

Transcript of Es. 07 Bistabile asincrono SC, Latch sincrono SC, Latch sincrono...

  • Laboratorio di Architetture degli Elaboratori ICorso di Laurea in Informatica, A.A. 2019-2020

    Università degli Studi di Milano

    Memorie

  • Circuiti sequenziali

  • Bistabili

  • Esercizio 1

    • Si implementi in Logisim un bistabile Set Reset (SR) asincrono utilizzando dueporte NOR retroazionate

    • Si definisca la tabella delle transizioni (o stato prossimo) del bistabile

    • Si derivi la SOP e la si semplifichi, implementadone il circuito corrispondente(si assuma prima X=0, poi X=1 per le due uscite indeterminate della tabella diverità)

  • Esercizio 1Bistabile asincrono SR con due NOR

  • Esercizio 1

  • Esercizio 2

    • Si aggiunga un clock (frequenza 0.5Hz) e due porte AND al circuito realizzato nell’esercizio 1 per ottenere un latch sincrono SR

    Suggerimento: un latch sincrono SR è un bistabile che può commutare il suo stato solo quando il clock è nello stato alto

    • Si osservi come cambia la risposta del circuito con diverse frequenze di clock

  • Esercizio 2

    Per aggiungere il clock: Per attivare il clock: Per settare la frequenza di clock:

  • Esercizio 3

    • Utilizzando il circuito del bistabile sincrono SR realizzato nell’esercizio precedente, si crei un latch sincrono D

    Suggerimento: è presente un clock – il latch sincrono D memorizza il valore di D quando il clock è alto

  • Esercizio 4

    • Si utilizzino 4 latch D sincroni per realizzare un banco di memoria a 4 bit

    • Tale circuito sarà caratterizzato da:

    – 4 bit in ingresso da memorizzare

    – 1 ingresso per il clock

    – 1 ingesso per il bit di write, questo bit abilita (inibisce) la scrittura nelbanco di memoria quando è posto a 1 (0)

  • Esercizio 5

    • Si modifichi il circuito realizzato nel corso dell’esercizio 4 aggiungendo 1 bit di input per l’azzeramento del contenuto della memoria.

  • Latch

  • Flip Flop

  • Esercizio 6

    • Si realizzi un flip-flop a partire da due latch D.

  • Esercizio 6

    • Si realizzi un flip-flop a partire da due latch D.

  • Esercizio 7• Si realizzi un registro a scorrimento (verso sinistra) con input seriale e

    output parallelo.

  • Esercizio 7• Si realizzi un registro a scorrimento (verso sinistra) con input seriale e

    output parallelo.

    Registro(t)

    b(t) = 1 1 1 0 0

    Registro(t+1)

    b(t+1) = 0 1 0 0 1

    Registro(t+2)

    b(t+2) = 1 0 0 1 0

    Registro(t+3)

    b(t+3) = 0 0 1 0 1

    Come funziona?Ad ogni istante di tempo diamo in input un singolo bit b(t) (input seriale)

    Il registro shifta a sinistra tutto il suo contenuto per fare posto a b(t) e lo memorizza nel bit più a destra

    I quattro bit del registro possono essere letti contemporaneamente ad ogni t (output parallelo)

    TEMPO

  • Esercizio 8

    • Si realizzi un banco di memoria di 4 bit per il quale siano possibili, per ogni ciclo di clock, le seguenti operazioni:

    – Scrittura di una parola di 4 bit;

    – Reset dei 4 bit;

    – Inserimento di un bit a sinistra (con shift della parola verso destra).

  • Esercizio 8• Suggerimenti:

    Useremo 4 Flip Flop:• se RESET=1, memorizzeranno 0 0 0 0• se WRITE=1, memorizzeranno la parola di quattro bit data in input• se inseriamo a sinistra un bit b: FF1 memorizza b, FF2 memorizza FF1, FF3 memorizza

    FF2, FF4 memorizza FF3

    1 2 3 4

  • Esercizio 9

    • Si realizzi un registro nel quale sia possibile scrivere una parola di 4 bit;

    • Si crei poi una memoria composta da 4 parole, nella quale sia possibile scrivere una delle 4 parole a seconda dell’indirizzo dato dall’utente.