Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD...

52
Capitolo 8 Università di Roma La SapienzaLaurea Specialistica in Ingegneria Elettronica Circuiti a tempo discreto R ff l P ii Raffaele Parisi Capitolo 8: Architetture di Circuiti TD Grafo di un circuito TD, validità di un circuito TD, teorema di Tellegen nel TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo, forme trasposte), architetture FIR (fase lineare, traliccio), effetti della precisione numerica finita. 1

Transcript of Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD...

Page 1: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

Università di Roma “La Sapienza”

Laurea Specialistica in Ingegneria Elettronica

Circuiti a tempo discretoR ff l P i iRaffaele Parisi

Capitolo 8: Architetture di Circuiti TDGrafo di un circuito TD, validità di un circuito TD, teorema di Tellegen nel TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo, forme trasposte), architetture FIR (fase lineare, traliccio), effetti della precisione numerica finita.

1

Page 2: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

ARCHITETTURE DI CIRCUITI TD

Grafo di un circuito TD

Grafo diagramma di flusso in cui:

i nodi coincidono con i sommatori e i punti di- i nodi coincidono con i sommatori e i punti di diramazione

- i rami orientati coincidono con i moltiplicatoripe gli elementi di ritardo

Per ogni ramo viene indicato il valore della costante moltiplicativa o l’operatore ritardo z-1 (inteso come coefficiente di trasmissione).l operatore ritardo z (inteso come coefficiente di trasmissione).

2

Page 3: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8Esempio

Circuito TD

x[n] y[n]

a b

z-1

Grafo (o “Signal Flow Graph”, SFG)

1 2 3

x[n] y[n]

a bz-1

SommatoreRamo a guadagno unitario

3Punto di diramazione

Page 4: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

N

• Ad ogni nodo viene associata una grandezza .

d i (k ) h i il d l d k (d k)

wk = vkjj=1

N

∑• Ad ogni ramo (k, j), che unisce il nodo j al nodo k (da j a k), è associato un ingresso wj ed una uscita vkj =fkj (wj).

j 1

vkjwj wk

J KJ K

4

Page 5: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

• Circuito TD valido

Un circuito TD è valido (ovvero il suo grafo è calcolabile) quando non sono presenti percorsi chiusi privi di elementi di ritardo.

x[n] y[n]Grafo non calcolabile

[ ] y[ ]

L’uscita y[n] non può essere calcolata in quanto dipende dall’ingresso all’istante n e dalla y[n] allo stesso istante.

5

Page 6: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

• Teorema di Tellegen per i circuiti analogicig p g

Nei circuiti analogici il teorema di Tellegen è una conseguenza delle leggi di Kirchhoff ed è una generalizzazione del principio dileggi di Kirchhoff ed è una generalizzazione del principio di conservazione dell’energia (principio dei lavori virtuali).

“Il d ll i i il d ll i di d i i iEnunciato“Il vettore delle tensioni e il vettore delle correnti di due circuiti distinti aventi lo stesso grafo sono ortogonali”.

v1Ti2 = v1ki2k

N

∑ = 01 2 1k 2kk=1∑

6

Page 7: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

• Teorema di Tellegen per i circuiti TD

Per i circuiti TD si può dimostrare che si ha una proprietà simile:

“considerati due circuiti TD aventi lo stesso numero di nodi, vale la relazione:

wkv 'kj − w'k vkj( )N

∑N

∑ = 0

i i ' l d l ti l d k ' l

k kj k kj( )j =1∑

k=1∑

in cui wk , wk' sono le grandezze relative al nodo k e vkj , vkj' le grandezze di uscita dei rami che congiungono il nodo j al nodo k (nel verso da j a k) rispettivamente nei due circuiti ”verso da j a k) rispettivamente nei due circuiti.

7

Page 8: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

Esempio di applicazione del Teorema di Tellegen

x[n] x'[n]z-1z

z-1

y[n] y'[n]ab0

b1

y [n]a

y[n] b x[n] + b x[n 1] y'[n] = x'[n 1] + ay'[n 1]

x[n] x'[n]

y[n] = b0x[n] + b1x[n−1] y [n] = x [n−1] + ay [n−1]

x[n] x [n]z-1

1

1 2 1

z-1

y[n]y'[n]

b1 ab0

8

2

3

Page 9: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8I due grafi possono essere resi equivalenti con l’aggiunta di rami fittizi (moltiplicatori per zero) in analogia con quanto avviene nel TC

[ ] '[ ]

fittizi (moltiplicatori per zero), in analogia con quanto avviene nel TC (aggiunta di rami di conduttanza nulla):

x[n] x'[n]z-1

1a0

1

2

1

21

b

y[n] y'[n]

z-1

b0

a

0

0 b1

y[ ]0

3 311

w xw z w−

=

=

' '1 3

' '

w x aw= +

2 1

3 0 1 1 2

w z ww b w b w y

== + =

2 1

' 1 ' '3 2

w ww z w y−

=

= =Si può verificare che risulta:

' ' ' ' ' ' 1 1 ' '( ) ( ) ( ) ( ) 0w x ay w x w x ay w z x w z w w b w b w− −+ + + + + =9

1 1 2 2 3 2 3 0 1 1 2( ) ( ) ( ) ( ) 0w x ay w x w x ay w z x w z w w b w b w+ − + + − + − + =

Page 10: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

• ARCHITETTURE FONDAMENTALI DI CIRCUITI IIR

• Forme dirette

Si considera l’equazione alle differenze:

[ ] [ ] [ ]1 0

N M

k kk k

y n a y n k b x n k= − + −∑ ∑1 0k k= =

corrispondente alla funzione di rete:

( ) 0

Mk

kk

b zH

−∑( ) 0

1

kN

kk

H za z

=

−=

− ∑10

1k=

Page 11: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8L’equazione alle differenze può essere riscritta come un sistema di due equazioni:due equazioni:

[ ] [ ]M

kv n b x n k= −∑

[ ] [ ] [ ]0k

N

ky n a y n k v n

=

= − +

∑a cui si possono associare 2 funzioni di rete distinte:

[ ] [ ] [ ]1

kk

y y=

( ) ( )( ) ( ) ( )

( )1 2;V z Y z

H z H zX z V z

= =( ) ( )X z V z

La funzione di rete complessiva si può scrivere:

( ) ( ) ( )2 10

1

1

Mk

kMk k

H z H z H z b z−= ⋅ = ⋅∑∑

11

0

1

1 k kk

ka z− =

=

− ∑

Page 12: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

Un circuito che realizza questa relazione è il seguente:

y n⎡⎣ ⎤⎦[ ]x n v n⎡⎣ ⎤⎦ y n⎡⎣ ⎤⎦[ ]x nb0 1

Z -1

v n⎡⎣ ⎤⎦

Z -1

b1 a1

Z -1Z -1

bM-1 aN-1

bM aN

Z -1 Z -1

che viene detto prima forma diretta (o forma diretta I).

12

Page 13: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

Per la proprietà di linearità le due funzioni H1 e H2 possono essere invertite ( ) d il i it ò idi t l t( ) ( ) ( )H H H( ) ed il circuito può essere ridisegnato nel seguente modo:

( ) ( ) ( )1 2H z H z H z= ⋅

[ ]x[n] y[n]b01 w[n]

Z -1 Z -1

x[n] y[n]

b1a1

N B Si suppone perZ -1

Z -1

bN-1aN-1

N.B. Si suppone per semplicità M=N

bNaN

N⎧ 1

Z -1 Z -1

w n⎡⎣ ⎤⎦ = akw n− k⎡⎣ ⎤⎦ + x n⎡⎣ ⎤⎦k=1

N

⎡ ⎤ b k⎡ ⎤ M

⎪⎪

( ) ( ) ( ) ( )2

1

1

1N

kk

k

W z X z H z X za z−

=

= ⋅ = ⋅− ∑

13

y n⎡⎣ ⎤⎦ = bkw n− k⎡⎣ ⎤⎦ k=0∑

⎪⎪ ( ) ( ) ( ) ( )1

0

Mk

kk

Y z b z W z H z W z−

=

⎛ ⎞= ⋅ = ⋅⎜ ⎟

⎝ ⎠∑

Page 14: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

• Le due linee di ritardo possono essere messe in comune:

1 b0

Le due linee di ritardo possono essere messe in comune:

x[n] y[n]w[n]

Z -1

a1 b1

Seconda forma diretta (o forma

N.B. Se M N, alcuni rami non saranno presenti

a

Z -1

b

diretta II).aN-1

aN

Z -1

bN-1

bNaN bN

• La seconda forma diretta minimizza il numero di elementi di ritardo ed è quindi una forma canonica (forma canonica diretta).N B Il minimo numero di elementi di ritardo è dato da max(M N)

14

N.B. Il minimo numero di elementi di ritardo è dato da max(M, N).

Page 15: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

Esempio1 2 1 2

H z( ) =1+ 2z−1 + z−2

1− 0.75z−1 + 0.125z−2

Forma Diretta I

1 0.75z + 0.125zx[n] y[n]

Z-1 Z-1

Z-1

0.752

Z-1

Forma Diretta II

-0.125

y[n]x[n]Z-1

0.75 2

y[n]x[n]

-0.125Z-1

15

Page 16: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

Esercizio

111 z−+

Esercizio

( )1 2 1

15

1 7 11 1

zH z

z z z− − −

+=

⎛ ⎞⎛ ⎞+ +⎜ ⎟⎜ ⎟

Data1 2 11 1

2 3 4z z z⎛ ⎞⎛ ⎞− + +⎜ ⎟⎜ ⎟

⎝ ⎠⎝ ⎠

disegnare l’SFG che implementa il filtro nella:

1. forma diretta I

2. forma diretta II2. forma diretta II

16

Page 17: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

• Esprimendo in modo diverso la H(z) è possibile ottenere• Esprimendo in modo diverso la H(z), è possibile ottenere architetture circuitali teoricamente equivalenti, in numero praticamente illimitato.p

I circuiti TD, infatti, rappresentano algoritmi e (nell’ipotesi LTI) equazioni equivalenti si ottengono mediante trasformazioni lineariequazioni equivalenti si ottengono mediante trasformazioni lineari delle variabili.

• In pratica le architetture che si ottengono differiscono per:• In pratica le architetture che si ottengono differiscono per:

1. Complessità topologica, cioè numero di componenti di un certo tipo (sopratt tto moltiplicatori ed elementi di memoria)tipo (soprattutto moltiplicatori ed elementi di memoria).

2. Sensibilità agli errori di arrotondamento, dovuti alla precisione fi i i i l ( i i di i i i lfinita con cui si lavora (con prestazioni diverse se si opera in virgola fissa o mobile).

173. Modularità (importante nel VLSI).

Page 18: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

• Forma in cascata

La H(z) è fattorizzata nel seguente modo:

( ) ( ) ( ) ( )1 2 NH z H z H z H z= ⋅ ⋅ ⋅

M M

( )( ) ( )( )

1 21 1 * 1

1 1

1 1 1M M

k k kk kN N

g z h z h zH z A

− − −

= =

− − −=

∏ ∏( )

( ) ( )( )1 2

1 1 * 1

1 1

1 1 1N N

k k kk k

H z Ac z d z d z− − −

= =

− − −∏ ∏

In genere viene implementata con celle modulari del II° ordine del tipo:p

( )1 2

0 1 21 2

1 1 21

sNk k k

k k k

b b z b zH za z a z

− −

− −=

+=

− +∏18

1 2k k

Page 19: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

Esempio

Circuito del 6° ordine realizzato con celle del II ordine in forma diretta II

[ ]1y n [ ]2y nb01 b02[ ]1w n [ ]2w n [ ]3w nx[n] y[n]b03

Z -1

b11 b12 b13a11 a12 a13

Z -1 Z -1

Z -1a21 b21 b22a22a23 b23

Z -1 Z -1

19

Page 20: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

• Forma parallela

Si utilizza lo sviluppo in frazioni parziali della H(z) :

( ) ( ) ( )H z H z H z+ +( ) ( ) ( )1 2H z H z H z= + +

( )1 211pN N N B e zA −

Presente se M ≥ N

( ) ( )( )( )

1 2

1 1 * 10 1 1

11 1 1

pN N Nk kk k

kkk k kk k

B e zAH z C zc z d z d z

−− − −

= = =

−= + +

− − −∑ ∑ ∑

Se si raggruppano i poli reali a coppie, si possono considerare solo

( )( )

celle del II ordine :

( )1

0 1p sN N

k k ke e z−

∑ ∑( ) 0 11 2

0 1 1 21k k k

kk k k k

e e zH z C za z a z

− +− −

= =

= +− −∑ ∑

20

Page 21: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

E i i it d l 6° di ll d l II di i ll lEsempio: circuito del 6° ordine con celle del II ordine in parallelo

[ ]w n

Z -1

a11

[ ]1y n[ ]1w n

e01

e11

a21

[ ][ ]2w n

e

Z -1

x[n] y[n]a12

a22

[ ]2y ne12

e02Z -1

Z -122

[ ]3y n[ ]3w n

e03Z -1

a13

a23

[ ]3ye13

Z -1

21

Page 22: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

Esercizio. Disegnare l’SFG in forma parallela della funzione:

( ) ( )1 2 2

1 2 2

1 2 2 13 1 3 11

z z z zH z H zz z z z

− −

− −

+ + + += ⇒ =

− + − +14 8 4 8

z z z z+ +

Risoluzione

( ) 2 2 11 1 1 1

H z z z A B Cz zz z z z z

+ += = + + ⇒

⎛ ⎞⎛ ⎞ ⎛ ⎞ ⎛ ⎞⎜ ⎟⎜ ⎟ ⎜ ⎟ ⎜ ⎟

( )2 4 2 4

8

z z z z z

H zA z

− − − −⎜ ⎟⎜ ⎟ ⎜ ⎟ ⎜ ⎟⎝ ⎠⎝ ⎠ ⎝ ⎠ ⎝ ⎠

= =

( )0

1

1 182

zz

H zB z

z

=

⎛ ⎞= − =⎜ ⎟⎝ ⎠

( )1 1

18 2581 11 1

H zz z− −

⇒ = + −⎛ ⎞ ⎛ ⎞⎜ ⎟ ⎜ ⎟

( )1

2

1

2

1 254

zz

H zC z

z

=⎝ ⎠

⎛ ⎞= − = −⎜ ⎟⎝ ⎠

1 12 4

z z− −⎜ ⎟ ⎜ ⎟⎝ ⎠ ⎝ ⎠

22

14z=⎝ ⎠

Page 23: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

• SFG con celle del I ordine

88

Z -1

18x[n] y[n]1/2

-25

Z 1

Si hanno:

1/4Z -1

5 moltiplicatori

2 l ti di it d23

2 elementi di ritardo

Page 24: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

• Se si usano celle del 2° ordine:• Se si usano celle del 2 ordine:

2 21 1 18 2518 25 18 25z z z z z z z z⎛ ⎞ ⎛ ⎞− − − − − +⎜ ⎟ ⎜ ⎟⎝ ⎠ ⎝ ⎠( )

2

18 254 2 4 28 8 3 11 14 82 4

z z z zH z

z zz z

+⎜ ⎟ ⎜ ⎟⎝ ⎠ ⎝ ⎠= + = + =⎛ ⎞⎛ ⎞ − +− −⎜ ⎟⎜ ⎟⎝ ⎠⎝ ⎠

2 1

2 1 2

7 8 7 88 83 1 3 114 8 4 8

z z z

z z z z

− −

⎝ ⎠⎝ ⎠− + − +

= + = + ⇒− + − +

4 8 4 8

8

Si hanno: 7

x[n] y[n]S o:

5 moltiplicatori Z -1

-7

3/4 8

242 ritardatori Z -1

-1/8

Page 25: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8• Forme trasposteIl grafo trasposto di un grafo dato si ottiene:Il grafo trasposto di un grafo dato si ottiene:- invertendo tutte le direzioni dei rami del grafo;- scambiando tra loro le sequenze di ingresso e di uscita. q g• ProprietàIl circuito ottenuto mediante la trasposizione ha la stessa

Esempio

Il circuito ottenuto mediante la trasposizione ha la stessa funzione di rete del circuito originario.

EsempioH1(z) H2(z)

x[n] y[n] y[n] x[n]Z -1 Z -1

aa

x[n] y[ ] y[ ] [ ]

Z -1

( ) ( )1 2 1

11

H z H zaz−= =

−x[n] y[n]

25

agrafo trasposto disegnato con l’ingresso a sinistra

Page 26: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

Esempio: cella del II ordineEsempio: cella del II ordine

[ ] [ ] [ ] [ ] [ ] [ ]1 2 1 2y n a y n a y n b x n b x n b x n= − + − + + − + −[ ] [ ] [ ] [ ] [ ] [ ]1 2 0 1 21 2 1 2y n a y n a y n b x n b x n b x n+ + + +

[ ] [ ]Z-1

b1a1

[ ]w n

Z-1

b1 a1

[ ]w nx[n] x[n] y[n]y[n]b0 b0

Z-1

11

a2 b2Z-1

1 1

a2b2

Forma diretta II Forma diretta II trasposta

Le due architetture sono equivalenti.

26

Page 27: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

• ARCHITETTURE FONDAMENTALI DI CIRCUITI FIR

Un filtro FIR causale ha solo zeri (e poli in z=0).

I coefficienti ak (k ≠ 0) delle equazioni alle differenze sono nulli:

⎧[ ] [ ]0

M

kk

y n b x n k=

= −∑ [ ] 0,1, ,0

nb n Mh n

altrove =⎧

= ⎨ ⎩

L’SFG delle forme dirette I e II si riduce al seguente:

Z-1Z-1 Z-1x[n][ ]0h [ ]1h [ ]2h [ ]1h M − [ ]h M

y[n]

27Filtro trasversale

Page 28: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

• Forma trasposta

[ ]0h[ ]1h[ ]1h M[ ]h M

Z-1Z-1 Z-1

[ ]2h M

Z-1 y[n][ ]0h[ ]1h[ ]1h M −[ ]h M [ ]2h M −

x[n]

• Forma in cascata

La H(z) viene fattorizzata:

( ) [ ] ( )1 20 1 2

0 1

sMM

nk k k

n k

H z h n z b b z b z− − −

= =

= = + +∑ ∏0 1n k= =

b01 b02 b0Ms y[n]x[n]Z-1

Z-1

Z-1

Z-1

Z-1

Z-1

b11 b12 b1Ms

28

Z Z Zb21 b22 b2Ms

Page 29: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

• Architetture per filtri FIR a fase lineare• Architetture per filtri FIR a fase lineare

I filtri FIR a fase lineare sono simmetrici:I filtri FIR a fase lineare sono simmetrici:

[ ] [ ]h n h M n oppure [ ] [ ]h n h M n[ ] [ ]h n h M n= − oppure [ ] [ ]h n h M n= − −

n = 0, 1, …, M n = 0, 1, …, M

La condizione di simmetria può essere sfruttata per ridurre il numero di lti li i i ll l i di tdi moltiplicazioni nella convoluzione discreta

[ ] [ ] [ ]M

y n h k x n k ⇒∑[ ] [ ] [ ]0k

y n h k x n k=

= − ⇒∑

29

Page 30: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

M pari lunghezza del filtro L=M+1 dispari⇒

Caso simmetrico:

[ ] [ ] [ ] [ ]( )1

2M

M My n h k x n k x n M k h x n−

⎡ ⎤ ⎡ ⎤= − + − + + ⋅ −⎢ ⎥ ⎢ ⎥⎣ ⎦ ⎣ ⎦∑

[ ]h n

[ ] [ ] [ ] [ ]( )0 2 2k

y=

⎢ ⎥ ⎢ ⎥⎣ ⎦ ⎣ ⎦∑

tappo centrale

n

[ ]h n pp

2M

Caso antisimmetrico:Caso antisimmetrico:

[ ] [ ] [ ] [ ]( )1

2M

y n h k x n k x n M k−

= − − − +∑30

[ ] [ ] [ ] [ ]( )0k

y=

Page 31: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

M dispari lunghezza del filtro L=M+1 pari⇒M dispari lunghezza del filtro L M+1 pari⇒

Caso simmetrico:

[ ] [ ] [ ] [ ]( )( )1

2

0

M

ky n h k x n k x n M k

=

= − + − +∑[ ]h n0k=

n

2M

Caso antisimmetrico:

[ ] [ ] [ ] [ ]( )( )1

2M

y n h k x n k x n M k−

+∑

Caso antisimmetrico:

31

[ ] [ ] [ ] [ ]( )0k

y n h k x n k x n M k=

= − − − +∑

Page 32: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8SFG nel caso M pari (simmetrico):

Z-1Z-1 Z-1x[n]

[ ]0h [ ]1h [ ]2h

Z-1 Z-1 Z-1

M⎡ ⎤ M⎡ ⎤[ ]0h [ ]1h [ ]2h 12Mh⎡ ⎤−⎢ ⎥⎣ ⎦

h M2

⎣⎢

⎦⎥

y[n]

Z-1Z-1 Z-1

SFG nel caso M dispari (simmetrico):

x[n]

Z-1

[ ]

Z-1 Z-1 Z-1

32

Mh −⎡ ⎤⎢ ⎥⎣ ⎦

12

Mh −⎡ ⎤⎢ ⎥⎣ ⎦

[ ]0h [ ]1h [ ]2h

32y[n]

Page 33: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

• STRUTTURE FIR A TRALICCIOSTRUTTURE FIR A TRALICCIO(o “LATTICE”, pronuncia “lettis”)

I filtri a traliccio sono molto usati nel modellamento, nella stima spettrale e nel filtraggio adattivo.

La struttura a traliccio standard è realizzata mettendo in cascata stadi elementari del tipo seguente:p g

111Xi-1(z) Xi(z)

Struttura “Lattice” baseZ-1 11

qi

qiYi-1(z) Yi(z)

I termini qi rappresentano i coefficienti del traliccio

33

Page 34: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

• In genere la connessione in cascata delle celle elementari è del tipo:

( )X z ( )X z ( )X z

( )U z

( )1X z ( )2X z ( )1NX z−

Sez.1 Sez 2 Sez N-1( )1Y z ( )2Y z ( )1NY z−

Sez.2 Sez.N 1

Struttura a traliccio con 1 ingresso U(z) e due uscite XN-1(z) e YN-1(z)

34

Page 35: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

Fino al generico i-esimo stadio, le funzioni di trasferimento sono così definite:

( ) ( )iX zH z =( ) ( )

( )

iH zU z

Y z

= 1, 2, , 1i N= −

( ) ( )( )

ii

Y zG z

U z= 1, 2, , 1i N= −

Dalla figura precedente si può verificare che le funzioni di rete si possono esprimere nel seguente modo:

( ) ( ) ( )11 1i i i iH z H z q z G z−

− −= +

( ) ( )1ii iG z z H z− −=

35

Page 36: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

Esempio:Esempio:

( )U z ( )1X z ( )2X z ( )X z

Z-1 Z-1 Z-1

0.9

0.9

0.8

0.70.8

0.7

( ) ( )

( ) 11 1 0.9H z z−= +

( )1Y z ( )2Y z

( ) ( ) ( )( ) ( ) ( )

1 1 1 11 1

1 1 2

0.9 1 0.9

0 8 1 1 62 0 8

G z z z z z H z

H z H z z G z z z

− − − −

− − −

= + = + =

= + = + +( ) ( ) ( )( ) ( ) ( ) ( )

2 1 1

1 2 1 2 12 1 1 2

0.8 1 1.62 0.8

0.8 1.62 0.8

H z H z z G z z z

G z z G z H z z H z z z− − − − −

= + = + +

= + = = + +

( ) ( ) ( )( ) ( )

1 1 2 33 2 2

1 2 3

0.7 1 2.18 1.934 0.7

1 2 18 1 934 0 7

H z H z z G z z z z

H z H z z z z

− − − −

− − −

= + = + + +

= = + + +36

( ) ( )3 1 2.18 1.934 0.7H z H z z z z= = + + +

Page 37: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8EFFETTI DELLA PRECISIONE NUMERICA FINITA

• Le varie architetture circuitali che realizzano la stessa H(z) teorica differiscono per il comportamento che le caratterizza quando realizzate

i i i fi icon precisione numerica finita.

• La quantizzazione riguarda sia le sequenze numeriche che i coefficientidei filtri.

• Un numero reale x può essere rappresentato con precisione

2 iX b b∞

−⎛ ⎞⎜ ⎟∑

p pp pinfinita nella seguente forma:

Notazione “in0

1

2 im i

ix X b b −

=

⎛ ⎞= − +⎜ ⎟⎝ ⎠

∑ Notazione in complemento a 2”

in cui X è un fattore di scala e i coefficienti b valgono 0 o 1 (b è il bitin cui Xm è un fattore di scala e i coefficienti bi valgono 0 o 1 (b0 è il bit di segno).

b0=0 0 mx X≤ ≤

37

0b0=1

m0mX x− ≤ <

Page 38: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

• In precisione finita a (B +1) bit si ha:

0ˆ ˆ[ ] 2B

iB m i m Bx Q x X b b X x−⎛ ⎞= = − + =⎜ ⎟

⎝ ⎠∑

p ( )

1i=⎜ ⎟⎝ ⎠

∑e la più piccola differenza tra due numeri è 2 B

mX −Δ = m

In questo caso i numeri quantizzati sono compresi nell’intervallo:

ˆX X≤m mX x X− ≤ <e può essere rappresentato secondo la notazione posizionale: x

0 1 2ˆ B Bx b b b b=

L’ di ti i è d fi it d ll l i• L errore di quantizzazione è definito dalla relazione:

[ ]e Q x x= −38

[ ]Be Q x x=

Page 39: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

• La notazione in complemento a due può essere arrotondata o p ptroncata.

1

34

34

[ ]Q x [ ]Q x

14

1 3 5

12

38

−58

−78

1 1 1 1 33 1

14

12

4

x x18

38

58

12

14

3−

3−

12

−14

−14

12

34

34

−12

14

41−

41−

Notazione “in complemento a 2”d (B 2)

Notazione “in complemento a 2”(B 2)arrotondata (B=2) troncata (B=2)

2 2e− Δ < ≤ Δ 0e−Δ < ≤

• In ogni caso, la quantizzazione è una operazione non lineare esenza memoria

39

senza memoria.

Page 40: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8• Se un numero è più grande di Xm si ha overflow. In complemento a due, questo succede quando la somma di due numeri è più grande di X (perquesto succede quando la somma di due numeri è più grande di Xm (per esempio con 4 bit la somma di 0111 e 0001 fornisce 1000, che in decimale è -8).)• Una soluzione alternativa all’overflow aritmetico o naturale è la saturazione, di solito utilizzata nei convertitori A/D.

[ ]Q x[ ]Q x

•In ogni caso, se per ridurre l’overflow si aumenta Xm (a parità di numero di bit) aumenta anche l’errore di quantizzazione.

[ ]Q x

12

34

12

34

[ ]Q x

x

14

18

38

58

38

−58

−78

14

14

18

38

58

38

−58

−78

1−

x

12

−4

34

1−

12

−4

34

1−

40Overflow “naturale” Saturazione

11

Page 41: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

1

1( )1

H zaz−=• Esempio

1 az−Circuito “ideale”:

x[n] v[n]C/D D/C

xc(t) y[n] yc(t)

z-1

aT T

Con la quantizzazione:

x[n]C/D D/C

xc(t)QB

ˆ[ ]x n ˆ[ ]v nQB

ˆ[ ]y n ˆ ( )cy t

z-1T TQBN.B. la moltiplicazione

d 2B 1 bi (il i l dˆ ˆ [ 1]a v n−

41ˆ [ ]Ba Q a=produce 2B+1 bit (il risultato deve essere troncato o arrotondato)

Page 42: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

• Il circuito ottenuto è non lineare per la presenza della quantizzazione e per la possibilità di overflow nel sommatore. Il risultato è che si possono avere fenomeni tipici di circuiti non lineari, come la presenza di cicli limite in assenza di ingresso, in cui l’uscita oscilla in modo periodico.p

• Se gli errori introdotti sono ragionevolmente piccoli, il modello si può linearizzare con l’i t d i di ti dditi di il i ff tt ò li tl introduzione di sorgenti additive di rumore, il cui effetto può essere analizzato utilizzando il principio di sovrapposizione degli effetti.

Modello linearizzato:x[n](t) ˆ[ ]x n ˆ[ ]v n ˆ[ ]y n ˆ ( )y tx[n]

z-1

C/D D/Cxc(t)

T T

[ ]x n [ ]v n [ ]y n ( )cy t

[ ] [ ]z 1T T

ˆ [ ]a Q a=

[ ]ie n[ ]ae n

[ ]oe n

42

[ ]Ba Q a=

Page 43: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

• In generale l’effetto della quantizzazione dei parametri del circuito viene studiato separatamente.

• L’effetto della quantizzazione dei parametri si traduce in una H(z) diversa da quella desiderata:

1

1ˆ ( )ˆ1

H zaz−= 11 az−

• N.B. Architetture circuitali diverse hanno diverse sensibilità rispettoN.B. Architetture circuitali diverse hanno diverse sensibilità rispetto agli errori sui parametri. Le sorgenti di rumore introdotte nel modello linearizzato hanno caratteristiche diverse e vengono filtrate in modo diverso.

43

Page 44: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

• Quantizzazione dei poli4 bit pI grafici rappresentano le posizioni possibili dei poli quantizzati del primo quadrante nel i it IIR d l II di tt t tcircuito IIR del II ordine sotto rappresentato

nella forma diretta (2 poli complessi coniugati re ±jθ ) Le possibili posizioni deiconiugati re j ). Le possibili posizioni dei poli sono conseguenza della quantizzazione operata sui coefficienti del filtro.

y[n]x[n]z-1

2r cos θ7 bit

z-1

2r cos θ

-r2

N.B. Se i poli vengono quantizzati con B+1 bit, ci saranno solo 2B+1 possibili posizioni!

44

, p p

Page 45: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

4 bit In figura è rappresentata ’ hi l i llun’architettura alternativa alla

precedente, che ha la stessa funzione di rete con gli stessi polifunzione di rete con gli stessi poli nel caso di precisione infinita. In questo caso, quando i coefficienti vengono quantizzati, le posizioni dei poli corrispondenti hanno una di t ib i if i t tt ildistribuzione uniforme in tutto il piano z.

[ ]7 bit x[n]z-1

r cos θθy[n]

z-1r cos θ

r sen θ-r sen θ

45

Page 46: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

EFFETTI DELLA QUANTIZZAZIONE DEI COEFFICIENTI

• L’effetto della quantizzazione dei coefficienti è quello di spostare i poli e gli zeri rispetto a quelli desiderati.

( ) 0

Mk

kk

b zH

−∑( ) 0

ˆˆ

Mk

kk

b zH

−∑( ) 0

1

kN

kk

H za z

=

=− ∑

( ) 0

ˆ1

kN

kk

H za z

=

=− ∑

1k= 1k=

ˆk k ka a a= + Δin cui:

k k kb b b= + Δ

Si tratta di determinare lo spostamento di poli e zeri dovuto ai termini e . In particolare, si supponga di voler valutare lo

spostamento dei polikaΔ kbΔ

zΔ46

spostamento dei poli .kzΔ

Page 47: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8• Supponiamo di quantizzare i coefficienti del denominatore. Bisogna valutare le quantitàBisogna valutare le quantità

Ni

i kzz aa

∂Δ = Δ

∂∑1k ka= ∂∑

cioè le . Supponendo che i poli siano tutti semplici si ha:i kz a∂ ∂

A(z) = 1− akz− k

k=1

N

∑ = (1− zj z−1)

j =1

N

∏k=1 j =1

Inoltre (in base alla regola della derivazione “a catena”) si può scrivere:

∂A(z)∂ak z= zi

=∂A(z)

∂zi

⋅∂zi

∂ak

e quindi:z zi z= zi

∂zi =∂A(z) ∂A(z)

47∂ak ∂ak z= zi

∂zi z= zi

Page 48: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8Si ha:

A∂A(z)∂ak z= z

= −zi− k

ez= zi

∂A(z)∂zi

= −zi−1 (1− zj zi

−1)j =1 j ≠ i

N

∏ = −zi− N (zi − zj )

j =1 j ≠ i

N

Quindi risulta:

i z= zij =1, j ≠ i j =1, j ≠ i

Quindi risulta:

∂zi =zi

N − k

∂ak

=(zi − zj )

N

∏48

j =1, j ≠ i

Page 49: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8• Si ha dunque:

Δzzi

N − kN

∑ ΔaΔzi = i

(zi − zj )N

∏k=1∑ Δak

Un risultato analogo si ottiene per la dipendenza degli zeri dai coefficienti b

i jj =1, j ≠ i∏

coefficienti bk.

• Proprietà

Se i poli (o gli zeri) sono vicini, piccoli errori nei coefficienti possono generare grandi errori nei poli (o zeri).

×

Im

××

Re

×

×

49×

××

Page 50: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

Osservazioni

• Nelle forme in cascata e in parallelo che usano celle del II ordine, ogni coppia di poli complessi coniugati viene realizzataogni coppia di poli complessi coniugati viene realizzata indipendentemente dagli altri poli.

• In particolare, nella forma in cascata la stessa proprietà vale per gli zeri.

• Nella forma in parallelo gli zeri vengono realizzati in modo implicito quindi la variazione di un coefficiente influisce su tutti gliimplicito, quindi la variazione di un coefficiente influisce su tutti gli zeri.

• In ogni caso le forme in cascata e parallelo sono caratterizzate da minore sensibilità alla quantizzazione dei coefficienti rispetto alle

50forme dirette.

Page 51: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

QUANTIZZAZIONE DEI COEFFICIENTI NEI FILTRI FIR

• Nei filtri FIR ha interesse solo considerare gli zeri.

• Anche se solitamente le forme dirette non vengono usate, l’effetto nei filtri FIR è più facile da trattare. Si ha infatti:

H (z) = bn

M

∑ z−n = h[n]M

∑ z−n

n=0∑

n=0∑

H (z) = h[n]M

∑ z−n = H (z) + ΔH (z)h[n] = h[n] + Δh[n] H (z) = h[n]n=0∑ z = H (z) + ΔH (z)h[n] = h[n] + Δh[n]

ΔH ( ) Δh[ ]M

∑ −nΔH (z) = Δh[n]n=0∑ z n

cioè si ha una relazione lineare tra la variazione dei coefficienti e la51

cioè si ha una relazione lineare tra la variazione dei coefficienti e la variazione della funzione di rete.

Page 52: Circuiti a tempo discreto - ISPAMMispac.diet.uniroma1.it/scarpiniti/files/CTD/Capitolo8.pdf · TD hi IIR (f di i i ll l f TD, architetture IIR (forme dirette, in cascata, in parallelo

Capitolo 8

H (z)y[n]

ΔH (z)+[ ]x n y[n]

Vale ancora per gli zeri zi una relazione del tipo già visto:

∂zi

∂b=

ziN−k

N

∏∂bk (zi − zj )j =1, j≠i∏

Tuttavia nella maggior parte dei casi, i filtri FIR hanno zeri che sono distribuiti in modo uniforme nel piano z e quindi dipendono in misura

i d i i i d i ffi i iminore da variazioni dei coefficienti.

N.B. Nel caso di filtri a fase lineare, le varie celle componenti

52mantengono fase lineare anche con la quantizzazione.