1_Sistemi Elettronici a Radio-Frequenza (PLL 1 ORDINE)-4

7/21/2019 1_Sistemi Elettronici a Radio-Frequenza (PLL 1 ORDINE)-4

http://slidepdf.com/reader/full/1sistemi-elettronici-a-radio-frequenza-pll-1-ordine-4 1/6

93

PLL

Nell’analisi generale di uno schema a blocchi di un ricevitore (cfr. Introduzione) si era visto come l’oscillazione locale,

generata all’interno del ricevitore avesse un’importanza fondamentale ai fini della traslazione del segnale ad una frequenza

intermedia . Si era visto inoltre che un eventuale rumore di fase in un oscillatore potesse influire negativamente sullacatena, in quanto l’amplificatore a frequenza intermedia non amplifica più il segnale alla frequenza che vorremmo venisse

amplificata, cioè , ma un altro segnale a frequenza , dove il termine rappresenta la variazione di intorno al suo valore nominale .

In sistemi FDMA se è molto elevato c’è il rischio di sbagliare addirittura canale, e ciò comporta vincoli moltostringenti sulla stabilità della frequenza dell’oscillatore locale.

Si può dimostrare che se lo spettro dell’uscita di un oscillatore locale ideale è un impulso su , in un oscillatore realelo spettro è di tipo a campana intorno alla frequenza nominale.

Il PLL è un circuito reazionato in cui l’uscita è forzata ad essere istantaneamente in fase con l’ingresso. Uno schema a

blocchi essenziale è il seguente:

dove

il phase-detector possiede in ingresso due sinusoidi, ne valuta la differenza tra le fasi istantanee e presenta all’uscita

una tensione di errore proporzionale alla differenza ricavata. Se la differenza è nulla il segnale di errore ènullo.

Il VCO (Voltage Controlled Oscillator) è un blocco che presenta in uscita una sinusoide con frequenza

modificabile in base al segnale in ingresso.

Vedremo tra poco come il PLL sia essenziale per la realizzazione di un oscillatore locale stabile in frequenza. Una primaproblematica che si pone nella progettazione di un PLL è la realizzazione del phase-detector. In effetti non è immediato il

calcolo dello sfasamento di due segnali periodici. Già è più semplice calcolare se i segnali sono di tipo logico:

un modo per calcolare lo sfasamento è attraverso il prodotto dei segnali di ingresso. Infatti, indicati con il segnale

di input e con il segnale di reazione, si ha:

t

t

VCO

INPUTPhase

detector

OUTPUT

OSCILLATORE IDEALE OSCILLATORE REALE



PLL

PLL del 1° ordine

94

Attraverso un’operazione di filtraggio con un passa-basso (LPF) si elimina il termine a frequenza e quello che resta

è l’errore di fase. Si noti, a proposito di filtraggio, che per riuscire ad eliminare il termine indesiderato bisogna realizzare un

filtro che lasci passare frequenze , per cui questa operazione può essere effettuata tanto più precisamente quanto più le

variazioni di

nel tempo sono lente rispetto a quelle di una sinusoide a frequenza

. Una volta ricavato

, si può

dimensionare il sistema in modo che all’uscita del VCO ci sia una rete sfasatrice di . In effetti, coerentemente conquanto detto prima, se il segnale di errore è nullo, allora il PLL non modifica la frequenza di oscillazione del

VCO. Ma segnale di errore nullo equivale a dire che , ovvero che le sinusoidi di ingresso sono tra loro in quadratura.Opportune reti sfasatrici serviranno ad ottenere in uscita le fasi desiderate.

Un problema in questa realizzazione consiste nei limiti sulle linearità del PLL. In effetti, per piccoli valori di intorno a

Il valore del coseno può essere approssimato all’angolo , il che equivale a linearizzare la curva intorno a .

Questa linearizzazione è accettabile per piccole variazioni di . Anche se problemi di non linearità si possono presentare,supponiamo, per il momento, che il phase-detector riesca perfettamente a valutare lo sfasamento istantaneo dei segnali iningresso:

PLL del 1° ordine

Consideriamo il circuito (a blocchi) costituente il PLL e studiamone le caratteristiche dal punto di vista della controreazione.

Prendiamo come segnale di ingresso la fase del segnale di ingresso e come uscita la fase del segnale di uscita.

In questo modo il phase-detector può essere identificato come un comparatore che effettua la differenza tra e .

In cascata al comparatore includiamo un blocco che realizza, per il momento, un semplice guadagno per il segnale - , e fornisce in uscita il vero e proprio segnale di errore .Un blocco con cui realizzare l’oscillatore controllato in tensione può essere un integratore. In effetti si vuole che la

pulsazione del segnale in uscita sia, a meno di un valore nominale , proporzionale al segnale di errore . Ciòsignifica che deve essere:

Poiché lo schema che stiamo realizzando lavora sulle fasi, il VCO dovrà avere in ingresso e fornire in uscita , percui:

e ancora, siccome siamo interessati esclusivamente alle variazioni delle fasi nel tempo, e non ai valori nominali, lo schema ablocchi del PLL (nel dominio del tempo) sarà:

+

-



PLL

PLL del 1° ordine

95

dove è in generale la risposta impulsiva del blocco a valle del comparatore, è il guadagno dello stesso blocco, e è il guadagno dell’integratore. Passando nel dominio di Laplace:

dove:

l’integratore è stato sostituito da un blocco con funzione di trasferimento , per le proprietà della trasformata diLaplace;

la trasformazione è stata effettuata nell’ipotesi di linearità del phase-detector.

Iniziamo ora lo studio di un PLL del primo ordine, per il quale . Lo schema precedente mostra che dal punto di vista delle fasi il PLL è un sistema a retroazione unitaria con guadagno di anello pari a:

Le funzioni di trasferimento più importanti sono

Si noti che la funzione di rete è un filtro passa-basso del primo ordine, e ciò giustifica il nome di questo PLL. Inoltre

osserviamo che presenta una frequenza di taglio e quindi una banda di funzionamento. Chi decide la banda è ilguadagno d’anello.

Il fatto che questo sistema abbia un solo polo nell’origine caratterizza l’errore di uscita alle variazioni del segnale in ingresso.Infatti dalla teoria dei sistemi:

Ciò significa che se il segnale in ingresso, che ha frequenza nominale costante, ha un salto di fase, il segnale di uscita, aregime, riesce ad inseguire la fase dell’ingresso:

ciò si può vedere tramite il teorema del limite centrale: se , cioè il segnale è agganciato allora per variazioni di

ingresso e a regime

Se invece il segnale in ingresso presenta un salto di frequenza, per cui per , ovvero per , allora il sistema non riesce a agganciarsi completamente a , per cui presenterà in uscita unerrore costante:

t

t

+

-



PLL

PLL del 1° ordine

96

il calcolo dell’errore costante, per salti di frequenza, si può effettuare ancora tramite il teorema del limite centrale:

in cui l’errore è tanto più piccolo quanto più grande è il guadagno e dove:

In quanto è un gradino di ampiezza ed ha trasformata di Laplace pari a . In definitiva il PLL del primo

ordine risponde a variazioni a gradino di frequenza con un errore pari a .

Da qui si vede come il prodotto gioca un ruolo fondamentale per quanto riguarda il progetto del PLL, in quanto è vincolato dal massimo errore ammissibile.

Rumore nel PLL del 1° ordine

Per i nostri scopi il PLL avrà come segnale in ingresso un riferimento sinusoidale a una ben precisa frequenza. Il riferimento,che può provenire da un quarzo, ha unì’elevata stabilità in frequenza. Tuttavia, la frequenza dell’oscillazione sarà

caratterizzata da una varianza, tanto più piccola quanto più stabile è il quarzo.

Tale varianza rappresenta la descrizione di un processo aleatorio che ai fini del nostro sistema rappresenta un vero e proprio

disturbo, che indicheremo con . Tale disturbo è sovrapposto all’ingresso, ed avrà quindi una funzione di rete uguale a

quella dell’ingresso:

Del disturbo , essendo aleatorio, potrò disegnarne la distribuzione spettrale in uscita

Un’altra sorgente di rumore è l’oscillatore. In effetti un VCO introduce rumore di fase e tale rumore rappresenta un punto

cruciale nella progettazione dei PLL. Questo rumore, che indicheremo con , può essere inserito nello schema delPLL come in figura:

A causa della linearità del sistema, possiamo calcolare la funzione di rete relativa al solo rumore di uscita ,

spegnendo i generatori e . Si ottiene:

+

-

+ +

t

t



PLL

PLL del 1° ordine

97

da cui

Il rumore in uscita viene corretto da fino alla frequenza di taglio , cioè entro la banda, dopo no! Per

diminuire il rumore conviene fare la banda maggiore possibile. Si nota, dalla valutazione di all’interno delle funzioni di

rete relative al rumore trovate, che per contrastare gli effetti di e sull’uscita bisogna ricorrere a

dimensionamenti opposti di . Ciò limita fortemente il progettista.

PLL come demodulatore FM

Supponiamo di mettere in ingresso al PLL un segnale modulato in frequenza. Se indichiamo con tale segnale, si avrà:

dove è l’indice di modulazione di frequenza. Nello schema a blocchi con cui abbiamo identificato il PLL in ingresso sarà

presente la fase istantanea:

ed il segnale utile che contiene l’informazione sarà:

In trasformata di Laplace, il segnale di errore sarà

È possibile passare nel dominio della frequenza ottenendo

Nelle ipotesi in cui , cioè , e dunque , è possibile isolare il segnale utile, ovverocompletare la demodulazione di frequenza

Stabilità di un PLL del 1° ordine

La stabilità di un PLL del 1° ordine può essere studiata a partire dalla funzione di rete del guadagno d’anello:



PLL

PLL del 1° ordine

98

e dal tracciamento dei diagrammi di Bode e di Nyquist:

poiché non ci sono rotazioni del diagramma di Nyquist intorno al punto critico il sistema è sicuramente stabile.

1_Sistemi Elettronici a Radio-Frequenza (PLL 1 ORDINE)-4

Documents

Transcript of 1_Sistemi Elettronici a Radio-Frequenza (PLL 1 ORDINE)-4